DE3337110C2 - Schaltungsanordnung für einen getakteten Spannungsvergleicher - Google Patents

Abstract

Die Erfindung beinhaltet eine Schaltungsanordnung, die Spannungsvergleiche mit hoher Genauigkeit und hoher Geschwindigkeit durchführt. Hierfür wird eine Schaltungsanordnung, bestehend aus einem Differenzverstärker und zwei Flipflop-Schaltungen, verwendet. Insbesondere die spezielle Ausgestaltung der ersten getakteten, und damit neuartigen Flipflopstufe im Zusammenwirken mit den an sich bekannten Schaltungsteilen Differenzverstärker und RS-Flipflop ermöglicht zusammen mit der Integration des Spannungsvergleichers in komplementärer MOS-Technik eine erhebliche Verbesserung im Hinblick auf Genauigkeit und Geschwindigkeit gegenüber dem Stand der Technik. Es ist erwiesen, daß dieser integrierte Spannungsvergleicher geeignet ist, bei Taktraten von bis zu 15 MHz Differenzspannungen von weniger als 0,2 mV innerhalb von weniger als 20 ns zu erkennen. Eine solche Schaltung ist daher beispielsweise geeignet für den Einsatz in hochauflösenden Analog-Digital-Umsetzern, wie sie in der Nachrichtentechnik und in der Signalverarbeitung benötigt werden.

Description

• Die Erfindung geht aus von sich auf eine Schaltungsanordnung für einen getakteten Spannungsvergleicher, bestehend aus einem Differenzverstärker und einer getakteten Flipflopanordnung, bei der zwei analoge Eingangsspannungen miteinander verglichen werden, in Reaktion auf ein an die Flipflopanordnung angelegtes Taktsignal die Information über die Polarität der Eingangsspannungsdifferenz ermittelt, bis zum nächsten Taktimpuls gespeichert bleibt und an den Ausgängen der Schaltung als digitales Signal abgenommen werden kann, wobei der Differenzverstärker aus einem über die Sourceelektroden gekoppelten und von einer Stromquellenschaltung (T 3, T 4) gespeisten Transistorpaar (T 1, T 2) besteht, und die Flipflopanordnung aus mindestens einem kreuzgekoppelten Transistorpaar (T 12, T 13) besteht, welches über zwei zu den Flipfloptransistoren (T 12, T 13) parallel geschaltete Rücksetztransistoren (T 14, T 15) mit Hilfe eines Taktimpulses, der an die Gates dieser Rücksetztransistoren (T 14, T 15) gelegt wird, gezielt in einen neutralen instabilen Ausgangszustand versetzt werden kann.
• Ein solcher Spannungsvergleicher ist in der Offenlegungsschrift DE 29 18 981 beschrieben.
• Die Schaltungsanordnung nach dem Stand der Technik besteht aus einem konventionellen Differenzverstärker mit Spannungsausgang (T 17, T 1-T 6), der das Differenz-Eingangssignal verstärkt und einer Flipflopschaltung zuführt, die ihrerseits aus einem kreuzgekoppelten Transistorpaar (T 9, T 10) besteht. Dieses Flipflop kann mit Hilfe zweier Rücksetztransistoren (T 11, T 12) von einem Taktsignal zurückgesetzt werden. Das Flipflop benutzt als Arbeitswiderstände zwei Transistoren (T 7, T 8), die gleichzeitig in der Art von Source-Folgern die Ausgangssignale des Differenzverstärkers sehr niederohmig, also spannungsmäßig, in das Flipflop einkoppeln. Die Wirkungsweise der Schaltung beruht darauf, daß durch die Steuerung der Koppeltransistoren (T 7, T 8) die elektrische Symmetrie des Flipflops gezielt gestört werden kann, so daß es nach einem Taktimpuls in den Zustand kippt, der der jeweiligen Vorzugslage entspricht, die von der Eingangsspannung vorgegeben wird. Diese Schaltungsanordnung hat im Wesentlichen folgende Nachteile:
  
• 1. Dadurch, daß die Kopplung von Differenzverstärker und Flipflop über Sourcefolger (T 7, T 8) geschieht, kann im Rücksetz-Zustand des Flipflops, also bei voll durchgeschalteten Rücksetztransistoren (T 11, T 12) ein großer Strom von der Versorgungsspannungsleitung über die niederohmigen Transistoren T 7, T 11 und T 8, T 12 fließen. Auch im gekippten Zustand existiert in jedem Fall ein solcher niederohmiger Strompfad, da einer der Flipfloptransistoren (T 9 oder T 10) dann voll durchgeschaltet ist. Neben der erhöhten Verlustleistung der Schaltung kann der genannte Nachteil vor allem Störspannungen auf den Versorgungsleitungen bewirken, und so die nutzbare Genauigkeit des Spannungsvergleichers herabsetzen.
• 2. Die spannungsmäßige Kopplung von Differenzverstärker und Flipflop führt zu Rückwirkungen des Flipflops auf den Verstärker. Über die unvermeidlichen parasitären Kapazitäten der Koppeltransistoren (T 7, T 8) können Schaltflanken des Flipflops in den Verstärker gelangen. Diese Rückwirkungen äußern sich als Hysterese in der Schaltschwelle des Spannungsvergleichers und verringern die erzielbare Genauigkeit erheblich.
• 3. Dadurch, daß der Differenzverstärker als reiner Spannungsverstärker ausgeführt ist, wird, bei sonst gleichen technologischen Voraussetzungen, eine niedrigere Nutzbandbreite bezüglich des Differenz-Eingangssignals erreicht, als es mit einem Verstärker möglich wäre, der einen Stromausgang besitzt.
• 4. Während der Dauer des Taktimpulses stehen keine gültigen Ausgangssignale zur Verfügung, da beide Ausgänge des Flipflops (N 3, N 4) den gleichen Pegel (Low) annehmen. Bei den meisten Anwendungen für getaktete Spannungsvergleicher wird jedoch gefordert, daß zu jedem Zeitpunkt, gültige Ausgangsdaten vorhanden sind und diese von der Schaltung solange gespeichert werden, bis sie, nach einem neuen Taktimpuls, durch neue gültige Daten ersetzt werden. Dieses leistet die Schaltung nach dem Stand der Technik nicht.


• Der Erfindung liegt die Aufgabe zugrunde, die genannten Nachteile zu vermeiden. Diese Aufgabe wird bei der eingangs genannten Schaltungsanordnung mit den in Anspruch 1 aufgeführten kennzeichnenden Merkmalen gelöst.
• Insbesondere die strommäßige Kopplung von Differenzverstärker und Flipflop über Stromspiegel bewirkt eine ausgezeichnete Entkopplung und trägt sehr wesentlich zu einer hohen Genauigkeit des Spannungsvergleichers bei. In weiterer Ausgestaltung der Erfindung kann die Schaltung weiter verbessert werden, indem die Ausgangssignale des ersten Teils der getakteten Flipflopanordnung über Inverter (T 20, T 21 und T 22, T 23) auf die Setz- und Rücksetzeingänge des Setz- Rücksetzflipflops (T 24-T 31) geleitet werden.
• Zwei Ausführungsbeispiele der Erfindung sind in Fig. 1 und Fig. 2 dargestellt, wobei das Beispiel von Fig. 2 im folgenden näher erläutert werden soll.
• Die Schaltungsanordnung nach der Erfindung ist in MOS-Technik ausgeführt, eignet sich also insbesondere zur Realisierung als integrierte Schaltung, und ist unter ausschließlicher Verwendung von n-Kanal- und p-Kanal-Feldeffekttransistoren vom Anreicherungstyp aufgebaut.
• Die Schaltungsanordnung benötigt eine Versorgungsspannung U _b , sowie zwei Referenzströme zur Einstellung der Arbeitspunkte von Differenzverstärker und erstem Teil der Flipflopanordnung.
• Die Wirkungsweise der Schaltungsanordnung läßt sich wie folgt beschreiben:
• Der vom Stromspiegel T 3/T 4 aus einem ersten Referenzstrom abgeleitete Konstantstrom wird in den Fußpunkt eines sourcegekoppelten Transistorpaares T 1/T 2 eingespeist, wo sich dieser Strom entsprechend der an den Gates dieses Differenzverstärkers anliegenden Differenzeingangsspannung aufteilt. Die so von der Eingangsspannung beeinflußten Teilströme, die ohne Eingangsspannungsdifferenz gleich groß sind, werden über zwei Stromspiegel (T 5, T 6 und T 7, T 8) aus dem Differenzverstärker ausgekoppelt und in die nachgeschaltete getaktete Flipflopanordnung eingespeist. Der erste Teil dieser Flipflopanordnung wird von den beiden Transistoren T 12 und T 13 gebildet, die als kreuzgekoppelte Verstärkerstufe für das bistabile Verhalten des ersten Teilflipflops sorgen. Diese beiden Transistoren werden gespeist aus zwei Stromquellen-Transistoren (T 10, T 11), die wiederum mit T 9 einen Zweifach-Stromspiegel mit doppeltem Ausgang bilden und als sehr hochohmige Lastelemente für T 12 und T 13 wirken. Durch den zweiten Referenzstrom läßt sich der Arbeitsstrom und damit auch die Schaltgeschwindigkeit des ersten Flipflops bestimmen. Zusätzlich zu diesen Konstantströmen, die für beide Zweige des Flipflops gleich groß sind, werden über zwei weitere Stromspiegel (T 17, T 16 und T 18, T 19) die beiden Ausgangsströme des Differenzverstärkers in den rechten und den linken Zweig der ersten Flipflopstufe eingespeist, so daß eine Differenzeingangsspannung des Differenzverstärkers letztlich eine Störung des Stromgleichgewichts in der ersten Flipflopstufe zur Folge hat. Parallel zu den eigentlichen Flipfloptransistoren T 12 und T 13 liegen zwei weitere Transistoren T 14 und T 15, deren Gates zusammengeschaltet sind und die von einem gemeinsamen positiven Taktpuls leitend gemacht werden können. Solange also ein Taktpuls am Takteingang anliegt, sind die Flipfloptransistoren T 12 und T 13 überbrückt und beide Flipflopausgänge befinden sich auf dem Massepotential.
• Sobald der Taktpuls abgeklungen ist, sperren die Transistoren T 14 und T 15, so daß nun die Flipfloptransistoren T 12 und T 13 die Ströme übernehmen müssen. Während nun durch den Stromfluß die Spannungen an den beiden Gates von T 12 und T 13 ansteigen, kommen diese Transistoren in ihren aktiven Bereich und beginnen zu verstärken. Durch die der Flipflopschaltung eigene Mitkopplung kommt es zu einer theoretisch unendlich hohen Verstärkung. Das bedeutet, daß anfängliche, selbst sehr kleine Störungen des elektrischen Gleichgewichts durch unsymmetrische Stromaufteilung auf die beiden Zweige des Flipflops sehr schnell verstärkt werden und schließlich die Endlage des ersten Flipflops bestimmen. Dieser Vorgang läuft extrem schnell ab und führt zu sehr hohen Verstärkungsfaktoren.
• Die vom ersten Flipflop gelieferten Ausgangssignale, die somit die Information über die Polarität der Differenzeingangsspannung enthalten, werden nun über zwei Inverter (T 20 und T 21, sowie T 22 und T 23) auf die Setz- und Rücksetzeingänge des zweiten Teils der Flipflopanordnung gegeben. Durch die Verwendung von Invertern erreicht man eine Entkopplung der beiden Flipflopstufen, so daß keine Rückwirkungen auf das erste Flipflop auftreten, die sich ansonsten in Form von Hystereseeffekten äußern.
• Das zweite Flipflop, das in bekannter Art als sogenanntes RS-Flipflop aufgebaut ist, hat die Aufgabe, die Signale des ersten Flipflops zu speichern, bis sie, gesteuert durch einen erneuten Taktimpuls, durch neue Daten ersetzt werden. In der Praxis wurden mit einer Schaltungsanordnung nach der Erfindung Verzögerungszeiten von weniger als 20 ns gemessen. Gleichzeitig wurde eine sehr hohe Empfindlichkeit erreicht: Es wurden Differenzspannungen von weniger als 0,2 mV noch sicher erkannt und in digitale Logikpegel umgesetzt. Diese Daten werden bei beliebigen Taktraten bis zu 15 MHz erzielt.
• Diese Eigenschaften machen die Schaltungsanordnung nach der Erfindung sehr geeignet für den Einsatz als Komparator in A/D-Umsetzern. Insbesondere der Einsatz in sogenannten Delta-Sigma-Modulatoren, Pulsdichtemodulatoren und interpolativen A/D-Umsetzern erfordert die genannten guten Eigenschaften der Schaltungsanordnung nach der Erfindung. Mit einer integrierten Version eines interpolativen A/D-Umsetzers, der mit der Schaltungsanordnung nach der Erfindung realisiert wurde, ließ sich eine Genauigkeit von 13 bit und entsprechend ein Signal/Rauschabstand von 80 dB realisieren.

Claims (2)

1. Schaltungsanordnung für einen getakteten Spannungsvergleicher, bestehend aus einem Differenzverstärker und einer getakteten Flipflopanordnung, bei der zwei analoge Eingangsspannungen miteinander verglichen werden, in Reaktion auf ein an die Flipflopanordnung angelegtes Taktsignal die Information über die Polarität der Eingangsspannungsdifferenz ermittelt, bis zum nächsten Taktimpuls gespeichert bleibt und an den Ausgängen der Schaltung als digitales Signal abgenommen werden kann, wobei der Differenzverstärker aus einem über die Sourceelektroden gekoppelten und von einer Stromquellenschaltung (T 3, T 4) gespeisten Transistorpaar (T 1, T 2) besteht, und die Flipflopanordnung aus mindestens einem kreuzgekoppelten Transistorpaar (T 12, T 13) besteht, welches über zwei zu den Flipfloptransistoren (T 12, T 13) parallel geschaltete Rücksetztransistoren (T 14, T 15) mit Hilfe eines Taktimpulses, der an die Gates dieser Rücksetztransistoren (T 14, T 15) gelegt wird, gezielt in einen neutralen instabilen Ausgangszustand versetzt werden kann, dadurch gekennzeichnet, daß der Differenzverstärker ausgangsseitig aus zwei Stromspiegelschaltungen (T 5, T 6 und T 7, T 8) besteht und die kreuzgekoppelten Flipfloptransistoren (T 12, T 13) im ersten Teil der Flipflopanordnung drainseitig pro Zweig sowohl mit einer Stromquellenschaltung (T 9, T 10 und T 9, T 11) verbunden sind als auch mit je einem Ausgang (Drain von T 16 und T 19) von zwei Stromspiegeln (T 17, T 16 und T 18, T 19), welche wiederum eingangsseitig (Drain von T 17 und T 18) mit den Stromausgängen (Drain von T 6 und T 8) der Differenzverstärkerstromspiegel (T 5, T 6 und T 7, T 8) verbunden sind, daß in weiterer Ausführung der Flipflopanordnung die Ausgänge des ersten Flipflops (Drain von T 12 und T 13) mit den Setz- und Rücksetzeingängen (Gates von T 24, T 28 und T 25, T 29) eines in an sich bekannter Weise als Setz-Rücksetzflipflop aus mindestens 8 Transistoren (T 24-T 31) aufgebauten Schaltungsteils verbunden sind, in welchem vier Transistoren paarweise zu zwei über Kreuz gekoppelten Transistorpaaren (T 26 und T 27 sowie T 30 und T 31) zusammengeschaltet sind, welche wiederum ausgangsseitig derart zusammengeschaltet sind, daß zwei Ausgangsknoten entstehen, und die restlichen vier Transistoren derart geschaltet sind, daß jeweils zwei parallel zu den Transistoren des ersten kreuzgekoppelten Paares liegen (T 28 zu T 30 und T 29 zu T 31) und zwei jeweils in Serienschaltung zu den beiden Transistoren des zweiten kreuzgekoppelten Paares liegen (T 24 zu T 26 und T 25 zu T 27), und daß die Steuerelektroden je eines Serien- und eines Paralleltransistors einer Schaltungsseite zusammengeschaltet sind (T 28 und T 24 sowie T 25 und T 29) und so jeweils einen Setz- bzw. einen Rücksetzeingang des zweiten Flipflops bilden, die mit den Ausgängen des ersten Flipflops verbunden sind, so daß direkt an den Ausgängen des zweiten Flipflops, die sich an den Zusammenschaltungspunkten befinden, die erwünschten Ausgangssignale abgegriffen werden können.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale des ersten Teils der getakteten Flipflopanordnung über Inverter (T 20 , T 21 und T 22, T 23) auf die Setz- und Rücksetzeingänge des Setz-Rücksetzflipflops (T 24-T 31) geleitet werden.