-
-
Schaltungsanordnung für einen getakteten Spannungsvergleicher
-
Die Erfindung bezieht sich auf eine Schaltungsanordnung für einen
getakteten Spannungsvergleicher mit Hilfe eines Differenzverstärkers und einer mit
diesem integrierten bistabilen Flip-Flop-Schaltungsanordnung, bei der die Differenz
zweier analoger Eingangsspannungen gebildet und verstärkt wird und in Reaktion auf
ein Takt-Eingangs signal die Information über die Polarität dieser Differenz als
digitales Ausgangssignal an den beiden Ausgangsklemmen zur Verfügung gestellt und
gespeichert wird, wobei der Differenzverstärker mindestens aus zwei Transistoren
besteht, deren Ausgangselektroden jeweils über Arbeitswiderstände mit der gemeinsamen
Versorgungsspannungsquelle, deren eine Eingangselektrode miteinander und deren andere
Eingangselektroden jeweils mit einer Eingangsklemme verbunden sind, und wobei die
bistabile Flip-Flop-Schaltungsanordnung ebenfalls aus mindestens zwei Transistoren
besteht, deren eine Eingangselektroden miteinander und deren andere Eingangselektroden
jeweils mit der Ausgangselektrode des anderen Transistors, dem digitalen Ausgang
und dem Ausgang des anderen Differenzverstärkertransistorsverbunden sind und das
Taktsignal an die bistabile Flip-FlopSchaltungsanordnung angeschlossen ist.
-
Eine vergleichbare Schaltungsanordnung ist z.3. in der Literaturstelle
IEEE International Solid State Circuits Conference 1976, S. 150 und 151 gezeigt.
Insb. die S. 151 in Fig 3a zeigt eine Schaltungsanordnung, die in ihrem Eingangsteil
einen Differenzverstärker aufweist, der mit einem bistabilen Flip-Flop sozusagen
verschachtelt ist und an dessen Ausgang das logische Signal, das ein entsprechendes
Abbild der Polarität des analogen Eingangssignales ist, entnommen werden kann. Diese
Schaltung arbeitet folgendermaßen, wobei nachfolgende Erklärung prinzipieller Natur
ist: Die Spannungsversorgung erfolgt über zwei Arbeitswiderstände RC, wobei eine
positive Versorgungsspannung angelegt werden muß. Die Stromquellen IT und IX erzeugen
die beiden Taktsignale. Der Differenzverstärker besteht aus den Transistoren Q3
und Q4,von dem der Transistor Q4 mit seiner Basis an Masse angeschlossen, während
die Basis von Q3 mit dem Eingangssignal, das digitalisiert werden soll, verbunden
wird. Wenn ein Strom IT fließt, wird eine bei VIN angelegte Eingangsspannung eine
Potentialdifferenz V0 zwischen -dem mit Plus und Minus gekennzeichneten Klemmen
hervorrufen. Wird jetzt der Takt IT aus- und der Takt IX eingeschaltet, werden die
beiden Transistoren Q3 und Q4 stromlos. Die beiden Transistoren Q9 und Q10, die
zu dem bistabilen Flip-Flop gehören, beginnen zu leiten. Sie bilden also zusammen
mit den beiden Arbeitswiderständen RC eine bistabile Kippschaltung. Die vom Differenzverstärker
gelieferte Potentialdifferenz wird also weiter verstärkt, wenn das an Q9 und Q10
bestehende bistabile System in einen der beiden möglichen stabilen Zustände kippt.
Ein derartiger stabiler Zustand ist dann erreicht, wenn der Strom nur von einem
der beiden Transistoren Q9 und Q10 weitergeleitet wird. Die Spannungsdifferenz V0
kann einen bestimmten logischen Pegel annehmen und dieser logische Pegel, also High
oder Low, enthält die Information über die Polarität von VIN Die bekannte Schaltungsanordnung
zeigt also eine Verschachtelung eines einfachen Differenzverstärkers und einer bistabilen
Flip-Flop-Schaltungsanordnung. Die Arbeitswiderstände RC
werden
gemeinsam für beide benutzt. Die Umschaltung von den Betriebszuständen 'tverstärkennauf
"entscheiden und speichern" erfolgt durch zwei geschaltete Stromquellen, also mit
Hilfe von zwei Takten.
-
Nachteilig an dieser Schaltungsanordnung ist, daß sie eine gewisse
Erholzeit braucht, um vom sogenannten Speicherzustand, indem sie in einen der beiden
stabilen Zustände ist, in den sogenannten aktiven Verstärkerzustand, in dem der
Differenzverstärker ordnungsgemäß arbeitet, zurückkehrt.
-
Dies ist darin begründet, daß der Differenzverstärker eine endliche
Einschwingzeit benötigt, um die Potentiale an den Widerständen RC auf die von den
Kollektorströmen der Transistoren Q3 und Q4 bestimmten Werte zurückzuführen, nachdem
die beiden Transistoren der Flip-Flop-Schaltungsanordnung Q9 und Q10 an diesen Punkten
eine sehr viel höhere digitale Ausgangsspannung aufgebaut hatten.
-
Ein weiterer Nachteil dieser bekannten Schaltungsanordnung besteht
darin, daß, ¢ie eingangesbereits erwähnt, die Basis des einen Transistors Q4 des
Differenzverstärkers auf Masse liegt, d.h. also mit dem gemeinsamen Bezugspunkt
verbunden ist. Sie gibt damit eine feste Vergleichsspannung von Null Volt vor, so
daß diese bekannte Schaltungsanordnung nur entscheiden kann, ob die Spannung an
der Basis des anderen Differenzverstärkertransistors Q3 größer oder kleiner Null
ist.
-
Die Erfindung geht von diesem Stand der Technik aus. Die Aufgabe der
Erfindung bestand darin, eine echte Differenzbildung der zu vergleichenden Spannungen
zu verwirklichen.
-
Es mußte also eine Schaltungsanordnung gefunden werden, die keinen
festen Bezugspegel für den Spannungsvergleich vorgibt. Es sollten also zwei Eingangsklemmen
geschaffen werden, an denen sich die Spannungen mit der Zeit ändern können, d.h.
es sollte die Möglichkeit eröffnet werden, die eine
gegen die andere
Spannung zu messen, was auch nur notwendig ist, nicht jedoch je eine Spannung gegen
ein festes Bezugspotential, z.B. Null Volt.
-
Weiterhin soll die Erholzeit, die eine gewisse Verringerung der maximalen
Umwandlungsrate zur Folge hat, vermieden werden. Bei der bekannten Schaltungsanordnung
wird nämlich der Differenzverstärkerteil zeitweise, d.h. im Speicherzustand, abgeschaltet
und muß danach erst wieder einschwingen.
-
Dies sollte vermieden werden. Ferner sollte eine Schaltungsanordnung
gefunden werden, die nach Möglichkeit eine Spannungsansteuerung des Takteingangs
ermöglicht und nur ein Taktsignal benötigt. Die bekannte Schaltungsanordnung benötigt
zwei Stromgeneratoren, wobei die Schaltungsanordnung nur dann arbeitet, wenn jeweils
der eine ein- und der andere ausgeschaltet ist, also sie benötigt zwei zueinander
komplementäre Takte.
-
Abgesehen von diesen rein schaltungsprinzipiellen Aufgaben sollte
eine Schaltungsanordnung gefunden werden, die in MOS-Technik ausführbar ist, also
einen sehr hohen Eingangswiderstand an den Eingangsklemmen aufweist und einen insgesamt
gesehen niedrigen Leistungsverbrauch.
-
An sich sind (entfernt) arbrerwandte Schaltungsanordnungen bereits
für viele Anwendungsfälle mit Feldeffekttransistoren verwirklicht worden, wobei
hier eine aus dem Buch "Großintegration", erschienen bei R. Oldenburg-Verlag München-Wien
1978, S. 118/119 zitiert werden soll, da sie Feldeffekttransistoren, im weiteren
kurz FET genannt, in rein optisch ähnlicher Anordnung wie bei der Schaltungsanordnung
nach dieser Erfindung zeigt, aber für einen völlig anderen Zweck, nämlich in einer
MQS-Schaltung für Speicheranwendungen, und zwar auf der S. 119 in der Abb. 6.22
oben für ein RS-Flip-Flop und unten für ein D-Flip-Flop. Diese rein digitalen Schaltungsanordnungen
wirken nur als Speicher,
d.h. sie halten die Information solange,
bis sie mit entsprechend neuen Daten und über einen Takt umgeschaltet werden. Diese
Schaltungsanordnung zeigt aber für die Versorgung der FET in der bistabilen Flip-Flop-Schaltungsanordnung
den Ersatz der sogenannten Arbeitswiderstände durch je einen FET, weiterhin nur
einen Takteingang und einen Dateneingang.
-
Auch dieser aus der Digitaltechnik bekannte Stand der Technik ist
bei der Erfindung vorausgesetzt worden.
-
Zurückkommend auf oben genannten Stand der Technik mit dem Spannungsvergleicher
kann also die soeben zitierte digitale Schaltungsanordnung nicht die genannten Aufgaben
lösen.
-
Diese Aufgaben werden bei einer Schaltungsanordnung für einen getakteten
Spannungsvergleicher der eingangs genannten Art nach der Erfindung dadurch gelöst,
daß die Schaltungsanordnung in an sich bekannter Weise aus Feldeffekttransistoren
(FET) besteht, die wie folgt angeordnet sind: Der Differenzverstärker besteht aus
einem ersten und einem zweiten FET vom selbstleitenden Typ, wobei jedes Gate mit
einer Eingangsklemme, die Sourceanschlüsse miteinander und mit dem Drainanschluß
eines Stromquellen-FET, dessen Gateanschluß mit einem bestimmten Potential (Schaltungspunkt
N5) und dessen Sourceanschluß mit Masse verbunden ist, und die Drainanschlüsse jeweils
mit den Sourceanschlüssen von Verstärker-FET vom selbstsperrenden Typ verbunden
sind, deren Gateanschlüsse ihrerseits miteinander und mit einer ersten jeweils Betriebsspannungsquelle
und deren Drainanschlüsse/mit den Sourceanschlüssen von als Arbeitswiderstand geschalteten
Last-FET vom selbstleitenden Typ verbunden sind, wobei die Drainanschlüsse dieser
Last-FET an der ersten Betriebsspannungsquelle liegen und jeweils ihre Source- mit
den Gateanschlüssen des gleichen und zweiter Last-FET vom selbstsperrenden Typ verbunden
sind, deren Drainanschlüsse eben-
falls an der ersten Betriebsspannungsquelle
liegen und deren Sourceanschlüsse mit den Ausgangspunkten der bistabilen Flip-Flop-Schaltungsanordnung
verbunden sind, diese Ausgangspunkte jeweils noch an den Gates der Ausgangs-FET
vom selbstsperrenden Typ, an den Drainanschlüssen der Takteingangs-FET vom selbstsperrenden
Typ, den Drainanschlüssen der Flip-Flop-FET vom selbstsperrenden Typ und an den
Gateanschlüssen jeweils des anderen Flip-Flop-FET angeschlossen sind mit Masse die
Sourceanschlüsse der beiden Fli»-Flop-FET, der Takteingangs-FET, deren Gateanschlüsse
miteinander und mit der Takteingangsklemme verbunden sind, und der Ausgangs-FET
verbunden sind, wobei schließlich die Drainanschlüsse der Ausgangs-FET mit den zugeordneten
Ausgangsklemmen und den Sourceanschlüssen dritter Last-FET vom selbstleitenden Typ
und jeweils deren Gateanschlüsse verbunden sind und die Drainanschlüsse der Last-FET
mm einander verbunden und an einer zweiten Betriebsspannungsquelle angeschlossen
sind.
-
In weiterer Ausgestaltung der Erfindung kann der Schaltungspunkt N5
auf einem bestimmten Potential durch folgende Anordnung gehalten werden: Ein erster
Kompensations-FET vom selbstleitenden Typ ist mit seinem Sourceanschluß, ein zweiter
vom selbstsperrenden Typ ebenfalls mit seinem Sourceanschluß und ein dritter vom
selbstsperrenden Typ mit seinem Cateanschluß an der ersten Betriebsspannungsquelle
angeschlossen, die Gateanschlüsse des ersten und des zweiten sind miteinander und
mit dem Sourceanschluß des ersten sowie dem Drainanschluß des dritten verbunden,
der Sourceanschluß des dritten Kompensations-FET ist mit dem Drainanschluß eines
vierten Kompensations-FET verbunden, dessen Gateanschluß mit dem Sourceanschluß
des zweiten, dem Gate- sowie Drainanschluß eines fünften Kompensations-FET und dem
Schaltungspunkt N5 verbunden ist, wobei mit Masse die Sourceanschlüsse des vierten
und fünften Kompensations-FET verbunden sind.
-
Die Erfindung zeigt also eine Schaltungsanordnung mit ineinander verschacheltem
Differenzverstärker und bistabiler Flip-Flop-Schaltungsanordnung mit den MOS-spezifischen
Vorteilen, nämlich niedrigen Leistungsverbrauch, und mit sehr hohen Engangswiderständen
der Differenzverstärker. Sie benötigt nur einen Takteingang. Dieser Takteingang
wird mit einer Spannung angesteuert. Der als DifferenzversLärker wirkende Teil der
Schaltungsanordnung nach der Erfindung wird nicht vom Taktsignal beeinflußt und
arbeitet daher kontinu.
-
ierlich durch, benötigt also nicht, wie die Schaltungsanordnung nach
dem Stand der Technik, eine sogenannte Erholzeit.
-
Das Potential am Schaltungsknoten N5 ist geregelt und bewirkt eine
Stabilisierung de Arbeitspunkte. Es ist kein fester Bezugspunkt für den Spannungsveeich
vorgegeben, sondern beide Eingangs spannungen an den Eingangsklemmen können sich
mit der Zeit ändern, wobei immer nur die Differenz gemessen und ausgewertet wird
und schließlich als digitales Signal ausgegeben und gespeichert wird, wobei der
Vorteil der Schaltungsanordnung nach der Erfindung darin besteht, auch kleinste
Differenzeing&ngsspannungen, wie nachfolgend in der Figurenbeschreibung beschrieben
wird, festzustellen und in Form eines logischen Ausgangssignals abzugeben.
-
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt
und wird im folgenden näher beschrieben.
-
Die Schaltungsanordnung nach der Erfindung ist in MOS-Technik ausgeführt,
und es wird ein Beispiel für eine Ausführung mit Feldeffekttransistoren, kurz FET
genannt, gezeigt, die vom n-leitenden Typ sind. Werden derartige vom p-leitenden
Typ verwendet, so müssen die Versorgungsspannungen andere Polaritäten aufweisen,
d.h. statt der positiven Polarität eine negative Polarität. Es sind FET vom selbstsperrenden
und auch selbstleitenden Typ verwendet. In der nachfolgenden Beschreibung sollen
die einzelnen FET nur immer mit ihrer Kurzbezeichnung T1, T2 usw. bezeichnet werden,
ohne den Aus-
druck FET immer mitziehen zu müssen, weil sich dann
die Figurenbeschreibung leichter lesen läßt. Die Substratanschlüsse aller Transistoren
sind mit Masse verbunden.
-
Die Schaltungsanordnung nach der Erfindung benötigt zwei Versorgungsspannungen,
nämlich eine erste Betriebsspannungsquelle UB1 mit einer Spannung z.B. von +12 V
und eine zweite Versorgungsspannung mit einer Betriebsspannungsquelle UB2 mit einer
Spannung von +5 V.
-
Nach Anlegen der Versorgungsspannungen UB1 und UB2 sowie der sogenannten
Ruhe-Eingangspegel an die Eingangsklemmen Ei und E2, stellen sich die Arbeitspunkte
der einzelnen FET nach folgendem Mechanismus ein: T21 ist selbstleitend, so daß
das Gate von T22 auf ein positives Potential kommt. Dadurch beginnt T22 leitend
zu werden und stellt die Gates von T18, T19 und T17 auf ein Ruhepotential ein, das
diese ebenfalls leitend macht. T10 liegt mit seinem Gate auf der Versorgungsspannung
+UB1 und schließt daher den Strompfad über T18 T20 und T21. Dadurch, daß T1 und
T2 mit ihren Gates an den Eingängen bzw. Eingangsklemmen El und E2 angeschlossen
sind und damit auf dem Ruhe-Eingangspegel liegen, werden diese leitfähig Bei Ver
wendung von selbstleitenden Transistoren für T1 und T2 könnte ein Ruhe-Eingangspegel
von 0 V benutzt werden5 wodurch die Schaltung einen anderen Eingangsspannungsbereich
verarbeiten könnte. T3 und T4 liegen mit ihren Gates auf der Versorgungsspannung
UB1 und leiten somit. Weil die Transistoren T5 und T6 vom selbstleitenden Typ sind,
werden die Strompfade T17-T1-T3-T5 und T17-T2-T4-T6 geschlossen. Der Wert dieser
beiden Ruhe ströme wird durch die Gatespannung von T17 bestimmt.
-
Alle anderen FET besitzen keinen festen Arbeitspunkt, d.h.
-
ihre Leitfähigkeit ist abhängig vom funktionsmäßigen Zustand der Schaltung,
der über die Signalpegel an den Ein-
gangsklemmen El und E2 und
durch den Takt T bestimmt wird.
-
Auf diese Vorgänge wird nachfolgend eingegangen.
-
Die genauen Werte der Arbeitspunkte werden über eine entsprechende
Dimensionierung der Transistoren eingestellt. Die Arbeitspunkte sind derart gewählt,
daß alle FET, außer T9, TiO, Teil, T12, T13 T14, TIS und T16, immer in der sogenannten
Sätti.gwlg betrieben werden, was für die Erfüllung der Schaltungsfiiiktion wesentlich
ist.
-
Die Wirkungsweise der Schaltungsanordnung ist wie folgt: Der Transistor
T17 wirkt als Konstantstromquelle, da sein Gate auf dem signalmäßig konstanten Potential
des Schaltungspunktes N5 gehalten wird. Dieser Konstantstrom teilt sich auf die
T1 und T2 auf, und zwar derart, daß der Transistor, dessen Gatespannung höher ist,
den größeren Anteil des Stromes leitet. Die Aufteilung des Stromes ist also von
den an den Eingangsklemmen Ei und E2 angelegten Spannungen abhängig. Die so gebildeten
Teilströme durchfließen T3 und T4 und rufen schließlich an den als 'tLastwidersbände"
geschalteten T5 und T6 entsprechende Spannungsabfälle hervor. Zusammen mit T3 und
T4 kann der bis hierhin beschriebene Schaltungsteil als Kaskode-Differenzverstärker
bezeichnet werden, weil er nämlich die zwischen den EingangsklemslenEl und E2 liegende
Differenzspannung dieser Eingangsspannungen verstärkt.
-
Das Ausgangssignal kann an den Schaltungsknoten N1 und N2 abgegriffen
werden. T3 und T4 tragen dabei wesentlich zu einer Erhöhung der Grenzfrequenz der
Anordnung bei.
-
Der eigentliche Spannungsvergleich wird in dem aus den FET T7, T8,
T9, TlO, T11 und T12 bestehenden Schaltungsteil ausgeführt. T9 und T10 sind über
Kreuz miteinander verbunden und bilden zusammen mit T7 und T8 ein bistabiles Flip-Flcp.
-
Parallel zu T9 und T10 liegen jeweils Til und T12, deren Gates mit
einem Taktsignal angesteuert werden. Ein genügend hoher positiver Pegel am Takteingang
T bewirkt also, daß die Schaltungsknoten N3 und N4 nach Masse, d.h. auf den
Schaltungsnullpunkt
gezogen werden Angenommen, es sei zwischen den Eingangsklemmen El und E2 eine endliche
Differenzspannung vorhanden, dann besteht ein Potentialunterschied zwischen de§pannungen
an den Schaltungsknoten N1 und N2, d.h. T7 und T8 haben eine unterschiedliche Gatespannung.
Deshalb wird auch die Kanalleit fähigkeit von T7 und T8 unterschiedlich seine so
daß die elektrische Symmetrie gestört ist. In dem Augenblick aber, indem der Takt
am Takteingang T von einem positiven Potential auf Null geht, sperren Til und Ti2,
so daß T9 und T10 deren Ströme übernehmen müssen. Bedingt durch die elektrische
Asymmetrie von T7 und T8 sind die Ströme durch T9 und T10 ungleich. Daher baut sich
ein Potentialunterschied zwischen den Schaltungsknoten N3 und N4 auf. Dieser Unterschied
wird sehr stark, theoretisch unendlich, verstärkt, wenn das mitgekoppelte System
T9 und TiO in einen der beiden möglichen stabilen Zustände kippt.
-
Ein stabiler Zustand liegt dann vor, wenn nur einer der Transistoren
T9 oder TiO leitet und der andere gesperrt ist.
-
Dieser Zustand bleibt nun derart lange bestehen, bis der Takt T am
Takteingang wieder einen positiven Wert annimmt, d.h., bis er Til und T12 leitend
macht, so daß die Schaltungsknoten N3 und N4 wieder auf Masse geschaltet werden.
-
Der einmal eingenommene stabile Zustand der Schaltungsanordnung enthält
also die Information über die Polarität des Differenzeingangssignales zwischen den
Eingangsklemmen El und E2 zum Zeitpunkt der negativen Taktflanke an T, und diese
Information wird bis zum Eintreffen des nächsten Taktimpulses gespeichert. Derart
entstehende Signal an den Schaltungspunkten N3 und w4 werden über zwei Inverterstufen,
nämlich über die eine T13 und T14 und die andere T14 und T16 entkoppelt auf die
Ausgangsklemmen Al und A2 geführt.
-
Die Funktionsweise einer Inverterstuie läßt sich so be-
schreiben,
daß abhängig vom Gatepotential von z.B. T3 der entsprechende Ausgang, z.B. an der
Ausgangsklemme Al, entweder über T13 an Masse gelegt oder über das Lastelement Ti5
auf +5 V gehalten wird. Die dabei auftretende Inversion der Signalpegel hat für
die Funktion der Gesam-tschaltungsanordnung aber keine Bedeutung.
-
Die Transistoren T18, T19, T20, T21 und T22 bilden eins Schaltungsanordnung,
die den Differenzverstärker neigt der im Eingang erwähnten Hilisspannung zur Einstellung
des Arbeitspunktes versorgt. Diese T18, Ti9, T20, T21 und T22 bilden einen Regelkreis,
durch den der Spannungsabfall über den Transistor T21 immer konstant gehalten wird.
Falls nämlich das Knotenpotential am Schaltungsknoten N6 z.B. durch eine vom Sollwert
abweichende Schwellenspannung von T21, zB. bedingt durch eine Änderung infolge von
Temperaturänderungen oder durch Fertigungstoleranzen, zu niedrig ist, so wird diese
PotentiLabsenkung über den sogenannten Sorce-Folger T22 auf die Gates von T18 und
T19 weitergegeben. Dadurch sinkt aber wiederu£ die Gatespannung von T18. Das bewirkt
letztlich, daß der Strom durch T18 und damit auch der Strom durch T21 sinkt. Ein
kleinerer Strom durch T18 hat aber ein Ansteigen des Knotenpunktpotentials N5 zur
Folge, so daß die ursprüngliche Potentialabsenkung fast vollständig kompensiert
wird. Durch eine entsprechende Dimensionierung von T18 und T17 sowie von T21, T5
und T6 überträgt sich die stabilisierende Wirkung auch auf die Arbeitspunkte an
den Schaltungsknoten Ni und N2 des Differenzverstärkers, da die Gates der Stromquellentransistoren
T18 in der Regelschaltung und T17, der als Stromquelle des Differenzverstärkers
wirkt, miteinander verbunden sind.
-
Die angegebene Regelschaltungsanordnung erhöht also die Unempfindlichkeit
des gesamten Vergleichers bzw. Komparators gegenüber Störeinflüssen infolge von
Temperaturänderungen und infolge fertigungsbedingter Streuungen einzelner Para-
meter
für die FET, was für eine monolithische Integration einer derartigen Schaltungsanordnung
von ausschlaggebender Bedeutung ist.
-
Alle Substratanschlüsse sind mit Masse verbunden und nicht eingezeichnet,
um das Schaltbild lesbar zu halten.
-
Die beschriebene Schaltungsanordnung erfüllt also die Funktion eines
getakteten Komparators, d.h. eines getakteten Spannungsvergleichers. Die anoden
Analog-Eingängen Ei und E2 anliegenden Spannungen werden miteinander verglichen.
Je nachdem, welche der beiden Eingangsspannungen höher ist, nehmen die Digital-Ausgänge
Al und A2 unterschiedliche Logikpegel an. Diese Logikpegel werden von der Schaltungsanordnung
festgehalten, solange der Takteingang T auf niedrigem Potential, z.B. O V, liegt.
Erst wenn ein positiver Impuls auf den Takteingang T gelangt, kann der Schaltzustand
der Schaltungsanordnung über die Eingänge El und E2 wieder verändert, d.h. ein neuer
Spannungsvergleich durchgeführt werden.
-
Die Schaltungsanordnung wird mit Taktsignalen mit einer Breite von
ca. 20 ns angesteuert und erkennt Eingangsspannungsdifferenzen von wenigen Millivolt.
Die Reaktion der Ausgänge ist nur um ca. 10 ... 20 ns gegenüber der negativen Taktflanke
verzögert, so daß der Spannungsvergleicher nach der Erfindung bis zu ca. 20 o 106
Spannungsvergleiche in der Sekunde ausführen kann.
-
Die Vorteile und Unterschiede der Erfindung gegenüber dem Stand der
Technik nach IEEE ... bestehen im folgendem: Es erfolgt eine echte Differenzbildung
der zu vergleichenden Eingangsspannungen El und E2. Es ist kein fester Bezugspegel
für den Spannungsvergleich erforderlich, weil durch die Ausbildung der Schaltungsanordnung
nach der Erfindung beide Eingangs spannungen Ei und E2 gegeneinander verglichen
werden. Demgegenüber arbeitet die Schaltungsanordnung nach
IEEE
.. . mit einem festen Bezugspegel von 0 V, d.h., es kann nur eine einzige Eingangsspannung
gegen den festen Wert O V verglichen werden Die Schaltungsanordnung nach der Erfindung
benötigt keine Erholzeit. Der als Differenzverstärker wirkende Teil der Schaltungsanordnung
56rrd nicht vom Taktsignal T beeinflußt und arbeitet; dab.r kontinuierlich durch,
während in der Schaltungsa:ordnung nach IEEE . der Differenzverstärkerteil zeitweise,
nämlich im "Speicherzustand" der Schaltungsanordnung, abgeschaltet rird und demnach
erst wieder einschwingen muß, wenn er aktiviert wird.
-
Die Schaltungsanordnung nach der Erfindung benötigt nur ein Taktsignal
und wird mit einer Spannung angesteuert. Die Taktung erfolgt über nur einen Spannungseingang,
während bei der Schaltungsanordnung nach IEEE ... zwei Ströme geschaltet werden
müssen, wobei jeweils einer aus- und der andere eingeschaltet werden muß, d.h. es
sind komplementäre Takte erforderlich. Ferner ergeben sich die MOS-spezifischen
Vorteile, nämlich niedriger Leistungsverbrauch und sehr hohe Eingangswiderstände
bei El und E2.