DE3337110A1

DE3337110A1 - Schaltungsanordnung fuer einen getakteten spannungsvergleicher

Info

Publication number: DE3337110A1
Application number: DE19833337110
Authority: DE
Inventors: Horst-L. Dr. 4630 Bochum Fiedler; Günter Priv.-Doz. Dr. 4600 Dortmund Zimmer
Original assignee: Individual
Current assignee: ZIMMER, GUENTER, PROF. DR.RER.NAT., 4100 DUISBURG,
Priority date: 1983-10-12
Filing date: 1983-10-12
Publication date: 1985-05-02
Also published as: DE3337110C2

Description

Priv.-Doz. Dr. Günter Zimmer
Am Kornfeld 2 2
4600 Dortmund 30

Schaltungsanordnung für einen j|etakteten Spannungsvergleicher

Die Erfindung bezieht sich auf eine- Schaltungsanordnung für einen getakteten Spannungsvergleicher bestehend aus einem Differenzverstärker, einem getakteten ersten Flipflop sowie einem zweiten Flipflop, bei der zwei analoge Eingangs spannungen miteinander verglichen werden und in Reaktion, auf ein an das erste Flipflop angelegtes Taktsignal die Information über die Polarität der Eingangsspannungsdifferenz im ersten Flipflop ermittelt und dann in das zweite Flipflop übernommen wird und in diesem bis zum nächsten Taktimpuls gespeichert bleibt und an den Ausgangsklemmen der Schaltung als zweiwertiges (digitales) Signal ab gen o.r. in en werden kann, also einen getakteten Kompa ra t or.

Der Stand der Technik bei mit MOS-Transistoren aufgebauten Spannungsvergleichern sei am Beispiel einer Schaltungsanordnung erläutert, die beschrieben wird im IEEE Journal of Solid-State Circuits, Band SC-IA, Heft Nr.6 vom .Dezember 1979 auf den Seiten 926-931 (siehe Abb. 3).

Diese Schaltungsanordnung benötigt zwei komplementäre Taktsignale φ und f, mit denen drei bilaterale Transistorschalter (T3,T4, sowie T5,T6 und T7,T8) gesteuert werden. Tl und T2 bilden einen Inverter, also eine umkehrende Verstärkerstufe.

Während der Tai tphase φ sind Ein- und Ausgang dieses Inverters über den Schalter T7/T8 miteinander verbunden, so daß sich am Eingang des Inverters eine Spannung UO einstellt, die dem Teilerverhältnis des aus Tl und T2 gebildeten Spannungsteilers entspricht. Gleichzeitig wird der Kondensator C über einen Transistorschalter (T3,T4) auf eine Spannung aufgeladen, die der Differenz zwischen der an El anliegenden Eingangsspannung und UO entspricht. COPY

Beim Übergang in die Taktphase f öffnen die Schalter T7/T8 und

T3/T4, und der Schalter T5/T6 wird geschlossen. Am Eingang des Inverters erscheint nun, eingekoppelt über den Kondensator -C, ein· Spannungssprung, der der Eingangsspann u ngsdifferenz zwischen den Klemmen El und E2 proportional ist. Dieser wird verstärkt,' so daß bei hinreichend hoher Verstärkung des Inverters am Ausgang desselben ein Logikpegel auftritt, der der Polarität der Eingangsspaanungsdifferenz entspricht. Dieser Logikpegel wird mit dem Beginn der nächsten Taktphase φ von dem nachfolgenden Flipflop übernommen und für eine ganze Taktperiode gespeichert. Für diese Schaltung wird eine Eingangsfehlerspannung von bis zu etwa 50 mV angegeben, die unter anderem durch Hystereseeffekte und Durchgriff der Takts.pannungen über die nichtidealen Schal ter t ra ns is toren auf den Signalpfad hervorgerufen werden. Als Verzögerungszeit; zwischen der eigentlichen Auswertung der Eingangsspannungsdifferenz und der Verfügbarkeit gültiger Logikpegel am Ausgang der Schaltung tritt minimal eine halbe Taktperiode (30...50ns) auf.

Nachteilig an dieser Schaltungsanordnung ist, daß diese zwei komplementäre Taktsignale benötigt. Weiterhin ist die relativ große Verzögerungszeit von große.m Nachteil, die noch dazu von der Periodendauer der Taktsignale abhängt. Weiterhin ist die Schaltung nicht geeignet, Eingangsspannungsdifferenzen von ' weniger als einem Millivolt sicher zu erkennen, da durch Hystereseeffekte und Durchgriff des Taktsignals über die nichtidealen Schal t-er transistoren auf den Signalpfad Fehl erspannungen entstehen. Ein weiterer großer Nachteil ist in der Notwendigkeit des Kondensators C zu sehen, da dieser sich nicht oder aber nur mit sehr hohem Aufwand in monolithisch integrierter Form realisieren lässt.

Die Erfindung geht von diesem Stand der Technik aus. Die Aufgabe der Erfindung bestand darin, die vorgenannten Nachteile zu vermeiden und sowohl kürzere Verzöge rungs zeiten als auch eine wesentlich höhere Empfindlichkeit zu ermöglichen. Es mußte eine Schaltungsanordnung gefunden werden, die ohne die Verwendung eines Kondensators auskommt und die nur ein einziges Taktsignal benötigt. Ferner sollte die Verzögerungszeit der Schaltung nicht von der Periodendauer des Taktsignals abhängen. CQpy

Diese Aufgaben werden hei einer Schaltungsanordnung für einen getakteten Spannungsvergleicher der eingangs erwähnten Art nach der Erfindung dadurch gelöst, daß der Differenzverstärker eingangsseitig aus einem über die " Referenzelektroden gekoppelten und von einer Stromquellenschaltung (T3, T4) gespeisten Transistor paar (Tl, T2) und ausgangs seitig aus zwei an sich bekannten Stromspiegelschaltungen (T5, T6 und T7, T8) besteht, die zur Ansteuerung des ersten Flipflops dienen, welches seinerseits aus m.i ndestens einem kreuzgekoppelten Transistorpaar (T12, T13) besteht, das ausgangs seitig pro Zweig mit einer Stromquellenschaltung (T9, TlO und TIl) oder aber auch mit anderen aktiven oder passiven Lastelementen verschaltet ist, wobei zusätzlich zu den durch die Lastelemente (TlO, TIl) bedingten Strömen noch die vom Differenzverstärker gelieferten Ausgangsströrae -über zwei weitere Stromspiegelschaltungen (T17, T16 und T18, T19) addiert werden, und das über zwei weitere Transistoren (TlA, T15), die jeweils parallel zu den über kreuz gekoppelten Transistoren (T12, T13) geschaltet sind, mit Hilfe eines Taktpulses, der an die Steuerelektroden dieser·' Paralleltransistor en (T14, T15) angelegt wird, gezielt in einen bestimmten neutra.len Ausgangszustand zurückgesetzt werden kann, wobei die vom ersten Flipflop erzeugten Ausgangssignale direkt auf den Setz- und den Rücksetzeingang eines zweiten Flipflops gegeben werden, welches in an sich bekannter Weise als Setz- Rucksetζ-Flipflop aus mindestens 8 Transistoren (T2A...T31) aufgebaut ist, wovon vier Transistoren paarweise zu zwei über Kreuz gekoppelten Transistorpaaren (T26 und T27 sowie T30 und T31) zusammengeschaltet sind, welche wiederum ausgangsseitig derart zusammengeschaltet sind, daß zwei Ausgangsknoten entstehen, und die restlichen vier Transistoren derart geschaltet sind, daß jeweils zwei parallel zu den Transistoren des ersten kreuzgekoppelten Paares liegen (T28 zu T30 und T29 zu T31) und zwei jeweils in Serienscha 11ung zu den beiden Transistoren des zweiten kreuzgekoppelten Paares liegen (T 24 zu T26 und T25 zu T27), wobei- die Steuerelektroden je eines Serien- und eines Parall el t ransi s t ο r s einer Scha 11 ung.s se i t e zusammengeschaltet sind (T28 und T24 sowie T25 und T29 und so jeweils einen Setzbzw, einen Rücksetzeingang- des zweiten Flipflops bilden, die

COPY

mit den Ausgängen des ersten Flipflops verbunden sind, so daß direkt an den Ausgängen des zweiten Flipflops, die sich an den Zusamen schaltungspunkten befinden , die erwünschten Ausgangssignale abgegriffen werden können.

In weiterer Ausgestaltung der Erfindung kann die Schaltung weiter verbessert werden, indem die Ausgangssignale des getakteten ersten Flipflops nicht direkt auf die Setz- und Rücksetzeingänge des zweiten. Flipflops geschaltet werden, sondern vieiraehr über zwei in an sich bekannter Weise aus je zwei komplementären Transistoren (T20, T21, sowie T22, T23) aufgebaute Inverterschaltungen.

Zwei Ausführungsbeispiele der Erfindung sind in Abb. 1 und Abb. 2. dargestellt wobei das Beispiel von Abb. 2 im folgenden näher erläutert wird.

Die Schaltungsanordnung nach der Erfindung ist in MOS-Technik ausgeführt, eignet sich also insbesondere zur Realisierung als integrierte Schaltung, und ist unter ausschließlicher Verwendung von η-Kanal- und p-Kanal-Fe1deffekttransistoren aufgebaut.

Die Schaltungsanordnung benötigt eine Versorgungsspannung Ub sowie zwei Referenzströme zur Einstellung tier Arbeitspunkte von Differenzverstärker und erstem Flipflop.

Die Wirkungsweise der Schaltungsanordnung lässt sich wie folgt beschreiben:

Der vom Stromspiegel T3/T4 aus einem ersten Referenzstrom abgeleitete - Konstantstrom wird in den. Fußpunkt eines sourcegekoppelten Transistorpaares T1/T2 eingespeist, wo sich dieser Strom entsprechend der an den Gates dieses sogenannten Differenzverstärkers anliegenden Difftrenzeingangsspannung aufteilt. Die so von der Eingangssp.·. nnung beeinflussten Teilströrae, die ohne Eingangsspannungsdifferen ζ gleich groß sind, werden über zwei Stromspiegel (T5,T6 und T7,T8) aus dem Differenzverstärker ausgekoppelt und in das nachgeschaltete getaktete erste Flipflop eingespeist. Der aktive Teil dieses ersten Flipflops wird von den beiden Transistoren T12 und T13 gebildet, die· als kreuzgekoppelte Ve r s r ärker s tuf en -für das bistabile Verhalten des ersten Flipflops sorgen. Diese beiden

copy

Transistoren werden gespeist aus .zwei· S t r oroquellen.-Trans i s t oren (TlO,TIl), die wiederum mit T9 einen Zweifach-Strorospiegel mit doppeltem Ausgang bilden und als sehr bochohmige Lastelemente für T12 und T13 wirken. Durch den zweiten Referenzstrom lässt sich der Arbeitsstrom und damit auch die Geschwindigkeit des ersten Flipflops bestimmen. Zusätzlich zu diesen Konstant strömen, die für beide Zweige des ersten Flipflops gleich groß sind, werden über zwei weitere Stromspiegel (T17,T16 und T18,T19) die beiden · Ausgangsströrae des Differenzverstärkers in den rechten und den linken Zweig der ersten Flipflopstufe eingespeist, so· . daß eine Differenzeingangsspannung des Differenzverstärkers letztlich eine Störung des Stromgleichgewichts in der ersten Flipflopstufe zur Folge hat. Parallel ' zu den eigentlichen Flipfloptransistoren T12 und T13 liegen zwei weitere Transistoren T14 und T15, deren Gates zusaramengescha1tet sind und die von einem gemeinsamen positiven Taktpuls leitend gemacht werden können. Solange also ein Taktpuls am Takteingang anliegt, sind die Fl ipf 1 optr'ans i s t or en T12 und T13 überbrückt und beide Fl ipf 1 opaus'gänge befinden sich auf dem Massepotential.

Sobald der Taktpuls abgeklungen ist, sperren die Transistoren TlA und T15, so daß nun die Flipfloptransistoren T12 und T13 die Ströme übernehmen müssen. Während nun durch den Strorafluß die Spannungen an den beiden Gates von T12 und T13 ansteigen, kommen diese Transistoren in ihren aktiven Bereich und beginnen zu verstärken. Durch die der Flipflopschaltung eigene Mitkopplung kommt es zu einer theoretisch unendlich hohen Verstärkung. Das bedeutet, daß anfängliche, selbst sehr kleine Störungen des elektrischen Gleichgewichts durch unsymmetrische Stromaufteilung auf die beiden Zweige des Flipflops sehr schnell verstärkt werden und schließlich die Endlage des ersten Flipflops bestimmen. Dieser Vorgang läuft extrem schnell ab und führt zu sehr hohen Verstärkungsfaktoren.

Die vom ersten Flipflop gelieferten Ausgangssigna1e , die somit die Information über die Polarität der Differenzeingangsspannung enthalten, werden nun über zwei Inverter (T20 und T21, sowie T22 und T23) auf die Setz- und Rücksetzeingänge eines zweiten Flipflops gegeben. Durch die

Verwendung von Invertern erreicht man eine Entkopplung der beiden Flipflopstufen, so daß keine Rückwirkungen auf das erste Flipflop auftreten, die sich ansonsten- in Form von Hystereseeffekten äussern.

ι
Das zweite Flipflop, das in bekannter Art als sogenanntes RS-Flipflop aufgebaut ist, hat die Aufgabe, die Signale des ersten Flipflops zu speichern, bis sie, gesteuert durch einen erneuten Taktimpuls, durch neue Daten ersetzt werden. Wichtig ist, daß die Verzögerungszeit der Schaltung, d.h. die Zeit, die zwischen dem eigentlichen Vergleich , der beiden Eingangsspannungen mit dem Differenzverstärker und dem · Erscheinen gültiger Logikpegel am Ausgang der Schaltungsanordnung, unabhängig ist von der Dauer oder der Periode des Ta'¹ t signals. Die Verzögerungszeit setzt sich vielmehr zusammen aus den EinzelVerzögerungszeiten des ersten und des zweiten . Flipflops, wobei der Zeitpunkt des Spannungsvergleiche durch die negative Taktflanke der Taktpulse definiert wird. In der Praxis wurden ■ mit einer Schaltungsanordnung nach der Erfindung Verzögerungszeiten von weniger als 20 ns gemessen. Gleichzeitig wurde eine sehr hohe Empfindlichkeit erreicht:. Es wurden Differenzspannungen von weniger als 0,2 mV noch sicher erkannt und in digitale Logikpegel umgesetzt. Diese Daten werden bei beliebigen Taktraten bis zu 15 MHz erzielt.

Diese Eigenschaften machen die Schaltungsanordnung nach der Erfindung se.hr geeignet für Anwendungen im Bereich von A/D-Umsetζerη. Insbesondere der Einsatz in sogenannten Delta-Sigma-Modulatoren, Pulsdichtemodulatoren und interpolativen A/D-Umsetzern erfordert die genannten guten Eigenschaften der Schaltungsanordnung nach der Erfindung. Mit. einer integrierten Version eini-s interpolativen A/D-Umsetzers , der mit der Schaltungsanordnung nach der Erfindung realisiert wurde, ließ sich eine Genauigkeit von 13 bit und ^! entsprechend ein Signal/Rauschabstand von 80 dB realisieren.

Claims

1. Schaltungsanordnung für einen getakteten Spannungsvergleicher bestehend aus einem Differenzverstärker, einem getakteten ersten Flipflop sowie einem zweiten Flipflop, bei der zwei analoge Eingangsspannungen miteinander verglichen werden und in Reaktion auf ein an das erste Flipflop angelegtes Taktsignal die Information über die Polarität der Eingangsspannungsdifferenz im ersten Flipflop ermittelt und dann in das zweite Flipflop übernommen wird und in diesem bis zum nächsten Taktimpuls gespeichert bleibt " und an den Ausgangsklemmen der Schaltung als zweiwertiges (digitales) Signal abgenommen werdea kann,
dadurch gekennzeichnet, daß

der Differenzverstärker eingangssei tig aus einem über die Referenzelektroden gekoppelten und von einer Stromquellenschaltung (T3, T4 ) gespeisten Transistorpaar (Tl, T2) und ausgangsseitig aus zwei an sich bekannten Stromspiegelschaltungen (T5, T6 und T7, T8) besteht, die zur Ansteuerung des ersten .Flipflops dienen, welches seinerseits aus mindestens einem kreuzgekoppelten Transistorpaar (T12, T13) besteht, das ausgangsseitig pro Zweig mit einer Stromquellenschaltung (T9, TlO und TIl) oder aber auch mit anderen aktiven· oder passiven Lastelementen verschaltet ist, wobei zusätzlich zu den durch die Lastelemente (TlO, TIl) bedingten Strömen noch die vom Differenzverstärker gelieferten Ausgangsströme über zwei weitere Stromspiegelschaltungen (T17, T16 und T18, T19) addiert werden, und das über zwei weitere Transistoren (T14, T15), die jeweils parallel zu den über kreuz gekoppelten Transistoren (T12, T13) geschaltet -sind, mit Hilfe eines Taktpulses, der an die Steuerelektroden dieser Paralleltransistor en (T14, T15) angelegt wird, gezielt in einen bestimmten neutralen Ausgangszustand zurückgesetzt werden kann, wobei die vom ersten Flipflop erzeugten Ausgangssignale direkt auf den Setz- und den Rücksetzeingang eines zweiten Flipflops gegeben werden, welches in an sich bekannter Weise als Setz-Rücksetz-Flipflop aus mindestens 8 Transistoren (T24...T31) aufgebaut ist, wovon vier Transistoren paarweise zu zwei über Kreuz gekoppelten Transistοrpaaren (T26 und T27 sowie T30 und

copy

T31) zusamniengeschalte t sind, welche wiederum ausgang sseit ig derart zusararaengeschaltet sind, daß zwei Ausgangsknoten entstehen, und die restlichen vier Transistoren derart geschaltet sind, daß jeweils zwei parallel zu den Transistoren des ersten kreuzgekoppelten Paares liegen (T28 zu T30 und T29 zu T31) und zwei jeweils in Serienschaltung zu den beiden Transistoren d.es zweiten kreuzgekoppelten Paares liegen (T24 zu-T26 und T25 zu T27), wobei die Steuerelektroden je eines Serien- und eines Paralleltransistors einer Schaltungsseite zusararaengeschaltet sind (T28 und T24 sowie T25 und T29 und so jeweils einen Setz— bzw. einen Rücksetzeingang des zweiten Flipflops bilden, die mit den Ausgängen des ersten Flipflops verbunden sind, so daß direkt an den Ausgängen des zweiten Flipflops, die sich an den Zusaraenschaltungspunkten befinden , die erwünschten Ausgangssignale abgegriffen werden können.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß

die Ausgangssignale -des getakteten ersten Flipflops nicht 'direkt auf die Setz- und Rücksetzeingänge des zweiten Flipflops geschaltet werden, sondern vielmehr über zwei, in an sich bekannter Keise aus je zwei komplementären Transistoren (T20, T21, sowie T22, T23) aufgebaute Inverter schaltungen.

COPY