DE3328231A1 - Vollsteuergatter-thyristor - Google Patents
Vollsteuergatter-thyristorInfo
- Publication number
- DE3328231A1 DE3328231A1 DE19833328231 DE3328231A DE3328231A1 DE 3328231 A1 DE3328231 A1 DE 3328231A1 DE 19833328231 DE19833328231 DE 19833328231 DE 3328231 A DE3328231 A DE 3328231A DE 3328231 A1 DE3328231 A1 DE 3328231A1
- Authority
- DE
- Germany
- Prior art keywords
- thyristor
- layer
- conductive layer
- component
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims description 27
- 239000003795 chemical substances by application Substances 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 10
- 229910052710 silicon Inorganic materials 0.000 description 10
- 239000010703 silicon Substances 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 239000012535 impurity Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 8
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 5
- 229910052733 gallium Inorganic materials 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 238000001259 photo etching Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000004922 lacquer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1012—Base regions of thyristors
- H01L29/102—Cathode base regions of thyristors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
Vollsteuergatter- oder
Die Erfindung betrifft allgemein einen/Gate-Abschaltthyristor
mit eirtem Verstärkungsgate-Aufbau und insbesondere betrifft die Erfindung einen Gate-Abschaltthyristor, der mit raschem
Abschalt- und raschem Einschaltverhalten versehen ist, d.h. mit einer großen Strokanstiegsrate di/dt in beiden Richtungen,
d.h. beim Einschalten und beim Abschalten.
Allgemein gesprochen besteht ein Gate-Abschaltthyristor aus vier aufeinanderfolgenden PNPN-Schichten mit drei P-N-Übergängen
und ist mit einer Anode A, einer Kathode K, einer ersten Gate-Elektrode G1 im Hilfsthyristoranteil und einer
zweiten Gate-Elektrode G~ im Häuptthyristoranteil versehen.
Wenn eine Vorwärtsspannung zwischen der Anode A und der
Kathode K angelegt und eine Trigger-Gate-Signalspannung zwischen der ersten Gate-Elektrode G1 und der Kathode K
angelegt wird, läßt der sich ergebende Gatestrom zwischen der Gate-Elektrode G1 und der Kathode K den Thyristor in den
Leitzustand kommen. Dieser Einschaltbetrieb des Thyristors findet auf folgende Weise statt: der entstehende Gate-Strom
schaltet zunächst einen kleinen Bereich des Thyristors in unmittelbarer Nähe der ersten Gate-Elektrode G1 und der
Kathodenelektrode K an und die so erzeugte Leitfläche dehnt sich über, den gesamten Thyristorkörper aus. Bei einem solchen
Gate-Abschaltthyristor ist der steuerbare Stromwert IÄm0
der wichtigste Faktor, der die Größe des abschaltbaren Laststromeä
bezeichnet.
Um den steuerbaren Stromwert IAT0 2^ verbessern, ist es bekannt,
bei einem Gate-Abschaltthyristor eine eingebettete Schicht mit niedrigem Widerstand vorzusehen. Bei dieser Art
von Thyristoren tritt jedoch die Erscheinung auf, daß bei anwachsendem steuerbaren Stromwert IATO oder bei Verringerung
der Abschaltzeit die Einschaltzeit immer größer wird. Die erwünschten Charakteristiken eines Gate-Abschaltthyristors
sind jedoch die, daß ein großer Laststrom durch einen kleinen Gatestrom mit kurzer Anstiegszeit (oder Abfallzeit), d.h. mit
großem di/dt-Wert abgeschaltet und angeschaltet werden kann. Es zeigt sich jedoch, daß die Einschaltcharakteristik des
Thyristors, d.h. eine kurze Einschaltzeit nur bei Vergrößerung der Abschaltzeit und umgekehrt zu erreichen ist. Es
ist deswegen ein Bedürfnis, einen Transistor zu schaffen, bei dem sowohl die Einschalt- als auch die Abschaltcharakteristik
gleichzeitig verbessert wird.
Die bei einem PNPN-Halbleiter-Abschaltthyristor mit eingebetteter
Schicht mit niedrigem Widerstand auftretenden Probleme werden später in der Figurenbeschreibung anhand der
Fig. 1 bis 3 näher erläutert.
Es ergibt sich damit als grundlegendes Ziel der vorliegenden Erfindung die Schaffung eines Gate-Abschaltthyristors mit vier
PNPN-HaIbleiterschichten, der sowohl gute Einschalt- als auch gute Ausschalteigenschaften besitzt, d.h., daß der zu schaffende
Thyristor einen großen Laststrom in kurzer Einschaltwie Ausschaltzeit schalten kann bei großem di/dt-Wert«
Zur Erreichung dieses Zieles ist bei dem erfindungsgemäßen
Gate-Abschaltthyristor mit vier PNPN-Halbleitersahichten
insbesondere eine zweite P-leitende Gate-Steuersahicht vorgesehen
in der Weise, daß die Dotierungskonzentration im Hilfsthyristoranteil geringer als die im Hauptthyristoranteil
ist. Dabei wird als Dotierungskonzentration die Konzentration der "Verunreinigungs-Atome" angesehen, die in dem
Halbleiter-Grundmaterial, aus dem der Thyristor besteht, Donator- oder Akzeptorwirkung besitzen.
Das erwähnte Dotierungskonzentrationsprofxl ergibt sich aus der folgenden Konzeption: bei dem Gate-Abschaltthyristor
ergibt die Dotierungskonzentration der zweiten P-leitenden
Gate-Steuerschicht einen entscheidenden Einfluß auf das Einschalt- wie das Abschaltverhalten des Thyristors. Im
einzelnen zeigt sich, daß bei erhöhter Dotierungskonzentration
die Absöhaltzeit kürzer, jedoch die Einschaltzeit länger wird.
Um deshalb die beiden einander anscheinend widersprechenden Anforderungen gleichzeitig zu erfüllen, wird die Anordnung
des ersten Gates G- und des zweiten GatesG- betrachtet. Wenn
der Thyristor eingeschaltet wird, wird zunächst das erste am Hilfethyristoranteil angeordnete Gate G1 gezündet und
dann wird der Hauptthyristoranteil angeschaltet. Beim Abschalten des Thyristors wird hauptsächlich das zweite Gate
G2, das sich am Hauptthyristoranteil befindet, abgeschaltet«
Es ist dementsprechend die Erniedrigung der Dotierungskonzentration beim
Hilfsthyristöranteil, d.h. bei der ersten Gate-Elektrode G1, verantwortlich
für die Reduzierung der Einschaltzeit, und die Erhöhung der Dotierungskonzentration im Hauptthyristoranteil,
d.h. bei der zweiten Gate-Elektrode G2, verantwortlich für die
gleichzeitige Reduzierung der Abschaltzeit.
Ein Ausführungsbeispiel eines bekannten Gate-Abschaltthyristors und ein Ausführungsbeispiel der Erfindung werden nachfolgend
anhand der Zeichnung näher erläutert; in der Zeichnung zeigt:
Fig. 1 eine Schnittdarstellung eines Gate-Abschaltthyristors nach dem Stand der Technik mit vier aufeinanderfolgenden
PNPN-Halbleiterschichten und mit einer eingebetteten
Schicht mit niedrigem Widerstand,
Fig. 2 eine Darstellung des Dotierstoff-Konzentrationsprofils des Thyristors nach Fig. 1, wobei der Absolutwert der
Dotierungskonzentration über der Stärke des Transistors aufgetragen ist,
Fig.3(A) eine graphische Darstellung der Spannungs-Wellenform,
die beim Einschalten des in Fig. 1 gezeigten Transistors erzielt wird, mit zwei verschiedenen
Dotierungskonzentrationen,
Fig. 3(B) eine graphische Darstellung von Stromwellenformen,
die beim Abschalten des Thyristors nach Fig.2 bei unterschiedlichen Dotierungskonzentrationen
erhalten werden,
Fig. 4 eine Draufsicht auf einen scheibenförmigen Gate-Abschalttransistor
erfindungsgemäßer Art mit vier PNPN-Halbleiterschichten und eingebetteter Schicht
mit niedrigem Widerstand,
Fig. 5 eine Darstellung ähnlich Fig. 1 eines erfindungsgemäßen Transistors, geschnitten längs Linie V-V
der Fig. 4,
Fig. 6(A) bis 6(D) Darstellungen von Herstellungsschritten
für den Gate-Abschaltthyristor nach Fig. 5,
Fig. 7 eine Darstellung des Dotierungskonzentrationsprofils
ähnlich Fig. 2 für den Thyristor nach Fig. 5 und
Fig. 8 eine graphische Darstellung der Abhängigkeit der Einschalt- und der Abschaltcharakteristik des
erfindungsgemäßen Gate-Abschaltthyristors über der Dotierungskonzentration im Unter-Gate-Bereich.
Um das Verständnis der vorliegenden Erfindung zu erleichtern, wird kurz ein Ausführungsbeispiel eines bekannten scheibenförmigen
Abschalttransistors mit vier PNPN-Halbleiterschichten anhand der Fig. 1 der Zeichnung beschrieben, wobei eine
Schicht mit niedrigem Widerstand eingebettet ist.
Der Thyristor nach Fig. 1 ist als scheibenförmiges Bauelement 1 gefertigt mit vier PNPN-Halbleiterschichten, nämlich einer
ersten P-leitenden Schicht (PJ 2, einer ersten N-leitenden
Schicht (N..) 3, zwei zweiten P-leitenden Schichten (P2, P2 )
4 und 6, drei zweiten N-leitenden Schichten (N2 t N_, N.) 7,
und 9. Die beiden zweiten P-leitenden Schichten (P2, P2") 4
und 6 sind als eine eine mittlere Verunreinigungskonzentration enthaltende P-Schicht (P2) 4 und eine eine niedrige Verunreinigungskonzentration,
d.h. einen hohen Widerstand enthaltende P-leiteiide Schicht (P2") 6 ausgebildet. Zwischen den beiden
zweiten P-leitenden Schichten (P2, P2 ) 4 und 6 sind zwei
getrennte konzentrisch angeordnete und in Radialrichtung maschenartig verbundene Halbleiterschichten 5 mit höherer
Verunreinigungskonzentration, d.h. niedrigem Widerstand und P-leitende(P2 ) Halbleiterschichten 5 als zwei unterschiedliche
eingebettete Schichten mit niedrigem Widerstand ausgebildet, die den ersten und zweiten Tor-Elektroden oder Gate-Elektroden
G1 und G2 entsprechen. In der zweiten P-leitenden
Schicht (P2 ) 6 mit geringerer Verunreinigungskonzentration
und demgemäß höherem Widerstand sind eine Vielzahl von umleitenden
Schichten ausgebildet, und zwar eine zweite zwischenliegende mit großer Fläche ringförmige N-leitende
Halbleiterschicht (N2) 7 ist als Kathodenschicht ausgebildet,
eine dritte innerste ringförmige N-leitende Halbleiterschicht (N3) 8 mit kleiner Fläche ist als Gate-Strom-Verstärkungsschicht
ausgebildet, eine vierte äußerste ringförmige N-leitende Halbleiterschicht (N*) 9 ist als zweite Gateschicht
ausgebildet, und diese drei ringförmigen N-leitenden Schichten N2, N3 und N. sind zueinander konzentrisch
angeordnet.
Ferner enthält der Thyristor 1 eine große kreisförmige aus
Metall bestehende Anoden-Elektrode 10, eine ebenfalls aus Metall bestehende ringförmige Kathodenelektrode 11 in Zwischengröße,
eine kleine ringförmige, aus Metall bestehende Elektrode 12 für das erste Gate, eine äußere ringförmige
Metallelektrode 13 für das zweite Gate und eine innere ringförmige Metallelektrode 14, die als Gate-Strom-Verstärkungselektrode
wirkt.
Die große kreisförmige Metallanodenelektrode 10 ist auf der freiliegenden Außenfläche der ersten P-leitenden Schicht (P..)
des Halbleiterbauelementes 1 als Anodenteil A ausgebildet» die Zwischen-Ringmetall-Kathodenelektrode 11 ist an der zweiten
N-leitenden Schicht (N-) 7 als ein Kathodenabschnitt K ausgebildet,
die zweite kreisförmige Metallelektrode 12 für das erste Gate ist direkt in der Mitte der zweiten P-leitenden
Schicht (P„ ) 6 des Bauelementes 1 als ein erster Gate-Elektrrienabschnitt
G1 ausgebildet, die äußere Metallringelektrode
13 für das zweite Gate ist an der vierten N-leitenden Schicht
(N4) 9 als ein zweiter Gate-Elektrodenabschnitt G2 ausgebildet
und die innere ringförmige Metallelektrode 14, die Gate-Strom-Verstärkungselektrode,
ist an der dritten N-leitenden Schicht (N3) 8 und an der zweiten P-leitenden Schicht (P2") ^ a^s e^n
Gate-Strom-Verstärkungs-Elektrodenabschnitt 14 ausgebildet.
Wie durch die gestrichelten Linien in Fig. 1 dargestellt, besteht
der Hauptthyristorabschnitt für Gate-Abschaltung MG aus dem äußeren Abschnitt des Bauelementes 1, d.h. der ersten P-leitenden
Schicht (P1) 2, der ersten N-leitenden Schicht (N1) 3,
den zweiten P-leitenden Schichten (P2/ ^o ^ ^ un(^ ^' ^er 1^*"
höherer Verunreinigungsdichte versehenen P-leitenden Schicht (P2 ) 5, der zweiten N-leitenden Schicht (N3) 7, der vierten
N-leitenden Schicht (N4) 9, während der Hilfsgate.absch.alt-Thyristorabschnitt
AG aus dem inneren Teil des Bauelementes 1 besteht, d.h. der ersten P-leitenden Schicht (P1) 2, der ersten
N-leitenden Schicht (N1) 3, den zweiten P-leitenden Schichten
(P„, P0 ) 4 und 6, der mit höherem Verunreinigungsgehalt ver-
sehenen P-leitenden Schicht (P2 ) 5 und der dritten N-leitenden
Schicht (N3) 8.
Zur Herstellung des in Fig. 1 gezeigten Gate-Abschaltthyristors
wird in folgender Weise vorgegangen:
(1) Es wird Gallium (Ga) auf beiden Oberflächen eines N-leitenden Siliziumplättchens (silicon wafer) durch ein gekapseltes
oder eingeschlossenes Diffusionsverfahren (enclosed diffusion method) eindiffundiert, um die erste
P-leitende Schicht (P1) 2 mit der in Fig. 2 gezeigten
Dotierungskonzentration C .. und die zweite P-leitende
Schicht (P2) 4 mit der gleichen Konzentration C1=C2
auszubilden. Bei dem gekapselten Diffusionsverfahren
werden das Siliziumplättchen und das Gallium innerhalb eitles Quarzröhrchens eingeschlossen und dann auf eine
geeignete Temperatur erhitzt, bei der das eingeschlossene Gallium ausreichend von beiden Oberflächen des
'Siliziumplättchens her diffundieren kann. Da sowohl das Silizium als auch das Gallium eingeschlossen sind, ist
es möglich, eine relativ gleichförmige Dotierungskonzentration von beiden Oberflächen des Siliziumplättchens
he£ zu erreichen, wobei gleichzeitig verhindert wird, daß andere Atome in das Plättchen eindiffundieren.
(2) Es wird eine Maske aus Siliziumoxid (SiO2) mit einer
vorbestimmten Netzstruktur an der Oberfläche der zweiten
P-leitenden Schicht (P2) 4 mittels eines Photo-Ätzverfahrens
(photo engraving process) erzeugt und Bor selektiv mit einer relativ hohen Dotierungskonzentration
in die Schicht 4 eindiffundiert, um die P-leitende Schicht (P2 ) 5 mit hoher Konzentration und geringem
Widerstand und netzartiger Struktur auszubilden, mit einer Dotierungskonzentration C ~ nach Fig. 2.
Bei dem Photo-Ätzverfahren wird eine kontinuierliche Siliziumoxidschicht über die gesamte Oberfläche der
zweiten P-leitenden Schicht (P2) 4 ausgebildet, und
diese Oxidschicht wird dann mit einem Photoresistlack bedeckt, der wiederum durch eine Mustermaske beleuchtet
wird. Die bestrahlten oder beleuchteten Teile des Phötoresistlackes werden entfernt und die Oxidschicht
wird durch die so entstandenen öffnungen in der Photoresist-Lackschicht
abgeätzt. Schließlich werden die verbleibenden Teile des Phötoresistlackes entfernt.
(3) Es wird die zweite P-leitende Schicht (P2 ) 6 mit geringerer
Dotierungskonzentration und hohem Widerstand auf der P- -Schicht 5 und der P„-Schicht 4 ausgebildet mittels
eines Epitaxie-Aufwachsverfahrens, bei dem eine Siliziumkristallschicht
auf einem Siliziumeinkristall mit der gleichen Kristallorientierung zum Aufwachsen gebracht wird,
und zwar mit einem Dampfphasen-Epitaxieverfahren.
(4) Jine weitere entsprechend gestaltete gemusterte Maske aus
Siliziumoxid (SiO2) wird wiederum auf der Oberfläche der
zweiten P-leitenden Schicht (P2 ) 6 mit niedriger Konzentration
und hohem Widerstand mit einem Photo-Ätzverfahren aufgebracht und Phosphor (P) selektiv von der Oberfläche
der Schicht 6 her eindiffundiert, in der Weise, daß sich drei konzentrisch angeordnete zweite N-leitende Schichten
(N2, N3, N.) 7, 8 und 9 gleichzeitig ausbilden, ; mit
der in Fig. 2 gezeigten Dotierungskonzentration CN~.
(5) Darauf werden die Anodenelektrode 10, die Kathodenelektrode 11, die Gatestrom-Verstärkungselektrode 14, die erste Gate-Elektrode
12 und die zweite Gate-Elektrode 13 jeweils ausgebildet.
Fig. 2 zeigt das Dotierungsprofil in dem fertigen Siliziumwafer,
und zwar ist die Abszisse entsprechend der Stärke des scheibenförmigen Gate-Abschaltthyristors nach Fig. 1 aufgetragen,
und an der Ordinate ist die Dotierungskonzentration in cm aufgetragen. Es ist die typische Stärke jeder halbleitenden Schicht auf folgende Weise bestimmt: die erste N-leitende
Schicht (N1) 3 besitzt eine Stärke von ca. 250 um, die erste P-leitende Schicht (P1) 2 eine solche von 25 um
und die zweite normale P-leitende Schicht (P2) 4 ebenfalls
5 um, die P-leitende Schicht (P2 ) 5 mit niedrigem Widerstand
besitzt eine Stärke von 7 um und die Schichten, die als zweite, dritte und vierte N-leitende Schichten (N2, N3,
N.) 7, 8 und 9 bezeichnet sind, besitzen eine Stärke von
jeweils 10 um. Der typische spezifische Widerstand der N..-Schicht
3 beträgt 50 Ω-cm, der Schichtwiderstand der P9-
Schicht 4 beträgt 5 Ω .. und der Schichtwiderstand der ?2 ++~
Schicht 5 beträgt 0,5 Ω . Ferner liegt die Konzentration der Dotierungsatome in der N2~Schicht 7 im Bereich von 1 bis 5x10
cm .
Verschiedene Versuche zeigen, daß die Oberflächen, Dotierungskonzentration
C2 in der zweiten P-leitenden Halbleiterschicht
(P2) A, in der mit Netzstruktur die mit höherer Konzentration
und 'geringerem Widerstand versehenen P-leitenden Halbleiterschichten
(P2 ) 5 eingebettet sindf einen bedeutenden Einfluß
aiii die dynamischen Eigenschaften des Gate-Abschalt-Thyristörs
ausüben. Fig. 3 (A) zeigt eine Spannungswellenform, ciie erhalten wird, wenn der Thyristor eingeschaltet
wird, und Fig. 3 (B) zeigt eine Stromwellenform, die beim Abschalten des Thyristors erhalten wird. Diese Darstellungen
zeigen deutlich, daß eine geringere Oberflächen-Dotierungskonzentration
C 2 die Einschaltzeit verkürzt, jedoch
die Abschaltzeit verlängert. Mit anderen Worten: je höher die Konzentration C or umso länger wird die Einschaltzeit,
jedoch umso kürzer die Abschaltzeit. Ein Ansteigen der Abschaltzeit bedeutet jedoch eine Abnahme der Größe des Stromes,
der abgeschaltet werden kann. Die bei einem solchen Thyristor angestrebten Eigenschaften sind jedoch,daß
1. ein großer Laststrom durch kleine Gate-Einschalt- oder
-Abschaltsignale ein- bzw. abgeschaltet werden soll· , und
2. die Einschalt- wie die Abschaltzeit so kurz wie möglich sein soll.
Das bedeutet, daß die Anstiegszeit des Laststromes so kurz wie möglich sein soll, oder die di/dt-Aufnahmefähigkeit so
groß wie möglich sein soll. Obwohl die beiden beschriebenen Erfordernisse einander widersprechen, gehen doch alle Bestrebungen
dahin, beide dieser widersprechenden Anforderungen bei einem Gate-Abschalttransistor zu erfüllen.
Nach diesen Vorbemerkungen, die sich auf eine bekannte Thyristorbauart
beziehen, wird nun mit dor Besprechung der erfindungsgemäßen Ausführung eines scheibenförmigen Gate-Abschalttran-
sistors mit vier PNPN-Schichten mit eingebetteter Schicht
mit niedrigem Widerstand begonnen, und zwar anhand der weiteren Figuren der Zeichnung.
Der scheibenförmige Thyristor nach Fig. 5 ist als ein Halbleiter-Bauelement
1 ausgebildet, das vier aufeinanderfolgende PNPN-HaIbleiterschichten enthält, und zwar eine erste P-leitenr'a
Schicht (P1) 2, eine erste N-leitende Schicht (N1) 3,
ζλι zweite P-leitende Schichten (P,, P2 ) 4 und 6 und drei
zweite N-leitende Schichten (N2, N3, N.) 7, 8 und 9. Die
zweiten P-leitenden Schichten (P3, P2") ^ un<^ ^ sind so ausgebildet,
daß die P-leitende Schicht (P2) 4 eine mittlere
Dotierungskonzentration und die andere Schicht (P2 ) 6 eine
geringere Dotierungskonzentration und demgemäß höheren Widerstand besitzt. Die zweiten N-leitenden Schichten sind als drei
konzentrisch angeordnete Halbleiterschichten ausgebildet, und zwar als eine innere kleinflächige Schicht (N-,) 8 zur Verstärkung
des Gate-Stromes, eine äußere Schicht (N4) 9 und eine dazwischenliegende größerflächige Schicht (N2) 7, Zwischen der
oberen Fläche der zweiten normalen P-leitenden Schicht (P2)
und der unteren Fläche der zweiten P-leitenden Schicht (P2")
mit geringerer Dotierungskonzentration sind zwei getrennte konzentrisch angeordnete und radial verbundene netzartig
aufgebaute P-leitende Halbleiterschichten 5a bis 5f mit
höherer Dotierungskonzentration und damit geringerem Widerstand eingebettet. Im einzelnen ist eine Anzahl von netzartig
aufgebauten P-leitenden Schichten (P2 ) 5a bis 5c mit höherer
Dotierungskonzentration unter der ringförmigen Zwischenschicht (N2) 7 und der äußeren Ringschicht (Ν*) 9 eingebettet,
eine Anzahl von netzartig aufgebauten P-leitenden Schichten (P2 ) 5d bis 5f sind unter der inneren Ringschicht (N3)
eingebettet,und dabei sind die beiden netzartig aufgebauten
Schichten 5a bis 5c und 5d bis 5f jeweils voneinander getrennt.
In Fig. 5 ist eine große kreisförmige Metall-Anodenelektrode
10 dargestellt, eine mittelgroße Ringmetall-Kathodenelektrode
11 und eine erste kleine kreisförmige Metall-Gate-Elektrode
Dazu kommt eine zweite äußere ringförmige Metall-Gate-Elektrode 13 und eine innere ring- oder kreisförmige aus Metall bestehende
Gatestrom-Verstärkungselektrode. Der erste Gate-Elektrodenabschnitt
G1 besteht aus der zweiten P-leitenden Schicht (P2")
6 mit geringerer Dotierungskonzentration und der Anzahl von
mit Netzstruktur versehenen P-leitenden Schichten (P2 ++) 5d
bis 5f mit höherer Dotierungskonzentration, der zweite Gate-Elektrödenabschnitt
G2 besteht aus der äußeren ringförmigen N-leitenden Schicht (N.) 9 und den netzartig aufgebauten
++
P-leitehden Schichten (P0 ) 5a bis 5c mit höherer Dotierungskonzentration. Der Gatestrom-Verstärkungselektrodenabschnitt 14 ist so auf der zweiten P-leitenden Schicht (P2") 6 mit geringerer Dotierungskonzentration und der inneren ringförmigen N-leitenden Schicht (N3) 8 ausgebildet, daß die Schicht 6 mit der Schicht 8 kurzgeschlossen ist.
P-leitehden Schichten (P0 ) 5a bis 5c mit höherer Dotierungskonzentration. Der Gatestrom-Verstärkungselektrodenabschnitt 14 ist so auf der zweiten P-leitenden Schicht (P2") 6 mit geringerer Dotierungskonzentration und der inneren ringförmigen N-leitenden Schicht (N3) 8 ausgebildet, daß die Schicht 6 mit der Schicht 8 kurzgeschlossen ist.
Wie durch die gestrichelten Linien in Fig. 5 angezeigt, besteht der Hauptabschnitt MG des Gate-Abschaltthyristors aus
dem äußeren Bereich des Halbleiterbauelementes 1, d.h. aus jeweils dem äußeren Bereich der ersten P-leitenden Schicht
(P1) 2, der ersten N-leitenden Schicht (N1) 3, der zweiten
P-leitenden Schicht (P9) 4, dem Anteil der P-leitenden Schicht
++
(P2 ) 5a, 5b und 5c, der zweiten Schicht 6 mit niedrigerer Dotierungskonzentration, der zwischenliegenden ringförmigen N-leitenden Schicht (N-) 7 und der äußeren ringförmigen N-leitenden Schicht (NJ 9. Dagegen besteht der Hilfsabschnitt AG des Gate-Abschaltthyristors aus dem inneren Anteil des Halbleiterbauelementes 1, d.h. jeweils dem inneren Anteil der ersten P-leitenden Schicht (P1) 2, der ersten N-leitenden Schicht (N1) 3, der zweiten P-leitenden Schicht (P3) 4, dem Anteil der P-leitenden Schichten mit höherer Dotierungskonzentration (P2 ) 5d, 5e und 5f, der zweiten Schicht 6 mit geringerer Dotierungskonzentration und der inneren N-leitenden Schicht (N3) 8.
(P2 ) 5a, 5b und 5c, der zweiten Schicht 6 mit niedrigerer Dotierungskonzentration, der zwischenliegenden ringförmigen N-leitenden Schicht (N-) 7 und der äußeren ringförmigen N-leitenden Schicht (NJ 9. Dagegen besteht der Hilfsabschnitt AG des Gate-Abschaltthyristors aus dem inneren Anteil des Halbleiterbauelementes 1, d.h. jeweils dem inneren Anteil der ersten P-leitenden Schicht (P1) 2, der ersten N-leitenden Schicht (N1) 3, der zweiten P-leitenden Schicht (P3) 4, dem Anteil der P-leitenden Schichten mit höherer Dotierungskonzentration (P2 ) 5d, 5e und 5f, der zweiten Schicht 6 mit geringerer Dotierungskonzentration und der inneren N-leitenden Schicht (N3) 8.
Es werden nun die Einschalt- und Abschalt-Betriebszustände eines derartigen Gate-Abschaltthyristors beschrieben. Sobald
eine Tor- oder Gate-Spannung zwischen die erste Gate-Elektrode G1 und die Kathodenelektrode K angelegt wird, um den Thyristor
anzuschalten (dabei ist G1 positiv und K negativ), und zwar
in der Weise, daß eine Vorwärts-Vorspannung zwischen die
Anodenelektrode A und die Kathodenelektrode K angelegt wird, wird zunächst der Hilfs-Thyristoranteil AG Örtlich gezündet.
D.h., der größere Anteil des Gate-Stroms fließt über die erste Gate-Elektrode G.., die P2 -Schicht 6, die P2 -Schicht
d.h. 5f, 5e, 5d, die P2~-Schicht 6, die N3~Schicht 8, die
Gatestrom-Verstärkungselektrode 14, die P- -Schicht 6, die
++ —
P2 -Schicht 5, nämlich 5c, 5b, die P2 -Schicht 6, die N2~
Schir.it 7 und die Kathodenelektrode K. Der kleinere Anteil
dei Gatestroms fließt über die erste Gateelektrode G1, die
P2 -Schicht 6, die N^-Schicht 8, die Gate-Verstärkungselektrode
14, die P2~-Schicht 6, die N2~Schicht 7 und die Kathodenelektrode
K. Damit fließt in dem Hilfsthyristorbereich AG der verstärkte größere Stromanteil/von der Anode A über die P1-Schicht
2, die N1-Schicht 3, die P2~Schicht 4, die P2"-Schicht
6, die N-.-Schicht 8, die Gatestrom-Verstärkungs-
elektrode 14, die P2 -Schicht 6, die P2 -Schicht 5, nämlich
5c und 5b, die P2~-Schicht 6, die N2~Schicht 7 und die
Kathode K. Der verstärkte kleine Stromanteil fließt von der Gate-Strom-Verstärkungselektrode 14 durch die P' -Schicht'6,
die N2-Schicht 7 und die Kathodenelektrode K. Der Verstärkte
Stromanteil wird zu dem von der Gate-Elektrode G1 zur Kathodenelektrode
K fließenden Gatestrom addiert, um den Gatestrom zu erhöhen. Damit zündet der sich ergebende Gatestrom, der einen
kleinen Bereich des Hilfsthyristoranteils AG einschaltet, den Hauptthyristoranteil MG und dehnt sich mit einer bestimmten
Ausbreitungsgeschwindigkeit aus.
Wenn zwei unterschiedliche Spannungen gleichzeitig zum Abschal->
ten des Thyristors zwischen die zweite Gate-Elektrode G2 und
die Kathodenelektrode K (G2 ist dabei negativ un4 K positiv)
und zwischen die erste Gate-Elektrode G1 und die Gatestrom-Verstärkungselektrode
14 (dabei ist G1 negativ und die Verstarkungselektrode
14 positiv) jeweils angelegt werden, fließt ein Strom von der No-Schicht 2 durch die P- -Schicht 6, die
P2 -Schicht 5, nämlich 5c, 5b, 5a und die P2 -Schicht 6 zu
der N^-Schicht 13, und ein weiterer Stromfluß stellt sich von der Ν-,-Schicht 8 mit kleiner Fläche, durch die P^-Schicht 6,
++ —
die P2 -Schicht 5, nämlich 5f, 5e, 5d zur P2 -Schicht 6 gleichzeitig
jeweils zu der ersten Gate-Elektrode G1 ein. Damit werden
fast gleichzeitig der Hauptthyristoranteil MG und der kleinflächige HiIfsthyristoranteil AG abgeschaltet.
Der erfindungsgemäße Gate-Abschaltthyristor wird als Leistungsschaltölement
eingesetzt, und zwar beträgt die maximale Spannung ca* 1,2 kV und der maximale Strom ca. 1 kA.
Die Herstellung des erfindungsgemäßen Gate-Abschaltthyristors
wird nachfolgend anhand der Fig. 6(A) bis 6(D) und Fig. 7 beschrieben:
(1) Wie in Fig. 6(A) gezeigt, wird ein N-leitendes Silizium-Einkristallplättchen
mit einer Stärke von ca. 300 um und einem Widerstand von 50 fi.cm vorbereitet, von dem eine
Oberfläche zur Bildung der zweiten P-leitenden Schicht 4 (P2) spiegelpoliert dst. Es wird Gallium in die beiden
Oberflächen des Plättchens nach dem bereits beschriebenen geschlossenen Diffusionsverfahren bis zu einer Tiefe
von 30 um eindiffundiert, wobei die Oberflächen-Dotierungs-
/ 17 _3
konzentration etwa 3x10 cm beträgt, um die erste P-leitende Schicht (P1) 2 und die zweite P-leitende Schicht
(Po) 4 zu bilden. Die Konzentrationen der ersten und der
zweiten P-leitenden Schichten P1 und P2 sind in Fig. 7
dargestellt.
Hier muß darauf hingewiesen werden, daß die Dotierungs-
17 -3
konzentration C o von 3x10 cm ' zwar für die Po-Schicht
p2 ■ 2
im Hilfsthyristorabschnitt AG geeignet ist, jedoch diese
Große von Dotierungskonzentration nicht für die P2-Schicht
im Hauptthyristoranteil MG ausreicht.
(2) Aus diesem prund wird eine Maske 15 aus Siliziumoxid (SiO2)
an der oberen Oberfläche des Plättchens so ausgebildet, daß sie nur die zweite P2-Schicht 4 im Gebiet des Hilfsthyristorabschnittes
AG überdeckt. Diese Siliziumoxidmaske kann mittels des Photo-Ätzverfahrens in der bereits beschriebenen
Weise ausgebildet werden.
Daraufhin wird Bor selektiv auf beide Oberflächen des Plättchens mit Ausnahme der zweiten P„-Schicht des durch
die Maske 15 überdeckten Hilfsthyristoranteils AG eindiffundiert,
und es bilden sich so Schichten 16 und 17 mit größeren Dotierungskonzentrationen C .. ' und C 9' von
etwa 1x10 cm und einer Diffusionstiefe von etwa 5 um,
und dann wird das Bor weiter durch das Eintreib-Diffusionsverfahren
eindiffundiert. Dabei wird Bor zunächst auf die jeweilige Oberfläche der Schichten 16 und 17 abgeschieden
und dann zum Diffundieren das gesamte Plättchen auf eine geeignete Temperatur aufgeheizt. Die sich so ergebende
17 Dotierungskonzentration C 1 I und C ' beträgt etwa 7x 10
—3 P P
cm und die Diffusionstiefe beträgt jeweils ca. 7 um.
(3) Wie in Fig. 6(B) gezeigt, wird eine weitere Siliziumoxidmaske 18 an der oberen Fläche des Plättchens ausgebildet,
und zwar wird dadurch Bor zusätzlich und selektiv auf diese obere Fläche diffundiert, um die netzartig aufgebauten
eingebetteten Schichten mit höherer Dotierungskonzentration (P2 ) 5a bis 5f zu erzeugen. Die Konzentration
C <, beträgt ca. 1x10 cm , und die Dif fusions tief e
pz
beträgt ungefähr 7 um. Während dieses Schrittes wird eine kontinuierliche Siliziumoxidmaske 19 an der unteren
Fläche des Plättchens ausgebildet, um an dieser Seite eine zusätzliche Diffusion zu unterbinden.
(4) Wie Fig. 6(C) zeigt, wird eine einkristalline Silizium-Epitaxieschicht
6, welche Bor enthält, zum Aufwachsen auf der oberen Fläche der Schicht 16 der zweiten P-leitenden
Schicht (P2) 4 gebracht, also der Oberfläche
der P-leitenden Schicht (P9) im Hilfsthyristqrbereich AG
4·+
und der ρ " -Schicht 5, um so die zweite P-leitende Schicht (P_ ) 6 mit geringerer Dotierungskonzentration zu bilden. Dabei ist die Dotierungskonzentration C 9
und der ρ " -Schicht 5, um so die zweite P-leitende Schicht (P_ ) 6 mit geringerer Dotierungskonzentration zu bilden. Dabei ist die Dotierungskonzentration C 9
15-3 P
ca. 5x10 - cm , und es wird eine Schicht mit einer Stärke von ca. 25 um aufgewachsen. Damit wir4 die mit
Netzstruktur versehene P-leitende Schicht (P„ ) 5 mit höherer Konzentration in die P2~Schicht 4 eingebettet,
d.h. sie liegt dann zwischen der P2-Schicht 4 und
der P2 -Schicht 6.
(5) Wie anhand der Fig. 6(D) zu sehen ist, wird eine weitere
Siiiziuitioxidmaske 20 an der oberen Fläche der P2~-Schicht
ausgebildet und Phosphor selektiv an der Oberfläche der P- "-Schicht 6 durch die Maske hindurch eindiffundiert, um
die N2-Schicht 7, die N-j-Schicht 8 und die N4~Schicht 9
.auszubilden. Dabei beträgt die Dotierungskonzentration C,
' 20 -3
G , oder CL·. jeweils 2x10 cm , und die Diffusionstiefe
beträgt etwa 10 um. In Fig. 7 ist nur die Dotierungskonzentration CLjp gezeigte
(6) Schließlich wird Gold (Au) an den Oberflächen des Halbleiter-Bauelementes
abgeschieden und bei hoher Temperatur eindiffundiert, um die Lebensdauer der Ladungsträger
einzustellen. Die Anodenelektrode A, die Kathodenelektrode K, die Gateverstärker-Elektrode 14, die erste
Gate-Elektrode G1'und die zweite Gate-Elektrode G2 werden
an den genannten Stellen des Halbleiter-Bauelementes angebracht und mit ihm verbunden.
Bei dem so beschriebenen Gate-Abschaltthyristor ist es bekannt, daß die Oberflächenkonzentration von Verunreinigungsatomen
C 2 der zweiten P-leitenden Schicht (P2)
einen entscheidenden Einfluß auf die Einschalt- oder die Abschalteigenschaften des Thyristors ausübt. Fig. 8 zeigt
die Beziehung zwischen der Dotierungs- oder Verunreinigungskonzentration C ~ und der Einschalt- bzw. der Abschaltp2
zeit. Um die bereits genannten einander gegensätzlichen Anforderungen zu erfüllen, d.h. sowohl die Einschaltzeit
als auch die Abschaltzeit gleichzeitig zu verbessern, wird durch die vorliegende Erfindung den folgenden Tatsachen
besondere Aufmerksamkeit gewidmet: Wenn der Thyristor angeschaltet wird s wird, da das erste Gate G- am Hilfsthyristoranteil
AG angeordnet ist, der Hilfsthyristor AG zuerst gezündet und dann erst der Hauptthyristoranteil MG
angeschaltet; wenn der Thyristor abgeschaltet wird, wird,
da das zweite Gate G2 im Hauptthyristoranteil MG und
das erste Gate G1 an dem Hilfsthyristoranteil AG sitzt,
gleichzeitig der Hauptthyristor- wie der Hilfsthyristoranteil
abgeschaltet. Deshalb ist es sehr wirksam, die Dotierungskonzentration C 2 der.zweiten P-leitenden
Schicht (P2) 4 in dem Hilfsthyristoranteil AG zu erniedrigen,
um die Einschaltzeit zu vermindern, und die Dotierungskonzentration C 2 im Hauptthyristoranteil MG,
durch den der größere Anteil des Laststromes fließt, zu erhöhen, um gleichzeitig die Abschaltzeit zu erniedrigen.
Pig. 8 zeigt, daß es Vorteile bringt, die Dotierungskonzentration C o innerhalb eines Bereiches von 5x10
17 -3p2
bis 5x10 cm im Hilfsthyristoranteil der P2-Schicht festzusetzen und die Dotierungskonzentration C *' in
bis 5x10 cm im Hilfsthyristoranteil der P2-Schicht festzusetzen und die Dotierungskonzentration C *' in
17 18 -3 ^
einem Bereich von 1x10 bis 1x10 cm im Hauptthyristoranteil· der P2-Schicht 4.
Bei dem erfindungsgemäßen Gate-Abschaltthyristor,_ bei
welchem die Dotierungskonzentration C 2 im Hilfsthyristoranteil
AG so bestimmt wird, daß sie geringer als die Dotierungskonzentration C 2' im Hauptthyristoranteil MG ist,
können verschiedene Eigenschaften und Vorteile nach der folgenden Aufstellung erzielt werden:
(1) Die Einschalt-Ausbreitungsgeschwindigkeit innerhalb des Einschaltbereiches wird erhöht und damit werden die Einschaltcharakteristiken
verbessert. Beispielsweise wird die Einschaltzeit von 8 bis 10 us bei einem üblichen
Thyristor auf 3 bis 5 us verringert, und der Gate-Zündstrom kann_ebenfalls von 0,5 bis 0,8 A auf 0,1 bis 0,2 A
verringert werden.
(2) üblicherweise wird, falls der Thyristor durch einen Gate-Treiberstrom
von 3 A angeschaltet wird, eine Laststrom-Einschaltfähigkeit (di/dt) von 400 bis 500 A„us erreicht.
Bei dem erfindungsgemäßen Thyristor wird jedoch diese Ein-
schaltfähigkeit (di/dt) auf Werte von etwa 1 bis 5 kA.us"1
unter gleichen Bedingungen erhöht. Als Grund kann dabei folgendes angesehen werden: der Widerstand der P0-Schicht
4 im Hilfsthyristoranteil AG ist größer als der der P0-Schicht 4 im Hauptthyristoranteil MG (der Halbleiterwiderstand
ist ja reziprok proportional zur Dotierungskonzentration) und deshalb wird die N-leitende Schicht
,(N^) 8 nicht infolge eines größeren di/dt-Wertes (500 bis
1000 A/us) abgebaut, sondern die zwischenliegende N-leitende Schicht (N0) 7 wird infolge eines größeren di/dt-
-1
Wertes von mehr als 5000 A.us abgebaut. Andererseits wird bei dem üblichen Thyristor mit seinem gleichmäßigen Widerstandswert der P2~Schicht 4 im Hilfsthyristor-Bereich AG und im Hauptthyristorbereich MG die innere N-leitende Schicht (N.,) 8 abgebaut infolge eines größeren di/dt-Wer-
Wertes von mehr als 5000 A.us abgebaut. Andererseits wird bei dem üblichen Thyristor mit seinem gleichmäßigen Widerstandswert der P2~Schicht 4 im Hilfsthyristor-Bereich AG und im Hauptthyristorbereich MG die innere N-leitende Schicht (N.,) 8 abgebaut infolge eines größeren di/dt-Wer-
—1
tes von mehr als 500 A.us
tes von mehr als 500 A.us
(3) Die Abschaltzeit wird von 4 bis 6 us auf 3 bis 4 us erniedrigt.
Damit wird der steuerbare Strom oder der Lastström, der abgeschaltet werden kann, um 150 % verbessert.
Zusätzlich wird bei dem erfindungsgemäßen Gate-Abschaltthyristor
die eingebettete P-leitende Schicht (P3 ) 5
mit höherer Dotierungskonzentration breit genug ausgebildet, so daß sie die N-leitende Schicht (N4) 9 überdeckt,
um zu verhindern, daß ein parasitischer Thyristoranteil im zweiten Gateabschnitt angeschaltet wird. Das
geschieht deswegen, weil der parasitische Thyristoranteil normalerweise mittels der ersten P-leitenden Schicht
(P-.) 2, der ersten N-leitenden Schicht (N1) 3, und den
zweiten P-leitenden Schichten (P2/ po ^ ^ un(^ ^ unc^ ^er
zweitenN-leitendenSchicht (N.) 9 in Abhängigkeit von einem
Strom gebildet wird, der von der Anode A zum zweiten Gate G2 fließt, wenn der Thyristor abgeschaltet wird.
Die bisherige Beschreibung wurde auf einen Gate-Abschaltthyristor gerichtet, der eingebettete Schichten mit niedrigem
Widerstand enthält. Jedoch 1st die Erfindung nicht auf diese Thyristorart beschränkt, sondern es ist gleichfalls
möglich, die Erfindung auf verschiedene Gate-Abschaltthyristoren anzuwenden, bei denen die P- -Schicht 5 mit
höherer Dotierungskonzentration nicht unter der Oberfläche der zweiten P-leitenden Schicht (P2) 4 eingebettet ist,
sondern wobei mindestens ein Teilbereich mit maximaler Dotierungskonzentration an der freiliegenden Oberfläche
der zweiten P-leitenden Schicht (P„) 4 ausgebildet ist.
Wie es beschrieben wurde, ist es mit .· dem erfindungsgemäßen Gate-Abschaltthyristor, bei welchem der Hauptthyristoranteil
MG aus der P^-Schicht 2, der N1-Schicht 3,
der P2-Schicht 4, der P2 -Schicht 5, der P^-Schicht 6
und der N2-Schicht 7 gebildet ist und der Hilfsthyristoranteil
AG aus der P1-Schicht 2, der N1-Schicht 3, der
++ —
P2~Schicht 4, der P2 -Schicht 5, der P2 -Schicht 6 und
der N .,-Schicht 8 gebildet ist, und die Dotierungskonzentration
C 2 zweiten P-leitenden Schicht (P2) im Mittelabschnitt
am geringsten ist, da die Dotierungskonzentration C2 der zweiten P-leitenden Schicht (P2) zwischen
dem Mittelabschnitt mit höchstem Dotierungsgehalt und der zweiten N-leitenden Schicht am geringsten ist und
die Dotierungskonzentration C 2 der P2-Schicht 4 unter
der N^-Schicht 8 (im Hilfsthyristoranteil) so bestimmt
ist, daß sie geringer als die Konzentration C 2' ^er
P2~Schicht 4 unter der N2~Schicht 7 (im Hauptthyristorbereich)
ist, möglich, einen Thyristor zu schaffen, der sowohl gute Einschalt- als auch gute Ausschaltcharakteristiken
besitzt.
-JB.
Leerseite
Claims (11)
- PatentansprücheVollsteuergatter-Thyristor mit einem Halbleiterbauelement, das vier abwechselnd unterschiedlich leitende PNPN-HaIbleiterschichten enthält, mit einer ersten P-leitenden Schicht, die einen Anoden-Elektrodenabschnitt bildet, mit einer ersten N-leitenden Schicht, einer zweiten P-leitenden Schicht und einer zweiten N-leitenden Schicht, die einen Kathoden-Elektrodena.bschnitt bildet, mit einem ersten Gate-Elektrodenabschnitt und einem zweiten Gate-Elektrodenabschnitt, wobei der Thyristor aus einem Hauptthyristoranteil und einem Hilfsthyristoranteil gebildet ist, dadurch gekennzeichnet , daß die zweite P-leitende Schicht (5) so ausgebildet ist, daß die Dotierungskonzentration (C „) im Hilfsthyristoranteil (AG) niedriger als diejenige im Hauptthyristoranteil (MG) ist, wodurch sowohl Einschalt- als auchAbschaltzeit des Thyristors verbessert werden.
- 2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die Dotierungskonzentration (C Λ der zweiten P-leitenden Schicht (5d, 5e, 5f) im Hilfsthyristoranteil16 17 —3 (AG) in einem Bereich von 5x10 bis 5x10 cm liegt und daß die Dotierungskonzentration (C 2,) der zweiten P-leitenden Schicht (5a, 5b, 5c) im Hauptthyristoranteil (MG) in einem Bereich von 1x10 bis 1x10 cm liegt.
- 3. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die zweite P-leitende Schicht als eine eingebettete P-Schicht (P- ) mit niedrigem Widerstand mit der höchsten Dotierungskonzentration sowohl im Hauptthyristoranteil (MG) als auch im Hilfsthyristoranteil (AG) ausgebildet ist.
- 4. Thyristor nach Anspruch 3, dadurch gekennzeichnet, daß die eingebettete P-leitende Schicht (P9 )■bvon niedrigem Widerstand netzartig ausgebildet ist (5a,5b, 5c,5d,5e,5f).
- 5. Thyristor nach Anspruch 4, dadurch gekennzeich net, daß die eingebettete P-leitende Schicht (P2 ) von niedrigem Widerstand konzentrisch angeordnet und zu einem Netz radial vermascht ist.
- 6. Thyristor nach Anspruch 3, dadurch gekennzeicht. ι.net, daß die eingebettete P-leitende Schicht (P2 ) von niedrigem Widerstand mit der höchsten Dotierungskonzentration jeweils im Hauptthyristoranteil (MG; 5a, 5b,5c) und im Hilfsthyristoranteil (AG; 5d,5e#5f) getrennt ausgebildet ist.
- 7. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die zweite P-leitende Schicht in einem vierschichtigen Aufbau mit vier unterschiedlichen Dotierungskonz-entrationen ausgebildet ist, nämlicheine Schicht (P2 ) mit geringster Dotierungskonzentration (C 2~) unter der Kathode (K,11), dem ersten Gate (G1,12) Und dem zweiten Gate (G9,13),++
eine eingebettete Schicht (P9 ) mit höchster Dotierungskonzentration (C 9 ) ,eine Schicht (P9) mit mittelhoher Dotierungskonzentration (C 2') auf dej.- ersten N-leitenden Schicht (N1) im Hauptthyristoranteil (MG) , undeine Schicht (P9) mit etwas niedriger Dotierungskonzentration (C 9) als die mittelhohe Dotierungskonzentration an der ersten N-leitenden Schicht (N1) des Hilfsthyristor-■ anteils (AG). - 8. Thyristor nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet , daß der Hilfsthyristoranteil (AG) am Innenbereich des scheibenförmigen Thyristor elentents (1) und der Hauptthyristoranteil (MG) den Hilfsthyristoranteil umschließend angeordnet ist.
- 9. Thyristor nach Anspruch 8, dadurch gekennzeich net, daß der Hilfsthyristoranteil (AG) die erste Gate-Elektrode (G1,12) in der Mitte der zweiten P-leitenden Schicht (P9") des Thyristors ausgebildet enthält.
- 10. Thyristor nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß der Hauptthyristoranteil (MG) die Kathodenelektrode (K,11) und die zweite Gate-Elektrode (G9,13) auf'der ..zweiten P-leitenden Schicht (P9 1 ,6) ausgebildet enthält, wobei die Kathodenelektrode und die zweite Gate-Elektrode konzentrisch zur ersten Gate-Elektrode an der Außenseite des Thyristors (1) angeordnet sind.
- 11. Thyristor nach einem der Ansprüche 8 bis 10, dadurch gekennzeichnet , daß der Hauptthyristoranteil (MG) eine zwischen-N-leitende Schicht(N„,7) in der zweiten P-leitenden Schicht (P- ,6) ausgebildet enthält, die als Kathoden-Elektrodenabschnitt (K) dient, daß eine ringförmige äußere N-leitende Schicht (N.,9) ebenfalls in der zweiten P-leitenden Schicht (P_ ,6) ? jsgebildet ist und als zweiter Gate-Elektrodenabschnitt (,G2) dient und daß in einem Zwi sch en ab schnitt der zweiten P-Schicht (4,6) eine P-leitende Schicht mit höchster Konzentration (P„ ,5a,5b,5c) ausgebildet ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57136721A JPS5927571A (ja) | 1982-08-05 | 1982-08-05 | ゲ−トタ−ンオフサイリスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3328231A1 true DE3328231A1 (de) | 1984-02-09 |
| DE3328231C2 DE3328231C2 (de) | 1988-06-23 |
Family
ID=15181937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19833328231 Granted DE3328231A1 (de) | 1982-08-05 | 1983-08-04 | Vollsteuergatter-thyristor |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4574296A (de) |
| JP (1) | JPS5927571A (de) |
| KR (1) | KR920002088B1 (de) |
| DE (1) | DE3328231A1 (de) |
| GB (1) | GB2125619B (de) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691244B2 (ja) * | 1984-04-27 | 1994-11-14 | 三菱電機株式会社 | ゲートターンオフサイリスタの製造方法 |
| JPS60253269A (ja) * | 1984-05-29 | 1985-12-13 | Meidensha Electric Mfg Co Ltd | ゲ−トタ−ンオフサイリスタ |
| JPS61141357A (ja) * | 1984-12-14 | 1986-06-28 | 工業技術院長 | 人工三葉弁 |
| US4717940A (en) * | 1986-03-11 | 1988-01-05 | Kabushiki Kaisha Toshiba | MIS controlled gate turn-off thyristor |
| JPH067592B2 (ja) * | 1986-07-14 | 1994-01-26 | 株式会社日立製作所 | ゲ−トタ−ンオフサイリスタ |
| EP0283788A1 (de) * | 1987-03-09 | 1988-09-28 | Siemens Aktiengesellschaft | Abschaltbares Leistungshalbleiterbauelement |
| GB8713440D0 (en) * | 1987-06-09 | 1987-07-15 | Texas Instruments Ltd | Semiconductor device |
| US4951110A (en) * | 1987-11-03 | 1990-08-21 | Siemens Aktiengesellschaft | Power semiconductor structural element with four layers |
| US5352910A (en) * | 1992-04-07 | 1994-10-04 | Tokyo Denki Seizo Kabushiki Kaisha | Semiconductor device with a buffer structure |
| US5479031A (en) * | 1993-09-10 | 1995-12-26 | Teccor Electronics, Inc. | Four layer overvoltage protection device having buried regions aligned with shorting dots to increase the accuracy of overshoot voltage value |
| AU2702195A (en) * | 1994-06-10 | 1996-01-05 | Beacon Light Products, Inc. | High temperature, high holding current semiconductor thyristor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177478A (en) * | 1977-01-10 | 1979-12-04 | Alsthom-Atlantique | Amplifying gate thyristor with gate turn-off (G.T.O.) |
| GB2039413A (en) * | 1979-01-12 | 1980-08-06 | Meidensha Electric Mfg Co Ltd | Gate controlled semiconductor device |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS564881Y2 (de) * | 1971-03-20 | 1981-02-03 | ||
| DE2238564C3 (de) * | 1972-08-04 | 1981-02-19 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Thyristor |
| FR2299727A1 (fr) * | 1975-01-28 | 1976-08-27 | Alsthom Cgee | Thyristor a caracteristiques de commutation ameliorees |
| JPS5263687A (en) * | 1975-11-20 | 1977-05-26 | Mitsubishi Electric Corp | Semiconductor device |
| JPS5942991B2 (ja) * | 1977-05-23 | 1984-10-18 | 株式会社日立製作所 | サイリスタ |
| JPS5473585A (en) * | 1977-11-25 | 1979-06-12 | Nec Corp | Gate turn-off thyristor |
| JPS5515202A (en) * | 1978-07-19 | 1980-02-02 | Toshiba Corp | Semiconductor controlling rectifier |
| JPS607394B2 (ja) * | 1978-08-18 | 1985-02-23 | 株式会社明電舎 | 半導体制御素子 |
| JPS5942466B2 (ja) * | 1978-09-29 | 1984-10-15 | 株式会社明電舎 | タ−ンオフサイリスタ |
| JPS55102267A (en) * | 1979-01-29 | 1980-08-05 | Meidensha Electric Mfg Co Ltd | Semiconductor control element |
-
1982
- 1982-08-05 JP JP57136721A patent/JPS5927571A/ja active Pending
-
1983
- 1983-07-19 US US06/515,279 patent/US4574296A/en not_active Expired - Fee Related
- 1983-07-25 GB GB08319926A patent/GB2125619B/en not_active Expired
- 1983-08-01 KR KR1019830003597A patent/KR920002088B1/ko not_active IP Right Cessation
- 1983-08-04 DE DE19833328231 patent/DE3328231A1/de active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4177478A (en) * | 1977-01-10 | 1979-12-04 | Alsthom-Atlantique | Amplifying gate thyristor with gate turn-off (G.T.O.) |
| GB2039413A (en) * | 1979-01-12 | 1980-08-06 | Meidensha Electric Mfg Co Ltd | Gate controlled semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR920002088B1 (ko) | 1992-03-10 |
| GB8319926D0 (en) | 1983-08-24 |
| KR840005931A (ko) | 1984-11-19 |
| GB2125619B (en) | 1986-04-03 |
| GB2125619A (en) | 1984-03-07 |
| JPS5927571A (ja) | 1984-02-14 |
| US4574296A (en) | 1986-03-04 |
| DE3328231C2 (de) | 1988-06-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1260029B (de) | Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE1564527B1 (de) | Halbleiterschalter fuer beide stromrichtungen | |
| DE69017348T2 (de) | Thyristor und Verfahren zu dessen Herstellung. | |
| DE3737790C2 (de) | ||
| DE3738670A1 (de) | Leitfaehigkeitsmodulierter mosfet | |
| DE19528998C2 (de) | Bidirektionaler Halbleiterschalter und Verfahren zu seiner Steuerung | |
| EP0520355B1 (de) | Mittels Steuerelektrode abschaltbares Leistungshalbleiter-Bauelement sowie Verfahren zu dessen Herstellung | |
| DE3328231A1 (de) | Vollsteuergatter-thyristor | |
| DE2021160C2 (de) | Thyristortriode | |
| DE1564048C3 (de) | Halbleiterschalter für niedrige Schaltspannungen | |
| DE1514020A1 (de) | Verfahren zur Verbesserung von mindestens einem Betriebsparameter von Halbleiterbauelementen | |
| EP0049445A2 (de) | Selbstzündender Thyristor | |
| DE3010986A1 (de) | Integrierte halbleiterschaltung | |
| DE2659909C2 (de) | Halbleiterschaltereinrichtung | |
| DE2941021C2 (de) | Halbleiterbauelement mit mindestens einer Emitter-Basis-Struktur | |
| DE2406866A1 (de) | Halbleitersteuergleichrichter | |
| DD154049A1 (de) | Steuerbares halbleiterbauelement | |
| DE2846697A1 (de) | Halbleiterschalter mit torverstaerkung | |
| DE4135258C2 (de) | Schnelle Leistungsdiode | |
| DE2928685A1 (de) | Thyristor mit gesteuertem strom bei spannungsdurchbruch und verfahren zur begrenzung des durchbruchstroms in durchlassrichtung durch einen thyristor | |
| DE3439803C2 (de) | ||
| DE1464979C3 (de) | Halbleiterschaltelement | |
| DE2410721A1 (de) | Steuerbares halbleiter-gleichrichterelement | |
| EP0007099B1 (de) | Thyristor mit Amplifying Gate und Verfahren zur Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |