DE3324031A1

DE3324031A1 - Quantisierer fuer dpcm-codierer

Info

Publication number: DE3324031A1
Application number: DE19833324031
Authority: DE
Inventors: Hans-Joachim Dr.-Ing. 8038 Gröbenzell Grallert
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1983-07-04
Filing date: 1983-07-04
Publication date: 1985-01-17

Description

Quantisierer für DPCM-Codierer
Die Erfindung bezieht sich auf einen Quantisierer für parallel anliegende PCM-Codewörter. DPCM ist die Abkürzung für Differens-Pulscode-Modulation und PCM die für Puls-Code-Modulation.
Aus der Dissertation "Optimierung von Farbfernseh-DPCM-Systemen unter Berücksichtigung der Wahrnehmbarkeit von Quantisierungsfehlern", Pirsch, Universität Hannoufer, 1979, Seiten 59 bis 72, insbesondere Bild 5.13 ist ein adaptives DPCM-System bekannt, bei dem zwischen mehreren Kennlinien umgeschaltet wird. Beim Quantisierer erfolgt dies in der Weise, daß von mehreren Quantisierern unterschiedlicher Kennlinie jeweils einer eingeschaltet wird.
Figur 1 zeigt den Sendeteil der bekannten Anordnung.
Dieser enthält einen Eingang 1, einen Subtrahierer 2, einen Quantisierer 3, einen Addierer 4, einen Prädiktor 5, eine Steueranordnung 6, einen Umcodierer 7, einen Ausgang 8 und interne Anschlüsse 9 bis 11-. Die mit einem Stern versehenen Ziffern zeigen an, wieviele Leitungen parallel laufen.
Der Quantisierer 3 besteht aus vier Teilquanti'sierern mit jeweils einer anderen Kennlinie. Jeder Teilquantisierer ordnet 29 möglichen Eingangswerten -24 verschiedene Repräsentativwerte zu, die aus Gründen der Realisierung als 8-Bit-Wörter dargestellt werden.
Werden symmetrische Kennlinien vorgesehen, so wird nur der Betrag des Eingangswertes quantisiert, während das Vorzeichen unter Umgehung des Quantisierers -3 an dessen Ausgang ergänzt wird. Dadurch verringert sich die Anzahl der möglichen Eingangswerte auf 28 und die Anahl der Stufenwerte auf 23. Ein derart geschalteter Quantisierer benötigt 28 . 8 4 = 8192 Speicherplätze.
Aufgabe der Erfindung ist es, die Anzahl der im Quantisierer erforderlichen Speicherplätze zu reduzieren oder andere einfache Realisierungsmöglichkeiten anzugeben.
Ausgehend von einem Quantisierer für parallel anliegende PCM-Codewörter wird diese Aufgabe erfindungsgemäß dadurch gelöst, daß eine eingangsseitige Anordnung torgesehen ist, die die anliegenden n-stelligen Codewörter in Repräsentativwerte der Quantisierungskennlinien beinhaltende interne Codewörter geringerer Stellenzahl m umsetzt, und daß eine ausgangsseitige Anordnung vorzusehen ist, die die internen Codewörter in abzugebende, mehr als m und max. n Stellen enthaltende Codewörter umsetzt.
Als eingangsseitige Anordnung kann in vorteilhafter Weise ein Speicher, eine Gatterschaltung oder eine Vergleicherschaltung vorgesehen sein. Als ausgangsseitige Anordnung läßt sich mit Vorteil ein Speicher oder ein Rechenwerk verwenden.
Anhand von Ausführungsbeispielen wird die Erfindung nachstehend näher erläutert.
Figur 2 zeigt ein Blockschaltbild des erfindungsgemäßen Quantisierers mit acht Eingängen 9', einer eingangsseitigen Anordnung i 2, 12, Zwischenverbindungen 13, einer ausgangsseitigen Anordnung 14, Ausgängen 10 einen Anschluß 11 zur Kennlinienauswahl. Verwendet man für die Anord- nungen 12 und 14 Speicher, so werden in der Anordnung 12 28 . 3 . 4 = 3072 und in der Anordnung 14 23 zu 8 . 4 = 256,- also insgesamt 3328 Speicherplätze benötigt. Da bei der vorher erwähnten Anordnung 8291 Speicherplätze benötigt wurden, werden 4864 Speicherplätze eingespart. Dies ist bei der Realisierung des -Quantisierers als integrierte Schaltung ein entscheidender Vorteil.
Figur 3 zeigt eine Gatterschaltung als Teil einer eingangsseitigen Anordnung 12'. Werden 28 8-Bit-Codewörter mit einer sechzehnstufigen Kennlinie quantisiert, so fallen jeweils mehrere 8-Bit-Codewörter auf eine Stufe. Dies realisiert die Anordnung nach Figur 3. Sie enthält sechzehn UND-Gatter, von denen das erste mit 15, das zweite mit 16 und das sechzehnte mit 17 bezeichnet ist. Die UND-Gatter 15 bis 17 enthalten invertierende und nichtinvertierende Eingänge derart, daß jedes UND-Gatter auf ein bestimmtes 8-Bit-Codewort dieser Stufe anspricht. Die Ausgänge dieser UND-Gatter 15 bis 17 sind mit den Eingängen eines OpER-Gatters 18 verbunden. Am Ausgang 19 des ODER-Gatters 18 erscheint immer dann ein Signal, wenn eingangsseitig eines der sechzehn 8-Bit-Codewörter, die zu dieser Stufe gehören, auftritt.
Die eingangsseitige Anordnung 12 enthält fünfzehn weitere Schaltungen nach Fig. 3 sowie einen Umcodierer 20, der die sechzehn Stufensignale in 3-Bit-Codewörter umsetzt, die parallel über die Zwischenverbindungen 13 übertragen werden. Sind vier verschiedene Kennlinien vorgesehen, so sind auch vier derartige Anordnungen erforderlich.
Figur 4 zeigt einen Teil 12" einer eingangsseitigen Anordnung 12 mit acht Vergleichern 21, 22 und 23 und mit acht Schwellenwertschaltungen 24, 25 und 26, die Kennliniensteuerungseingänge 27, 28 und 29 enthalten.
Ein Umcodierer 20' bewirkt eine 8-Bit/3-Bit-Umsetzung.
An jedem Vergleicher 21, 22 und 23 liegt der aktuelle Wert am Eingang 9' sowie ein von den Schwellenwertschaltungen 28, 25 und 26 erzeugter Schwellenwert. Am Ausgang jedes Vergleichers 21, 22 und 23 wird angezeigt, ob der Eingangswert kleiner oder gleich dem angelegten Schwellenwert ist, d.h. an den insgesamt acht Vergleicherausgängen sind acht unterschiedliche Zustände möglich, die der Umcodierer 20 in 3-Bit-Codewörter am Ausgang 13 umsetzt. Sind vier verschiedene Kennlinien vorgesehen, dann müssen über die Kennlinien Steuerungseingänge 27, 28 und 29 in den Schwellenwertanordnungen 24, 25 und 26 jeweils vier verschiedene Schwellenwerte eingestellt werden. Der Aufwand an Speicherplätzen beträgt bei dieser Lösung Schwellenwerte 8 8 bit 4 = 256 bit Repräsentativwerte 8 8 bit 4 = 256 bit Umcodierer und acht Vergleicher ca. 3200 bit Gesamtaufwand ca. 3712 bit.
Die Verwendung eines Rechenwerkes nach Fig. 6 als ausgangsseitige Anordnung 14 geht von der Erkenntnis aus, daß die Differenzen zwischen den Repräsentativwerten gleicher Quantisierungsstufen konstant gewählt sein können, wie die Tabelle in Fig. 5 zeigt.
Das Rechenwerk nach Fig. 6 enthält einen 3-Bit/6-Bit-Umsetzer 30, einen Addierer 31, einen Multiplizierer 32 und einen Speicher 34 für die acht Differenzwerte nach Fig. 5. An den Eingang 33 werden Nummern N der ennlinien in Form von Codewörtern angelegt.
Ist eine Kennlinie bekannt, dann lassen sich über die folgende'Gleichung die Repräsentativwerte Q aller weiteren Kennlinien berechnen.
N,n O,n n Dabei bedeutet N die Nummer der Kennlinie, n die Nummer der Quantisierungsstufe und Dn die Differenz zwischen Repräsentativwerten bei gleicher Quantisierungsstufe.
Diese Werte lassen sich der Tabelle in Fig. 5 entnehmen.
Beispielsweise ist Q2,6 = 31 + 23 . 2 = 77.
Der Aufwand ist etwas geringer als bei einem Speicher als ausgangsseitige Anordnung.
6 Patentansprüche 6 Figuren

Claims

Patentansprüche Quantisierer ftir parallel anliegende PCM-Codewörter, d a d u r .c h g e k e n n z e i c h n e t daß eine-eingangsseitige Anordnung (12) vorgesehen ist, die die anliegenden n-stelligen Codewörter in Repräsentativwerte der Quantisiererkennlinie beinhaltende interne Codewörter geringerer Stellenzahl m umsetzt und daß eine ausgangsseitige Anordnung (14) vorgesehen ist, die die internen Codewörter in abzugebende, mehr als m und max. n Stellen enthaltende Codewörter umsetzt.
2, Quantisierer nach Anspruch 1, dadurch gekennzeichnet, daß als eingangsseitige Anordnung (12) ein Speicher vorgesehen ist.
3. Quantisierer nach Anspruch 1, dadurch gekennzeichnet, daß als eingangsseitige Anordnung (12) eine Gatterschaltung vorgesehen ist. (Fig. 3).
4. Quantisierer nach Anspruch 1, d a du r c h g e k e n n z e i ch n e t daß als eingangsseitige Anordnung (12) eine Vergleicherschaltung vorgesehen ist (Fig. 4).
5. Quantisierer nach Anspruch 1, dadurch gekennzeichnet, daß als auspangsseitige Anordnung (14) ein Speicher vorgesehen ist.
6. Quantisierer nach Anspruch 1, dadurch gekennzeichnet, daß als ausgangsseitige Anordnung (14) ein Rechenwerk vorgesehen ist (Fig. 6).