DE3313903A1

DE3313903A1 - Adressiersystem

Info

Publication number: DE3313903A1
Application number: DE19833313903
Authority: DE
Inventors: Bernhard Dipl.-Ing. 6100 Darmstadt Frölich
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1983-04-16
Filing date: 1983-04-16
Publication date: 1984-10-18

Description

Die Erfindung bezieht sich auf ein Adressiersystem gemäß Oberbegriff des Anspruchs 1.

Ein solches Adressiersystem ist beispielsweise durch die DE-OS 23 65 718 bekannt geworden, die eine Datenexngabeeinrichtung mit dynamischer Datenanzeige ,beschreibt, bei der die anzuzeigenden Daten über ein von in einer Matrixanordnung aus zumindest einer Zeilenleitung und einer Vielzahl von aufeinanderfolgend erregbaren Spaltenleitungen jeweils zwischen die Schnittstellen der Zeilen- und Spaltenleitungen geschalteten Tastenschaltern gebildetes Tastenschalterfeld eingebbar und au^einer von einer Signalgeneratorschaltung durch periodisches Anlegen von Impulssi'gnalen angesteuerten Anzeigeeinheit darstellbar sind. Die Signalgeneratorschaltung weist dabei einen Impulsverteiler mit

ORIGINAL INSPECTED

Ua 8υ, ι'to

S'

einer Vielzahl von jeweils mit einer der Matrixspaltenleitunger verbundenen und diesen während eines vorgegebenen Zeitintervall aufeinanderfolgend Impulssignale zuführenden Ausgängen auf. Es ist weiterhin eine Tastenidentifikationsschaltung vorgesehen, die einen Tastenschalter bei Betätigen aufgrund des von dem Impulsverteiler über den betätigten· Tastenschalter abgegebenen Impulssignals identifiziert. Der selektive Aufruf der gewünschten Empfangsstelle erfolgt also durch entsprechenden Zeitversatz eines Aufrufsignals auf einer der Ansteuerleitungen.

Aufgabe der■vorliegenden Erfindung war es deshalb, ein Adressie: system der obigen Art anzugeben, das es gestattet, matrixförmig angeordnete Daten in unaufwendiger Weise mit möglichst wenig Adressenleitungen aufzurufen. Dabei sollten Anzahl und Komplexität der zusätzlichen Adressiermittel möglichst klein sein.

Die Lösung erfolgt mit den im Kennzeichen des Patentanspruchs 1 angegebenen Mitteln.

Durch das erfindungsgemäße Adressiersystem ergeben sich die Vorteile, daß bei relativ wenigen Adressenleitungen unter Verwendung von nur einer kleinen Anzahl von zusätzlichen unaufwendigen Hilfsmitteln eine große Anzahl von in Matrixform angeordneten Daten adressierbar sind. Aufgrund der Verwendung von zeitversetzten Impulsen und der damit verbundenen Einsparung von Adressenleitungen werden außerdem die aufwendigen, für übliche Adressierung erforderlichen Treiberverstärker eingespart.

Es folgt nun die Beschreibung der Erfindung anhand der Figuren.

Die FIG. 1 zeigt ein Blockschaltbild für eine eindimensionale Anordnung mit gleichlaufender Signalrichtung.

Die FIG. 2 enthält die zeitlichen Verläufe zweier Impulsauffufe, wobei in FIG. 2a positive Impulse und in FIG. 2b positive und negative Impulse verwendet werden, welch letztere für die Tristatelogik prädestiniert sind.

Die FIG. 3 zeigt eine eindimensionale Anordnung mit gegenläufiger Signalrichtung.

In FIG. k ist eine Matrix mit 21 Matrixpunkten erkennbar.

Die FIG. 5a» b, c zeigen Zusammenschaltungsbeispiele von Eingabe und Ausgabe (Sender und Empfänger, wobei Verzögerungs— glieder zwischen den Matrixpunkten nicht eingezeichnet sind).

Die FIG. 6a, b und c zeigen Adressierschemata mit drei Adressierleitungen, wobei die FIG. 6c die Adressierschemata für 6a und 6b zeigen.

In FIG. 7 ist eine weitere Erhöhung der Anzahl der adressierbaren Matrixpunkte erkennbar ohne Erhöhung der Leitungs- oder Taktzahl» indem Diagonalverbindungen eingefügt wurden.

In FIG. 8 ist eine matrixförmige Anordnung mit Diagonalverbindungen und drei Aufrufleitungen gezeichnet.

Wie auch hier eine weitere Reduzierung der Verzögerungsglieder möglich ist, zeigt FIG. 9.

In FIG. 10 schließlich ist eine Zweiadressenleitungsanordnung erkennbar, bei der auf der einen Leitung positve und auf der anderen Leitung negative Impulsspannungen erzeugt werden. Mit dieser Anordnung lassen sich die Verbraucher, beispielsweise LEDs, LCDs usw.,direkt ansteuern. va

A-

In FIG. 1 sind die beiden Adressenleitungen Ll, L2, die zu adressierenden Daten Dl, D2, D3 usw. und die dazwischenliegenden Zeitverzögerungsschaltungen V erkennbar.

Die FIG. 2 zeigt die Impulse, die zur Ansteuerung des Datenpunktes D3 benötigt werden. In diesem Fall ist ein Taktversatz von zweimal tv erforderlich, ν kann sowohl ein analoges als auch ein getaktetes Verzögerungsglied der Verzögerungszeit tv sein.

Die FIG. 2 zeigt im Prinzip dieselbe Anordnung wie FIG. 1, es sind hier jedoch gegenläufige Signalrichtungen erkennbar. · Zur Ansteuerung des Detektors des Matrixpunktes D3 sind hier Impulse auf den beiden Adressenleitungen erforderlich, die eine Zeitdifferenz von einer Verzögerungszeit tv aufweisen.

In FIG. 4 sind die Zeilenleitungen der Matrix zu einer ersten Adressenleitung Ll und die Spaltenleitungen der Matrix zu einer zweiten Adressenleitung L2 hintereinander geschaltet, wobei die Verzögerungsglieder hier nicht eingezeichnet sind.

Die FIG. 5 zeigt die Möglichkeit einer Erzeugung von zeitversetzten Impulsen. In FIG. 5a wird hierbei eine Zeitverzögerungskette verwendet, wobei verschiedene Eingänge für die einzelnen Impulse entsprechend der Adressierung vorgesehen sind. In FIG. 5t> ist dazu eine elektronische Steuerung, beispielsweise mit Mikroprozessor μΡ, vorgesehen. Die FIG. 5c zeigt die Realisierung eines Nachrichtenübertragungssystems, wobei linksseitig die Nachrichteneingabe (Sender) und rechts der Nachrichtenempfänger (Nachrichtenausgabe) erkennbar sind. Die einander entsprechenden Sender und Empfänger sind durch gleiche Buchstabenbezeichnung gekennzeichnet, wobei der Sender durch Hinzufügen eines Apostrophes gekennzeichnet ist.

BK HO/t'iO

Die Informationsübertragungsrate bzw. die Zahl der adressier-• baren Matrixpunkte lassen sich durch Hinzunahme weiterer Über— tragungsleitungen, wie in FIG. 6a und 6b gezeigt, erhöhen. Die FIG. 6b zeigt eine Anordnung gemäß FIG. 6a, wobei die Zahl der Verzögerungsglieder minimisiert wurde. Die FIG. 6c zeigt die Adressierschemata für die FIG. 6a und 6b.

Die Zahl der entsprechend zu adressierenden Matrixpunkte läßt sich folgendermaßen bestimmen:

.L-I
η = t

wobei η die Anzahl der Matrixpunkte, t die Anzahl der verwendeten Takte und L die Anzahl der adressierten Leitungen ist.

Eine weitere Erhöhung der Anzahl der adressierbaren Matrixpunkte läßt sich ohne Erhöhung der Leitungs- oder Taktzahl durch Einfügen von Diagonalverbindungen erreichen. Hierfür gilt

η = Τ¹'"¹ -(2 - 1).

Die FIG. 7 zeigt ein Ausführungsbeispiel mit solchen Diagonalverbindungen bei zwei Adressierleitungen und vier Takten.

In FIG. 8 ist eine Anordnung ebenfalls mit Diagonalverbindungen bei drei Adressierleitungen und zwei Takten gezeichnet. Eine Reduzierung der Verzögerungsglieder ist auch hier möglich, wie FIG. 9 zeigt.

Grundsätzlich ist jede beliebige Taktzahl in Verbindung mit jeder beliebigen Leitungszahl möglich. So lassen sich z. B. 135 Matrixpunkte mit fünf Adressierleitungen und drei Takten

BK 8ο/ ι Ή.)

oder 153 Matrixpunkte mit drei Adressierleitungen bei neun Takten oder 112 Matrixpunkte mit vier Adressierleitungen und vier Takten ansteuern.

Zum Vergleich werden zur herkömmlichen Matrixansteuerung von ikk Punkten 12 plus 12 Leitungen benötigt.

X.

Claims

Licentia Patent-Verwaltungs-GmbH BK 80/ΐΛθ Theodor-Stern-Kai 1 PTL-UL/Schz/go D-6000 Frankfurt 70 Patentansprüche

1.) System zur Adressierung von Daten, die in Matrixform angeordnet und über Zeilen- und Spaltenleitungen adressierbar sind, und wobei zur Selektion zeitverzögerte Impulse derart verwendet werden, daß bestimmten Impulszeiten bestimmte Matrix-Spaltenleitungen zugeordnet sind, dadurch gekennzeichnet, daß Zeilen- und/oder Spaltenleitungen jeweils zwischen den einzelnen Matrixpunkten eine Laufzeitverzögerung definierter Länge aufweisen, daß eine erste Anzahl von Zeilen- und/oder Spaltenleitungen zu einer ersten Adressierleitung und zweite Anzahl von Spalten- und/oder Zeilenleitungen zu einer zweiten Adressierleitung hintereinander geschaltet sind und daß zur Selektion eines Matrixpunktes auf die Eingänge der beiden Adressierlextungen jeweils ein Impuls gegeben wird, wobei der zeitliche Abstand zwischen beiden Impulsen der Adresse des aufzurufenden (zu adressierenden) Matrixpunktes entspricht und daß derjenige Matrixpunkt als adressiert gilt, an dem die Impulse zeitgleich empfangen werden.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Laufzeitverzögerung durch Zeitglieder realisiert ist.

3· System nach Anspruch 1, dadurch gekennzeichnet, daß die Laufzeitverzögerung durch Fortschaltung getakteter Schiebeketten erfolgt.

k. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß zur Erkennung der Impulse UND-, Summen- oder Differenzglieder verwendet werden.

5. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß eine dritte oder weitere Anzahl von Zeilen- und/oder Spaltenleitungen zu einer dritten oder weiteren Adressenleitung hintereinander geschaltet sind und daß derjenige Matrixpunkt als adressiert gilt, an dem die Impulse von allen Adressenleitungen gleichzeitig empfangen werden.

ö. System nach einem der vorhergehenden Ansprüche, gekennzeichnet durch die Anwendung bei Anzeigen, Tastaturen, Speichern und dergleichen.

7. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die zeitgleich im adressierten Matrixpunkt eintreffenden Impulssignale gelöscht, d. h. nicht mehr weitergeschaltet werden.

8. System nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Laufzeitverzögerung durch mechanische Verzögerungsleitungen realisiert ist, wobei Torsions- und Longitudinalwellen benutzt werden.

9- System nach einem der vorhergehenden Ansprüche, dadurch

ORIGINAL INSPECTED COPY

gekennzeichnet, daß auf einer ersten oder weiteren Adressierleitung positive und auf einer zweiten oder weiteren Gruppe auf Adressenleitungen negative Impulse erzeugt werden.

ORIGINAL INSPECTED COPY