DE3305325C1 - Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster - Google Patents

Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster

Info

Publication number
DE3305325C1
DE3305325C1 DE19833305325 DE3305325A DE3305325C1 DE 3305325 C1 DE3305325 C1 DE 3305325C1 DE 19833305325 DE19833305325 DE 19833305325 DE 3305325 A DE3305325 A DE 3305325A DE 3305325 C1 DE3305325 C1 DE 3305325C1
Authority
DE
Germany
Prior art keywords
template
holes
circuit boards
solder
change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19833305325
Other languages
English (en)
Inventor
Rudolf 8038 Gröbenzell Duregger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19833305325 priority Critical patent/DE3305325C1/de
Application granted granted Critical
Publication of DE3305325C1 publication Critical patent/DE3305325C1/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/222Completing of printed circuits by adding non-printed jumper connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0002Apparatus or processes for manufacturing printed circuits for manufacturing artworks for printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0286Programmable, customizable or modifiable circuits
    • H05K1/0292Programmable, customizable or modifiable circuits having a modifiable lay-out, i.e. adapted for engineering changes or repair
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09609Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09936Marks, inscriptions, etc. for information
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10287Metal wires as connectors or conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0557Non-printed masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/17Post-manufacturing processes
    • H05K2203/175Configurations of connections suitable for easy deletion, e.g. modifiable circuits or temporary conductors for electroplating; Processes for deleting connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Combinations Of Printed Boards (AREA)

Description

  • Nachfolgend wird die Erfindung anhand eines in der Zeichnung dargestellten Ausführungsbeispieles näher erläutert Im einzelnen zeigt F i g. 1 eine Leiterplatte mit Lötaugenraster und F i g. 2 eine zugehörige Änderungsschablone gemäß der Erfindung.
  • F i g. 1 zeigt den Umriß einer gebräuchlichen Leiterplatte LP mit der Steckerleiste SL an der unteren Stirnseite. Auf diese Leiterplatte LP ist das zugehörige Lötaugenraster R aufgelegt, wobei die Koordinaten für die einzelnen Schnittpunkte des Rasters, die jeweils die Lage eines Lötauges bestimmen, durch die Skalen Xund Y am Rande der Leiterplatte LPvorgegeben werden. Das Rastermaß beträgt in beiden Richtungen l/toZoll oder ca. 2,54 mm entsprechend zwei Skaleneinheiten.
  • Im linken oberen Teil der Leiterplatte LP sind eine Reihe von Lötaugen in entsprechender Verteilung vorgesehen, die das Lötaugenfeld LA 1 bilden. Im rechten oberen Teil der Leiterplatte LP ist ein zweites Lötaugenfeld LA 2 dargestellt. Dieses unterscheidet sich vom ersten Lötaugenfeld LA 1 dadurch, daß in den Mittelpunkten der einzelnen Rasterquadrate jeweils ein weiteres Lötauge vorgesehen ist. Die Lötaugendichte nimmt dadurch erheblich zu, und der Mindestabstand der einzelnen Lötaugen verringert sich von etwa 1,2 mm auf 0,6 mm.
  • Aus der Gegenüberstellung beider Lötaugenfelder LA 1 und LA 2 wird offensichtlich, daß bei Leiterplatten mit der höheren Lötaugendichte ein Auffinden vorgegebener Lötaugen anhand der Lagerkoordinaten wesentlich schwieriger ist und daß Änderungen von Verbindungen auch viel schwieriger durchzuführen sind. Die Folge sind eine wesentlich erhöhte Fehlerrate und ein stark erhöhter Zeitaufwand, was beides zusätzliche Kosten verursacht.
  • Als Hilfsmittel für die Durchführung von Verbindungsänderungen wird daher eine Schablone verwendet. Für diese Schablone wird beispielsweise die Kante AK-SL der unteren Steckerleiste SL und die linke Leiterplattenkante AK-LP als Anlagekante verwendet.
  • Eine derartige Schablone SCH ist in F i g. 2 dargestellt.
  • Dabei sei angenommen, daß von den vorzunehmenden Änderungen die in Fig. 1 mit L 1 und L 2 bezeichneten Lötaugenfelder betroffen sind. Diese Felder sind in der Schablone von F i g. 2 mit den Löchern L 1 und L 2 bestimmt.
  • Bei der Schablone nach Fig. 2 sind neben den Hinweisen für die Anlagekanten AK-SL und AK-LP auch die Änderungsanweisungen selbst auf dieser angebracht. Diese Änderungsanweisungen bestehen aus vergrößerten Feldabbildungen A W-L1 und A W-L2 der durch die Löcher L 1 und L 2 freigegebenen Lötaugenfelder mit den durch die Leiterplattenbahnen vorgegebenen Verbindungen, wobei Trennschnitte, z. B. mit einem 7; markiert sind und zusätzliche Drahtverbindungen, im vorliegenden Falle die Leitung L 12, als unmittelbare Verbindungen zwischen den vorgegebenen Lötaugen eingetragen sind. Die Durchmesser der Löcher, z. B. L 1 und L 2, betragen beispielsweise 10 mm, und die vergrößerten Feldabbildungen werden beispielsweise im Maßstab 2 :1 erstellt.
  • Wird eine derartige Schablone SCH auf die Leiterplatte LP nach F i g. 1 aufgelegt und entsprecnend den Anlagekanten AK-SL und AK-LP ausgerichtet, wobei die Festlegung durch Klebstreifen erfolgen kann, dann werden durch die Löcher L 1 und L 2 der Schablone SCllunmittelbar nur die betroffenen Lötaugenfelder sichtbar und zugänglich, und anhand der vergrößerten Feldabbildungen A W-L j bzw. A W-L2 auf der Schablone SCH kann der die Verbindungsänderungen vornehmende Wartungstechniker unmittelbar und ohne große Schwierigkeiten die betroffenen Lötaugen bzw.
  • Leiterbahnabschnitte durch bloßen optischen Vergleich bestimmen. Das Zeit erfordernde Auszählen anhand von Koordinatenangaben entfällt. Irrtümliche Lötaugenbestimmungen durch Verzählen sind so gut wie ausgeschlossen. Andererseits schützt die Schablone die abgedeckten Lötaugen und Leiterbahnen.
  • Damit diese Vorteile auch gegeben sind, wenn zusätzliche Drahtverbindungen, wie z. B. die Leitung L 12 entsprechend F i g. 2, anzubringen sind, sind die die Löcher für getrennte Lötaugenfelder verbindenden Stege durch einen Schnitt SS aufgetrennt, so daß beim nachträglichen Abnehmen der Schablone diese Drahtverbindungen ohne Zugbeanspruchung durch die Schnitte gleiten können.
  • Die Herstellung einer derartigen Schablone ist denkbar einfach. Zunächst wird zweckmäßig eine Musterschablone erstellt, indem auf eine bereits entsprechend zugeschnittene Schablone die anhand einer Lötaugenrasterfolie - wie in Fig. 1 dargestellt ermittelten Löcher auf diese übertragen werden. Anhand dieser Musterschablone werden dann eine vorgegebene Stückzahl von Schablonen im Stapel zugeschnitten und die vorgegebenen Löcher ebenfalls im Stapel gefräst.
  • Lediglich die notwendigen Stegschnitte sind nachträglich an jeder Schablone einzeln vorzunehmen. Analoges gilt für das Aufbringen der Änderungsanweisungen, wenn diese nicht gesondert von der Schablone geliefert werden. Für die vergrößerten Feldabbildungen können z. B. Marken mit vorgedruckten Raster verwendet werden, in die lediglich die im jeweiligen Feld bestehenden Lötaugen, Leiterbahnverbindungen und Treanstriche einzuzeichnen sind. Diese Marken sind zweckmäßig selbstklebend.
  • Vorteilhafter ist insgesamt eine Herstellung unter Verwendung eines kopierfähigen Trägermaterials, z. B.
  • von Normalpapier, für die Schablonen, indem zunächst eine kopierfähige Mustervorlage erstellt wird. Dazu werden auf den Träger die Randmarkierungen und die Löcher übertragen und zweckmäßig auch die Anderungsanweisungen entsprechend F i g. 2 aufgetragen.
  • Diese Mustervorlage wird dann in gewünschter Stückzahl kopiert und anschließend im Stapel zugeschnitten und gefräst.
  • Insgesamt ist es somit möglich, auf sehr einfachem Weg Änderungen von Leiterplatten auch weiterhin direkt am Einsatzort beim Kunden mit vertretbarem Aufwand sicher durchzuführen, wobei die Herstellung der benötigten Schablonen an zentraler Stelle mit sehr einfachen Mitteln erfolgen kann.
  • - Leerseite -

Claims (6)

  1. Patentansprüche: 1. Schablone zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten (LP) mit engem Lötaugenraster (R1 dadurch gekennzeichnet, daß die Schablone (SCH) aus biegsamen Material besteht, daß Teile des Randes der Schablone mit Bezug auf das Lötaugenraster (R) und auf die auf der Leiterplatte (LP) vorhandenen An- -schlagkanten (AK-sL) bzw. Ränder (AK-LP) ausgerichtet sind, daß im jeweiligen Änderungsbereich Löcher (L 1, L 2) vorgesehen sind, die einen unmittelbaren Zugriff zu den von den Änderungen betroffenen Lötaugen der Leiterplatte (LP) ermöglichen, und daß bei durch zusätzliche Drahtverbindungen (z. B. L 12) zu verbindenden Lötaugen zweier verschiedener, durch getrennte Löcher (L 1, L2) gekennzeichneter Änderungsbereiche die Löcher jeweils durch einen den Steg zwischen diesen Löchern (L 1, L 2) der Schablone (SCH) auftrennenden Schnitt (SS) verbunden sind.
  2. 2. Schablone nach Anspruch 1, dadurch gekennzeichnet, daß die für die nachträglichen Änderungen notwendigen Änderungsanweisungen unmittelbar auf die Oberseite der Schablone (SCH) aufgedruckt sind und aus vergrößerten Abbildungen (A W-L 1, AW-L 2) der durch die Löcher (L 1, L2) in der Schablone (SCH) freigegebenen Änderungsbereiche mit Eintragungen der ggf. erforderlichen Leiterbahnschnitte (T) sowie aus Lageskizzen der gegebenenfalls zusätzlichen Drahtverbindungen (L 12) bestehen.
  3. 3. Schablone nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schablone (SCH) aus kopierfähigem Träger, z. B. Normalpapier, besteht.
  4. 4. Verfahren zum Herstellen der Schablone nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß anhand einer Lötaugenrasterfolie und der vorzunehmenden Änderungen die Löcher für die betroffenen Änderungsbereiche ermittelt und auf eine Musterschablone übertragen werden, daß an Hand der Musterschablone die gewünschte Stückzahl von Schablonen im Stapel zugeschnitten und die vorgegebenen Löcher im Stapel gefräst werden und daß die notwendigen Schnitte für die Verbindung der einzelnen Löcher nachträglich an jeder Schablone einzeln vorgenommen werden.
  5. 5. Verfahren nach Anspruch 4 zur Herstellung von Schablonen entsprechend Anspruch 3, dadurch gekennzeichnet, daß die Löcher und die Randmarkierungen auf einen kopierfähigen Träger als Mustervorlage übertragen werden, daß die Mustervorlage anschließend in gewünschter Stückzahl kopiert wird und daß die so kopierten Schablonen im Stapel an Hand der Randmarkierungen zugeschnitten und die vorgegebenen Löcher gefräst werden.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß die Änderungsanweisungen ebenfalls auf die Mustervorlage aufgebracht und dann mitkopiert werden.
    Die Erfindung betrifft eine Schablone und ein Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster, sowie ein Verfahren zur Herstellung von Schablonen.
    Standardleiterplatten zur Realisierung von elektrischen Schaltungen und Funktionseinheiten elektrischer Geräte sind mit einer Vielzahl von gleichförmig entsprechend einem vorgegebenen Raster verteilten Lötaugen versehen. Ein gebräuchliches quadratisches Rastermaß beträgt 1/10 Zoll oder ca. 2,54 mm, wobei jeder Schnittpunkt des Rasters einem Lötauge entspricht und der kleinste Lötaugenabstand ca. 1,2 mm beträgt.
    In Anpassung an die Bausteineentwicklung gibt es außerdem bereits Leiterplatten, bei denen bei gleichem Rastermaß die Anzahl der Lötaugen noch erhöht worden ist, indem in den Mittelpunkten der einzelnen Rasterquadrate zusätzlich noch jeweils ein Lötauge vorgesehen ist Der kleinste Lötaugenabstand verringert sich damit auf ca. 0,6 mm.
    Andererseits besteht häufig die Notwendigkeit, daß an derartigen Leiterplatten noch Änderungen vorgenommen werden müssen, wenn die Geräte bereits an die Kunden ausgeliefert sind, um z. B. die Funktion zu verbessern.
    Derartige Änderungen können irll Auftrennen von die Lötaugen miteinander verbindenden Leiterbahnabschnitten oder im Einfügen zusätzlicher Drahtverbin dungen bestehen. Bei den Leiterplatten mit erhöhter Lötaugenzahl sind solche nachträglichen Änderungen an Ort und Stelle mit großen Schwierigkeiten verbunden, da beim Bestimmen der betroffenen Lötaugen durch visuelles Übertragen der Koordinaten bzw. beim Auswählen der Lötaugen leich Fehler unterlaufen. Hinzu kommt der damit verbundene wesentlich größere Zeitaufwand. Zwar könnte man durch Austausch solcher Leiterplatten gegen beim Hersteller geänderte Leiterplatten die Fehlerquote wesentlich herabsetzen, jedoch erfordert das ebenfalls zusätzlichen Aufwand an Zeit und Kosten.
    Aufgabe der Erfindung ist es daher, auch bei Leiterplatten der eingangs genannten Art mit engem Lötaugenraster eine nachträgliche Änderung wie bisher beim Kunden zu ermöglichen, ohne daß die Fehlerrate und die Kosten ein vertretbares Maß-überschreiten.
    Diese Aufgabe wird gemäß der Erfindung mit einer Schablone gelöst, die entsprechend den kennzeichnenden Merkmalen des Patentanspruches 1 ausgebildet ist.
    Durch eine solche, auf der Leiterplatte leicht ausrichtbaren Schablone werden infolge der angebrachten Löcher die Änderungsbereiche der Leiterplatte fixiert, während die übrigen Bereiche abgedeckt und dadurch zugleich geschützt werden. Die durch die Löcher freigegebenen Lötaugenfelder sind leichter zu übersehen und dadurch die betroffenen Lötaugen leichter zu bestimmen, insbesondere wenn die Änderungsanweisungen eine vergrößerte Abbildung der durch die Schablonenlöcher freigegebenen Lötaugenfelder umfassen. Andererseits ermöglichen die vorgesehenen Schnitte ein Anbringen von zusätzlichen Drahtverbindungen, ohne daß die Schablone vorher entfernt werden muß. Besonders vorteilhaft ist es daher, wenn gemäß der Weiterbildung nach Patentanspruch 2 die Änderungsanweisungen unmittelbar auf die Schablone aufgedruckt sind. Die Verwendung von kopierfähigem Material für die Schablone ermöglicht es, daß die Schablonen auf einfache Weise an zentraler Stelle in beliebiger Stückzahl hergestellt werden können, worauf die Patentansprüche 4 bis 6 Bezug nehmen.
DE19833305325 1983-02-16 1983-02-16 Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster Expired DE3305325C1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19833305325 DE3305325C1 (de) 1983-02-16 1983-02-16 Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19833305325 DE3305325C1 (de) 1983-02-16 1983-02-16 Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster

Publications (1)

Publication Number Publication Date
DE3305325C1 true DE3305325C1 (de) 1984-05-24

Family

ID=6190978

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19833305325 Expired DE3305325C1 (de) 1983-02-16 1983-02-16 Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster

Country Status (1)

Country Link
DE (1) DE3305325C1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1718138A2 (de) * 2005-04-14 2006-11-02 Delphi Technologies, Inc. Technik für das Ausgleichen von Substratschrumpfung während der Herstellung einer elektronischen Baugruppe

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS-ERMITTELT *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1718138A2 (de) * 2005-04-14 2006-11-02 Delphi Technologies, Inc. Technik für das Ausgleichen von Substratschrumpfung während der Herstellung einer elektronischen Baugruppe
EP1718138A3 (de) * 2005-04-14 2007-08-08 Delphi Technologies, Inc. Technik für das Ausgleichen von Substratschrumpfung während der Herstellung einer elektronischen Baugruppe
US7439083B2 (en) 2005-04-14 2008-10-21 Delphi Technologies, Inc. Technique for compensating for substrate shrinkage during manufacture of an electronic assembly

Similar Documents

Publication Publication Date Title
EP0250620B1 (de) Verfahren und Vorrichtung zum elektrischen Prüfen von Leiterplatten
DE102016212666A1 (de) Verfahren zur Herstellung eines Leiterplattenelements und Leiterplattenelement
WO2018184832A1 (de) Schaltanlage und verfahren zum bearbeiten oder überprüfen einer anordnung von elektrischen oder elektronischen geräten einer schaltanlage
DE3305325C1 (de) Schablone und Verfahren zur nachträglichen Änderung von Verbindungen auf bestückten Leiterplatten mit engem Lötaugenraster
DE3031103C2 (de) Verfahren zur Prüfung des Lageversatzes bei Mehrlagenleiterplatten
DE2829359A1 (de) Verfahren und vorrichtung zur positionierung von elementen
DE1194939C2 (de) Verfahren zur Herstellung von Matrizen fuer elektronische Schaltungseinheiten
DE69413498T2 (de) Druckbildstellungsanzeigevorrichtung
DE3637215A1 (de) Aetzdruckmaschine zum herstellen gedruckter schaltungen
EP0410427B1 (de) Steckverbinder für Leiterplatten
DE2319797C3 (de) Gedruckte Leiterplatte
DE3246305A1 (de) Maskenausrichtvorrichtung
DE2559252C2 (de) System zur rechnerunterstützten Erzeugung einer Matrize für Leiterplatten
DE2721968A1 (de) Vorrichtung fuer die auswertung von spielscheinen
DE69626477T2 (de) Verfahren zum Ausrichten von Schichten in einem Halbleiterbauelement
DE3506279A1 (de) Anordnung zur ausrichtung von unbelichteten leiterplattenrohlingen und fotomasken zueinander
EP0184820A2 (de) Anordnung zur Ausrichtung von unbelichteten Leiterplattenrohlingen und Fotomasken zueinander, sowie Fotomasken zur Verwendung darin
WO1998042167A2 (de) Verfahren und vorrichtung zum vermessen einer einrichtung zur herstellung von elektrischen baugruppen
DE19707397A1 (de) Verfahren und Vorrichtung zur Herstellung eines maschinenlesbaren Belegs aus einem nicht maschinenlesbaren Beleg
DE3340147A1 (de) Vorrichtung zum bestuecken von leiterplatten
DD143717A3 (de) Verfahren und vorrichtung zur herstellung von leiterbildoriginalen
DE2547110A1 (de) Elektrisches bauelement sowie verfahren zu dessen kennzeichnung und verwendung des bauelements zur automatischen bestueckung von druckplatinen
DE2456903A1 (de) Reparaturmaterial fuer elektrische schaltungen
DE102022110537A1 (de) Verfahren, Druckprodukt und Webbild
DE1936066C3 (de) Verfahren zur Herstellung von Druckstöcken und Bestückungsplänen für gedruckte Schaltungen

Legal Events

Date Code Title Description
8100 Publication of the examined application without publication of unexamined application
D1 Grant (no unexamined application published) patent law 81
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee