DE3303516A1 - Verfahren und vorrichtung zur frequenzverschiebung eines digitalen eingangssignals - Google Patents
Verfahren und vorrichtung zur frequenzverschiebung eines digitalen eingangssignalsInfo
- Publication number
- DE3303516A1 DE3303516A1 DE19833303516 DE3303516A DE3303516A1 DE 3303516 A1 DE3303516 A1 DE 3303516A1 DE 19833303516 DE19833303516 DE 19833303516 DE 3303516 A DE3303516 A DE 3303516A DE 3303516 A1 DE3303516 A1 DE 3303516A1
- Authority
- DE
- Germany
- Prior art keywords
- sign
- output signal
- control signal
- signal
- imaginary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/00006—Changing the frequency
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Complex Calculations (AREA)
Description
Case 1573 2. Februar 1983
HEWLETT-PACKARD GMBH
Verfahren und Vorrichtung zur FrequenzverSchiebung eines digitalen Eingangssignals
Stand der Technik
Die Erfindung geht aus von einem Verfahren bzw. einer Einrichtung zur Durchführung des Verfahrens zur Frequenzverschiebung
eines digitalen Eingangssignals. Bei einem bekannten üblichen Verfahren für die Frequenzverschiebung
erfordert ein abgetastetes Digitalsignal eine Multiplizierung jedes Abtastpunktes durch eine komplexe Exponentialfunktion
F (-i2/Tfot) , bei der fo der gewünschte Grad
der Frequenzverschiebung ist. Unter Zugrundelegung der Euler'sehen Gleichungen ist diese Multiplikation durch
die Exponentialfunktion äquivalent einer Multiplikation durch sin (2/?fot) und cos (2/7f t) .
Wenn beim Arbeitsablauf Hochgeschwindigkeit gewünscht ist, wird diese Methode der sin- und cos-Multiplikation leider
sehr aufwendig. Einrichtungen für höhere Geschwindigkeit sind erforderlich, um die zusätzlichen Schwierigkeiten der für
die digital-numerischen Multiplikationen erforderlichen
r.·
Schaltkreise zu überwinden, was einen erheblichen Nachteil darstellt. Da jedoch sin- und cos-Werte für die Multiplikation
erforderlich sind, muß entweder eine Tabelle dieser Werte zur Wiederherstellung während der Multiplikation verfüge
bar sein, oder es müssen Mittel für eine Kalkulation dieser Werte Teil des Schaltkreises sein. Es ist offensichtlich,
daß diese Forderungen das System weiter verkomplizieren und somit einen weiteren Nachteil darstellen.
Dieser Nachteile wegen gab es bisher keine praktische Anwendung der Hochgeschwindigkeitsdigitalumwandlung.
Vorteile der Erfindung
Die erfindungsgemäße Methode bzw. Vorrichtung zur Frequenzverschiebung
eines digitalen Eingangsignals in Hochgeschwindigkeitswandlern vermeidet die Nachteile der
bekannten Frequenzwandler. Es werden besonders die Nachteile vermieden, die mit der Forderung der numerischen
Multiplikation im Umwandlungsprozeß verbunden sind. Die vorgeschlagene Lösung ersetzt alle numerischen Multiplikationen
durch entweder einen einfachen Wechsel oder Austausch des Vorzeichens von realen und imaginären Werten
oder beides, um eine Frequenzverschiebung zu bewirken, die gleich der einen Hälfte der Maximalfrequenz des
Digitaleingangs ist, welche eine Anzahl von Abtastwerten eines Analogsignals enthält. Dieser Prozeß ist äquivalent
mit der Multiplikation des Digitaleingangs mit (+i)n,
wobei für den n-ten-Abtastwert im Eingangsignal steht und das positive oder negative Vorzeichen von i
die Umsetzung nach oben oder nach unten angibt.
" Durch das Eliminieren aller numerischen Multiplikationen
wird der Schaltkreis der vorgeschlagenen Lösung stark vereinfacht und kann folglich mit Hochgeschwindigkeiten
arbeiten. Darüber hinaus sind keine sin- und cos-Werte erforderlich, da keine numerische Multiplikation bedingt
ist. Entsprechend fällt auch das Erfordernis einer zur Verfügung stehenden sin-cos-Tabelle oder einer Kalkulationsschaltung
zur Bestimmung dieser Werte weg.
Ein anderer Vorteil der Erfindung wegen des Wegfallens von numerischen Multiplikationen besteht darin, daß
numerische Abrundungs-Operationen während des Umsetzungsprozesses nicht notwendig sind. Folglich entstehen
auch keine zusätzlichen Fehler durch Abrundungs-Operationen, wie bei der bekannten Einrichtung. Darüber
hinaus erlaubt die erfinderische Lösung die Kombination einer Tiefpass-Filterung mit der Abwärtsfrequenzverschiebung
als weiterer Vorteil, während gewöhnlich eine Digitalabwärtsumsetzung eine anschließende Tiefpaß-Filterung
erfordert.
20
20
Zeichnung
Ein Ausführungsbeispiel des Gegenstandes der Erfindung ist mit mehreren Erläuterungen in der Zeichnung dargestellt
und wird im folgenden näher beschrieben. Es zeigen:
Fig. 1 einen typischen Wandler der bekannten Art SQ Fig. 2 ein Blockdiagramm eines erfindungsgemäßen
Wandlers
Fig. 3A ein bevorzugtes Ausführungsbeispiel der Erfindung
Fig. 3A ein bevorzugtes Ausführungsbeispiel der Erfindung
Fig. 3B Logiktabellen zur erfindungsgemäßen Verbesserung
der Wirkung des Wandlers Fig. 4 ein Zeitdiagramm für die Eingänge entsprechend
den Logiktabellen aus Fig. 3b und 3c und
Fig. 5-9 bevorzugte Verwirklichungen, um verschiedene Logikeingänge in Übereinstimmung mit den
Logiktabellen der Fig. 3B und 3C und dem Zeitdiagramm von Fig. 4 zu erhalten, nämlich
für das dargestellte Ausführungsbeispiel der Erfindung
Durch Multiplizierung einer Zeitbereichsfunktion mit F (-i2lTfot) wird das der Funktion entsprechende Frequenz
spektrum um f entlang er Frequenzachse nach links verschoben. In einem Datenabtastsystem kann die Zeit in gesonderter
Form dargestellt sein als nAt, wobei At für
den Abtastraum und η für eine ganzzahlige Zahl steht. Aus F (-i2iTf t) wird F (-i2i^f nAt) . Um numerische
Multiplikationen zu eliminieren, wird fJLt - 1/4 gesetzt
Für diesen Fall ist
F (+12!Tfot) = F (+i2/TfonAt)
= F (+iiT/2)n
Somit ist es möglich, das Frequenzspektrum entlang der Frequenzachse zu verschieben durch +1/(4 t) = +(1/2)f
wobeif =1/2 t ist, einfach durch Multiplizierung der max
entsprechenden Zeitwellenform mit (+i) .
Ein erfindungsgemäßer Wandler ist in Fig. 3 A dargestellt. Bei diesem Wandler empfangen zwei Eingangslei-
tungen, eine (31) für den realen Teil eines komplexen Eingangsignals und eine andere (32) für den imaginären
Teil, ein komplexes Eingangssignal und der Schaltkreisbaustein erlaubt dieses Signal durch effektive Multiplikation
zu verarbeiten, nämlich mit (i)n fürs Aufwärtsumsetzen und (-i)n fürs Abwärtsumsetzen. Die verlangten
Umsetzschritte sind in Fig. 3B und 3C dargestellt als
Logiktabelle für die Zählraten. Für die Aufwärtsumsetzung wird (i)n multipliziert mit dem Eingangssignal x+iy,
wobei χ der Realteil und y der Imaginärteil ist. Wenn die Abtastwerte von η = ο aus fortschreiben, dann verändert
sich (i)n gemäß 1, i, -1, -i etqFig. 4 zeigt den
relativen Zeitablauf der Logikzustände. Der "eins"-Zustand kann dadurch gekennzeichnet sein, daß kein
Auswechseln von realen und imaginären Teilen (x«~#y) ,
1^ kein Wechsel des Vorzeichens für den realen Teil (R+),
und /oder kein Wechsel des Vorzeichens für den imaginären Teil (1+) erfolgt. Diese Charakterisierungen sind in den
Spalten der Logiktabelle von Fig. 3 B gezeigt, wobei eine "eins" darauf hinweist "kein Wechsel". Entsprechend
zeigt die Tabelle in Fig. 3 C die geforderten Daten für die Durchführung einer Abwärtsumsetzung.
Mit der in Fig. 3 A dargestellten Schaltung werden die
geforderten Logikveränderungen erzielt, für die der Eingang x+iy mit dem Faktor (+i)n in Übereinstimmung
mit den Logiktabellen von Figuren 3B und 3C multipliziert werden. Durch Einleiten der geeigneten Logikfunktionen
x4"*y, R+, I+, deren Phasen in dem Zeitdiagramm
von Fig. 4 gezeigt sind, wird ein Aufwärtsumsetzen oder Abwärtsumsetzen erreicht.
Das dargestellte Beispiel weist im wesentlichen zwei Kanäle auf: einen für den realen Teil und einen für den
imaginären Teil. Bausteine (3 3) von UND und ODER Schaltkreisen vertauschen die realen und imaginären Teile des
Eingangssignals, wenn immer das Aihswechselkontrollsignal
x4*y auf null geht. Solange das x4-»y Kontrollsignal "eins"
ist, findet kein Austausch statt und die betroffenen Teile werden im Kanal zur nächsten Sektion weitergeleitet,
wo das geeignete Vorzeichen der realen und imaginären Teile mitgeteilt wird. Dies wird durch R+ und 1+ Vorzeichenkontrolleingänge
zu einem Satz von Schaltkreisen (34) erreicht. Die endgültigen Ausgänge der zwei Kanäle sind
dann die realen und imaginären Teile (35, 36) eines Eingangs x+iy, der aufwärts oder abwärts umsetzt.
Bei dem dargestellten Beispiel ist der reale Teil des Eingangsabtastwertes verbunden mit zwei UND-Gattern 37,
4o und der imaginäre Teil mit zwei anderen UND-Gattern 38, 41. Ein Auswechselkontrollsignal xT>y ist ebenfalls
mit den UND-Gattern 37 und 41 verbunden und die Ergänzung dieses Kontrollsignals x*»y ist mit den UND-Gattern
38 und 4o verbunden. Der Ausgang der Gatter 37 und 38 ist entsprechend mit einem ODER-Gatter 42 verbunden,
welches den Realteil eines komplexen Eingangs darstellt, dessen komplexe Teile wahlweise ausgewechselt werden.
Der Ausgang der Gatter 4o und 41 ist verbunden mit einem ODER-Gatter 43, welches den imaginären Teil eines komplexen
Eingangs darstellt, dessen komplexe Teile wahlweise ausgewechselt werden.
Der Ausgang des ODER-Gatters 42 ist dann an die UND-Gatter 46, 47 angeschlossen, wobei ein Gatter 46 auch
ein Vorzeichenkontrollsignal R+ als Eingang hat und das andere Gatter 47 die Ergänzung von R+ als Eingang
hat. Die Ausgänge dieser Gatter 46, 47 bilden einen
den realen Teil eines Abtastwertes des Eingangssignals als Ausgang, welcher in der Frequenz um die Hälfte
der maximalen Frequenz des Eingangssignals verschoben sein kann.
Entsprechend dem obengenannten Realteil-Ausgang ist der Ausgang des ODER-Gatters 43 mit den UND-Gattern 48,
49 verbunden- Ein Gatter 48 hat ebenfalls als einen Eingang ein Vorzeichenkontrollsignal I+, und das andere
Gatter 49 hat die Ergänzung von 1+ als einen Eingang. Die Ausgänge dieser Gatter 48, 49 bilden einen
Ausgang, der den imaginären Teil des Abtastwertes des Eingangssignals darstellt, welches in der Frequenz um
eine Hälfte der maximalen Frequenz des Eingangssignals verschoben werden kann.
Daten treten in dem Ausführun^gsbeispiel bei einer
ausgewählten Frequenz ein. Diese Frequenz bestimmt dann den Takt für die Schaltkreise, wie sie in Fig. 5-9
dargestellt sind. Der Schaltkreis in Fig. 5 teilt den Eingangstakt um die Kontrollsignale A, B und C zu
erhalten, wobei A, B und C so wie in Fig. 4 gezeigt, gestaltet sind. Kontrollsignale D, N und U erhält man
zum Beispiel durch den in Fig. 6 dargestellten Schaltkreis. Diese Kontrollsignale werden in Verbindung mit
den Kontrollsignale.n A, B und C in die Schaltkreise,
wie sie in Fig. 8-9 dargestellt sind, eingegeben, um dadurch die realen und imaginären Vorzeichenkontrollsignale
R+ und 1+ zu erhalten. Danach wird durch Ansteuern des in Fig. 3 A dargestellten Umsetzungsschaltkreises
mit diesen Steuersignalen R+ und 1+ gemeinsam mit dem Auswechselsteuersignal x«-+y, das von dem Schaltkreis
von Fig. 7 herrührt, die Frequenz des angeschlossenen Eingangssignals verschoben, nämlich um die Hälfte seiner
Maximalfrequenz.
Für die Abwärtsumsetzung kann die Bandbreite des teilweise abwärts umgesetzten Signals verkleinert werden,
indem die umgesetzten Signale durch Digitalfilter geleitet werden, die dem Wandler folgen. Der gefilterte
Ausgang kann dann zur Hälfte der Eingangsfrequenz neu abgetastet werden, so daß daraus sich eine neue Zeitwellenform
ergibt, welche ein verschobenes Frequenzspektrum aufweist und deren Max'imalfrequenz halbiert
ist. Dieser Prozeß der Abwärtsumsetzung und Filterung kann wiederholt werden, bis die gewünschte Bandbreite
erreicht ist.
Ein zusätzlicher Vorteil der dargestellten Erfindung besteht darin, daß es in jedem Stadium der wiederholten
Abwärtsumsetzung und des Filterprozeßes möglich ist, zu dem konventionellen Abwärtswandlungsschema mit
Multiplizieren durch F (-i2M"födtn) zurückzukehren. Dieses
erlaubt der endgültigen Frequenzverschiebung exakt den gewünschten Wert zu erreichen mit einem Minimum an
Aufwand von digitalnumerischer Multiplikation und teuren sowie verzögernden Begleitumständen. Wenn diese konventionelle
Umsetzung gerade vor der letzten Stufe des Filterns und Sammelns erfolgt, ist die endgültige Bandbreite
des Abwärtsumsetzungssignals nicht halbiert, wie es andererseits ohne numerische Multiplikation durch
die Erfindung möglich sein würde;,
Claims (7)
- Patentansprüche 2. Februar 19 83'Iy Verfahren zur Frequenzverschiebung eines digitalen_ Eingangsignals, gekennzeichnet durch folgende οSchritte:Abtasten des Eingangsignals gemäß einem vorbestimmten Takt, um n-Abtastwerte zu erhalten, wobei η eine ganze Zahl ist; und Multiplizierung jeder dieser Abtastwerte im wesentlichen nur mit einem von (i)n und (-i) , wobei η dem n-ten-Abtastwert entspricht.
- 2. Verfahren nach Anspruch 1, gekennzeichnet durch,c folgende zusätzliche Schritte:
ι οdigitales Filtern des realen Teiles der Abtastwerte / um die Bandbreite des Abtastwertes zu halbieren;digitales Filtern des imaginären Teils der Abtastwerte, um die Bandbreite des Abtastwertes zu halbieren; undWiederabtasten der gefilterten Teile, zur Hälfte des erster Abtasttakts.nc - 3. Vorrichtung zur Frequenzverschiebung eines digitalen Eingangssignals, gekennzeichnet durch folgende Merkmale:einer Eingangsleitung (3o) zur Trennung des digitalen Eingangssignals in einen realen Teil und in einen imaginären Teil;Mittel (33) zum Auswechseln, die mit der Eingangsleitung verbunden sind zur selektiven Auswechselung der Werte der realen und imaginären Teile; und Vorzeichenmittel (34) , die an die Auswechselmittel (33) für eine selektive Auswechselung der Vorzeichen angeschlossen sind, um einen Ausgang des realen Teils (35) und einen Ausgang des imaginären Teils (36)33035T6eines digitalen Ausgangssignals zu erzeugen, dessen Frequenz gegenüber der des Digitaleingangsignals verschoben ist.
- 4. Vorrichtung nach Anspruch 3, gekennzeichnet durch folgende zusätzliche Merkmale:einem ersten Digitalfilter (57), der an die Vorzeichenmittel (34) angeschlossen ist und als ein Eingangsignal den realen Ausgangteil aufweist; und einem zweiten Digitalfilter (58), der an die Vorzeichenmittel (34) angeschlossen ist und als ein Eingangsignal den Ausgang des imaginären Teils (36) aufweist.
- 5. Vorrichtung nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die Zwischenwechselmittel (5o) folgende Merkmale enthalten:eine reale Eingangsleitung (31) zum Empfang des realen Teiles;eine imaginäre Eingangsleitung (32) zum Empfang des imaginären Teils;ein Auswechselkontrollsignal (5o) zum selektiven Auswechseln von Werten des realen und imaginären Teils;ein erstes Gatter (37), das als Eingang den Real·- teil und das Auswechselkontrollsignal (5o) hat, um ein erstes Ausgangsignal zu erzeugen; ein zweites Gatter (41) , das als Eingang den imaginären Teil und das Auswechselkontrollsignal (5o) aufweist, um ein zweites Ausgangssignal zu erzeugen; ein drittes Gatter (38) , das als Eingang den imaginären Teil und die Ergänzung von dem Auswechselkontrollsignal (5o) aufweist, um ein drittes Ausgangsignal zu erzeugen;ein viertes Gatter (4o), welches als Eingang den realen Teil und die Ergänzung des Austauschkontrollsignals (5o) aufweist, um ein viertes Ausgangsignal zu erzeugen;ein fünftes Gatter (42), welches als Eingangsignale das erste und dritte Ausgangsignal erhält, um einen Realteil eines komplexen Auswechselausgangsignals zu erzeugen undein sechstes Gatter (43), welches das zweite und vierte Ausgangsignal als Eingangsignal erhält, um einen imaginären Teil des komplexen Auswechselausgangsignals zu erzeugen.
- 6. Vorrichtung nach Anspruch 5, gekennzeichnet dadurch, daß die Vorzeichenmittel (34) folgende Merkmale enthalten:ein erstes Vorzeichenkontrollsignal (51) für den selektiven Wechsel des Vorzeichens des ralen Teils des Auswechselausgangsignals;ein zweites Vorzeichenkontrollsignal (52) für den selektiven Wechsel des Vorzeichens des imaginären Teils des Auswechselausgangsignals; ein siebentes Logikgatter (46), welches als Eingangsignal den realen Teil des Auswechselausgangsignals und des ersten Vorzeichenkontrollsignals hat, um eine erste Polarität des realen Teils des frequenzverschobenen Digitalausgangsignals zu erzeugen; ein achtes Logikgatter (47), welches als Eingänge den realen Teil des Auswechselausgangsignals unddie Ergänzung des ersten Vorzeichenkontrollsignals aufweist, um eine zweite Polarität des realen Teils des frequenzverschobenen Digitalausgangssignals zu erzeugen.ein neuntes Logikgatter (48), welches als Eingängeden imaginären Teil des Auswechselausgangsignals und des zweiten Vorzeichenkontrollsignals (52) aufweist, um eine erste Polarität des imaginären Teils des frequenzverschobenen Digitalausgangsignals zu erzeugen; undein zehntes Logikgatter (49), welches als Eingänge den imaginären Teil des Auswechselausgangsigjfls und die Ergänzung des zweiten Vorzeichenkontrollsignals (52) aufweist, um eine zweite Polarität des imaginären Teils des frequenzverschobenen Digitalausgangsignals zu erzeugen.
- 7. Vorrichtung nach Anspruch 3 oder 4, gekennzeichnet durch folgende Merkmale der Vorzeichenmittel:ein erstes Vorzeichenkontrollsignal (51) , um selektiv das Vorzeichen des realen Teiles der Auswechselmittel (33) zu wechseln;
ein zweites Vorzeichenkontrollsignal (52), um selektiv das Vorzeichen des imaginären Teils der Auswechselmittel (33) zu wechseln; ein siebentesLogikgatter (46) , welches als Eingänge den realen Teil und das erste Vorzeichenkontrollsignal aufweist, um eine erste Polarität des realen Teiles des frequenzverschobenen Digitalausgangsignals zu erzeugen;ein achtes Logikgatter (47), welches als Eingänge den realen Teil und die Ergänzung des ersten Vorzeichenkontrollsignals (51) aufweist, um eine zweite Polarität des realen Teiles des frequenzverschobenen Digitalausgangsignals zu erzeugen;ein neuntes Logikgatter (48), welches als Eingänge den imaginären Teil und das zweite Vorzeichenkontrollsignal (52) aufweist/ um eine erste Polarität des imaginären Teiles des frequenzverschobenen Digitalausgangsignals zu erzeugen;und ein zehntes Logikgatter (49), welches als Eingänge den imaginären Teil und die Ergänzung des zweiten Vorzeichenkontrllsignals (52) aufweist, um eine zweite Polarität des imaginären Teils des frequenzverschobenen Digitalausgangsignals zu erzeugen.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/347,113 US4424492A (en) | 1982-02-08 | 1982-02-08 | Apparatus and means for high speed digital frequency shifting |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3303516A1 true DE3303516A1 (de) | 1983-08-18 |
DE3303516C2 DE3303516C2 (de) | 1993-12-02 |
Family
ID=23362378
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3303516A Expired - Lifetime DE3303516C2 (de) | 1982-02-08 | 1983-02-03 | Verfahren und Vorrichtung zur Frequenzumsetzung eines digitalen Eingangssignals |
Country Status (4)
Country | Link |
---|---|
US (1) | US4424492A (de) |
JP (1) | JPS58175307A (de) |
DE (1) | DE3303516C2 (de) |
GB (1) | GB2114840B (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5490173A (en) * | 1993-07-02 | 1996-02-06 | Ford Motor Company | Multi-stage digital RF translator |
FR2759514B1 (fr) | 1997-02-10 | 1999-03-05 | Alsthom Cge Alcatel | Dispositif et procede numeriques de filtrage, decimation et transposition en bande de base repartie, et demodulateur numerique correspondant |
US6256358B1 (en) | 1998-03-27 | 2001-07-03 | Visteon Global Technologies, Inc. | Digital signal processing architecture for multi-band radio receiver |
DE102011075796B4 (de) * | 2011-05-13 | 2015-02-19 | Intel Mobile Communications GmbH | Mischerzelle, Modulator und Verfahren |
US8604958B2 (en) | 2011-05-13 | 2013-12-10 | Intel Mobile Communications GmbH | RF DAC with configurable DAC mixer interface and configurable mixer |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2849997A1 (de) * | 1977-11-18 | 1979-05-23 | Materiel Telephonique | Digitaler empfaenger fuer mehrfrequenzsignale |
DE3007907A1 (de) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler empfaenger |
-
1982
- 1982-02-08 US US06/347,113 patent/US4424492A/en not_active Expired - Lifetime
- 1982-12-09 GB GB08235088A patent/GB2114840B/en not_active Expired
-
1983
- 1983-02-01 JP JP58015390A patent/JPS58175307A/ja active Granted
- 1983-02-03 DE DE3303516A patent/DE3303516C2/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2849997A1 (de) * | 1977-11-18 | 1979-05-23 | Materiel Telephonique | Digitaler empfaenger fuer mehrfrequenzsignale |
DE3007907A1 (de) * | 1980-03-01 | 1981-09-17 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Digitaler empfaenger |
Also Published As
Publication number | Publication date |
---|---|
DE3303516C2 (de) | 1993-12-02 |
JPS58175307A (ja) | 1983-10-14 |
GB2114840B (en) | 1985-06-05 |
US4424492A (en) | 1984-01-03 |
JPH0432563B2 (de) | 1992-05-29 |
GB2114840A (en) | 1983-08-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2654050C3 (de) | Taktsignalsteuersystem eines Mikrocomputersystems | |
DE2023570C2 (de) | Einseitenband-Modulationssystem | |
DE2125230C3 (de) | Verfahren und Schaltungsanordnung zur modifizierenden Verarbeitung digitaler Informationssignalfolgen | |
DE3124924A1 (de) | Rekursives digitales tiefpassfilter | |
DE2809316A1 (de) | Digitaler frequenzanalysator | |
DE3705209C2 (de) | ||
DE3621737C2 (de) | ||
DE2850555C2 (de) | ||
DE2523625A1 (de) | Digitalfilter | |
DE3303516C2 (de) | Verfahren und Vorrichtung zur Frequenzumsetzung eines digitalen Eingangssignals | |
DE2302298A1 (de) | Hilbertumsetzer | |
DE2217574C3 (de) | Schmalbandiges Digitalfilter | |
DE2534518C3 (de) | Schaltungsanordnung zur Wiedergewinnung numerischer Informationen aus binär phasenmodulierten empfangenen Signalen | |
DE2653716C3 (de) | Modem | |
DE3137679A1 (de) | Anordnung zur uebertragung von sprache nach dem kanalvocoderprinzip | |
EP0676887B1 (de) | Verfahren zur Erzeugung eines digitalen Sinussignales mit einer vorgegebenen Abtastrate und Schaltungsanordnung zur Durchführung des Verfahrens | |
EP0760567A2 (de) | Digitaler QAM-modulator | |
DE2211376A1 (de) | Digitalfilter | |
DE1925917A1 (de) | Binaere Impulsfrequenz-Multiplizierschaltung | |
DE2912854A1 (de) | Demodulationsverfahren fuer binaere frequenzmodulierte signale | |
DE4014767A1 (de) | Verfahren zum gewinnen eines elektrischen signals durch korrelation | |
DE3043727A1 (de) | Verfahren zum periodischen wandeln eines digitalwertes in einen analogwert | |
DE1297648B (de) | Verfahren und Schaltungsanordnung zur UEbertragung von binaer-kodierten Daten durch Anwendung von Frequenzmodulation | |
WO1988006380A1 (en) | Non-recursive half-band filter | |
DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8128 | New person/name/address of the agent |
Representative=s name: BOEHMERT, A., DIPL.-ING., PAT.-ANW. STAHLBERG, W., |
|
8125 | Change of the main classification |
Ipc: G06F 15/31 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: AGILENT TECHNOLOGIES, INC. (N.D.GES.D.STAATES DELA |