DE3223464A1 - Servosystem zum regeln der drehzahl eines motors zur drehung einer platte - Google Patents
Servosystem zum regeln der drehzahl eines motors zur drehung einer platteInfo
- Publication number
- DE3223464A1 DE3223464A1 DE19823223464 DE3223464A DE3223464A1 DE 3223464 A1 DE3223464 A1 DE 3223464A1 DE 19823223464 DE19823223464 DE 19823223464 DE 3223464 A DE3223464 A DE 3223464A DE 3223464 A1 DE3223464 A1 DE 3223464A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- gate
- frequency
- motor
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Electric Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
Servosystem zum Regeln der Drehzahl eines Motors zur Drehung
einer Platte
Die vorliegende Erfindung bezieht sich allgemein auf ein Servosystem, insbesondere auf ein Servosteuersystem, das
eine Phasenservoschleife für eine Einrichtung enthält, die
dazu bestimmt ist, ein Signal wiederzugeben, das auf einem Aufzeichnungsmedium aufgezeichnet ist.
Im allgemeinen ist für die Wiedergabe einer Platte, beispielsweise
einer nach dem Pulscodemodulations-Verfahren
(im folgenden kurz als PCM bzeichnet) aufgenommenen Audioplatte, ein Servosteuersystem notwendig, um eine derartige
Platte stabil mit hoher Präzision zu drehen. Für das Aufzeichnen eines PCM-Audiosignals auf einer Platte sind zwei
Verfahren vorgeschlagen worden. Das eine Verfahren besteht
darin, das PCM-Audiosignal auf der Platte bei einer konstanten
Winkelgeschwindigkeit aufzuzeichnen. Das andere
Verfahren besteht darin, das Signal auf der Platte bei einer konstanten Lineargeschwindigkeit aufzuzeichnen. Um die
Aufzeichnungsdichte zu erhöhen, ist das Aufzeichnungsverfahren
bei konstanter Lineargeschwindigkeit vorzuziehen. In
diesem Falle muß selbstverständlich die Platte, auf der das
Signal bei konstanter Lineargeschwindigkeit aufgezeichnet
worden ist, ebenfalls bei konstanter Lineargeschwindigkeit
wiedergegeben werden. 3ei einem vorgeschlagenen Verfahren
zur Steuerung der Plattendrehung während der Wiedergabe
wird das wiedergegebene Signal von der Platte dazu verwendet,
die Plattendrehung bei konstanter Lineargeschwindigkeit
zu steuern oder zu regeln.
Das digitalisierte (z. B. pulscodemodulierie } Audiosignal
wird im allgemeinen mittels des Basisband-Systems aufgezeichnet,
das nicht das TrägermoduTations-Verfahren, wie
beispielsweise eine Amplitudenmodulation oder dergl., ist.
Wenn das Signal mittels des Basisband- oder Modulationsfrequenzband-Systems
aufgezeichnet wi-rd, wird ein Modulations-
-δι verfahren mit einem sog. 1 auf1ängenbegrenzten Code verwendet.
Bei dem Modulationsverfahren mit dem 1 auf 1ängenbegrenzten
Code wird in bezug auf die Daten "0" oder "1" ein Minimalübergangsintervall
T . eines Überganges zwischen zwei Daten verlängert, um den Aufzeichnungswirkungsgrad zu erhöhen,
und ein Maximalübergangsinterval1 T dazwischen wird
verkürzt, um die Eigentaktung bei der Wiedergabe einfacher zu machen. Die Anwendung dieses Modulationsverfahrens erlaubt
es, daß das Maximalübergangsinterval1 T oder das
Minimalübergangsinterval1 T . einen vorbestimmten Wert
annimmt. Daher wird die Abweichung des Maximalübergangsintervalls
T oder des Minimalübergangsinterval1s T . von
einem Referenzwert erfaßt und als eine Information benutzt, mit der die Plattendrehung bei einer vorbestimmten Lineargeschwindigkeit
gesteuert oder geregelt wird.
In diesem Fall wird, um einen Vorteil aus der Tatsache zu ziehen, daß ein Modulationsausgangssignal, in dem das Maximalübergangsintervall
T in einer Aufeinanderfolge erscheint,
normalerweise nicht auftreten wird, ein Bitmuster
dann, wenn das Maximalübergangsinterval1 T zweimal nach-
III el λ
einander auftritt, als ein Rahmensynchronisierungssignal benutzt.
Daher wird immer dann, wenn dieses Rahmensynchronisierungssignal
während einer Rahmenperiode auftritt, das
Servosystem gesteuert, um das Maximalübergangsinterval1
Tm=„ an den Referenzwert anzugleichen, so daß die Lineargemax
schwindigkeit konstant gehalten werden kann. Das Maximalübergangsintervall
T wird in diesem Falle so ausgewählt,
max
daß es 5.5 T (wobei T die Periode einer Bitzelle der Eingangssignaldaten
repräsentiert) beträgt. Dementsprechend wird, wenn in dem zuvor vorgeschlagenen Verfahren T kürzer
als 5.5 T ist, durch diese Tatsache ein Signal zum Verringern
der Drehgeschwindigkeit des Motors gebildet, oder
wenn T„„ länger als 5.5 T ist, durch diese Tatsache ein
m ax
Signal gebildet, durch das die Drehgeschwindigkeit des Motors
erhöht wird. Als Ergebnis wird dadurch die Lineargeschwindigkeit
der Platte konstant gehalten. Wenn die Lineargeschwindigkeit
der Platte konstant geworden ist, wird
das Servosystem durch einen Umschalter auf die Funktion eines Phasenservosystems umgeschaltet. Dieses Phasenservosystem
enthält eine Anordnung derart, daß das Rahmensynchronisierungssi gnal in dem wiedergegebenen Signal phasenmäßig
mit einem Signal einer Rahmenperiode, das von einem
Referenzoszillator, beispielsweise einem Quarz-Oszillator
zur Verfügung gestellt wird und dessen Frequenz geteilt wird, verglichen werden kann. Daher wird der Motor in seiner
Phase durch ein Ausgangssignal eines Phasenkomparators geregelt oder gesteuert.
In dem Servosystem, wie es zuvor beschrieben wurde, ist der Grund, weshalb die Phasenservoschaltung nicht von Anfang an
wirksam ist, sondern durch eine Umschaltung, die durch ein Schalter durchgeführt wird, nachdem die Lineargeschwindigkeit
durch die Servomittel konstant gemacht worden ist, aktiv gemacht wird, folgender:
Nachdem eine PLL (phase locked 1oop)-Schaltung für ein Rahmensynchronisierungssignal-Erfassungsmittel
in ihrem Verriegelungsbereich
begrenzt ist, kann - vorausgesetzt, daß die Lineargeschwindigkeit zuvor durch ein Verriegelungsmittel
auf einem konstanten Wert festgehalten wurde - die Plattendrehung nicht in Phase mit dem Ausgangssignal des Quarz-Oszillators
verriegelt werden, was sich aus einer großen Änderung der Lineargeschwindigkeit der Abtastposition der
Abtasteinrichtung ergibt, um das Signal von der Platte wiedergeben
zu können.
Im übrigen ist festzustellen, daß dieses Servosteuersystem
als eine perfekte digitale Schaltung auszuführen ist. In einem solchen Falle wird der Plattenantriebsmotor im allgemeinen
durch ein pulsbreitenmoduliertes Signal (im folgenden
als PWM-Signal bezeichnet) angetrieben. Deshalb ist es unter Berücksichtigung des digitalisierten Servosteuersystems
ausreichend, daß der Phasenkomparator in diesem Phasenservosystem an seinem Ausgang das PWM-Signal in Übereinstimmung
mit dem Phasenfehler erzeugt. Da jedoch das Pha-
senservosignal , das an den oben beschriebenen Motor zu liefern
ist, das PWM-Signal mit einer Wiederholfrequenz des
Datenrahmens ist, beträgt die Rahmenfrequenz der PCM-Daten,
die auf der PCM-Audioplatte aufzuzeichnen sind, beispielsweise
7.35 kHz, welche Fequenz zum Audio-Frequenzband gehört. Auf diese Weise hat das zuvor vorgeschlagene Servosteuersystem
den Nachteil, daß durch das Motorantriebssignal eine Geräuschspannung erzeugt wird.
Demzufolge liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Servosystem zu schaffen, in dem eine Servoschleife
zum Drehen eines Motors bei konstanter Lineargeschwindigkeit
und eine Phasenservoschleife als digitale Schaltungen aufgebaut sind, um die Motordrehung genau steuern
zu können. Desweiteren liegt der vorliegenden Erfindung die Aufgabe zugrunde, ein Servosystem zu schaffen, das erlaubt,
die Frequenz eines Signals zum Antreiben eines Motors außerhalb des Audio-Frequenzbandes zu legen, sogar
dann, wenn ein Phaseninformationssignal insbesondere von
einer Aufzeichnungsplatte ein Signal mit einer Frequenz
ist, die zu dem Audio-Frequenzband gehört, wodurch Geräusche des Motors vermieden werden.
Gemäß einer Ausführungsform für die vorliegende Erfindung
ist ein Servosystem zum Regeln der Drehzahl eines Motors zur Drehung einer Platte, auf der ein Signal nach einem
Verfahren zur 1 auf1ängenbegrenzten Codemodulation aufgezeichnet
ist, wobei die Signalaufzeichnung bei einer konstanten
Lineargeschwindigkeit erfolgt, mit einem Motor zur Drehung der Platte bei einer konstanten Lineargeschwindigkeit
und mit Wiedergabemitteln zur Wiedergabe eines Signals,
wobei das Servosystem eine Impulserzeugungsquelle
zum Erzeugen von Taktimpulsen, Mittel zum Abzählen der Anzahl von Taktimpulsen, die von der Impulserzeugungsquelle
bei jedem Übergangsintervall des wiedergegebenen Signals
erzeugt werden, um so entscheiden zu können, ob die Anzahl der Taktimpulse, die in einem Maximalübergangsinterval1 bei
jedem von vorbestimmten Rahmen enthalten sind, hoch oder
niedrig ist, und Mittel zum Steuern der Motordrehung bei
• einer konstanten Lineargeschwindigkeit in Abhängigkeit von
einem Ausgangssignal entsprechender Bestimmungsmittel enthält,
vorgesehen, das dadurch gekennzeichnet ist, daß Mittel
vorgesehen sind, mit denen ein Signal mit einer Frequenz, die das N^-fache oder mehr der Frequenz eines Phaseninformationssignals
beträgt, als ein Referenzsignal zu einer
Phaseninformation des Phaseninformationssignals, welches
in dem wiedergegebenen Signal enthalten ist, bereitgestellt wird, daß Mittel zum N-maligen Vergleichen der Phase
des Referenzsignals mit der Phase des Phasentnformationssignals
vorgesehen sind, um so ein Phasenservosignal mit einer
Frequenz zu schaffen, die das j^-fache derjenigen des
Phaseninformationssignals beträgt und die außerhalb des
Audio-Frequenzbandes liegt, und daß Mittel zum Liefern des
Phasenservosignals an den Motor vorgesehen sind, um somit einen Phasenservobetrieb für diesen durchzuführen.
Weitere Aufgaben, Merkmale und Vorteile der Erfindung werden aus der im folgenden anhand der Figuren gegebenen Beschreibung
ersichtlich. In den Figuren bezeichnen gleiche Bezugszeichen gleiche Elemente und Teile.
Fig. 1 zeigt ein Blockschaltbild, in dem schematisch ein
Ausführungsbeispiel für das Servosystem gemäß der
vorliegenden Erfindung dargestellt ist, das auf eine
Servoschaltung für einen PCM-Audio-Plattenspiel er
angewendet wird.
Fig. 2A bis 2G zeigen Impuls/Zeit-Diagramme, die jeweils
zur Erklärung der Wirkungsweise der Schaltungsanordnung
gemäß Fig. 1 vorgesehen sind.
Im folgenden wird ein Ausführungsbeispiel für das Servosystem
gemäß der vorliegenden Erfindung anhand von Fig. 1 beschrieben. Es ist ein Motor M vorgesehen, der einen Antrieb
für eine Platte D darstellt, auf welcher beispielsweise pul scodemodul i erte Audi osi gn-al e (im folgenden kurz
als PCM-Audiosignale bezeichnet) aufgezeichnet sind. Ein
Signal, nämlich beispielsweise ein PCM-Signal, das auf der
Platte D aufgezeichnet ist, wird durch einen optischen Abtaster
oder Photodetektor 1 wiedergegeben. Das Signal wird auf der Platte D bei einer konstanten Lineargeschwindigkeit
mit dem Verfahren zur 1 auf1ängenbegrenzten Codemodulation
aufgezeichnet. Dieses Verfahren zur 1 auf 1ängenbegrenzten
Codemodulation stellt ein Verfahren dar, bei dem ein Minimalübergangsintervall
T . zwischen Übergängen zweier Daten mit den Binärwerten "O" oder "1" verlängert wird, um so den
Aufzeichnungswirkungsgrad zu erhöhen. Außerdem wird ein
Maximal Übergangs!nterval1 T zwischen diesen verkürzt, um
so eine Eigentaktung bei der Wiedergabe stark zu erleichtern. In diesem Falle wird ein Nutzen aus der Tatsache gezogen,
daß ein moduliertes Ausgangssignal, in dem fortlaufend ein Maximalübergangsinterval1 T auftritt, bei einer
gewöhnlichen Modulation nicht vorkommt. Ein Bitmuster, bei dem das MaximaVübergangsinterval1 T zweimal nacheinander
III Cl Λ
auftritt, wird als ein Rahmensynchronisierungssignal verwendet.
Wie später zu beschreiben sein wird, wird unter Ausnutzung des Vorteils aus der Tatsache, daß dieses Rahmensynchroni
si erungssi gnal stets während einer Rahmenperiode auftritt, das Servosystem so gesteuert, daß das Maximalübergangsintervall
T gleich dem Referenzwert wird, so
max
daß die Lineargeschwindigkeit konstant gehalten wird. In
diesem Ausführungsbeispiel für die vorliegende Erfindung
ist das Maximal Übergangs!nterval1 T zu 5.5 T (wobei T
U! ο. α
die Periode einer Bitzelle der Eingangsdaten repräsentiert)
ausgewählt.
30
30
Das PCM-Signal, das durch den Photodetektor 1 wiedergegeben
wird, wird einer Impulswandlerschaltung 3 über einen Verstärker
2 zugeführt, wobei das wiedergegebene Signal in der Impulswandlerschaltung 3 in ein Signal mit den binären Werten
"1" und "O" (Rechteckwellensignal) umgesetzt wird.
Als nächstes wird ein Ausführungsbeispiel für das Servosystem
gemäß der Erfindung, wie es schematisch in Fig. 1 ge-
-ιοί zeigt ist, im einzelnen beschrieben.
In diesem Ausführungsbeispiel dient die Servoschaltung
nicht nur als eine Schaltung zum Erreichen der konstanten Lineargeschwindigkeit, sondern auch als Drehgeschwindigkeits-Servoschaltung.
Darüberhinaus beschreibt dieses Ausführungsbeispiel
einen Fall, in dem das Servosystem als eine perfekte Digita!schaltung ausgebildet ist. Ob die Länge
des Maximal übergangsinterval 1 s T in den wiedergegebenen
Signal 5.5 T ist oder nicht, wird durch Abzählen der
Anzahl der Taktimpulse mit einer konstanten Frequenz entschieden, die ausreichend höher als die Bitfolgefrequenz
des wiedergegebenen Signals bei jedem Übergangsintervall
des wiedergegebenen Signals ist.
In Fig. 1 bezeichnet das Bezugszeichen 41 einen Zähler für
einen derartigen Zweck, der mit einem Takt CP an seinem Takteingang CK versorgt wird, beispielsweise mit einem Takt
der Frequenz 34.6 MHz aus einem Quarzoszillator 8, der als
ein Referenzoszillator dient. Ein Ausgangssignal HF der
Impulswandlerschaltung 3 wird direkt über ein erstes NAND-Glied
42 und ein UND-Glied 45 an einen Rücksetzeingang CL des Zählers 41 gelegt, wodurch dieser Zähler 41 rückgesetzt
wird, wenn das Ausgangssignal HF einen hohen Wert annimmt.
Das Ausgangssignal HF wird durch einen Inverter 43 invertiert
und dem Rücksetzeingang CL des Zählers 41 mittels eines zweiten NAND-Gliedes 44 und des UND-Gliedes 45 zugeführt,
so daß dieser Zähler 41 ebenfalls rückgesetzt wird, wenn das Ausgangssignal HF einen niedrigen Wert annimmt.
Auf diese Weise zählt der Zähler 41 die Anzahl der Takte
CP, die während der betreffenden Übergangsintervalle des
Ausgangssignals HF auftreten. Falls ein Übergangsintervall
besteht, bei dem die Anzahl der abgezählten Takte CP größer als die der Takte CP ist, die während des Übergangsintervalls,
welches zu 5.5 T durch gerade einen Takt gegeben ist, auftreten, nehmen die vorbestimmten Ausgangssignale
des Zählers 41 alle den Binärwert "1" an, so daß ein Ausgangssignal
eines dritten NAND-Gl i-edes 46 zu "O" wird. Dann
wird, da das Ausgangssignal dieses dritten NAND-Gliedes an
einen Freigabeeingang EN des Zählers 41 geliefert wird, der
Zähler 41 beim Zählen angehalten, und das erste NAND-Glied 42 und das zweite NAND-Glied 44 werden gesperrt, so daß der
Zähler 41 danach nicht durch das Ausgangssignal HF rückgesetzt wird.
Währenddessen wird der Takt CP des Quarzoszillators 8 an
einen Frequenzteiler 91 geliefert, in dem der Takt CP in
seiner Frequenz auf -rr heruntergeteilt wird. Ein in der Frequenz
geteiltes Ausgangssignal CP-, (vergl. Fig. 2A) daraus
wird einem weiteren Frequenzteiler 92 zugeführt und durch
diesen in der Frequenz auf -^- heruntergeteilt. Ein Ausgangssignal
CP2 (vergl. Fig. 2B) dieses weiteren Frequenzteilers
92 wird einem nächsten Frequenzteiler 93 zugeführt, durch den das Ausgangssignal CPp in seiner Frequenz auf —
heruntergeteilt wird. Dieser nächste Frequenzteiler 93 erzeugt
ein Signal SFX der Rahmenperiode (vergl. Fig. 2C).
Das Signal SFX wird einem Takteingang CK eines D-Flipflop 47 zugeführt, so daß das Ausgangssignal des dritten NAND-Gliedes
46 durch das D-Flipflop 47 beispielsweise beim Anstieg
des SFX-Signals gehalten wird.
Darüberhinaus wird dieses Signal SFX über einen weiteren Inverter 48 einem Trigger-Eingang eines monostabilen Multivibrators
49 zugeführt, der ein Ausgangssignal M-, erzeugt, dessen Anstiegszeit geringfügig gegenüber der des Signals
SFX verzögert ist. Dieses Ausgangssignal M, wird dem Rücksetzeingang
CL des Zählers 41 mittels des UND-Gliedes 45 zugeführt, so daß der Zähler 41 rückgesetzt wird, wenn das
Ausgangssignal M-, seinen hohen Wert annimmt. Dann wird das
Ausgangssignal des dritten NAND-Gliedes 46 "1", so daß der Zähler 41 in den die Zählung ermöglichenden Zustand versetzt
wird. Das erste NAND-Glied und das zweite NAND-Glied 42 bzw. 44 werden verriegelt, wodurch ermöglient■wird, daß
die Anzahl der Takte CP während der betreffenden Übergangsintervalle des wiedergegebenen Signals wieder gezählt wer-
-12-den.
Wie zuvor beschrieben, fängt das D-FIi pflop 47 das Ausgangssignal
des dritten NAND-Gliedes 46 bei jeder Rahmenperiode.
Zu dieser Zeit wird, wenn innerhalb einer Rahmenperiode irgendeines der Übergangsintervalle des Ausgangssignals HF
5.5 T übersteigt, das Ausgangssignal des dritten NAND-Gliedes 46 zu 11O".
Daher erzeugt das D-Flipflop 47 ein Ausgangssignal VS, das
in der nächsten Rahmenperiode "O" wird, wenn darin irgendeines
der Übergangsintervalle des Ausgangssignals HF auftritt,
das länger als 5.5 T während einer Rahmenperiode ist, und welches zu "1" während der nächsten Rahmenperiode
wird, wenn dies nicht der Fall ist.
Das Ausgangssignal VS des D-Flipflop 47 wird einem ersten UND-Glied 51 zugeführt und wird außerdem durch einen ersten
Inverter 52 invertiert, um dann einem zweiten UND-Glied 53 zugeführt zu werden. Das Ausgangssignal des ersten UND-Gliedes
51 wird über ein erstes ODER-Glied 54 dem invertierenden Eingang eines Operationsverstärkers 60 zugeführt,
während das Ausgangssignal des zweiten UND-Gliedes 53 über
ein zweites ODER-Glied 55 dem nichtinvertierenden Eingang
des Operationsverstärkers 60 zugeführt wird.
Wie später zu beschreiben sein wird, werden das erste UND-Glied und das zweite UND-Glied 51 bzw. 53 geöffnet, bis die
Drehung der Platte zu einer' konstanten Lineargeschwindigkeit
gekommen ist, auf welche Weise das Ausgangssignal VS des D-Flipflop 47 durch diese verläuft. Dementsprechend
übersteigt, wenn die Drehgeschwindigkeit der Platte D niedrig
ist, das Maximalübergangsinterval1 Tm=v in dem wieder-
171 3.x
gegebenen Ausgangssignal HF 5.5 T, und das Ausgangssignal
VS des D-Flipflop 47 nimmt den Binärwert "0" an, das erste UND-Glied 51 erzeugt ein Ausgangssignal mit dem Binärwert
"0" und das zweite UND-Glied 53 erzeugt ein Ausgangssignal mit dem Binärwert "1", so daß der Operationsverstärker 60
als seine Ausgangsspannung eine positive Spannung erzeugt, um so die Drehgeschwindigkeit des Motors M zu erhöhen.
Wenn indessen die Drehgeschwindigkeit der Platte D hoch
ist, ist das Maximalübergangsintervai1 T des wiedergege-
IU α Χ
benen Ausgangssignals HF kurzer als 5.5 T, und das Ausgangssignal
VS des D-Flipflop 47 nimmt den Binärwert "1" an, das erste UND-Glied 51 erzeugt ein Ausgangssignal mit dem Binärwert
"1" und das zweite UND-Glied 53 erzeugt ein Ausgangssignal mit dem Binärwert "0", so daß der Operationsverstärker
60 als seine Ausgangsspannung eine negative Spannung erzeugt, um so die Drehgeschwindigkeit des Motors M
herabzusetzen.
Wenn die Lineargeschwindigkeit der Platte D sich der vorbestimmten
Geschwindigkeit nähert, nähert sich das Maximalübergangsintervall
T v in dem Ausgangssignal HF dem Wert 5.5 T. Dann wiederholt das Ausgangssignal VS des D-Flipflop
47 abwechselnd die Zustände "1" und "0" während jeder Rahmenperiode
über mehr als eine Rahmenperiode in Abhängigkeit von der Erfassungsgenauigkeit des Zählers 41. Wenn beispielsweise
angenommen wird, daß das Ausgangssignal VS in einem derartigen Signal, das sich abwechselnd mit Binärwerten
"1" und "0" bei jeder Rahmenperiode wiederholt, wird
ein Impuls, dessen Impuls/Pausen-Verhältnis 50% beträgt,
dem Motor M während einer Zweier-Rahmenperiode zugeführt.
Auf diese Weise wird der Motor M mit einer Spannung ihres mittleren Pegels versorgt. Auf diese Weise wird ein Zustand
eingestellt, in dem sich die Platte D bei einer vorbestimmten Lineargeschwindigkeit dreht.
Die Eingangssignale für das erste UND-Glied 51 und das zweite
UND-Glied 53 werden wie folgt bereitgestellt:
im einzelnen ist festzustellen, daß ein weiterer Zähler 70
vorgesehen ist, um die oben genannten Eingangssignale zu
erhalten. An einen Rücksetzeingang CL dieses Zählers wird
ein Rahmensynchronisierungssignal SF gelegt, das aus dem
Ausgangssignal durch einen Rahmensynchronisierungssignal-Detektor
6, der mit der Impulswandlerschaltung 3 verbunden
ist, gewonnen wird. Der Takteingang CK des Zählers wird mit einem Signal SFG (vergl . Fig. 2D) aus dem Rahmensynchroni sierungssignal-Detektor
6 versorgt, das'mit dem zuvor genannten Signal synchronisiert ist. Das Signal SFG wird als
ein Signal mit derselben Frequenz wie der des Rahmensynchroni si erungssi gnal s SF durch Frequenzteilung eines Ausgangssignaltaktes
einer PLL-Schaltung gewonnen, die einen Takt vorsieht, der mit demjenigen Takt synchronisiert ist, welcher
aus dem wiedergegebenen Ausgangssignal HF gewonnen
wird. Nachdem die PLL-Schaltung nicht stabil verriegelt
wird, bis die Drehgeschwindigkeit der Platte D an die konstante
Lineargeschwindigkeit gebunden ist, gewinnt der R a h mensynchronisierungssignal-Detektor
6 das Rahmensynchronisierungssignal SF nicht aus dem wiedergegebenen Ausgangssignal
HF, und deswegen erzeugt der Rahmensynchronisierungssi gnal-Detektor
6 nicht das Ausgangssignal SF, erzeugt jedoch als einziges das Signal SFG.
Daher wird, da das Rahmensynchronisierungssignal SF nicht
entwickelt wird, bis die Drehgeschwindigkeit der Platte D
an die konstante Lineargeschwindigkeit gebunden ist, der
Zähler 70 nicht rückgesetzt, beginnt jedoch die Impulse des Signals SFG sequentiell abzuzählen. In Betrachtung des Einflusses,
der durch Geräusche oder dergl . verursacht wird, wenn der Zähler 70 aufeinanderfolgend, beispielsweise achtmal,
das Signal SFG abzählt, wird ein Ausgang Q des Zählers 70 zu "1".
Wenn die Lineargeschwindigkeit konstant geworden ist, erfaßt
der Rahmensynchronisierungssignal-Detektor 6 diesen
Umstand und erzeugt das Rahmensynchronisierungssignal SF.
Auf diese Weise wird der Zähler 70 durch dieses Rahmensynchronisierungssignal
SF rückgesetzt und da sein Zählstand niemals den Wert "8" annimmt, behält der Ausgang "Q" den
Binärwert "0".
Das Ausgangssignal Q dieses Zählers 70 wird dem ersten UND-Glied
51 und dem zweiten UND-Glied 53 zugeführt, so daß diese UND-Glieder 51, 53 geöffnet werden, bis die Lineargeschwindigkeit
konstant geworden ist. Nachdem die Lineargeschwindigkeit
konstant geworden ist, werden die UND-Glieder 51, 53 geschlossen, um eine Phasenservosteuerung zu
ermöglichen, die später erläutert wird, um diese für den Motor M wirksam werden zu lassen.
Der Phasenservobetrieb wird wie folgt durchgeführt:
Im einzelnen ist festzustellen, daß das in der Frequenz
heruntergeteilte Ausgangssignal CP-, (vergl. Fig. 2A) des
Frequenzteilers 91 durch einen ersten m-Bit-Zähler 94 abgezählt
wird, während das Ausgangssignal CP? (vergl. Fig. 2B)
des weiteren Frequenzteilers 92 durch einen zweiten m-Bit-Zähler
95 abgezählt wird. Wenn das Frequenzteilungsverhältnis
des nächsten Frequenzteilers 93 zu -r- gewählt ist, was
1
gleich "jnr" ist, wird für jeden der Zähler 94, 95 einen Zähler mit rn Bits verwendet. Das Zählerausgangssignal mit £ Bits wird von dem zweiten m-Bit-Zähler 95 an eine Halteschaltung 96 geführt, um es darin durch das Signal SFG zu halten, das dieser von dem Rahmensynchronisierungssignal-Detektor 6 zugeführt wird und mit dem Rahmensynchronisierungssignal in dem wiedergegebenen Signal synchronisiert ist. Das Ausgangssignal mit m_ Bits, das aus dieser Halteschaltung 96 gewonnen wird, und das Ausgangssignal von m Bits aus dem ersten m-Bit-Zähler 94 werden einem Digital komparator 97 zugeführt und durch diesen miteinander verglichen, wobei dieser Digita!komparator 97 ein Signal Spw erzeugt, das den Binärwert "1" während der betreffenden Periode annimmt, bis das Zählerausgangssignal aus dem ersten m-Bit-Zähler 94 mit dem gehaltenen Ausgangsignal aus der Halteschaltung 96 übereinstimmt, und das den Binärwert "O" während der Periode annimmt, bis der Zählwert des ersten m-Bit-Zählers 94 zu dem Binärwert "O" zurückkehrt, nachdem die beiden Ausgangssignale miteinander übereinstimmen .
gleich "jnr" ist, wird für jeden der Zähler 94, 95 einen Zähler mit rn Bits verwendet. Das Zählerausgangssignal mit £ Bits wird von dem zweiten m-Bit-Zähler 95 an eine Halteschaltung 96 geführt, um es darin durch das Signal SFG zu halten, das dieser von dem Rahmensynchronisierungssignal-Detektor 6 zugeführt wird und mit dem Rahmensynchronisierungssignal in dem wiedergegebenen Signal synchronisiert ist. Das Ausgangssignal mit m_ Bits, das aus dieser Halteschaltung 96 gewonnen wird, und das Ausgangssignal von m Bits aus dem ersten m-Bit-Zähler 94 werden einem Digital komparator 97 zugeführt und durch diesen miteinander verglichen, wobei dieser Digita!komparator 97 ein Signal Spw erzeugt, das den Binärwert "1" während der betreffenden Periode annimmt, bis das Zählerausgangssignal aus dem ersten m-Bit-Zähler 94 mit dem gehaltenen Ausgangsignal aus der Halteschaltung 96 übereinstimmt, und das den Binärwert "O" während der Periode annimmt, bis der Zählwert des ersten m-Bit-Zählers 94 zu dem Binärwert "O" zurückkehrt, nachdem die beiden Ausgangssignale miteinander übereinstimmen .
In diesem Fall zählt der zweite m-Bit-Zähler 95, da das
Ausgangssignal CPp des weiteren Frequenzteilers 92 eine
Frequenz 2m = L-mal eine Rahmenfrequenz fp hat, innerhalb
einer Rahmenperiode das Ausgangssignal CP2 mit der Anzahl
ab, die gerade mit der Anzahl von Bits korrespondiert, d. h. von "0" bis "2 " und wiederholt diese Zählung. Andererseits
zählt der erste m-Bit-Zähler 94, da das in der Frequenz geteilte Ausgangssignal CP-], das aus dem Frequenzteiler
91 gewonnen wird, eine Frequenz N_-mal das Ausgangssignal CP? ist, innerhalb einer Rahmenperiode das in der
Frequenz geteilte Ausgangssignal CP1 von "0" bis "2 "
N_-mal ab und wiederholt diese Zählung. Die Halteschaltung
96 hält das Ausgangssignal entsprechend dem gezählten Wert des zweiten m-Bit-Zählers 95 bei der Periode des Rahmensynchronisierungssignals
fest, so daß die Halteschaltung 96 einen Zählwert entsprechend einer Differenz zwischen dem
Beginn der Zählung durch den zweiten m-Bit-Zähler 95 und
dem Signal SFG hält. In diesem Fall wird derselbe Zählwert dann, wenn die Referenzrahmenperiode mit der Periode des
Rahmensynchronisierungssignals übereinstimmt, bei jeder
Rahmenperiode gehalten. Im Gegensatz dazu wird der unterschiedliche Zählwert dann, wenn sich die Referenzrahmenperiode
von der Periode des Rahmensynchronisiersignals unterscheidet,
bei jeder Rahmenperiode gehalten. Währenddessen stellt der Digitalkomparator 97, da der erste m-Bit-Zähler
94 das Abzählen N-mal von "0" bis "2m"ln während einer Rahmenperiode
wiederholt, fest, daß zwei Eingangswerte miteinander N_-mal während einer Rahmenperi ode übereinstimmen, so
daß ein Signal von N^ Perioden aus den Di gital komparator bei
jeder Rahmenperiode gewonnen wird. In anderen Worten ausgedrückt heißt dies, daß daraus ein Signal Spw mit der Frequenz
N^-mal die Rahmenfrequenz fp gewonnen wird. Da das
Impuls/Pausen-Verhältnis dieses Signals Spw in Abhängigkeit
von dem Zählwert, der von der Halteschaltung 96 zu halten
ist, variiert, wird dieses Signal Spw zu einem pulsbreitenmodulierten
Signal (im folgenden kurz als PWM-Signal bezei chnet).
-17-
Wenn beispielsweise angenommen wird, daß jeder der Zähler
94 und 95 ein 4-Bit-Zähler ist und N gleich 4 ist, hat das Ausgangssignal CP2, da L = 2 =16 ist, eine Frequenz von
16fp, und das in der Frequenz heruntergeteilte Ausgangssignal
CP-, hat eine Frequenz, die das Vierfache davon beträgt.
Auf diese Weise zählt jeder der Zähler 94 und 95 den Takt von "0" bis "15". Es sei nun angenommen, daß der Zählwert,
der von der Halteschaltung 96 durch das Signal SFG
(vergl . Fig. 2D) gehalten wird, den Wert "7" hat. Dann stellt der Digita!komparator 97, da der Wert "7" in der
Mitte des Zählwertes "16" steht, ein PWM-Signal Spw (vergl.
Fig. 2E) zur Verfügung, dessen Impuls/Pausen-Verhältnis 50% beträgt.
Es sei darüber hinaus angenommen, daß der Zählwert, der von der Halteschaltung 96 durch das Signal SFG gehalten wird
(vergl. Fig. 2F) den Wert "10" hat. Dann stellt der Digital komparator
97 ein PWM-Signal Spw (vergl. Fig. 2G) zur Verfügung,
dessen Impuls/Pausen-Verhältnis mehr als 50% beträgt.
Dieses PWM-Signal Spw wird einem dritten UND-Glied 56 und
ebenfalls über einen zweiten Inverter 57 einem vierten UND-Glied 58 zugeführt. Da diese UND-Glieder 56 und 58 mit dem
Ausgangssignal Q des Zählers 70, das außerdem durch einen
weiteren Inverter 59 invertiert wird, versorgt werden, nach dem die Lineargeschwindigkeit der Platte D konstant geworden
ist, werden diese UND-Glieder 56 und 58 geöffnet, um zu ermöglichen, daß das PWM-Signal Spw durch das dritte UND-Glied
56 und das erste ODER-Glied 54 an den invertierenden
Eingang des Operationsverstärkers geliefert wird bzw. ein Signal Sp,. über das vierte UND-Glied 58 und das zweite
ODER-Glied 55 an den nichtinvertierenden Eingang des Operationsverstärkers
60 geführt wird.
Auf diese Weise wird der Motor M zu diesem Zeitpunkt mit einem Pegel, der mit dem Impuls/Pausen-Verhältnis des PWM-Signals
Spw korrespondiert, angetrieben. Das heißt, daß -
wie zuvor beschrieben - , um die Plattendrehung bei einer
konstanten Lineargeschwindigkeit durchzuführen, sich die
Spannungen, die dem Motor zugeführt werden, bei einem Abtasten an dem äußeren bzw. dem inneren Umfang der Platte D
voneinander unterscheiden müssen, da die Winkelgeschwindigkeit
des Motors M bei einem Abtasten an dem äußeren bzw. dem inneren Umfang der Platte D unterschiedlich ist. Diese
Differenz in der Spannung wird durch die Variation des Impuls/Pausen-Verhältnisses
dieses PWM-Signals Spw erreicht.
Wenn das Rahmensynchronisierungssignal SF nicht durch den
Rahmensynchronisierungssignal-Detektor 6 aufeinanderfolgend
über 8 Rahmen hinweg aufgrund der starken Schwankung der Dreh-Lineargeschwindigkeit, nachdem die Drehung der Platte
D die konstante Lineargeschwindigkeit erreicht hat, erfaßt
wird, nimmt das Ausgangssignal des Zählers 70 den Binärwert
"1" an, so daß die UND-Glieder 56 und 58 geschlossen, die UND-Glieder 51 und 53 jedoch geöffnet werden, um so zu ermöglichen,
daß der Motor M in seiner Drehgeschwindigkeit
durch das Ausgangssignal VS des D-Flipflop 47 geregelt
wird. In anderen Worten ausgedrückt heißt dies, daß in diesem Ausführungsbeispiel die Schaltung zum Festlegen der
Drehgeschwindigkeit der Platte D bei der konstanten Lineargeschwindigkeit
als eine Geschwindigkeitsservoschaltung dient.
Nachdem die Drehgeschwindigkeit des Motors M an die konstante
Lineargeschwindigkeit gebunden ist, wird die Platte D stabil bei der konstanten Lineargeschwindigkeit durch die
Geschwindigkeitsservoschaltung und die Phasenservoschaltung
gedreht.
Desweiteren ist der Zähler 70 derart angeordnet, daß er, da
das Ausgangssignal des weiteren Inverters 59 an dessen Freigabeeingang
EN gelegt wird, wenn das Ausgangssignal davon einmal "0" wird, das Eingangstaktsignal oder das Signal SFG
nicht abzählt, bis das Rahmensynchronisierungssignal SF das
nächste Mal erscheint.
Wie oben beschrieben, kann bei dem Servosystem gemäß der
vorliegenden Erfindung, während die Phasenfehlerinformation
als ein Signal innerhalb eines Audio-Frequenzbandes vorgesehen
ist, die Frequenz des Phasenservosignals über das
Audio-Frequenzband hinaus erhöht werden, auf welche Weise die Mängel des zuvor vorgeschlagenen Servosteuersystems
beseitigt werden.
Wenn das Servosystem wie in Fig. 1 gezeigt aufgebaut ist,
hat, falls das Frequenzteilungsverhältnis N^ des weiteren
Frequenzteilers 92 als ein geeigneter Wert ausgewählt wird, das zuvor beschriebene Servosystem einen Vorteil dahingehend,
daß die Frequenz des PWM-Signals zur Verwendung in dem Phasenservosystem leicht ausgewählt werden kann. In
diesem Zusammenhang ist, wenn das Frequenzteilungsverhältnis
I zy 4 angenommen wird, wie dies in dem zuvor erläuterten
Ausführungsbeispiel der Fall ist, die Frequenz des PWM-Signals
mit
4 x 7.35 = 29.40 (kHz)
gegeben, welche Frequenz außerhalb des Audio-Frequenzbandes
1i egt.
Es ist unnötig, darauf hinzuweisen, daß das Servosystem gemäß der vorliegenden Erfindung nicht auf die Servoschaltung
des Wiedergabesystems für eine PCM-Audioplatte beschränkt
ist, sondern ebenfalls als Servoschaltung unterschiedlicher
Rotationsantriebssysteme zu verwenden ist.
Die zuvor gegebene Beschreibung bezieht sich auf ein einzelnes bevorzugtes Ausführungsbeispiel für die vorliegende
Erfindung. Es ist jedoch ersichtlich, daß zahlreiche Modifikationen und Änderungen durch den Fachmann bewirkt werden
können, ohne daß dazu der allgemeine Erfindungsgedanke oder der Schutzumfang für das neuartige Konzept der Erfindung
verlassen werden müßte. Der Schutzumfang für die vorliegende Erfindung ist durch die Ansprüche
(pats/ntanwal/t
Claims (5)
- Di pi.-I ng. H. MITSCHERLICH D-8000 MÜNCHEN 2 2Dipl.-Ing. K. GUNSCHMANN Steinsdorfstraße 10Dr. re r. not. W. KÖRBER °® (089) * 29 66 84Dipl.-I η g. J. SCHMIDT-EVERS PATENTANWÄLTE23. Juni 1982 SONY CORPORATION735, Kitashinagawa 6-chome, Shinagawa-ku, Tokyo/JapanAnsprüche:QJ. Servosystem zum Regeln der Drehzahl eines Motors zur Drehung einer Platte, auf der ein Signal nach einem Verfahren zur 1 auf1ängenbegrenzten Codemodulation aufgezeichnet ist, wobei die Signalaufzeichnung bei einer konstanten Lineargeschwindigkeit erfolgt, mit einem Motor zur Drehung der Platte bei einer konstanten Lineargeschwindigkeit, mit Mitteln zum Wiedergeben des Signals, mit einer Impulserzeugungsquelle zum Erzeugen von Taktimpulsen, mit Mitteln zum Abzählen der Anzahl von Taktimpulsen, die durch die Impulserzeugungsquel1e bei jedem Übergangsintervall des wiedergegebenen Signals erzeugt werden, um so zu bestimmen, ob die Anzahl der Taktimpulse, die in einem Maximalübergangsintervall bei jedem von vorbestimmten Rahmen hoch oder niedrig ist, und mit Mitteln zum Steuern oder Regeln der Drehzahl des Motors bei einer konstanten Lineargeschwindigkeit in Abhängigkeit von einem Ausgangssignal entsprechender Bestimmungsmittel, dadurch gekennzeichnet, daß Mittel zum Bereitstellen eines Signals mit einer Frequenz, die das N-fache oder mehr der Frequenz eines Phaseninformationssignals beträgt, als ein Referenzsignal zu einer Phaseninformation des Phaseninformationssignals, welches in dem wiedergegebenen Signal enthalten ist, vorgesehen sind, daß Mittel zum N-maligen Vergleichen der Phase des Referenzsignals mit der Phase des Phaseninformationssignals vorgesehen sind, um ein Phasenservosignal zu erzeugen, das ein Frequenz hat, die das N^-fache derjenigen des Phaseninformationssignals beträgt und die außerhalb desAudio-Frequenzbandes liegt, und daß Mittel zum Liefern des Phasenservosignals an den Motor (M) vorgesehen sind, um somit einen Phasenservobetrieb für diesen durchzuführen.
- 2. Servosystem nach Anspruch 1, dadurch gekennzeichnet, daß ein Frequenzteiler (92) zum Herunterteilen der Frequenz des Referenzsignals mit der Frequenz NxL, wobei N und L ganzzahlige Größen darstellen, mal derjenigen des Phaseninformationssignals auf -π- vorgesehen ist, daß ein erster m-Bit-Zäh 1 er (94) zum Abzählen der Impulse des Referenzsignals, wobei 2m gleich L ist, vorgesehen ist, daß ein zweiter m-Bit-Zähler (95) zum Abzählen des Ausgangssignals des Frequenzteilers (92) vorgesehen ist, daß eine Halteschaltung (96) zum Halten der Abzählinformation des zweiten m-Bit-Zählers (95) durch das Phaseninformationssignal vorgesehen ist und daß ein Digita!komparator (97) zum digitalen Vergleichen der gehaltenen Abzählinformation aus der Halteschaltung (96) mit der Abzählinformation des ersten m-Bit-Zählers (94) vorgesehen ist.
- 3. Servosystem nach Anspruch 1, dadurch gekennzeichnet , daß die Bestimmungsmittel aus einem Zähler (41), einer Speicherschaltung, nämlich einem D-Flipflop (47), zum Speichern des Zustandes des Zählers (41) in jedem von vorbestimmten Rahmen und ferner aus einem ersten UND-Glied (51), das mit dem Ausgangssignal der Speicherschaltung versorgt wird, und einem zweiten UND-Glied (53), das mit dem Ausgangssignal der Speicherschaltung über einen ersten Inverter (52) versorgt wird, sowie aus einer Schaltung zum Erzeugen von Ausgangssignalen unterschiedlicher Pegel in Abhängigkeit von den Ausgangssignalen des ersten UND-Gliedes (51) und des zweiten UND-Gliedes (53) bestehen, um auf diese Weise den Motor (M) mit Strom versorgen zukönnen.
35 - 4. Servosystem nach Anspruch 2, dadurch gekennzeichnet, daß das Phaseninformationssignal ein Rahmensynchronisierungssi gnal (SF) ist, das aus dem wiederge-gebenen Signal gewonnen wird, und daß das Servosystem ein drittes UND-Glied (56), das mit dem Ausgangssignal des Digital komparators (97) versorgt wird, und ein viertes UND-Glied (58), das mit dem Ausgangssignal des Digita!komparators (97) über einen zweiten Inverter (57) versorgt wird, sowie eine Schaltung zum Erzeugen von Ausgangssignalen mit unterschiedlichen Pegeln in Abhängigkeit von den Ausgangssignalen des dritten UND-Gliedes (56) und des vierten UND-Gliedes (58) enthält, um so den Motor (M) mit Strom versorgen zu können.
- 5. Servosystem nach Anspruch 3, dadurch gekennzeichnet, daß eine Schaltung zum Gewinnen des Rahmensynchronisierungssi gnal s (SF) aus dem wiedergegebenen Signal dann, wenn der Motor (M) die konstante Lineargeschwindigkeit erreicht hat, vorgesehen ist, wobei das Ausgangssignal der Schaltung an das erste UND-Glied (51) und das zweite UND-Glied (53) geliefert wird, um diese beiden UND-Glieder (51, 53) zu entriegeln.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP56097282A JPS57211612A (en) | 1981-06-23 | 1981-06-23 | Phase servo circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3223464A1 true DE3223464A1 (de) | 1983-01-05 |
Family
ID=14188150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19823223464 Ceased DE3223464A1 (de) | 1981-06-23 | 1982-06-23 | Servosystem zum regeln der drehzahl eines motors zur drehung einer platte |
Country Status (7)
Country | Link |
---|---|
US (1) | US4647828A (de) |
JP (1) | JPS57211612A (de) |
CA (1) | CA1171174A (de) |
DE (1) | DE3223464A1 (de) |
FR (1) | FR2508219B1 (de) |
GB (1) | GB2102163B (de) |
NL (1) | NL8202503A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0138211A2 (de) | 1983-10-14 | 1985-04-24 | Yamaha Corporation | Plattendrehzahlsteueranordnung für einen Plattenspieler |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0616340B2 (ja) * | 1981-09-30 | 1994-03-02 | 株式会社日立製作所 | 再生速度制御装置 |
JPS58144581A (ja) * | 1982-02-19 | 1983-08-27 | Sanyo Electric Co Ltd | モ−タ−速度制御回路 |
US4477750A (en) * | 1982-05-17 | 1984-10-16 | International Business Machines Corporation | Multi-level disk drive motor speed control |
JPS59146481A (ja) * | 1983-02-09 | 1984-08-22 | Pioneer Electronic Corp | 時間軸制御装置 |
JPS59159685A (ja) * | 1983-03-02 | 1984-09-10 | Fujitsu Ten Ltd | モ−タ回転速度制御方式 |
JPS59227069A (ja) * | 1983-06-06 | 1984-12-20 | Aiwa Co Ltd | デイジタルオ−デイオデイスク再生装置 |
JPS6275814A (ja) * | 1985-09-30 | 1987-04-07 | Toshiba Corp | デジタル時間差計測装置 |
JPS62131780A (ja) * | 1985-12-02 | 1987-06-15 | Fuji Photo Film Co Ltd | モ−タ制御装置 |
JPH075222B2 (ja) * | 1985-12-28 | 1995-01-25 | 津田駒工業株式会社 | ドラム式緯糸貯留装置の係止ピン制御装置 |
US4795950A (en) * | 1986-06-30 | 1989-01-03 | Matsushita Electric Industrial Co., Ltd. | Phase controller for motor |
JPS6368913A (ja) * | 1986-09-10 | 1988-03-28 | Fujitsu Ltd | サ−ボ制御回路 |
JPH0731869B2 (ja) * | 1986-10-17 | 1995-04-10 | 株式会社日立製作所 | デイスク回転駆動装置 |
JPH08167239A (ja) * | 1994-12-07 | 1996-06-25 | Sony Corp | 再生装置及び回転サーボ回路 |
US5986426A (en) * | 1997-08-05 | 1999-11-16 | International Business Machines Corporation | Adaptive pulse width modulated motor control |
JP3637437B2 (ja) * | 1998-11-19 | 2005-04-13 | パイオニア株式会社 | 光学式記録媒体のドライブ装置 |
DE60227721D1 (de) * | 2001-11-02 | 2008-08-28 | Gsi Group Corp | Codierer-Selbstkalibrationsvorrichtung und -Verfahren |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2521821A1 (de) * | 1975-05-16 | 1976-11-25 | Bosch Gmbh Robert | Videoplattengeraet |
US4079942A (en) * | 1975-09-11 | 1978-03-21 | Edward A. Jazlowiecki | Method of and apparatus for controlling turntable speed |
US4259698A (en) * | 1978-02-27 | 1981-03-31 | Sony Corporation | Speed and phase servo control apparatus |
DE3043257A1 (de) * | 1979-11-15 | 1981-05-21 | Sony Corp., Tokyo | Plattenwiedergabegeraet |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5528580B2 (de) * | 1974-06-13 | 1980-07-29 | ||
AU515771B2 (en) * | 1978-01-17 | 1981-04-30 | Sony Corporation | Digital servo circuit |
JPS54102474A (en) * | 1978-01-27 | 1979-08-11 | Sony Corp | Digital servo circuit |
JPS5580867A (en) * | 1978-12-12 | 1980-06-18 | Sony Corp | Block synchronous signal extracting circuit |
JPS5651174A (en) * | 1979-10-04 | 1981-05-08 | Sony Corp | Reproducing device of video signal |
JPS5671855A (en) * | 1979-11-15 | 1981-06-15 | Sony Corp | Playback device of disc |
JPS5757025A (en) * | 1980-09-24 | 1982-04-06 | Sony Corp | Waveform converting circuit |
JPS5758269A (en) * | 1980-09-24 | 1982-04-07 | Sony Corp | Device for reproducing disk |
-
1981
- 1981-06-23 JP JP56097282A patent/JPS57211612A/ja active Pending
-
1982
- 1982-06-11 CA CA000404970A patent/CA1171174A/en not_active Expired
- 1982-06-21 GB GB08217922A patent/GB2102163B/en not_active Expired
- 1982-06-21 FR FR8210825A patent/FR2508219B1/fr not_active Expired
- 1982-06-21 NL NL8202503A patent/NL8202503A/nl not_active Application Discontinuation
- 1982-06-23 DE DE19823223464 patent/DE3223464A1/de not_active Ceased
-
1985
- 1985-05-17 US US06/735,299 patent/US4647828A/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2521821A1 (de) * | 1975-05-16 | 1976-11-25 | Bosch Gmbh Robert | Videoplattengeraet |
US4079942A (en) * | 1975-09-11 | 1978-03-21 | Edward A. Jazlowiecki | Method of and apparatus for controlling turntable speed |
US4259698A (en) * | 1978-02-27 | 1981-03-31 | Sony Corporation | Speed and phase servo control apparatus |
DE3043257A1 (de) * | 1979-11-15 | 1981-05-21 | Sony Corp., Tokyo | Plattenwiedergabegeraet |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0138211A2 (de) | 1983-10-14 | 1985-04-24 | Yamaha Corporation | Plattendrehzahlsteueranordnung für einen Plattenspieler |
EP0138211B2 (de) † | 1983-10-14 | 1994-09-07 | Yamaha Corporation | Plattendrehzahlsteueranordnung für einen Plattenspieler |
Also Published As
Publication number | Publication date |
---|---|
GB2102163B (en) | 1985-02-06 |
CA1171174A (en) | 1984-07-17 |
FR2508219B1 (fr) | 1986-02-28 |
FR2508219A1 (fr) | 1982-12-24 |
GB2102163A (en) | 1983-01-26 |
US4647828A (en) | 1987-03-03 |
JPS57211612A (en) | 1982-12-25 |
NL8202503A (nl) | 1983-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3223464A1 (de) | Servosystem zum regeln der drehzahl eines motors zur drehung einer platte | |
DE3348177C2 (de) | ||
DE69022929T2 (de) | Aufnahme-/Wiedergabegerät für optische Scheibe. | |
DE68915615T2 (de) | Antriebe für optische Platten. | |
DE3224478C2 (de) | Informations-Wiedergabeanordnung | |
DE3280405T2 (de) | Schaltungsanordnung zur gewinnung oder wiederherstellung von rahmensynchronisiersignalen. | |
DE3137907C2 (de) | Vorrichtung zum Wiedergeben einer Plattenaufzeichnung | |
DE2907527C2 (de) | ||
DE3211233C2 (de) | ||
DE3043257A1 (de) | Plattenwiedergabegeraet | |
DE2836743A1 (de) | Digitale servovorrichtung fuer ein rotierendes element | |
DE2658238C2 (de) | Schaltungsanordnung zum Synchronisieren der Phase eines Taktsignals mit der Phase mindestens eines vorgegebenen Eingangssignals | |
DE3140432A1 (de) | Taktfrequenzdetektor | |
DE2630679C2 (de) | Verfahren zum Aufzeichnen und Wiedergeben von Informationen aus x Informationskanälen auf bzw. von einem scheibenförmigen Aufzeichnungsträger und Einrichtung zum Durchführen dieses Verfahrens | |
DE3809223C2 (de) | ||
DE2903317A1 (de) | Servosteuereinrichtung (regelsystem) mit digitaltechnik zur steuerung der drehung eines drehelementes u.dgl. | |
DE69625970T2 (de) | Gerät zur Datenermittlung | |
DE69031286T2 (de) | Informationsaufzeichnungsmedium und Informationsaufzeichnungs/-Wiedergabemethode und -vorrichtung, die dergleichen verwendet | |
DE3631369C2 (de) | ||
DE1412705B2 (de) | ||
DE3337500A1 (de) | Drehsteuergeraet fuer informationsaufzeichnungsplatten | |
DE3885045T3 (de) | System zur Wiedergabe mit hoher Geschwindigkeit für digitale Platten. | |
DE69325361T2 (de) | Verfahren zum synchronisieren von digitalen tonbandaufzeichnungsgeräten | |
DE3238012C2 (de) | Schaltungsanordnung zur Geschwindigkeits- und/oder Phasenservoregelung eines Aufzeichnungsträgers bei der Wiedergabe eines Informationssignals | |
DE19737813B4 (de) | Drehgeschwindigkeits-Steuerschaltung für Platten |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |