DE3144169A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE3144169A1
DE3144169A1 DE19813144169 DE3144169A DE3144169A1 DE 3144169 A1 DE3144169 A1 DE 3144169A1 DE 19813144169 DE19813144169 DE 19813144169 DE 3144169 A DE3144169 A DE 3144169A DE 3144169 A1 DE3144169 A1 DE 3144169A1
Authority
DE
Germany
Prior art keywords
circuit
mosfet
field effect
effect transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19813144169
Other languages
English (en)
Inventor
Masahiro Ogata
Osamu Kodaira Tokyo Sakai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Publication of DE3144169A1 publication Critical patent/DE3144169A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4082—Address Buffers; level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
    • G11C11/418—Address circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Protection Of Static Devices (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

31U169
DEA-25 589
Integrierte Halbleiterschaltung
Die Erfindung betrifft eine integrierte Halbleiterschaltung (IC), die Feldeffekttransistoren mit isolierter Steuerelektrode oder sog. MOSFETs aufweist.
Häufiger als vermutet, werden abnorm hohe Spannungen bzw. Spannungsstoße, wie z.B. statische Reibungselektrizität, in unerwünschter Weise an einen externen Anschluß einer integrierten Halbleiterschaltung während des Transportes oder der Handhabung der Anordnung angelegt.
Um einen Durchbruch des Gate-Isolierfilmes eines MOSFETs für den Signaleingang aufgrund einer derartigen unnormal hohen Spannung zu verhindern, ist im allgemeinen eine Eingangsschutzschaltung in einer integrierten Halbleiterschaltung vorgesehen, die aus MOSFETs besteht. In diesem Falle hat man geglaubt,daß nur ein Spannungspegel, der zwischen Gate und Source oder zwischen Gate und Drain des MOSFET angelegt wird, praktisch bestimmt, ob der Gate-Isolierfilm das MOSFET einen Durchbruch erleidet oder nicht. Aus diesem Grunde hat eine übliche Eingangs-Schutzschaltung einen solchen Aufbau, der die Spannung begrenzt, die zwischen Gate und Source oder zwischen Gate und Drain des MOSFET-Signaleinganges angelegt wird, und zwar auf einen Wert unterhalb der Durchbruchspannung des Gate-Isolierfilmes.
Wie es sich jedoch aus den nachstehenden Ausführungen ergibt, hat die Anmelderin festgestellt,daß bei einer integrierten Halbleiterschaltung , mit einer Eingangsschaltung von der Art, bei der ein an den externen Anschluß angelegtes Signal direkt an einen Transmissionsgate-MOSFET, der nachstehend auch als Drain-Eingangs-MOSFET bezeichnet wird, angelegt wird, der Gate-Isolierfilm auch dann
3U4169
einen Durchbruch erleidet, wenn der Spitzenwert des Spannungsstoßes, der an die Eingangselektrode des Transmissionsgate-MOSFET oder die Drain- oder die Source-Elektrode angelegt wird, durch eine Eingangs-Schutz-. schaltung auf einen Wert unterhalb der Durchbruchsspannüng des Gate-Isolierfilmes begrenzt ist.
Aufgabe der Erfindung ist es daher, eine integrierte Halbleiterschaltung mit einer Eingangsschaltung vom Drain-Eingangstyp anzugeben, die eine verbesserte elektrostatische Durchbruchfestigkeit aufweist.
.Weiteres Ziel der Erfindung ist es, eine integrierte Halbleiterschaltung mit Eingangs-Schutzschaltung zu schaffen, die in der Lage ist, den Abfall der Signaländerungsgeschwindigkeit minimal zu machen.
Die erfindungsgemäße integrierte Halbleiterschaltung mit Eingangs-Schutzschaltung zeichnet sich dadurch aus,daß · sie für einen Halbleiterspeicher geeignet ist und sieh relativ leicht herstellen läßt.
Die Erfindung beruht auf den nachstehenden Umstäiiden und Beobachtungen. Die Anmelderin hat festgestellt und durch Versuche bestätigt gefunden, daß bei einer integrierten Halbleiterschaltung, nachstehend auch mit IC bezeichnet, auch dann, wenn eine Eingangs-Schutzschaltung, bestehend aus einem Halbleiterwiderstand, der zwischen einem externen Signaleingangsanschluß und eine Eingangselektrode eines Transmissionsgate-MOSFET eingesetzt-ist, und einem Klemmspannungs-MOSFET, der zwischen den Eingangsanschluß und einen Erdpotentialpunkt der Schaltung eingesetzt ist, vorgesehen ist, der Gate-Isolierfilm des Transmissionsgate-MOSFET einen Durchbruch durch eine unnormal hohe Spannung erleidet, die an den externen Anschluß angelegt wird. Aufgrund des Durchbruchs des Gate-Isolierfilmes werden die Gate-Elektrode und die Eingangselektrode
(Drain-Elektrode) kurzgeschlossen. Dabei bleibt die Spannungs-Strom-Charakteristik des Drain-Überganges im wesentlichen unverändert. Der Durchbruch tritt besonders -leicht auf, wenn die Größe des Transmissionsgate-MOSFET kleiner ist als die des Klemm-MOSFET oder wenn die Kanallange des ersteren kürzer ist als die des letzteren, um Eigenschaften des Transmissionsgate-MOSFET zu verbessern, wie z.B. die Eingangssignal-übertragungsgeschwindigkeit. Der Gate-Isolierfilm des Klemm-MOSFET hat eine Durchbruch-Spannungsfestigkeit die gleich der des Gate-Isolierfilmes des Übertragungsgate-MOSFET ist, während der Drain-Anschluß von ersterem mit dem von letzterem zusammengeschaltet ist. Dementsprechend wird ein gleicher Spannungsstoß an die Drain-Anschlüsse sowohl des Klemm- als auch des Übertragungsgate-MOSFET angelegt. Dennoch ist es schwieriger, daß der Gate-Isolierfilm des Klemm-MOSFET einen Durchbruch erleidet.
Der Mechanismus, warum und wie der Gate-Isolierfilm des Übertragungsgate-MOSFET auch bei einer Spannung unterhalb seiner Durchbruchspannung durchbricht, hat sich nicht ausreichend klären lassen, jedoch läßt sich die folgende Annahme treffen, und zwar aufgrund von Faktoren, die mit der Größe des Übertragungsgate-MOSFET zusammenhängen, Faktoren, die mit dem Schaltungsaufbau verknüpft sind, sowie unter Berücksichtigung der Tatsache, daß der Gate-Isolierfilm des Klemm-MOSFET schwerer einen Durchbruch erleidet.
Die Durchbruchspannung am p-n-Übergang zwischen Drain oder Source des MOSFET und einem Halbleitersubstrat ist nämlich im wesentlichen durch eine Oberflächen-Durchbruchspannung bestimmt, da die Verarmungsschicht, die sich von Source oder Drain des MOSFET zum Halbleitersubstrat erstreckt, durch die Anwesenheit seiner Gate-Elektrode beschränkt ist. Aus diesem Grunde wird die Durchbruch-Stromdichte am Source- oder Drain-Übergang maximal in der Nähe
31U169
des Übergangsbereiches des Gate-Isolierfilmes. Dadurch wird der Gate-Isolierfilm durch die Joule'sehe Wärme aus dem obigen Bereich lokal aufgeheizt.
Wenn der Ubertragungsgate-MOSFET einen kurzen Kanal aufweist, ist seine Drain-Source-Durchbruchspannung relativ niedrig. Die Gate-Elektrode des Ubertragungsgate-MOSFET ist nicht mit dem Erdungspunkt der Schaltung verbunden, sondern an einen Ausgangsanschluß einer Schaltung angeschlossen, z.B. eine Taktimpüls-Generatorschaltung. Wenn der Spannungsstoß an den externen Anschluß des IC angelegt wird, wird ein unerwünschtes Potential an die Gate-Elektrode des Übertragung sgate-MOSFET' über eine Streukapazität zwischen der Gate-Elektrode und der Eingangselektrode (Drain-Elektrode) angelegt.
Infolgedessen wird, wenn der Spannungsstoß an den externen Anschluß des IC angelegt wird, nicht nur ein Oberflächen-Durchbruch strom, sondern auch ein Drain-Source-Durchbruchstrom und ein Kanalstrom durch den Ubertragungsgate-MOSFET fließen. Mit anderen Worten, die Dichte des Stromes, der durch den Ubertragungsgate-MOSFET fließt, wird größer als die des Klemm-MOSFET. Der Gate-Isolierfilm des übertragung sgate-MOSFET wird durch die Erwärmung des übergangsbereiches auf eine relativ hohe Temperatur aufgeheizt. Infolgedessen erfolgt ein Durchbruch des Gate-Isolierfilmes des Ubertragungsgate-MOSFET durch den raschen Temperaturanstieg, die thermische Beanspruchung, ■ den Wärmestoß oder dergl., die durch die Aufheizung erzeugt werden.
Der Durchbruch des Gate-Isolierfilmes des übertragungsgate-MOSFET läßt sich auch unter der Annahme des folgenden Mechanismus erklären.
35
Wenn der Drain-Übergang von MOSFETs durchbricht, tritt im allgemeinen ein Bereich negativen Widerstandes in der
Source-Drain-Spannung und Strom-Charakteristik auf. Das Phänomen des negativen Widerstandes läßt sich folgendermaßen erläutern. Der Drain-Bereich, der Source-Bereich und ein Halbleitersubstratbereich, umgeben von den Drain- und Source-Bereichen des MOSFET, haben den gleichen Aufbau wie die eines bipolaren Lateraltransistors.
Wenn der Drain-Übergang des MOSFETs durch eine relativ hohe Spannung durchbricht, kann ein Lawinenstrom, der durch eine Lawinenvervielfachung der Träger erzeugt wird, durch das Halbleitersubstrat fließen. Da der Widerstand des Halbleitersubstrats nicht vernachlässigt werden kann, wird ihm durch den Lawinenstrom ein unerwünschtes Potential gegeben. Wenn dieses Potential dem Halbleitersubstrat gegeben wird, wird der Source-tibergang des MOSFET in Durchlaßrichtung vorgespannt, so daß die Minoritätsträger vom Source-Bereich. in das Halbleitersubstrat injiziert werden. Somit arbeiten der Drain-Bereich, das Halbleitersubstrat und der Source-Bereich als Kollektorbereich, Basisbereich bzw. Emitterbereich eines parasitären bipolaren Lateraltransistors. Die Minoritätsträger, die in das Halbleitersubstrat injiziert werden, wirken somit in der Weise, daß sie wiederum eine Lawinenvervielfachung im Drain-Übergangsbereich erzeugen, der auf ein hohes Feld gebracht wird. Der Source-Übergang wird wiederum durch den Lawinenstrom, der von diesen Minoritätsträgern erzeugt wird, in Durchlaßrichtung vorgespannt.
Infolgedessen setzt sich der Durchbruch des MOSFET auch dann fort, wenn die Drain-Spannung nach dem Beginn des Oberflächendurchbruchs verringert wird.
Wenn der unnormal hohe Spannungsstoß aufgrund der statischen Reibungselektrizität an dem externen Anschluß angelegt wird, beginnt die Drain-Spannung des Klemm-MOSFETs von einem Wert, wie z.B. 0 Volt anzusteigen. Wenn die Drain-Spannung die Oberflächen-Durchbruchspannung erreicht,
3UA169
beginnt der Durchbrachstrom durch den Drain-Ubergang des Klemm-MOSFET zu fließen. Wenn der Durchbruchstrom zu fließen beginnt, funktioniert der Klemm-MOSFET gemäß dem oben beschriebenen negativen Widerstandsbereich.
Infolgedessen steigt der zwischen Drain und Source des Klemm-MOSFETs fließende Durchbruchstrom relativ stark an.
Im Drain-Bereich des Klemm-MOSFET und im Halbleitersubstratbereich, die von den Drain- und Source-Bereichen des MOSFET eingeschlossen sind, existiert ein Widerstand, der eine Spannung aufgrund des Durchbruchstromes erzeugt. Wenn dementsprechend der Pegel des an den externen Anschluß angelegten Spannungsstoßes hoch ist, nimmt die Drain-Source-Spannung des Klemm-MOSFET so zu, daß sie die Oberflächen-Durchbruchspannung überschreitet, unabhängig von der Tatsache,daß der Durchbruchstrom durch das oben beschriebene Phänomen des negativen Widerstandes zunimmt. In diesem Falle tritt jedoch ein relativ großer Spannungsabfall im Drain-Bereich und im Halbleitersubstratbereich auf, und zwar aufgrund eines relativ großen Stromes, der durch den · Effekt des negativen Widerstandes erzeugt wird, so daß die Spannung, die an den Drain-Ubergangsbereich angelegt wird, der sich in der Nähe der Gate-Elektrode befindet und den Oberflächendurchbruch erzeugt, auf einen relativ kleinen Wert begrenzt ist.
Infolgedessen wird der durch den Klemm-MOSFET fließende Oberflächen-Durchbruchstrom auf einen praktisch vernachlässigbaren Wert verringert, wenn die Wirkungsweise aufgrund des Effektes des negativen Widerstandes beginnt.
Wenn die Drain-Spannung des Klemm-MOSFET zunimmt und die Oberflächen-Durchbruchspannung überschreitet, erfolgt außerdem ein Durchbruch des Drain-Überganges des Übertragungsgate-MOSFET. Aufgrund des Durchbruches des
Drain-Überganges wird auch ein Potential an den Halbleitersubstratbereich in der Nähe des Source-Bereiches des übertragungsgate-MOSFET angelegt. In diesem Falle ist jedoch die Source-Elektrode des übertragungsgate-MOSFET nicht mit dem Erdungspunkt der Schaltung verbunden, im Gegensatz zum Klemm-MOSFET, sondern an eine Elektrode, wie z.B. die Gate-Elektrode eines MOSFET, für den Signaleingangeingang angeschlossen. Dieser Punkt muß sorgfältig berücksichtigt werden.
Die Source-Elektrode des Übertragungsgate-MOSFET ist im wesentlichen an den Erdungspunkt der Schaltung wechselspannungsmäßig nur über ein parasitäres Element, wie z. B. eine Streukapazität, angeschlossen.
Die Source-Elektrode des Übertragungsgate-MOSFETs wird mit einem höheren Potential als dem Erdungspotential' der Schaltung vom Halbleitersubstratbereich über den Source-Übergang sowie die Source-übergangskapazität beaufschlagt. Das Potential der Source-Elektrode, d.h.
das Potential des Source-Bereiches, begrenzt einen Strom in Durchlaßrichtung, der durch den Source-Übergang fließen würde. Wenn daher der Durchbruch des Drain-Überganges aufzutreten beginnt, so wird auch dann, wenn ein Ladungsstrom bezüglich der Streukapazität aufgrund des Phänomens des negativen Widerstands auftritt, der Strom innerhalb einer relativ kurzen Zeitspanne im wesentlichen zu 0 gemacht, wenn die Kapazität extrem klein ist.
Wenn die Zeitspanne, in der das Phänomen des negativen Widerstandes induziert wird, relativ kurz ist oder wenn das Phänomen im wesentlichen nicht vorhanden ist, besteht der Durchbruchsstrom des Übertragungsgate-MOSFET praktisch aus dem Oberflächen-Durchbruchstrom.
Die folgenden Darlegungen lassen sich aus den Unterschieden des Durchbruchmechanismus zwischen dem Klemm-
31U169 . : -: -::: ■:
13
MOSFET und dem Ubertragungsgate-MOSFET verstehen.
Der Strom, der durch den Effekt des negativen Widerstandes erzeugt wird, wird dazu gebracht, daß er durch einen relativ breiten Bereich der Drain-Übergangsfläche fließt, und kann praktisch als Volumen- oder Hauptstrom angesehen werden. Ein derartiger Hauptstrom hat eine geringe lokale Konzentration. Aufgrund der durch den Hauptstrom erzeugten Aufheizung wird der Gate-Isolierfilm des Klemm-MOSFET im wesentlichen gleichmäßig über einen relativ breiten Bereich aufgeheizt. Da die Wärme diffundiert, wird der Gate-Isolierfilm nicht lokal aufgeheizt.
Im Gegensatz dazu fließt der Oberflächen-Durchbruchstrom konzentriert im Oberflächenbereich des Drain-Überganges unmittelbar unterhalb der Gate-Elektrode. Infolgedessen wird der Gate-Isolierfilm des übertragungsgate-MOSFET durch die Aufheizung des Oberflächenbereiches des Drainüberganges lokal aufgeheizt. In diesem Falle wird der Gate-Isolierfilm in nachteiliger Weise durch die Temperatur, die thermische Beanspruchung, den thermischen Stoß und dergleichen aufgrund der lokalen Aufheizung beeinträchtigt.
Infolgedessen erfolgt ein Durchbruch des Gate-Isolierfilmes des. Übertragungsgate-MOSFET, obwohl der Gate-Isolierfilm des Klemm-MOSFET keinen Durchbruch erleidet. Ein unnormaler Spannungsstoß, wie z.B. durch statische Reibungselektrizität, ist praktisch äquivalent zu einer Spannung, die von einem geeigneten Kapazitätselement erzeugt wird. Dementsprechend wird die Drain-Spannung des Klemm-MOSFET verringert, wenn der Durchbruchsstrom zu fließen beginnen kann.
Dabei entspricht die effektive Basisbreite des parasitären bipolaren Lateraltransistors, der vom MOSFET gebildet wird, der Kanallänge des MOSFET. Somit wird die Durch-
bruchspannung im Bereich negativen Widerstandes eines MOSFETs mit kurzem Kanal kleiner als die eines MOSFET, dessen Kanal relativ langer ist.
Wenn dementsprechend der Kanal des übertragungsgate-MOSFET im Vergleich zu dem des Klemm-MOSFET verringert wird, steht zu vermuten, daß der Übertragungsgate-MOSFET dazu gebracht wird, daß er zeitweilig mit negativem Widerstand vor dem Klemm-MOSFET arbeitet. Mit anderen Worten, wenn der Übertragungsgate-MOSFET einen kurzen Kanal besitzt, so glaubt man, daß der Transistor von einem Ladungsstrom hinsichtlich der Streukapazität vorher aufgeheizt wird, bevor er vom stetigen Oberflächen-Durchbruchstrom aufgeheizt wird. Somit besteht die Vermutung, daß der Gate-Isolierfilm des Übertragungsgate-MOSFET besonders leicht einen Durchbruch erleidet, wenn er einen kurzen Kanal aufweist.
Gemäß der Erfindung wird der Durchbruchstrom des übertragungsgate-MOSFET, der an einen externen Anschluß angeschlossen ist, durch eine Widerstandsanordnung begrenzt, die mit dem Transistor in Reihe geschaltet ist.
Die Erfindung wird nachstehend anhand der Beschreibung von Ausführungsbeispielen und unter Bezugnahme auf die beiliegende Zeichnung näher erläutert. Die Zeichnung zeigt in
Figur 1 ein Schaltbild einer ersten Ausführungsform gemäß der Erfindung;
Figur 2 ein Zeitdiagramm der Schaltung gemäß Figur 1; Figur 3 eine schematische Darstellung zur Erläuterung des Layouts der jeweiligen Elemente, die die Schaltung gemäß einer Ausführungsform der Erfindung bilden; Figur 4 einen Schnitt längs der Linie A-A1 in Figur 3; und in
Figur 5 ein Schaltbild zur Erläuterung einer anderen Ausführungsform gemäß der Erfindung.
3U4169
. Figur 1 2eigt ein Schaltbild der Hauptteile einer ersten Ausführungsform gemäß der Erfindung bei einer Anwendung auf einen dynamischen RAM. In Figur .1 sind die Schaltungselemente im Inneren des Bereiches, der von der strichlierten Linie umgeben ist, auf einem Siliziumchip mit herkömmlichen MOS-IC-Techniken ausgebildet.
Externe Anschlüsse, die mit dem Bezugszeichen P1 bis P5 bezeichnet sind, sind am IC angeordnet. Neben den Schal-' tungselementen, welche die jeweilige Schaltung in der Zeichnung bilden, sind auch Schaltungselemente auf dem Siliziumchip ausgebildet, die ein Speicherfeld oder eine Speicheranordnung bilden, bestehend aus einer Vielzahl von Speicherzellen, z.B. 1 MOSFET/ZELLE, einer Vorver-Stärkerschaltung, einer Spaltenschalterschaltung, einem Hauptverstärker, einer Datenausgangs-Pufferschaltungr einer Dateneingangs'-Puf ferschaltung und dergl. (nicht dargestellt). Obwohl nicht speziell darauf beschränkt, · ist ein Sperrspannungs-Spannungsgenerator 50 aus MOSFETs auf dem Siliziumchip vorgesehen. Der IC wird schließlich in eine gedruckte Schaltungsplatte eingesetzt, und wenn eine Versorgungsspannung an die externen Anschlüsse P4 und P5 von einer Spannungsversorgung angelegt wird, beginnt der IC zu arbeiten. Der Sperrspannungs-Spannungsgenerator 50 erhält eine positive Versorgungsspannung Vcc über den externen Anschluß P4 und erzeugt eine Gatevorspannung in Sperr-Richtung, die dem Siliziumchip zugeführt wird.
X- und Y-Adressensignale AO bis A6, die jeweils einen 7-Bit-Äufbau haben, werden im Multiplexbetrieb an einen dynamischen RAM mit 16K-Bit eines Ädressenmultiplex-Systems angelegt. Ein Adresseneingangssignal Ai, das eines der 7-Bit-Adressensignale ist, wird an den externen Anschluß P3 angelegt. Das eine Ende eines Widerstandes R1 ist an diesen externen Anschluß P3 angeschlossen. Ein MOSFET Q1, dessen Gate mit einem Referenz-
potentialanschluß verbunden ist, ist zwischen das andere Ende des Widerstandes R1 und einen Referenzpotentialanschluß P5 (0 Volt) geschaltet. Der Widerstand R1 und der MOSFET Q1 bilden zusammen eine Eingangs-Schutzschaltung.
Da das Gate des MOSFET Q1 mit dem Referenzpotentialanschluß verbunden ist, an dem das Erdpotential der Schaltung anliegt, hat der Drain-Übergang des MOSFET Q1 eine relativ niedrige Oberflächen-Durchbruchspannung. Auch wenn dementsprechend ein Spannungsstoß, der die Durchbruchspannung der Gate-Isolierfilme überschreitet, an den externen Anschluß P3 angelegt wird, ist die Drain-Spannung des MOSFET Q1 auf einen Wert unterhalb der Durchbruchspannung begrenzt.
Dabei können Gate und Source des MOSFET Q1 an den Siliziumchip angeschlossen sein, an den die Gate-Vorspannung in Sperr-Richtung anzulegen ist. Bei dieser Anordnung unterliegt der MOSFET Q1 ebenfalls einem Durchbruch bei einer vorgegebenen Spannung, da der Siliziumchip und die Erdleitung der Schaltung im wesentlichen auf dem gleichen Potential während des Transports oder der Handhabung des IC gehalten werden. Mit anderen Worten, die Eingangs-Schutz schaltung arbeitet in ausreichender Weise.
Es ist jedoch bevorzugt, daß Gate und Source des MOSFET Q1 an den Erdungspunkt angeschlossen sind, wie es in der Zeichnung aus dem nachstehenden Grunde dargestellt ist.
Beim Schaltungsaufbau, bei dem die Gate-Vorspannung in Sperr-Richtung an den Siliziumchip angelegt wird, wird nämlich die Gate-Vorspannung in Sperr-Richtung von einer Kapazität, z.B. einer Streukapazität gehalten, die zwischen dem Siliziumchip und verschiedenen Knotenpunkten der Schaltung existiert. Der Siliziumchip wird daher im wesentlichen gleichspannungsmäßig in einen Floating-Zustand gebracht. Wenn die Spannungsversorgung eingeschaltet wird, wird manchmal ein positives Potential an den
3H4169
Siliziumchip über eine Streukapazität angelegt, die zwischen dem Siliziumchip und der Spannungsversorgungsverdrahtung vorhanden ist. Wenn Gate und Source des MOSFET QI an den Siliziumchip angeschlossen sind, würde der MOSPET Q1 eingeschaltet werden, wenn der Siliziumchip auf einem positiven Potential gehalten wird. Infolgedessen würde ein unerwünschter Strom durch eine nicht dargestellte Signalerzeugungsschaltung fließen, wenn die Spannungsversorgung über den MOSPET Q1, den Widerstand R1 und den externen Anschluß P3 eingeschaltet wird.
In der Schaltungsanordnung gemäß Figur 1 werden Gate und Source des MOSFET Q1 auch dann auf Erdpotential der : Schaltung gehalten, wenn die Spannungsversorgung eingeschaltet wird, so daß der erwähnte unerwünschte Strom nicht auftritt.
Das eine Ende eines Widerstandes R2 ist an die gemeinsame Verbindung zwischen Widerstand R1 und MOSFET Q1 in Figur 1 angeschlossen. Das andere Ende des Widerstandes R2 ist an die Drain-Elektrode E1 des Übertragungsgate-MOSFET Q2 angeschlossen. Obwohl die Drain-Elektrode E1 des MOSFET 02 entweder als Drain-Elektrode oder als Source-Elektrode in Abhängigkeit vom Anstieg oder Abfall des an den externen Anschluß P3 angelegten Signals arbeitet, wird die Elektrode im folgenden zur Erleichterung der Beschreibung als "Drain" bezeichnet. Der Übertragungsgate-MOSFET Q2 und ein weiterer MOSFET Q3, der mit dem ersteren in Reihe geschaltet ist, bilden eine Signalübertragungsleitung. Ein Zeitsteuerungssignal φΐ wird gemeinsam an die Gate-Elektroden dieser MOSFETs Q2 und Q3 angelegt.
Das an den externen Anschluß P3 angelegte Adressensignal Ai wird dann über diese übertragungsgate-MOSFETs Q2 und Q3 an eine Adressenpufferschaltung angelegt.
Der Pegel des Adressensignals Ai wird in der Adressenpuff er schaltung beurteilt. Die Adressenpufferschaltung
3U4169
erzeugt Adressen signale a. und sTT mit Nicht-Umkehrungs- und Umkehrungs-Pegeln, die auf geeignete Pegel entsprechend den Adressensignalen Ai eingestellt werden, welche über die MOSPETs Q 2 bzw. Q3 geliefert werden.
Wie in Figur 1 dargestellt, besteht die Adressenpufferschal tung aus einem MOSFET Q4 und MOSpFETs g_7 bis Q16.
■' \
Als nächstes wird der Aufbau und die \tfirkurtgswe\lse der Adressenpuff er schaltung beschrieben. Bas Adres-sens^- nal Ai wird an das Gate/ des MOSFET Q^fober die übertragungsgate-MOSFETs Q2, Q3 angelegt,; vfenn das Zeitsteuerungssignal <pi auf hohen Pegel gebrcicht wird. Eine Kapazität, wie z.B. eine nicht dargestellte Gate-Kapazitat existiert zwischen dem Gate des MOS'FfeT Qa- und dem Erdungspunkt der Schaltung. Somit hält der\ MOSFET Q4 das Adressensignal auch dann, wenn die ÜbertragTtngsgate-MOSFETs Q2 und Q3 abgeschaltet werden, wenn das Zeitsteuerungssignal <J)1 a'Uif niedrigen Pegel geändert wird.
\ ' Die Referenzspannung Vref zur Pegeleinstellungs. wird an das Gate des MOSFET Q7 über die Übertragungsgate%MOSFETs Q5 und Q6 angelegt. DiLese Referenzspannung V.ref wird so vorgegeben, daß sie ungefähr den halben Pegel, der Signalamplitude des Adressensignals Ai hat, das an den externen Anschluß P3 angelegt wird, d.h. einen Spannungspegel·, der praktisch einen Zwischenwert zwischen dem hohen Pegel und dem niedrigen Pegel des Adressensignals Ai darstellt. Die Streukapazität, die nicht vernachlässigt werden kann, wird zwischen der Gate-Elektrode und der Source-Elektrode sowie zwischen der Ga.te-Elektrode und der Drain-Elektrode der jeweiligen übertx-agungsgate-MOSFETs Q2 und Q3 ausgebildet. Somit wird eine unerwünschte Änderung beim Potential, die als Rauschen angesehen werden kann, an die Gate-Elektrode des MOSFET Q4 synchron mit dem Anstieg und 2-Nbfall des Zeitsteuerurigssignals angelegt. Die Übertragungsgate-MOSFETs Q5 und;Q6 sind vorgesehen, um eine Potential-
änderung an das Gate des MOSFET Q7 anzulegen, der im wesentlichen die gleiche Potentialänderung hat, die an das Gate des MOSF£T Q4 angelegt wird. Da eine solche Potentialänderung an das Gate des MOSFET Q7 angelegt wird, kann der Pegel des Adressensignals Ai in geeigneter Weise auch dann beurteilt werden, wenn dafür gesorgt wird, dcß sich das Gate-Potential des MOSFET Q4 ander!
Die MOSFETs <J8 und Q9 sind parallel zu den MOSFETs Q4 bzw. Q7 geschaltet. Die Drain- und Gate-Anschlüsse dieser MOSFETs Q8 und Q9 sind über Kreuz miteinander verbunden, um eine !!Zwischenspeicherschaltung zu bilden.
Die Drain-Blektroden der MOSEETs Q12 und Q13 als Last sind an die gemeinsam verbundenen Drain-Elektroden der MOSFETs Q4 / Q8 bzw. an die gemeinsam verbundenen Drain-Elektrode/ der MOSFETs Q7, Q9 angeschlossen. Ein Zeitsteuerung signal Φ_Α wird an die Drain-Elektroden der MOSFETs/Q12 und Q13 angelegt,
-'Die S^rce-Elektroden der MOSFETs Q14 und Q15, die der
" / - JL
Schaltungssteuerung durch das Zeitsteuerungssignal (j)1 unterworfen sind, sind an die Gate-Elektroden der MOSFETs Q 1/ bzw. Q13 angeschlossen. Ein MOSFET Q16, der der
Scl]altsteuerung durch das Zeitsteuerungssignal <j)1 ausgesetzt ist, ist zwischen die gemeinsam verbundenen Drain-E/ektroden der MOSFETs Q14, Q3 5 und den Anschluß für die /ersorgungsspannung Vcc geschaltet. Wenn das Zeitsteuerungs-/signal ß1 sich zum hohen PegeL ändert, werden daher Spannungen zur vorherigen Aufladung an die Gate-Elektroden der MOSFETs Q12 und Q13 über die MOSFETs Q16, Q14 bzw. Q15 angelegt.
Die MOSFETs Q10 und Q11 sind zwischen die Gate-Elektroden der MOSFETs Q12 bzw. Q13 und den Referenzpotentialanschluß eingesetzt. Ein Mitkogplungssignal wird an das
3H4169
Gate des MOSFET Q1 2 angelegt, da das Gate des MOSFET Q10 mit dem des MOSFET Q8 zusammengeschaltet ist. In gleicher Weise wird ein Mitkopplungssignal an das Gate des MOSFET Q13 angelegt, da das Gate des MOSFET Q11 mit dem des MOSFET Q9 zusammengeschaltet ist.
Adressenpuffer-Ausgangssignale a. und äT mit Nicht-Umkehrungs- und Umkehrungs-Pegeln werden vor. ten Drain-Elektroden der MOSFETs Q11 bzw. Q10 erzeugL..
Die Adressenpuffer-Ausgangssignale a. und äT werden an den Verstärker 2 angelegt. Die Signale mit Nicht Umkehrungs- und Umkehrungs-Pegel, die von der Verstä;-kerschaltung 2 verstärkt werden, werden an einen X-Adressendekodierer 3 über die Übertragungsgate-MOSFETs Q17 und Q18 angelegt, die der Schaltsteuerung durch das Zeitsteuerungssignal φ jeweils unterworfen sind, und werden andererseits außerdem direkt an einen Y-Adressendekodierer 4 angelegt. Ein MOSFET Q19 als Leistungsschal ter, der der Schaltsteuerung durch das Zeitsteuerungssignal (JT" unterworfen ist, ist .beim Y-Adressendekodierer 4 vorgesehen.
Wie bereits erläutert, werden das X-Adressensignal und das Y-Adressensignal im Multiplexbetrieb an den externen Anschluß P3 angelegt. Wenn das X-Adressensignax dem externen Anschluß P3 zugeführt wird w-rden di~ Zeitsteuerungssignale φ und W~ ai h< Ά ra bzxv. niedrigen Pegel geändert und zwar synchron mit dem Anlegen des X-Adressensignals, so däß die Übertragungsgate-MOSFETs Q17 und Q18 eingeschaltet werden und das' Adressensignal dem "X-Adressendekodierer 3 zugeführt wird.
Wenn das Y-Adressensignal dem externen Anschluß P3 zugeführt wird, werden die Übertragungsgate-MOSFETs Q17 und Q18 von den ZeitsteuerungsSignalen φ und ψ~
abgeschaltet, während der Leistungsschalter-MOSFET Q19 eingeschaltet wird. Infolgedessen wird der Y-Adressendekodierer 4 in den Betriebszustand gebracht.
Der Zeitsteuerungsgenerator 1 gemäß Figur 1 erzeugt die Zeitsteuerungssignale φι , (j) und dergleichen beim Empfang eines X-Adressen(Zeilenadressen)-Wählsignals RAS
und eines Y-Adressen(Spaltenadressen)-Wählsignals CAS über die externen Anschlüsse P1 bzw. P2. 10
Der Betrieb der Adressenpufferschaltung wird nachstehend unter Bezugnahme auf das Wellenformdiagramm in Figur 2 näher erläutert. Das Adressensignal Ai, das synchron mit dem X-Ädressen-Wählsignal RAS angelegt wird, wird an das Gate des MOSFET Q4 über die Ubertragungsgate-MOSFETs Q2, Q3 übertragen, die eingeschaltet werden, wenn das Zeitsteuerungssignal φΐ auf hohen Pegel geht.
Das Zeitsteuerungssignal (pi wird auf niedrigen Pegel nach dem Ablauf einer vorgegebenen Zeitspanne geändert, wenn das X-Adressen-Wählsignal RAS auf niedrigen Pegel geändert wird. Die MOSFETs Q2 und Q3 werden abgeschaltet, wenn das Seitsteuerungscignal <j)1 auf niedrigen Pegel geändert wird. Das Adressensignal Ai wird von der Gate-Kapazität des MOSFET Q4 gehalten. Da die Übertragungsgate-MOSFETs Q2 und Q3 abgeschaltet gehalten werden, bleibt das vom Gate des MOSFET Q4 gehaltene Adressensignal auch dann unverändert, wenn das Adressensignal Ai geändert wird.
Während der Zeitspanne, in der das Zeitsteuerungssignal ' φΐ auf hohem Pegel gehalten wird, werden die MOSFETs Q14, Q15 und Q16 eingeschaltet gehalten. Aus diesem Grunde werden die Gate-Elektroden der MOSFETs Q12 und Q13 über die MOSFETs Q14, Q15 und Q16 vorher aufgeladen. Das Zeitsteuerungssignal φ A wird auf hohen Pegel nach dem Ablauf einer vorgegebenen Verzögerungszeit von dem Punkt an ge-
ändert, wenn das X-Adressenwählsignal RAS auf Wählpegel (niedrigen Pegel) geändert wird.
Wenn das Adressensignal Ai, das dem Gate des MOSFET ,Q4 zugeführt wird, vorher auf einen höhere ι I ^yel als die Referenzspannung Vref eingestellt wird, die dem Gate des MOSFET Q7 zugeführt wird,wird die Leitfähigkeit des MOSFET Q4 größer als die des MOPPET Ql. Somit werden die Gate-Potentiale der MOSFETs QS und Q9 höher, als die der MOSFETs Q10 und Q11 in Abhängigkeit vom Anstieg des Zeitsteuerungssignals ά auf hohen Pegel. Die MOSFETs Q8 und Q10 werden so gesteuert, daß sie entsprechend der Differenz der Gate-Potentialc eingeschaltet werden, während die MOSFETs Q9 und QI1 abgeschaltet werden. Wenn der MOSFET Q10 eingeschaltet wird, wird die Ladung, die vorher an die Gate-Kapazität des MOSFET Q12 angelegt worden ist, entladen. Somit wird der MOSFET Q12 abgeschaltet.
Aufgrund der bereits erwähnten Mitkopplung werden die Ausgangssignale A. und A. rasch auf niedrigen bzw. hohen Pegel geändert. Die Ausgangssignale a. und a. werden dem X-Adressendekodierer 3 über den Verstärker 2 und die Übertragungsgate-MOSFETf: Q17 und Q18 zugeführt. Anschließend wird das Zeitsteuerungssignal φΐ wieder auf hohen Pegel geändert.
Der Eingabebetrieb des Y-Adressensigr-ais Ai wird gestartet, wenn das Y-Adressen—Wählsignal GAS auf Wählpegel (niedrigen Pegel) geändert wird. Das Adressensignal Ai, das synchron mit dem Y-Adressen-Wählsignal CAS angelegt wird, wird nämlich ebenfalls in den Y-Adressendekodierer 4 hineingenommen.
Da das Adressensignal Ai der Gate-Kapazität des Eingangs-MOSFET Q4 über die MOSFETs Q2 und Q3 zugeführt und gehalten wird, ist es bei dieser Ausführungsform
31U169
möglich, ein Adressensignal, das als nächstes dem externen Anschluß P3 zugeführt werden soll, auch bereits zuzuführen, bevor der Betrieb der Adressenpufferschaltung beendet ist. Infolgedessen läßt sich die Geschwindigkeit des Schaltungsbetriebes erhöhen.
Bei der Schaltung gemäß Figur 1 sind zwei in Reihe geschaltete MOSFETs Q2 und Q3 vorgesehen. Diese.MOSFETs Q2 und Q3 arbeiten in der Weise,daß sie verhindern, daß das von der Gate-Kapazität des MOSFET Q4 gehaltene Signal mit hohem Pegel durch ein überschwingen in negativer Richtung oder dergleichen des Adressensignals ausgelöscht wird, das an den externen Anschluß P3 angelegt wird. Es wird nämlich in diesem Falle, wo nur ein MOSFET verwendet wird, wenn der externe Anschluß P3 aufgrund eines Überschwingens des Adressensignals Ai in negativer Richtung auf negatives Potential gebracht wird, die Drain-Elektrode (die in diesem Falle als Source-Elektrode arbeitet) des Übertragungsgate-MOSFET in Abhängigkeit davon ebenfalls auf negatives Potential gebracht. Somit wird der Übertragungsgate-MOSFET eingeschaltet, trotz des Zustandes, daß seine Gate-Elektrode vom Zeitsteuerungssignal (p1 auf niedrigem Pegel gehalten wird, der im 1 wesentlichen gleich dem Erdpotential ist. Infolgedessen wird die vom Gate des Eingangs-MOSFET Q4 gehaltene Ladung über den Übertragungsgate-MOSFET entladen.
Bei der oben beschriebenen Ausführungsform, die zwei Übertragungsgate-MOSFETs Q2 und Q3 verwendet, wird auch dann, wenn ein überschwingen in negativer Richtung bei dem an den externen Anschluß P3 angelegten Adressensignal Ai auftritt, der MOSFET Q3 nur eingeschaltet, nachdem das von der nicht dargestellten Streukapazität gehaltene Potential hohen Pegels der gemeinsamen Verbindung zwischen den MOSFETs Q2 und Q3 durch den MOSFET Q2 entladen wird. Somit ist es möglich, zu verhindern, daß von der Gatekapazität des MOSFETs Q4 gehaltene Ädressensignale mit hohem Pegel ausgelöscht werden.
3HA169
Da die Übertragungsgate-MOSFETs Q2 und Q3 die Signalübertragungsleitung bilden, sind sie in einer Anordnung mit kurzem Kanal ausgebildet, und ihre Größe ist relativ reduziert, um die Signalübertragungsgeschwindigkeit zu erhöhen. Mit anderen Worten, die Streukapazität in der Signalübertragungsleitung ist verringert. Die Gqschwindigkeit beim Anstieg und Abfall des ZeiVsteurrrungssignals 01 kann ebenfalls erhöht werden, inWtn man\die Gate-Kapazität der Übertragungsgate-MOSFiSTs veWinge dem sind diese MOSFETs in einer Anordnung niit kurzem Kanal ausgebildet, damit sie eine relativ niedrige EinschaltwiderStands-Charakteristik besitzet^,\wenn die Größe in der beschriebenen Weise verringert wird.
Der Übertragungsgate-MOSFET Q2 dieser;Bauarfevkann nicht gegenüber einem Spannungsstoß geschützt werden\der unvermeidlicherweise an den externen Ansschluß P3 angelegt wird, sondern nur durch eine Schaltung, die dadurch gebildet wird, daß man den Widerstand R2 aus der Eingangs-Schutzschaltung gemäß Figur 1 entfernt, d.h. eine Schaltung, die aus dem Widerstand R1 und dem MOSFET C1 in Diodenschaltung besteht. Da nämlich der MOSFET Q2 mit kurzem Kanal ausgebildet ibt, ist die Durchbruchspannung zwischen seinen Drain- und Source-Elektroden relativ verringert. Wenn der Spannungsstoß' an die Drain-Elektrode des MOSFET Q2 angelegt wird, wird sein Gate-Potential über die Streukapazität geändert. Der Durchbruch des Übertragungsgate-MOSFET er folg:. ge': .'iß -3 .n oben beschriebenen Mechanismus. Dementsprechend wird die Stromdichte im Durchbruchsbereich des Übertragungsgate-MOSFET Q2 lokal hoch, und es besteht eine extrem hohe Möglichkeit, daß der Gate-Isolierfilm des Transistors thermisch zerstört wird. Da im Gegensatz dazu der MOSFET Q1 sich nicht in der Übertragungsleitung befindet, kann seine Größe, z.B. seine Kanallänge (Gatelänge) erhöht werden, so daß der Transistor eine relativ hohe Drain-Source-Durchbruchspannung besitzt, und sein
Durchbruchmechanismus unterscheidet sich von dem des Übertragungsgate-MOSFET Q2. Auch wenn der Klemm-MOSFET Q1 durch eine/unnormal, hohe Spannung, die zufällig an den externen Anschluß P3 angelegt wird, einen Durchbruch erleidet, wird dementsprechend sein Gate-Isolierfilm nicht thermisch zerstört, da die Stromdichte reduziert-
Bei dieser ,Ausführungsform ist der Widerstand R2 zwisehen die Draqn-Elektrode des Klemm-MOSFET Q1 und die des Obertragujigsgate-MOSFET Q2 eingesetzt. Da der Widerstand R2/(äaeiwischengeschaltet ist, ist der Pegel der hohen Spannung, die zufällig an die Drain-Elektrode des Über^fagungsgate-MOSFET q2 angelegt wird, verringert, s^daß der jjberflächendurchbruch an der Grenzschicht des Gate-Bereiches des Übertragungsgate-MOSFET Q2 und des Substrats schwierig wird. Auch wenn ein Durchbruch im Übertragungsgate-MOSFET Q2 stattfindet, ist der Durchbruchstrom durch den Widerstand R2 begrenzt. Somit kann der Durchbruch des Gate-Isolierfilmes des Übertragungsgate-MOSFET Q2 durch diese DoppelSchutzwirkungen verhindert werden.
Wenn in einem IC ein MOSFET1, der an irgend-einen externen Anschluß einer Vielzahl solcher Anschlüsse zum Empfang von Eingangssignalen angeschlossen ist, einen Durchbruch erleidet, kann das IC insgesamt nicht länger verwendet werden. Um dieses Problem auszuräumen, ist eine Eingangs-Schutz schaltung, die den erwähnten Widerstand R2 enthält, an die jeweiligen übertragungsgate-MOSFETs angeschlossen, die mit der Vielzahl von externen Anschlüssen zum Empfang von Eingangssignalen verbünden sind. In gleicher Weise ist eine Eingangsschutzschaltung, bestehend aus dem Widerstand R1 und dem MOSFET Ql, an die jeweiligen Signaleingangs-MOSFETs angeschlossen, bei denen die Signale, die den externen Anschlüssen zugeführt werden, direkt an ihre Gate-Elektroden angelegt werden, ohne Übertra-
lbb
gungsgate-MOSFETs zu durchlaufen.
Figur 3 zeigt das Layout-Muster der jeweiligen Widerstände R1, R2 und der MOSFETs Q1 bis Q3, welche die Schaltung gemäß Figur 1 bilden. In der Zeichnung sind eine elektrisch leitende Polysiliziumschicht, ein η Halbleiterbereich und eine Vakuumabscheidungs-Aluminiumschicht mit einem durchgezogenen Linienmuster,, einem strichlierten Linienmuster bzw. einem strichpunktierten Linienmuster dargestellt.
Figur 4 zeigt einen Schnitt eines Halbleitersubstrats, der dem Bereich längs der Linie A-A1 in Figur 3 entspricht. Das Halbleitersubstrat 20 hat einen spezifisehen Widerstand von ungefähr 10 Ohm·cm, obwohl dieser Wert nicht speziell einschränkend ist, und ist von einem p-leitenden Silizium-Einkristall gebildet, der so angeordnet ist, daß die Hauptfläche parallel zur (100)-Ebene liegt. Ein relativ dicker Feldoxydfilm 2 mit einer Dicke von beispielsweise etwa 0,8 μπι, ist mit einer herkömmlichen selektiven Oxydationstechnik auf der Hauptfläche des HalbleiterSubstrats 20 in anderen Bereichen als denen ausgebildet, an welchen aktive Bereiche, wie z.B. Source- und Drain-Bereiche der MOSFETs, die kanalbildenden Bereiche, die Halbleiterverdrahtungsbereiche und die Halbleiterwiderstandsbereiche auszubilden sind.
Ein relativ dünner Siliziumoxydfilm 22 mit einer Dicke von beispielsweise ungefähr 50 nm, der als Gate-Isolierfilm des MOSFET verwendet werden soll, wird auf der Hauptfläche des Halbleitersubstrats 20 in den Bereichen ausgebildet, die als aktive Bereiche dienen sollen. Polysiliziumschichten 8 und 10 mit einer Dicke von ungefähr 350 rim werden auf den Flächen des Oxydfilmes 22 und des Feldoxydfilmes 21 ausgebildet, η Halbleiterbereiche 6', 7, 11, 12 und 13, die jeweils eine Dicke von ungefähr 0,4 um besitzen, werden auf der Hauptfläche
31U169" . ... ."-:-"
des Halbleitersubstrats 20 mit einer herkömmlichen Selbstausfluchtungstechnik ausgebildet, und zwar unter Verwendung der Polysiliziumschichten 8, 10 und des Feldoxydfilmes 21 als Verunreinigungsimplantationsmasken. Arsenionen werden mit einer Energie von beispielsweise 80keV in die Haupt- . fläche des Halbleitersubstrats 20 bis zu einer Verunreinigungskonzentration von 1 χ 10^6 cm mit einer herkömmlichen Ionenimplantation technik implantiert, um einen η Halbleiterbereich zu bilden, und das Halbleitersubstrat wird dann bei einer Temperatur von 1000° C geglüht. Ein ungefähr 600 nm dicker Isolierfilm 23, bestehend aus Phosphosilikatglas,wird auf den Oberflächen des Feldoxydfilmes 21 und der Polysiliziumschichten 7 und 7' ausgebildet. Ungefähr 800 nm dicke, durch Vakuumabscheidung aufgebrachte Aluminiumschichten 9 und 16 werden auf der Oberfläche des Isolierfilmes 23 ausgebildet.
In Figur 3 wird die Aluminiumschicht 5, die auf dem Feldoxydfilm 21 über den Isolierfilm 23 ausgebildet ist, als Verbindungs- oder Bondingbereich verwendet. Dieser Bondingbereich ist an nicht dargestellte Leitungen des IC über Kontaktdrähte aus Gold oder dergleichen angeschlossen. Die Aluminiumschicht 5 wird in nicht-gleichrichtenden Kontakt mit einem Ende des η -Halbleiterbereiches 6 in einen Kontaktbereich C1 gebracht, der aus einem hindurchgehenden Loch besteht, das vom Isolierfilm 23 und dem Oxydfilm 22 unterhalb des Isolierfilmes 23 gebildet wird.
Der n+-Halbleiterbereich 6 ist mit länglichem Muster geformt, um das Widerstandselement R1 zu bilden. Das andere Ende des n+-Halbleiterbereiches 6 ist an den η -Halbleiterbereich 6' angeschlossen, der als Drain-Bereich des Klemm-MOSFET Q1 dienen soll.
Der Source-Bereich des Klemm-MOSFET Q1 wird von einem η -Halbleiterbereich 7 gebildet, der dem η -Halbleiterbereich 6' gegenüberliegt. Auf der Oberfläche des Halb-
31U169
leitersubstrats 20 ist zwischen diesen n+-Halbleiterbereichen 6' und 7 eine Gate-Elektrode ausgebildet, die aus einer elektrisch leitenden Polysiliziumschicht 8 gegenüber dem Oxydfilm 22 besteht.
Der η -Halbleiterbereich 7 als Source-Bereich und die elektrisch leitende Polysiliziumschicht 8 als Gate-Elektrode sind an die Aluminiumverdrahtungsschicht 16 über Kontaktbereiche C2 bzw. C3 angeschlossen. Die Aluminiumverdrahtungsschicht 16 ist mit der nicht dargestellten Verbindungs- oder Bondingstelle verbunden, an die das Erdpotential der Schaltung angelegt wird.
In Figur 3 bildet die elektrisch leitende Polysiliziumschicht 10 praktisch ein Widerstandselement. Obwohl nicht speziell darauf beschränkt, sind das andere Ende des η -Halbleiterbereiches 6 als Widerstand R1 und das eine Ende der elektrisch leitenden Polysiliziumschicht 10 als Widerstand R2 miteinander über die Aluminiumschicht verbunden. Das andere Ende der elektrisch leitenden Polysiliziumschicht 10 ist an einen η -Halbleiterbereich 11 in einem Kontaktbereich C6 angeschlossen, wobei der Halbleiterbereich 11 den Drain-Bereich des Übertragungsgate-MOSFET Q2 bildet.
Ein n+- Halbleiterbereich 12 bildet den Source-Bereich und den Drain-Bereich des Übertragungsgate-MOSFET 02 bzw. Q3, während ein n+-Halbleiterbereich 13 den Source-Bereich des Übertragungsgate-MOSFET Q3 bildet. Die elektrisch leitende Polysiliziumschicht 14 bildet die Gate-Elektroden der MOSFETs Q2 und Q3 und ist mit der Aluminiumschicht 15, an die das Zeitsteuerungssignal 0 angelegt wird,in einem Kontaktbereich C7 verbunden.
Der Halbleiterbereich 13 als Sourcebereich des MOSFET Q3 ist an das Gate des MOSFET Q4 über eine nicht dargestellte Aluminiumschicht angeschlossen. Der η -Halbleiterbereich
31U169
hat einen relativ großen Widerstand, um den Spitzenwert einer Spannung relativ zu begrenzen, die unvermeidlicherweise an den MOSFET Q1 angelegt wird, wenn ein unnormaler Spannungsstoß an den externen Anschluß P3 (vgl. Figur 1) angelegt wird, und um den Durchbruchstrom zu begrenzen, der durch den Klemm-MOSFET Q1 fließt. Der n+-Halbleiterbereich 6 hat eine relativ große Streukapazität zwischen ihm und dem Halbleitersubstrat 20, um den Spitzenwert des an den Klemmr-MOSFET Q1 angelegten Spannungsstoßes zu verringern.
Der η -Halbleiterbereich 6 hat eine Länge von ungefähr 100 μΐη und eine Breite von beispielsweise etwa 5 μΐη, obwohl diese Werte keinesfalls einschränkend sind. Die Diffusionstiefe beträgt, wie oben bereits angegeben, ungefähr 0,4 μπι. Somit hat der η -Halbleiterbereich 6 einen Widerstand von ungefähr 700 Ohm und eine Streukapazität von etwa 0,1 bis 0,2 pF.
Der Klemm-MOSFET Q1 hat relativ große Abmessungen, um einen thermischen Durchbruch des Gate-Isolierfilmes dadurch zu verhindern, daß man die hindurchfließende Durchbruch-Stromdichte verringert. Die Kanallänge L4 dieses Transistors Q1 beträgt ungefähr 8μΐη, während seine Kanalbreite beispielsweise etwa 40 μτη beträgt.
Die elektrisch leitende Polysiliziumschicht 10 verringert den Pegel des Stromes, der unvermeidlicherweise an den Übertragungsgate-MOSFET Q2 angelegt wird, wenn ein unnormaler Spannungsstoß auf den externen Anschluß P3 aufgeprägt wird (vergleiche Figur 1). Die elektrisch leitende Polysiliziumschicht 10 hat einen Widerstand von ungefähr 500 Ohm.
Um die Signalübertragungsgeschwindigkeit zu erhöhen, besitzen die Übertragungsgate-MOSFETs Q2 und Q3 eine relativ geringe Größe. Diese Transistoren Q2 und Q3 haben
3H4169
eine Kanallänge L5 von ungefähr 3,5 μπι und eine Kanalbreite L6 von etwa beispielsweise 15 um.
Somit ist die Größe der Übertragungsgate-MOSFETs Q2 und Q3 erheblich kleiner als vergleichsweise die des Schutz-MOSFETs Q1. Wenn man annimmt, daß der gleiche Durchbruchstrom durch den Übertragungsgate-MOSFET Q2 und den Klemm-MOSFET Q1 fließt, so ist die Stromdichte bei ersterem wesentlich höher als bei letzterem. In diesem Falle ist es wahrscheinlich, daß ein thermischer Durchbruch des Gate-Isolierfilmes des Übertragungsgate-MOSFETs Q2 auftritt.
Der MOSFET Q1 als Schutzelement zur Wahrnehmung der Klemm-Wirkung bei dieser Ausführungsform hat im wesentlichen die gleiche Oberflächen-Durchbruchspannung wie die Übertragungsgate-MOSFETs, da er gleichzeitig mit letzterem ausgebildet wird. Wenn die Gate-Spannung 0 Volt beträgt, so haben die Drain-Bereiche des Klemm-MOSFET Q1 und des Übertragungsgate-MOSFET Q2 <_ine Oberflächen-Durchbruchspannung von jeweils etwa 2U Volt. Die Durchbruchspannung des pn-überganges, der nicht beim Oberflächendurchbruch beteiligt ist, wie z.B. der pn-übergang zwischen dem Halbleiterbereich und dem Halbleitersubstrat, liegt etwa zwischen 37 und 4 0 Volt.
Der 50 nm dicke Gate-Oxydfilm hat eine elektrostatische Spannungsfestigkeit von 30 bis 4 0 Volt gegenüber Durchbrüchen.
30
Da der Übertragungsgate-MOSFET einen kurzen Kanal besitzt, hat er nur eine relativ niedrige Drain-Source-Durchbruchspannung. Wenn nämlich das Halbleitersubstrat mit dem obigen Widerstandswert verwendet wird, beträgt die Drain-Source-Durchbruchspannung des Übertragungsgate-MOSFET mit einer Kanallänge von 3,5 um ungefähr 11 Volt. Dieser Durchbruch-Spannungswert ist der minimale Durchbruch-
3H41S3
spannungswert des MOSFET, d.h. der Minimalwert der Durchbruchspannungen, die aus der Kurve negativen Widerstandes des MOSFET gemessen werden. Die Drain-Source-Durchbruchspannung des Klemm-MnSFET mit einer Kanallänge von 8 μπι beträgt etwa 16 Volt.
Da bei dieser Ausführungsform tier Widerstand R2 eingesetzt ist, ist der Durchbruchstrom des übertragungsgate-MOSFET Q2 so begrenzt, daß der Durchbruch des Gate-Isolierfilmes dieses Transistors Q2 verhindert werden kann.
Da bei der Äusführungsform gemäß Figur 3 der Widerstand R2 von der Polysiliziuinschicht gebildet wird, die auf dem Feldoxydfilm 21 aufgebracht ist, hat er nur eine relativ kleine Streukapazität -.wischen sich und dem Halbleitersubstrat 20. Somit begrenzt der Widerstand R2 praktisch nicht die Signaländerungsgeschwindigkext des Signals, das an den Ubertragungsgate-MOSFET Q2 angelegt wird.
Figur 5 zeigt eine weitere Ausführungsform gemäß der Erfindung. Bei dieser Ausführungsform ist eine in Sperrrichtung geschaltete oder Rückwärtsdiode D1 anstelle des Klemm-MOSFET Q1 bei der vorhergehenden Ausführungsform vorgesehen. Die Durchbruchspannung dieser Diode D1 ist so eingestellt, daß sie niedriger ist als die von ungefähr 20 Volt des übertragungsgate-MOSFET Q2, jedoch höher als die Signalamplitude von etwa 5 Volt des Adressensignals Ai.
Bei dieser Anordnung unterliegt der Übertragungsgate-MOSFET Q2 auch dann keinem Durchbruch, wenn eine unnormal hohe Spannung an den externen Anschluß angelegt wird. Somit kann der Durchbruch des MOSFET Q2 zuverlässig verhindert werden.
3U4169
Bei dieser Ausführungsform ist eine in Durchlaßrichtung geschaltete oder Vorwärtsdiode D2 zwischen das andere Ende des Widerstandes R1 und die Verbindung der Widerstände R3 und R4 geschaltet, welche die Versorgungsspannung Vcc teilen und jeweils relativ hohe Widerstandswerte besitzen. Die geteilte Spannung als Ausgangssignal dieser Widerstände R3 und R4 wird auf einen Wert in der Nähe der Versorgungsspannung Vcc eingestellt.
Wenn die Versorgungsspannung Vcc zugeführt wird, wird die Diode D2 vom Spannungsteiler-Ausgangssignal von den hohen Widerständen R3 und R4 in Sperr-Richtung vorgespannt. Die Diode wird auch vom Eingangssignal Ai in Sperr-Richtung vorgespannt. Somit erfolgt keinerlei Beeinträchtigung der übertragung des normalen Eingangssignals Ai durch die Dioden D1 und D2.
Wenn andererseits die Versorgungsspannung Vcc nicht angelegt wird, erfolgt eine Klemm-Wirkung über den Zweig der Diode D2 und des Widerstandes R4, wenn eine hohe Spannung aufgrund von statischer Elektrizität angelegt wird. Da dementsprechend die Diode D2 zusammen mit der Diode D1 eingeschaltet wird, kann die hohe Spannung aufgrund der statischen Elektrizität stark begrenzt werden.
Die Erfindung ist jedoch keinesfalls auf die oben beschriebenen Ausführungsformen beschränkt. Beispielsweise kann der Übertragungsgate-MOSFET der einzige sein. Da in den Figuren 1 bis 3 der Spannungsstoß auf einen Wert unterhalb der Durchbruchspannung des Gate-Isolierfilmes durch den Klemm-MOSFET Q1 begrenzt ist, ist der Widerstand R2 vorzugsweise so aufgebaut, daß er die Änderungsgeschwindigkeit des Signals nicht begrenzt. Es ist nämlich bevorzugt, daß der Widerstand R2 so ausgebildet ist, daß er die Streukapazität zwischen sich und dem Halbleitersubstrat in der gleichen Weise wie die oben angegebene Polysiliziumschicht verringert. Erforderlichenfalls kann
31U169
jedoch der Widerstand R2 von einer Halbleiter-Widerstandsschicht, z.B. einem Diffusionswiderstand, gebildet werden.
Vorzugsweise wird der Widerstand R1 von einem Halbleiter-Widerstandsbereich mit einer großen Streukapazität gebildet, um den Spitzenwert des an den MOSFET Q1 angelegten Spannungsstoßes in ausreichendem Maße zu begrenzen. Erforderlichenfalls kann er jedoch auf dem Feldoxydfilm in gleicher Weise wie der Widerstand R1 ausgebildet werden. In einem solchen Falle läßt sich der. Vorteil erzielen,daß die Spannungsfestigkeit zwischen dem Widerstand R1 und dem Halbleitersubstrat in erheblichem Maße vergrößert werden kann.
Das Schutzelement, wie z.B. der in den Figuren 1 und 3 dargestellte MOSFET Q1 ,· kann eine Kanallänge haben, die gleich der oder kürzer als die Kanallänge des übertragungsgate-MOSFETs ist. Wenn in einem solchen Falle ein unnormaler Spannungsstoß an den externen Anschluß angelegt wird, wird der Pegel des Spannungsstoßes, der an den übertragungsgate-MOSFET angelegt wird, auf einen relativ niedrigen Wert begrenzt. Aus diesem Grunde kann der Widerstandswert des Widerstandes R2, der mit dem übertragungsgate-MOSFET Q 2 zur Begrenzung des Durchbruchstromes in Reihe geschaltet ist, reduziert werden.
Die Polysiliziumschicht 10 gemäß Figur 3 kann an den Drain-Bereich 11 des MOSFET Q2 über eine Leitungsschicht angeschlossen werden, z.B. durch eine durch Vakuumabscheidung aufgebrachte Aluminiumschicht. Die Siliziumschicht 10 kann auch direkt an den Drain-Bereich 6' des MOSFET Q1 angeschlossen werden, ohne durch die durch Vakuumabscheidung aufgebrachte Aluminiumschicht 9 hindurchzugehen.
Wenn die Schutzschaltung, bestehend aus dem Widerstand R1 und dem Klemm-MOSFET Q1, wie in den obigen Ausführungsformen verwendet wird, kann der Widerstand R2 zur Begrenzung des Durchbruchstromes auf einen relativ kleinen Wert
begrenzt werden. Infolgedessen kann der Abfall der Signaländerungsgeschwindigkeit aufgrund des Widerstandes R2 im Betriebszustand des IC relativ klein gemacht werden.
Wenn jedoch der Widerstandswert des Widerstandes R2 relativ groß gemacht werden kann, ist die Schutzschaltung, bestehend aus dem Widerstand R1 und dem Klnmm-MOSFET Q1, nicht immer erforderlich. Wenn in einem solchen Falle ein unnormaler Spannungsstoß an den externen Anschluß P3 angelegt wird, ist die an den Drain-Bereich des übertra-•gungsgate-MOSFETs Q2 angelegte Spannung durch die Oberflächen-Durchbruch spannung begrenzt.
Die Anordnungen gemäß der Erfindung können in breitem Umfang bei integrierten Halbleiterschaltungen verv/endet werden, die ein sog. Drain-Eingangssystem besitzen.
Leerseite

Claims (12)

  1. 31U1G9 ;'; ;: : :- '; -'■; ■ .
    PATENTANWÄLTE · ------
    SCHIFF V. FÜNER STREHL SCHÜBEL-HOPF EBBINSHAUS FINCK
    MARIAHILFPLATZ 2 & 3, MÖNCHEN 9O POSTADRESSE! POSTFACH SB O1 6O, 0-8000 MÖNCHEN Θ5
    HITACHI, LTD. 6. November 19 81
    HITACHI MTCRDCOMPUTER ENGINEERING LTD.
    DEA-25 589
    Integrierte Halbleiterschaltung
    Patentansprüche
    / 1.J Integrierte Halbleiterschaltung, gekenn zeich-
    ^—/ netdurch
    einen externen Anschluß (P3), an den ein Eingangssignal angelegt wird,
    einen ersten Schaltungsknotenpunkt,
    einen Feldeffekttransistor (Q2) mit isolierter Steuerelektrode zur übertragung des an den externen Anschluß (P3) angelegten Eingangssignals über eine Drain-Source-Strecke an den ersten Schaltungsknotenpunkt, und ein Widerstandselement (R1, R2), das zwischen den externen Anschluß (P3) und den Feldeffekttransistor (Q2) mit isolierter Steuerelektrode eingesetzt ist, wobei das Widerstandselement (R1, R2) einen so eingestellten Widerstandswert besitzt, daß es dann, wenn ein unnormaler Spannungs-
    3 HA 169
    stoß an den externen Anschluß (P3) angelegt wird, einen durch einen Halbleiterübergang des Feldeffekttransistors (Q2) mit isolierter Steuerelektrode fließenden Durchbruchstromes auf einen Pegel reduziert, der niedriger als ein Durchbruch-Strompegel ist, der den Durchbruch eines Gate-Isolierfilmes des Feldeffektstransistors (Q2) mit isolierter Steuerelektrode hervorruft.
  2. 2. Schaltung nach Anspruch 1 , dadurch gekennzeichnet , daß der erste Schaltungsknotenpunkt aus der Gate-Elektrode eines Feldeffekttransistors mit isolierter Steuerelektrode für das Eingangssignal besteht.
  3. 3. Integrierte Halbleiterschaltung, gekennzeichnetdurch
    einen externen Anschluß (P3), an den ein Eingangssignal angelegt wird, '
    einen ersten Schaltungsknotenpunkt, einen zweiten Schaltungsknotenpunkt, eine Schutzschaltung (R1, QI), die so zwischen den ersten Schaltungsknotenpunkt und den externen Anschluß (P3) geschaltet ist, daß sie. das an den externen Anschluß (P3) angelegte Eingangssignal zum ersten Schaltungsknotenpunkt überträgt und die so arbeitet, daß sie den Maximalpeg.el einer an den ersten Schaltungsknotenpunkt angelegten Spannung auf einen Pegel begrenzt, der niedriger als die Durchbruch-Spannungsfestigkeit eines Gate-Isolierfilmes ist,
    ein erstes Widerstandselement (R2), das mit seinem einen Ende an den ersten Schaltungsknotenpunkt angeschlossen ist, und
    einen ersten Feldeffekttransistor (Q2) mit isolierter Steuerelektrode für die Zuführung eines an das andere Ende des ersten Widerstandselementes (R2) angelegten Signals über eine Drain-Source-Strecke zum zweiten
    31U169
    Schaltungsknotenpunkt,
    wobei das erste Widerstandselement (R2) einen so eingestellten Widerstandswert besitzt, daß es beim Anlegen eines unnormalen Spannungsstoßes an den externen An-Schluß (P3) einen Durchbruchstrom, der durch einen Halbleiterübergang des ersten Feldeffekttransistors (Q2) mit isolierter Steuerelektrode hindurchfließt, auf einen Pegel verringert, der niedriger ist als ein Durchbruch-Strompegel, der den Durchbruch eines Gate-Isolierfilmes des ersten Feldeffekttransistors (Q2) hervorruft.
  4. 4. Schaltung nach Anspruch 3, dadurch gekennzeichnet , daß der zweite Schaltungsknotenpunkt aus der Gate-Elektrode eines Feldeffekttransistors mit isolierter Steuerelektrode für das Eingangssignal besteht.
  5. 5. Schaltung nach Anspruch 3 oder 4, dadurch
    gekennzeichnet, daß die Schutzschaltung (R1 , Q1) aus einem zweiten Widerstandselement (R1), das zwischen den externen Anschluß (P3) und den ersten Schaltungsknotenpunkt eingesetzt ist, und einem Schutzelement (Q1) besteht, das im wesentlichen zwischen den ersten Schaltungsknotenpunkt und den Referenzpotentialpunkt der Schaltung geschaltet ist und eine Durchbruchspannung mit einem Wert besitzt, der niedriger ist als die Durchbruchspannung des Gate-Isolierfilmes des ersten Feldeffekttransistors (Q2) mit isolierter Steuerelektrode.
  6. 6. Schaltung nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß das erste Widerstandselement (R2) aus einer Widerstandsschicht (10) besteht, die über einen Isolierfilm auf einem Halbleitersubstrat (20) ausgebildet ist, auf dessen Oberfläche die Drain- und Source-Bereiche des
    314416a
    ersten Feldeffekttransistors (Q2) mit isolierter Steuerelektrode ausgebildet sind, und daß das zweite Widerstandselement (R1) aus einem Halbleiterbereich (6) besteht, der einen p-n-übergang zwischen sich und dem Halbleitersubstrat (20) bildet.
  7. 7. Schaltung nach Anspruch 6, dadurch gekennzeichnet , daß die Gate-Elektrode des ersten Feldeffekttransistors (Q2) mit isolierter Steuerelektrode sowie das erste Widerstandselement (R2) von einer Polysiliziumschicht (10) gebildet sind.
  8. 8. Schaltung nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß das Schutzelement aus einem zweiten Feldeffekttransistor (Q1) mit isolierter Steuerelektrode besteht, dessen Drain-Elektrode an den ersten Schaltungsknotenpunkt und dessen Source-Elektrode an den Referenzpotentialpunkt angeschlossen sind.
  9. 9. Schaltung nach Anspruch 8, dadurch gekennzeichnet , daß der erste Feldeffekttransistor (Q2) eine kleinere Größe besitzt, als der zweite Feldeffekttransistor (Q1).
  10. 10. Schaltung nach Anspruch 8 oder 9, dadurch gekennzeichnet , daß der erste Feldeffekttransistor (Q2) eine kürzere Kanallänge (L5) als die Kanallänge (L4) des zweiten Feldeffekttransistors (Q1) aufweist.
  11. 11. Integrierte Halbleiterschaltung, mit einer Vielzahl von externen Anschlüssen, an die ein Eingangssignal angelegt wird, und mit einer Vielzahl von Feldeffekttransistoren mit isolierter Steuerelektrode, welche die an die jeweiligen.externen Anschlüsse angelegten Eingangssignale über Drain-Source-Strecken übertragen,
    31U169
    dadurch gekennzeichnet, daß die EingangsSignale (Ai) an die jeweiligen Feldeffekttransistoren mit isolierter Steuerelektrode über eine Schutzschaltung, die den Spannungspegel auf einen Wert unterhalb eines vorgegebenen Pegels begrenzt und ein Widerstandselement angelegt werden.
  12. 12. Integrierte Halbleiterschaltung, gekennzeichnet durch
    einen externen Anschluß (P3),
    erste und zweite Schaltungsknotenpunkte, ein Widerstandselement (R1), das zwischen den externen Anschluß (P3). und den ersten Schaltungsknotenpunkt geschaltet ist,
    ein Schutzelement (D1), das zwischen den ersten Schaltungsknotenpunkt und einen Referenzpotentialpunkt geschaltet ist, und
    einen Feldeffekttransistor (Q2) mit isolierter Steuerelektrode, dessen Drain-Source-Strecke zwischen die ersten und zweiten Schaltungsknotenpunkte geschaltet ist und der ein Schaltsignal (φ) an seiner Gate-Elektrode erhält,
    wobei das Schutzelement (D1) eine solche Durchbrvchspannung besitzt, daß sie den am ersten Schaltungsknotenpunkt auftretenden Spannungspegel, wenn.ein unnormaler Spannungsstoß an den externen Anschluß (P3) angelegt wird, auf einen Wert begrenzt, der niedriger ist als die Durchbruchspannung des Halbleiterüberganges des Feldeffekttransistors (Q2) mit isolierter Steuerelektrode.
DE19813144169 1980-11-07 1981-11-06 Integrierte halbleiterschaltung Ceased DE3144169A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55155863A JPS5780774A (en) 1980-11-07 1980-11-07 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
DE3144169A1 true DE3144169A1 (de) 1982-07-22

Family

ID=15615145

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19813144169 Ceased DE3144169A1 (de) 1980-11-07 1981-11-06 Integrierte halbleiterschaltung

Country Status (8)

Country Link
US (1) US4437135A (de)
JP (1) JPS5780774A (de)
DE (1) DE3144169A1 (de)
FR (1) FR2494040A1 (de)
GB (1) GB2087151B (de)
HK (1) HK54386A (de)
IT (1) IT1140270B (de)
MY (1) MY8600690A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206999A1 (de) * 2002-02-19 2003-08-28 Forschungszentrum Juelich Gmbh Verfahren zur Überwachung von technischen Trennprozessen sowie Meßeinrichtung zur Durchführung dieses Verfahrens

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0106417B1 (de) * 1982-10-20 1988-12-28 Koninklijke Philips Electronics N.V. Integrierte Schaltung mit Eingangsschutzvorrichtung
US4496857A (en) * 1982-11-01 1985-01-29 International Business Machines Corporation High speed low power MOS buffer circuit for converting TTL logic signal levels to MOS logic signal levels
US4763184A (en) * 1985-04-30 1988-08-09 Waferscale Integration, Inc. Input circuit for protecting against damage caused by electrostatic discharge
US4924293A (en) * 1985-05-24 1990-05-08 Hitachi, Ltd. Semiconductor integrated circuit device
JPH0376263A (ja) * 1989-08-18 1991-04-02 Fujitsu Ltd ウエハスケール集積回路装置
JP2874097B2 (ja) * 1989-10-24 1999-03-24 富士通株式会社 半導体メモリ装置
KR920009015A (ko) * 1990-10-29 1992-05-28 김광호 반도체 칩의 보호회로
JP2001244416A (ja) * 2000-02-29 2001-09-07 Hitachi Ltd 信号処理用半導体集積回路

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395290A (en) * 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
DE2015815B2 (de) * 1969-04-21 1976-06-24 Rca Corp., New York, N.Y. (V.St.A.) Schutzschaltung fuer einen integrierten schaltkreis
US3999212A (en) * 1967-03-03 1976-12-21 Hitachi, Ltd. Field effect semiconductor device having a protective diode
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure
GB1518984A (en) * 1974-07-16 1978-07-26 Nippon Electric Co Integrated circuit
CH612794A5 (de) * 1976-02-24 1979-08-15 Philips Nv
JPS5568736A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Mis input protective circuit
EP0032018A1 (de) * 1979-12-24 1981-07-15 Fujitsu Limited Integrierte Halbleiter-Schaltungsvorrichtung

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403270A (en) * 1965-05-10 1968-09-24 Gen Micro Electronics Inc Overvoltage protective circuit for insulated gate field effect transistor

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3395290A (en) * 1965-10-08 1968-07-30 Gen Micro Electronics Inc Protective circuit for insulated gate metal oxide semiconductor fieldeffect device
US3999212A (en) * 1967-03-03 1976-12-21 Hitachi, Ltd. Field effect semiconductor device having a protective diode
DE2015815B2 (de) * 1969-04-21 1976-06-24 Rca Corp., New York, N.Y. (V.St.A.) Schutzschaltung fuer einen integrierten schaltkreis
US3746946A (en) * 1972-10-02 1973-07-17 Motorola Inc Insulated gate field-effect transistor input protection circuit
GB1518984A (en) * 1974-07-16 1978-07-26 Nippon Electric Co Integrated circuit
CH612794A5 (de) * 1976-02-24 1979-08-15 Philips Nv
US4057844A (en) * 1976-06-24 1977-11-08 American Microsystems, Inc. MOS input protection structure
JPS5568736A (en) * 1978-11-20 1980-05-23 Hitachi Ltd Mis input protective circuit
EP0032018A1 (de) * 1979-12-24 1981-07-15 Fujitsu Limited Integrierte Halbleiter-Schaltungsvorrichtung

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DE-Z: Elektronik, 1969, S. 3-6 *
Patent Abstract of Japan, Vol. 4, No. 112, 12. Aug. 1980, S. 24 E 21 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10206999A1 (de) * 2002-02-19 2003-08-28 Forschungszentrum Juelich Gmbh Verfahren zur Überwachung von technischen Trennprozessen sowie Meßeinrichtung zur Durchführung dieses Verfahrens

Also Published As

Publication number Publication date
MY8600690A (en) 1986-12-31
JPS6336146B2 (de) 1988-07-19
GB2087151A (en) 1982-05-19
FR2494040A1 (fr) 1982-05-14
HK54386A (en) 1986-08-01
IT8124890A0 (it) 1981-11-05
JPS5780774A (en) 1982-05-20
FR2494040B1 (de) 1985-05-24
IT1140270B (it) 1986-09-24
US4437135A (en) 1984-03-13
GB2087151B (en) 1984-07-04

Similar Documents

Publication Publication Date Title
DE3036869C2 (de) Integrierte Halbleiterschaltung und Schaltkreisaktivierverfahren
DE2653724C3 (de) Schaltung mit einem speichernden Halbleiter-Bauelement
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE4121292C2 (de) Halbleiterspeichervorrichtung
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE19651247C2 (de) Eingabe/Ausgabeschutzschaltung
DE102005022763A1 (de) Elektronischer Schaltkreis, elektronische Schaltkreis-Anordnung und Verfahren zum Herstellen eines elektronischen Schaltkreises
DE2745290A1 (de) Integriertes speicherfeld
DE3019850A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE1639254B2 (de) Feldeffekthalbleiteranordnung mit isoliertem gatter und einem schaltungselement zur verhinderung eines durchschlags sowie verfahren zu ihrer herstellung
EP2269193A1 (de) Programmierbarer antifuse-transistor und verfahren zum programmieren desselben
DE4209148A1 (de) Sperrschichtgesteuerte halbleitervorrichtung
DE2531846C2 (de) Schutzschaltungsanordnung für einen Isolierschicht-Feldeffekttransistor
EP0538507B1 (de) Schutzschaltung für Anschlusskontakte von monolithisch integrierten Schaltungen
DE2407291A1 (de) Integrierte halbleiterschaltung
DE2226613A1 (de) Halbleiterbauelement
DE2348643A1 (de) Integrierte schutzschaltung fuer einen hauptschaltkreis aus feldeffekttransistoren
DE2432352C3 (de) MNOS-Halbleiterspeicherelement
DE3144169A1 (de) Integrierte halbleiterschaltung
DE2654677A1 (de) Elektronische schaltungseinheit
DE60122626T2 (de) Halbleiter-Überstrombegrenzer
DE3131322A1 (de) Integrierte halbleiterschaltungsvorrichtung
DE3801526C2 (de)
DE3244488A1 (de) Elektrisch programmierbarer permanenter speicher
DE19810579B4 (de) Integrierte Halbleiterschaltungsvorrichtung

Legal Events

Date Code Title Description
OR8 Request for search as to paragraph 43 lit. 1 sentence 1 patent law
8105 Search report available
8128 New person/name/address of the agent

Representative=s name: STREHL, P., DIPL.-ING. DIPL.-WIRTSCH.-ING. SCHUEBE

8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 27/06

8131 Rejection