DE3135952C2 - Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. - Google Patents
Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik.Info
- Publication number
- DE3135952C2 DE3135952C2 DE19813135952 DE3135952A DE3135952C2 DE 3135952 C2 DE3135952 C2 DE 3135952C2 DE 19813135952 DE19813135952 DE 19813135952 DE 3135952 A DE3135952 A DE 3135952A DE 3135952 C2 DE3135952 C2 DE 3135952C2
- Authority
- DE
- Germany
- Prior art keywords
- output
- emitter
- transistors
- constant current
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Abstract
Die Erfindung betrifft eine durch zwei Emitterfolger gebildete Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. Die Ausgangsschaltung ist vorzugsweise für Belastungen mit großer kapazitiver Komponente vorgesehen. Zur Einsparung von Verlustleistung wird mit Hilfe einer durch das Eingangssignal bzw. durch die Eingangssignale des Verknüpfungsglieds gesteuerten Schalteinrichtung jeweils den den tieferen binären Signalpegel führenden Ausgang der überwiegende Anteil eines konstanten Speisestroms aufgeschaltet, während der den höheren binären Signalpegel führende Ausgang nur einen wesentlich kleineren Anteil des konstanten Speisestroms erhält.
Description
Gegentakt-Ausgangsschaltung auf der Grundlage der
Stromschaiter-Technik durch die Merkmale im kennzeichnenden
Teil des Patentanspruchs 1 gelöst Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind, näher
beschrieben. Es zeigt
F i g. 1 einen Differenzverstärker mit Gegentakt-A usgangsschaltung,
Fig.2 ein ECL-ODER/NOR-Glied mit Gegeutakt-Ausgangsschaltung,
ι ο
Fig.3 ein E2CL-ODERZNOR-Glied mit Gegentakt-Ausgangsschaltung.
Der Erfindung liegt ein an sich bekannter Sachverhalt zugrunde, für dessen folgende Darlegung die Verwendung
von npn-Transistoren vorausgesetzt wird. Verein- !5
fachend wird ferner angenommen, daß die Belastung der Emitterfolger rein kapazitiv ist Bei einer plötzlichen
Pegelerhöhung des Eingangssignals an der Basis des Emitterfolgertransistors wird die an dessen Emitter
einseitig angeschlossene Kapazität über die voll leitende Kollektor-Emitterstrecke rasch aufgeladen.
Der von einer emitterseitigen Konsjantstromquelle
gelieferte oder über einen Emitterwiderstand fließende
Strom fließt gleichfalls über die Kollektor-Emitterstrekke des Ausgangstransistors und vermindert damit sogar
den für die Umladung der Kapazität verfügbaren Strom.
Eine plötzliche Pegelerniedrigung des Eingangssignals
bewirkt dagegen zunächst eine vollständige Sperrung des Transistors.^ so daß die Entladung der
Belastungskapazität allein über die Konstantstromquel-Ie
bzw. über den Emitterwiderstand erfolgen kann. Die Entladung wird beendet wenn das Emitterpotential um
den Betrag der Basis-Emitter-Schwellenspannung unter das Basispotential abgesunken ist
Die F i g. 1 zeigt einen ersten als Grundelement der ECL- oder E2CL-Schaltungstechnik bekannten Differenzverstärker
mit den Transistoren Tl und 7*2, mit den Kollektorwiderständen R 1 und R 2 und mit einer
ersten Konstantstromquelle IQi. An der Basis des einen Transistors 7*1 liegt das Eingangssignal Ei als
Steuersignal für den Differenzverstärker. Die Basis des anderen Transistors 7*2 wird auf einem festen
Referenzpotential Ui gehalten.
Mit den Kollektoren der Transistoren Π und 7"2 des
Differenzverstärkers sind die Basisanschlüsse von Transistoren TZ und 7"4 in Emitterfolgerschaltung
verbunden. Die Ausgänge der Emitterfolger, d. h. die Emitter der Transistoren TZ und Γ4, sind mit
Kapazitäten Ca i bzw. Ca 2 belastet, denen Widerstände Ra 1 bzw. Ra 2 parallel geschaltet sind. An den
Ausgängen liegen die Signale A i und A i an.
Die Emitter der Ausgangstransistoren TZ und Γ4 sind mit den Kollektoren von emittergekoppelten
Transistoren T5 und 7"6 eines zweiten Differenzverstärkers verbunden, der durch das gleiche Eingangssignal
£1 gesteuert viird, das auch zur Steuerung des ersten Differenzverstärkers dient Durch den zweiten
Differenzverstärker wird der von einer zweiten Konstantstromquelle IQ 2 gelieferte Konstantstrom /2
alternativ auf einen von zwei Zweigstrompfaden
aufgeschaltet, die zu den Emittern der Ausgangstransistoren TZ und T4 und zu den Ausgangslasten Ca 1, Ra 1
bzw. Ca 2, Ra 2 führen.
Ein die beiden Zweigstrompfade verbindender Querwiderstand R 3 verhindert jedoch, daß ein Zweigstrompfad
völlig stromlos wird, wenn der zugehörige Transistor Γ5 oder Γβ des zweiten Differenzverstärkers
gesperrt ist Der Querwiderstand RZ ist so bemessen, daß der über ihn fließende Strom ΔΙ
vorzugsweise etwa 10% bis 20% des von der zweiten Konstantstromquelle IQ 2 gelieferten Stroms /2 beträgt
Abhängig von der Belastungssituation kann der Vorstrom AI bis auf etwa 5% des Konstantstroms 12
abgesenkt werden.
Die Verbindungen zwischen dem einzelnen Schaltungsteilen der Schaltungsanordnung nach F i g. 1
müssen übereinstimmend mit der Darstellung der Ausführungsbeispiele so hergestellt werden, daß jeweils
dem den tieferen binären Signalpegel führenden Emitterfolger der größere Anteil 12— AI und dem den
höheren binären Signalpegel führenden Emitterfolger der restliche Anteil AI des von dem zweiten
Konstantstromgenerator IQ 2 gelieferten Konstantstroms/2
aufgeschaltet wird.
Anstelle des Querwiderstands A3 können auch zwei
Nebenschlußwiderstände R 4 parallel zu den Kollektor-Emitterstrecken
der Transistoren 7*5 und 7"6 des zweiten Diffcrenzverstärkers vorgesehen werden, für
deren Bemessung ebenfalls die v^.Jier erwähnten
Bedingungen gelten. Ein entsprechende!, Ausführungsbeispiel ist in F i g. 2 enthalten.
Die F i g. 2 zeigt darüber hinaus eine Erweiterung der Schaltungsanordnung nach F i g. 1 zur Verknüpfung
mehrerer Sngangssignale, insbesondere der Eingangssignale Fl bis E3 nach einer ODER- bzw. NOR-Funktion
auf der Grundlage der sogenannten ECL (emitter-gekoppelte Logik). Die Parallelschaltung mehrerer
Transistoren Ti, Tl und TS in dem einen Zweig
des ersten Differenzverstärkers wiederholt sich in dem entsprechenden Zweig des zweiten Differenzverstärkers
mit den Transistoren T5, T9 und TlQ. Die Steuerung der Transistoren beider Gruppen erfolgt
durch die Eingangssignale E1 bis £3.
Ein wesentlich einfacherer Schaltungsaufbau für die ODER/NOR-Verknüpfung ergibt sich mit einer Sonderform
der ECL, die unter der Bezeichnung E2CL bekannt
ist und häufig eingesetzt wird. Ein entspreche/ides
Ausführungsbeispiel ist in F i g. 3 dargestellt Da in der
E2CL-Ausführung der Schaltungsteil mit den Transistoren
TH, T12 und Γ13 zur logischen Verknüpfung der
Eingangssignale El bis EZ von dem ersten Differenzverstärker
getrennt ist, kann der Steuereingang des zweiten Differenzverstärkers mit dem Steuereingang
des ersten Differenzverstärkers verbunden werden.
Wegen der Signalpegelverschiebung um eine Diodenschwellenspannung
durch die ^usgangsemitterfolger, die gewöhnlich in der E2CL-Schaitungstechnik nicht
vorgesehen sind, ist es notwendig, in nachgeschalteten Verknüpfungsgliederadas Referenzpotential i/2 für die
Differenzverstärker um den gleichen Betrag tiefer zu legen.
Es WJM grundsätzlich denkbar, den zweiten Differenzverstärker
durch das an dem Kollektor des Transistors 7*2 im ersien Differenzverstärker verfügbare
Signal zu steuern. Damit könnte beispielsweise die Wiederholung der logischen Verknüpfung einer Mehrzahl
von Eingangssignalen in bezug auf den zweiten Differenzverstärker, die bei dem Ausführungsbeispiel
nach Fig.2 erforderlich ist, wegfallen. Ein solches Vorgehen wäre jedoch nicht sehr zweckmäßig, da
hierbei eine zwar geringe, aber für die Funktion der Schaltungsanordnung trotzdem sehr wesentliche Verzögerung
der Stromumschaltung durch den zweiten Differenzverstärker entstehen würde.
Hierzu 1 Blatt Zeichnungen
Claims (4)
1. Gegentakt-Ausgangsschaltung für ein einen ersten Differenzverstärker enthaltendes Verknüpfungsglied in Stromschaltertechnik, mit einem ersten
und zweiten als Emitterfolgerbetriebenen Ausgangstransistor zur Ausgabe komplementärer Ausgangssignale, die an den mit den Emitteranschlüssen des
ersten und zweiten Ausgangstransistors identischen ersten und zweiten Anschlußpunkten abnehmbar to
sind, mit einer für beide Ausgangstransistoren gemeinsamen Konstantstromquelle (IQ 2) zur Erzeugung eines konstanten Stroms (12), von dem
durch eine steuerbare Schalteinrichtung (T5, 7*6)
jeweils der weitaus überwiegende (ca. 80% bis 90%) i>
Teil (12—ΔΙ) demjenigen ersten oder zweiten
Anschlußpunkt zugeführt bzw. entnommen wird, dessen Ausgangssignai dem tieferen binären Signalpegel entspricht, während der restliche (ca. 1G% bis
20%) Teil (ΔΙ) des konstanten Stromes (12)
demjenigen ersten oder zweiten Anschlußpunkt zugeführt bzw. entnommen wird, dessen Ausgangssignal dem höheren binären Signalpegel entspricht,
dadurch gekennzeichnet, daß die Schalteinrichtung als zweiter Differenzverstärker mit zwei
durch Schalttransistoren (T5, 76) alternativ umschaltbaren Zweigstrompfaden ausgebildet ist und
durch das Eingangssignal (El) bzw. durch die Eingangssignale (Ei bis En) des Verknüpfungsgliedes in Stromschaltertechnik gesteuert wird.
2. Gegentakt-Ausgangsschaltung nach Anspruch 1, dadurch gekennzeichnet,
a) daß die Basis des den ersten Zweigstrompfad steuernden Schahtr&nsistors (T6) an ein festes
Referenzpotential (UX) abgeschlossen ist,
b) daß in jedem Zweigstrompfad parallel zu der Kollektor-Emitterstrecke eines den Stromfluß
in den Zweigstrornpfaden steuernden Schalttransistors ein Nebenschlußwiderstand (RA)
vorgesehen ist,
c) daß die beiden gleichen Nebenschlußwiderstände (RA) so bemessen sind, daß der alternativ
über den einen oder den anderen Nebenschlußwiderstand (R A) fließende Strom (d/^etwa 10%
bis 20% des von der Konstantstromquelle (IQ2) gelieferten konstanten Stroms (12)
beträgt.
3. Gegentakt-Ausgangsschaltung nach Anspruch 1
oder 2 für ein ECL-ODER/NOR-Glied, dadurch so
gekennzeichnet, daß der Kollektor-Emitterstrecke des den zweiten Zweigstrompfad steuernden Transistors (75) die Kollektor-Emitterstrecken weiterer
Transistoren (T9, TlO) zur Steuerung des zweiten Zweigstrompfades parallel geschaltet sind, derart,
daß für jedes Eingangssignal (EX bis £3) des ODER/NOR-Glieds ein Transistor (75, 79, TlO)
vorgesehen ist.
4. Gegentakt-Ausgangsschaltung nach einem der Ansprüche 1 und 2 für ein FCL-ODER/NOR-GIied, »
dadurch gekennzeichnet, daß die Steuereingänge des ersten und zweiten Differenzverstärkers (Tl,
72 und 75, 7*6) mit den Emittern von durch eine Mehrzahl von Eingangssignalen (Ei bis E3)
gesteuerten Transistoren (Tii bis 713) verbunden
sind, deren Kollektor-Emitterstrecken parallel geschaltet sind.
Die Erfindung bezieht sich auf eine Gegentakt-Ausgangsschaltung nach dem Oberbegriff des Patentanspruchs 1.
Ausgangselement für alle Schaltungsvarianten der
sogenannten ECL oder E2CL (emitter-gekoppelte
Logik) ist ein Differenzverstärker aus zwei Transistoren, dem an dem einen Eingang eine konstante
Referenzspannung und an dem anderen Eingang ein logisches Signal zugeführt wird. Die Emitter der beiden
Transistoren sind mit einer gemeinsamen' KonstantstromqueUe verbunden. Der eingeprägte Strom wird
nach Maßgabe des logischen Signals auf den einen oder
anderen Zweigstrompfad des Verstärkers durchgeschaltet Durch Parallelschalten der Kollektor-Emitterstrecken mehrerer Transistoren kann die Zahl der
Eingänge vervielfacht werden. Die angelegten logischen Signale werden nach einer ODER/NOR-Funktion
verknüpft. Gemäß dem Schaltungsprinzip der E2CL-Technik sind die Emitter von parallelgeschalteten und
von den logischen Eingangssignalen gesteuerten Transistoren mit dem Steuereingang des Differenzverstärkers
verbunden.
Es ist bekannt, zur Erhöhung der Belastbarkeit und
zur Angleichung der Pegel von Eingangs- und Ausgangssignalen an den Differenzverstärker Emitterfolger anzuschließen und die Ausgangssignale der
Gesamtanordnung, an den Emittern -der Emitterfolgertransistoren abzunehmen. Die Stromzufuhr erfolgt über
Konstantstromquellen, die indessen häufig durch Ohmsche Widerstände ersetzt werden.
Bei Belastungen mit wesentlicher kapazitiver Komponente sind ergiebige Konstantstromquellen oder
vergleichsweise niederohmige Emitterwiderstände erforderlich, um die Umladung der Kapazitäten in
ausreichend kurzer Zeit zu ermöglichen. Da solche Fälle in hochintegrierten Schaltungsanordnungen sehr oft
vorliegen, summiert sich die allein schon dadurch bedingte Verlustleistung in unerwünschter Weise.
Di.-rch die DE-OS 27 51 881 ist eine ECL-Schaltung
mit Ausgangsemitterfolgern beKannt, bei der zur
Speisung der beiden Emitterfolger nur eine Konstantstromquelle vorgesehen ist, deren Strom mit Hilfe von
zwei zusätzlichen Schalttransistoren jeweils dem Ausgang mit dem fallenden Signalpegel zugeführt wird.
Die zusätzlichen Schalttransistoren steuern sich infolge ihrer gegenseitigen Rückkopplung selbst im richtigen
Sinn.
Dieser Vorgang läuft allerdings bei der bekannten
ECL-Schaltung -nicht in optimaler Weise ab. Die Umschaltung des Konstantstroms für die Ausgangsemitierfolger setzt nämlich erst dann ein, wenn bei dem
einen Ausgang der Übergang von dem tieferen zum Höheren binären Signalpegel mindestens weitgehend
vor sich gegangen ist Ebensolange wird dem Ausgang mit dem ansteigenden Signalpegel der von der
Konstantstromquelle gelieferte Strom zugeleitet, obwohl er hier eher störend wirkt, während der andere
Ausgang zunächst stromlos bleibt Dabei wird auch ein Signalanstieg durch eine kapazitive Ausgangsbelastung
zwar vergleichsweise wenig, aber dennoch deutlich verzögert.
Der Erfindung liegt die Aufgabe zugrunde, das dynamische Verhalten von Schaltungsanordnungen in
Stromschaltertechnik mit Ausgangsemitterfolgern ohne Erhöhung der Verlustleistung weiter zu verbessern,
insbesondere die Dauer für den Übergang vom höheren zum tieferen Signalpegel zu verkürzen.
Gemäß der Erfindung wird diese Aufgabe bei einer
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813135952 DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813135952 DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3135952A1 DE3135952A1 (de) | 1983-04-21 |
DE3135952C2 true DE3135952C2 (de) | 1983-11-17 |
Family
ID=6141351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813135952 Expired DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3135952C2 (de) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1157089B (it) * | 1982-11-24 | 1987-02-11 | Cselt Centro Studi Lab Telecom | Circuito a bassa dissipazione per il pilotaggio di linee di trasmissione di segnali numerici ad alta velocita |
JPS6177424A (ja) * | 1984-09-25 | 1986-04-21 | Fujitsu Ltd | Ecl回路 |
US4876519A (en) * | 1989-01-23 | 1989-10-24 | National Semiconductor Corporation | High frequency ECL voltage controlled ring oscillator |
JP3539509B2 (ja) * | 1994-03-15 | 2004-07-07 | 株式会社ルネサステクノロジ | 電流切換型論理回路 |
WO2002073805A1 (en) * | 2001-03-14 | 2002-09-19 | Koninklijke Philips Electronics N.V. | A current mode device and a communication arrangement comprising current mode devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395563A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Semiconductor circuit |
DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
JPS6353955A (ja) | 1986-08-25 | 1988-03-08 | Asaka Denshi Kk | プリント配線基板の封止枠の形成方法 |
-
1981
- 1981-09-10 DE DE19813135952 patent/DE3135952C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395563A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Semiconductor circuit |
DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
JPS6353955A (ja) | 1986-08-25 | 1988-03-08 | Asaka Denshi Kk | プリント配線基板の封止枠の形成方法 |
Also Published As
Publication number | Publication date |
---|---|
DE3135952A1 (de) | 1983-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2448604C2 (de) | Schaltungsanordnung zum selektiven Weiterleiten eines von zwei Eingangssignalen zu einem Ausgangsanschluß | |
EP0093996A1 (de) | Schaltungsanordnung zur Pegelumsetzung | |
EP0080726A1 (de) | Durch einen Übernahmetakt gesteuertes Flipflop in Stromumschaltetechnik | |
DE3135952C2 (de) | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. | |
DE3215518C1 (de) | Verknuepfungsglied mit einem Emitterfolger als Eingangsschaltung | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
EP0025502B1 (de) | Speicherkippschaltung mit Stromverteilungsschaltern | |
DE2723987A1 (de) | Stromuebernahmeschalter | |
DE2518861C3 (de) | Nichtsättigende Logikschaltung | |
DE112016006188T5 (de) | Pufferschaltung und Halbleitervorrichtung | |
EP0029480B1 (de) | Emitterfolger-Logikschaltung | |
DE2056078C3 (de) | Rückgekoppelter Verriegelungsschalter | |
DE4231178C2 (de) | Speicherelement | |
EP0413038B1 (de) | Zweiphasengesteuertes Schieberegister in Bipolartechnik | |
DE2208636A1 (de) | Triggerschaltung | |
DE2451579C3 (de) | Basisgekoppelte Logikschaltungen | |
DE2151050A1 (de) | Differential-triggerschaltung | |
DE2203689A1 (de) | Schmitt-Trigger mit einstellbarer Hysterese | |
DE2404637B2 (de) | Verknüpfungsglied in ECL-Technik zur ODER/UND Verknüpfung von Eingangssignalen | |
DE1904650B2 (de) | Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen | |
DE1512416C (de) | Verknüpfungsglied | |
DE2548105C2 (de) | Anordnung zur Impulsregeneration | |
DE2005576C3 (de) | Verknüpfungsglied in ECL-Technik | |
DE2548071C2 (de) | Anordnung zur Impulsregeneration | |
DE2548158A1 (de) | Anordnung zur impulsregeneration |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |