DE3135952A1 - Gegentakt-ausgangsschaltung fuer ein verknuepfungsglied in stromschaltertechnik. - Google Patents
Gegentakt-ausgangsschaltung fuer ein verknuepfungsglied in stromschaltertechnik.Info
- Publication number
- DE3135952A1 DE3135952A1 DE19813135952 DE3135952A DE3135952A1 DE 3135952 A1 DE3135952 A1 DE 3135952A1 DE 19813135952 DE19813135952 DE 19813135952 DE 3135952 A DE3135952 A DE 3135952A DE 3135952 A1 DE3135952 A1 DE 3135952A1
- Authority
- DE
- Germany
- Prior art keywords
- current
- push
- output circuit
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/086—Emitter coupled logic
Landscapes
- Engineering & Computer Science (AREA)
- Logic Circuits (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
Description
-
- Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied
- in Stromschaltertechnik.
- Die Erfindung bezieht sich auf eine Gegentakt-Ausgangsschaltung nach dem Oberbegriff des Patentanspruchs 1.
- Ausgangs element für alle Schaltungsvarianten der sogenannten ECL oder E2CL (emitter-gekoppelte Logik) ist ein Differenzverstärker aus zwei Transistoren, dem an dem einen Eingang eine konstante Referenzspannung und an dem anderen Eingang ein logisches Signal zugeführt wird.
- Die Emitter der beiden Transistoren sind mit einer gemeinsamen Konstantstromquelle verbunden. Der eingeprägte Strom wird nach Maßgabe des logischen Signals auf den einen oder anderen Zweigstrompfad des Verstärkers durchgeschaltet. Durch Parallelschalten der Kolektor-Emitterstrecken mehrerer Transistoren kann die Zahl der Eingänge vervielfacht werden. Die angelegten logischen Signale werden nach einer ODER/NOR-Funktion verknüpft. Gemäß dem Schaltungsprinzip der E2CL-Technik sind die Emitter von parallelgeschalteten und von den logischen Eingangssignalen gesteuerten Transistoren mit dem Steuereingang -des Differenzverstärkers verbunden.
- Es ist bekannt, zur Erhöhung der Belastbarkeit und zur Angleichung der Pegel von Eingangs- und Ausgangssignalen an den Differenzverstärker Emitterfolger anzuschließen und die Ausgangssignale der Gesamtanordnung an den Emittern der Emitterfolgertransistoren abzunehmen. Die Stromzufuhr erfolgt über Konstantstromquellen, die indessen häufig durch Ohmsche Widerstände ersetzt werden.
- Bei Belastungen mit wesentlicher kapazitiver Komponente sind ergiebige Konstantstromquellen oder vergleichsweise niederohmige Emitterwiderstände erforderlich, um die Umladung der Kapazitäten in ausreichend kurzer Zeit zu ermöglichen. Da solche Fälle in hochintegrierten Schaltungsanordnungen sehr oft vorliegen, summiert sich die allein schon dadurch bedingte Verlustleistung in unerwünschter Weise. Der Erfindung liegt daher die Aufgabe zugrunde, Maßnahmen zur Verringerung der Verlustleistung anzugeben.
- Gemäß der Erfindung wird diese Aufgabe bei einer Gegentakt-Ausgangs schaltung auf der Grundlage der Stromschalter-Technik durch die Merkmale im kennzeichnenden Teil des Patentanspruchs 1 gelöst. Im folgenden wird die Erfindung anhand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind, näher beschrieben. Es zeigt Fig. 1 einen Differenzverstärker mit Gegentakt-Ausgangsschaltung, Fig. 2 ein ECL-ODERtNOR-Glied mit Gegentakt-Ausgangsschaltung, Fig. 3 ein E2CL-ODER/NOR-Glied mit Gegentakt-Ausgangsschaltung.
- Der Erfindung liegt ein an sich bekannter Sachverhalt zugrunde, für dessen folgende Darlegung die Verwendung von npn-Transistoren vorausgesetzt wird. Vereinfachend wird ferner angenommen, daß die Belastung der Emitterfolger rein kapazitiv ist. Bei einer plötzlichen Pegelerhöhung des Eingangssignals an der Basis des Emitterfolgertransistors wird die an dessen Emitter einseitig angeschlossene Kapazität über die voll leitende Kollektor-Emitterstrecke rasch aufgeladen. Der von einer emitterseitigen Konstantstromquelle gelieferte oder über einen Emitterwiderstand fließende Strom fließt gleichfalls über die Kollektor-Emitterstrecke des Ausgangstransistors und vermindert damit sogar den für die Umladung der Kapazität verfügbaren Strom.
- Eine plötzliche Pegel erniedrigung des Eingangssignals bewirkt dagegen zunächst eine vollständige Sperrung des Transistors, so daß die Entladung der Belastungskapazität allein über die Konstantstromquelle bzw. über den Emitterwiderstand erfolgen kann. Die Entladung wird beendet, wenn das Emitterpotential um den Betrag der Basis-Emitter-Schwellenspannung unter das Basispotential abgesunken ist.
- Die.Fig. 1 zeigt einen ersten als Grundelement der ECL-oder E2. .CL-Schaltungstechnik bekannten Differenzverstärker mit den Transistoren T1 und T2, mit den Kollektorwiderständen RI und R2 und mit einer ersten Konstantstromquelle IQ1. An der Basis des einen Transistors T1 liegt das Eingangssignal EI als Steuersignal für den Differenzverstärker. Die Basis des anderen Transistors T2 wird auf einem festen Referenzpotential U1 gehalten.
- Mit den Kollektoren der Transistoren T1 und T2 des Differenzverstärkers sind die Basisanschlüsse von Transistoren T3-und T4 in Emitterfolgerschaltung verbunden. Die Ausgänge der Emitterfolger, d. h. die Emitter der Transistoren T3 und T4 sind mit Kapazitäten Cal bzw. Ca2 belastet, denen Widerstände Ral bzw. Ra2 parallel geschaltet sind.
- An den Ausgängen liegen die Signale Al und A7 an.
- Die Emitter der Ausgangstransistoren T3 und T4 sind mit den Kollektoren von emittergekoppelten Transistoren T5 und T6 eines zweiten Differenzverstärkers verbunden, der durch das gleiche Eingangssignal EI gesteuert wird, das auch zur Steuerung des ersten Differenzverstärkers dient.
- Durch den zweiten Differenzverstärker wird der von einer zweiten Konstantstromquelle IQ2 gelieferte Konstantstrom I2 alternativ auf einen von zwei Zweigstrompfaden aufgeschaltet, die zu den Emittern der Ausgangstransistoren T3 und T4 und zu den Ausgangslasten Ca1, Ral bzw. Ca2, Ra2 führen.
- Ein die beiden Zweigstrompfade verbindender Querwiderstand R3 verhindert Jedoch, daß ein Zweigstrompfad völlig stromlos wird, wenn der zugehörige Transistor T5 oder T6 des zweiten Differenzverstärkers gesperrt ist. Der Querwiderstand R3 ist so bemessen, daß der über ihn fließende Strom vorzugsweise etwa 10 % bis 20 % des von der zweiten Konstantstromquelle IQ2 gelieferten Stroms I2 beträgt. Abhängig von der Belastungssituation kann der Vorstrom a 1 bis auf etwa 5 % des Konstantstroms I2 abgesenkt werden.
- Die Verbindungen zwischen dem einzelnen Schaltung steilen der Schaltungsanordnung nach Fig. 1 müssen übereinstimmend der Darstellung der Ausführungsbeispiele so hergestellt werden, daß jeweils dem den. tieferen binären Signalpegel führenden Emitterfolger der größere Anteil I2- A I und dem den höheren binären Signalpegel führenden Emitterfolger der restliche Anteil au des von dem zweiten Konstant stromgenerator IQ2 gelieferten Konstantstrom I2 aufgeschaltet wird.
- Anstelle des Querwiderstands R3 können auch zwei Nebenschlußwiderstände R4 parallel zu den Kollektor-Emitterstrecken der Transistorsn T5 und T6 des zweiten Differenzverstärkers vorgesehen werden, für deren Bemessung ebenfalls die vorher erwähnten Bedingungen gelten. Ein entsprechendes Ausführungsbeispiel ist in Fig. 2 enthalten.
- Die Fig. 2 zeigt darüber hinaus eine Erweiterung der Schaltungsanordnung nach Fig. 1 zur Verknüpfung mehrerer Eingangssignale, insbesondere der Eingangssignale El bis E3 nach einer ODER- bzw. NOR-Funktion auf der Grundlage der sogenannten ECL (emitter-gekoppelte Logik). Die Parallelschaltung mehrerer Transistoren T1, T7 und T8 in den einen Zweig des ersten Differenzverstärkers wiederholt sich in dem entsprechenden Zweig des zweiten Differenzverstärkers mit den Transistoren T5, T9 und T10.
- Die Steuerung der Transistoren beider Gruppen erfolgt durch die Eingangssignale El bis E3.
- Ein wesentlich einfacherer Schaltungsaufbau für die ODER/NOR-Verknüpfung ergibt sich mit einer Sonderform der ECL, die unter der Bezeichnung E2CL bekannt ist und häufig eingesetzt wird. Ein entsprechendes Ausführungsbeispiel ist in Fig. 3 dargestellt. Da in der E2CL-Ausfuhrung der Schaltungsteil mit den Transistoren Teil, T12 und T13 zur logischen Verknüpfung der Eingangssignale El bis E3 von dem ersten Differenzverstärker getrennt ist, kann der Steuereingang des zweiten Differenzverstärkers mit dem Steuereingang des ersten Differenzverstärkers verbunden werden.
- Wegen der Signalpegelverschiebung um eine Diodenschwellenspannung durch die Ausgangsermitterfolger, die gewöhnlich in der E2CL-Schaltungstechnik nicht vorgesehen sind, ist es notwendig, in nachgeschalteten VerknUpfungsgliedern das Referenzpotential U2 für die Differenzverstärker um den gleichen Betrag tiefer zu legen.
- Es wäre grundsätzlich denkbar, den zweiten Differenzverstärker durch das an dem Kollektor des Transistors T2 im ersten Differenzverstärker verfügbare Signal zu steuern. Damit könnte beispielsweise die Wiederholung der logischen Verknüpfung einer Mehrzahl von Eingangssignalen in bezug auf den zweiten Differenzverstärker, die bei dem Ausführungsbeispiel nach Fig. 2 erforderlich ist, wegfallen. Ein solches Vorgehen wäre jedoch nicht sehr zweckmäßig, da hierbei eine zwar geringe, aber für die Funktion der Schaltungsanordnung trotzdem sehr wesentliche Verzögerung der Stromumschaltung durch den zweiten Differenzverstärker entstehen würde.
- 3 Figuren 6 Patentansprüche.
Claims (6)
- Patentansprüche Gegentakt-Ausgangsschaltung für ein einen ersten Differenzverstärker enthaltendes Verknüpfungsglied in Stromschaltertechnik, mit einem ersten und zweiten als Emitterfolger betriebenen Ausgangstransistor zur Ausgabe komplementärer Ausgangssignale, die an den mit den Emitteranschlüssen des ersten und zweiten Ausgangs-.transistors identischen ersten und zweiten Anschlußpunkten abnehmbar sind, d a d u r c h g e k e n nz e i c h n e t, a) daß eine Standstromquelle (IQ2) zur Erzeugung eines konstanten Stroms (I2) sowie eine steuerbare Schalteinrichtung (T5, T6) vorgesehen sind, b) daß die Schalteinrichtung (T5, T6) den weitaus überwiegenden (ca. 80% bis 90%) Teil (I2- hI) des konstanten Stroms (I2) denjenigen ersten oder zweiten Anschlußpunkt zuführt bzw. entnimmt, dessen Ausgangssignal dem tieferen binären Signalpegel entspricht, c) das der restliche (ca. 10 % bis 20 %) Teil(I) des konstanten Stroms (I2) demjenigen ersten oder zweiten Anschlußpunkt zugeführt bzw. entnommen wird, dessen Ausgangssignal dem höheren binären Signalpegel entspricht.
- 2. Gegentakt-Ausgangsschaltung nach Anspruch 1, d a -d u r c h g e k e n n z e i c h n e t, daß die Schalteinrichtung (T5, T6) durch das Eingangssignal (E1) bzw. durch die Eingangssignale (E1 bis En) des Verknüpfungsglieds in Stromschaltertechnilx gesteuert wird..
- 3. Gegentakt-Ausgangsschaltung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t, a) daß die Schalteinrichtung als zweiter Differenzverstärker mit zwei durch Schalttransistoren (T5, T6) alternativ umschaltbaren Zweigstrompfaden ausgebildet ist, b) daß die Basis des den ersten Zweigstrompfad steuernden Schalttransistors (T6) an ein festes Referenzpotential (U1) angeschlossen ist, c) daß die beiden Zweigstrompfade über einen Querwiderstand (R3) verbunden sind, der so bemessen ist, daß der über den Querwiderstand (R3) fließende Strom ( au) etwa 10% bis 20% des von der Konstantstromquelle (IQ2) gelieferten konstanten Stroms (I2) beträgt.
- 4. Gegentakt-Ausgangsschaltung nach Anspruch 1 oder 2, d a d u r c h ge k e n n z e i c h n e t, a) daß die Schalteinrichtung als zweiter Differenzverstärker mit zwei durch Schalttransistoren (T5, T6) alternativ umschaltbaren Zweigstrompfaden ausgebildet ist, b) daß die Basis des den ersten Zweigstrompfad steuernden Schalttransistors (T6) an ein festes Referenzpotential (U1) angeschlossen ist, c) daß in Jedem Zweigstrompfad parallel zu der Kollektor-Emitterstrecke eines den Stromfluß in den Zweigstromfaden steuernden Schalttransistors ein Nebenschlußwiderstand (R4) vorgesehen ist, d) daß die beiden gleichen Nebenschlußwiderstände (R4) so bemessen sind, daß der alternativ über den einen oder den anderen Nebenschlußwiderstand (R4) fließende Strom (dI) etwa 10% bis 20% des von der Konstantstromquelle (IQ2) gelieferten konstanten Stroms (I2) beträgt.
- 5. Gegentakt-Ausgangsschaltung nach Anspruch 3 oder 4 für ein ECL-ODER/NOR-Glied, d a d u r c h g e k e n n -z e i c h n e t, daß der Kollektor-Emitterstrecke des den zweiten Zweigstrompfad steuernden Transistors (T5) die Kollektor-Emitterstrecken weiterer Transistoren (T9, T10) zur Steuerung des zweiten Zweigstrompfades parallel geschaltet sind, derart, daß für jedes Eingangssignal (E1 bis E3) des ODER/NOR-Glieds ein Transistor (T5, T9, T10) vorgesehen ist.
- 6. Gegentakt-Ausgangsschaltung nach einem der Ansprüche 1 bis 4 für ein E2CL-ODER/NOR-Glied, d a d u r c h g ek e n n z e i c h n e t, daß die Steuereingänge des ersten und zweiten Differenzverstärkers (T1, T2 und T5, T6) mit den Emittern von durch eine Mehrzahl von Eingangssignalen (E1 bis E3) gesteuerten Transistoren (T11 bis T13) verbunden sind, deren Kol;ktor-Emitterstrecken parallel geschaltet sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813135952 DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813135952 DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3135952A1 true DE3135952A1 (de) | 1983-04-21 |
DE3135952C2 DE3135952C2 (de) | 1983-11-17 |
Family
ID=6141351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813135952 Expired DE3135952C2 (de) | 1981-09-10 | 1981-09-10 | Gegentakt-Ausgangsschaltung für ein Verknüpfungsglied in Stromschaltertechnik. |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE3135952C2 (de) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0110317A2 (de) * | 1982-11-24 | 1984-06-13 | CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A. | Treiberschaltung mit geringem Stromverbrauch für Übertragungsleitungen für Digitalsignale grosser Geschwindigkeit |
EP0176799A1 (de) * | 1984-09-25 | 1986-04-09 | Fujitsu Limited | Emittergekoppelte Logikschaltung |
EP0379955A1 (de) * | 1989-01-23 | 1990-08-01 | National Semiconductor Corporation | ECL-Schaltkreis und seine Verwendung in Verbindung mit einem Spannungsgesteuerten Oszillator |
US5602498A (en) * | 1994-03-15 | 1997-02-11 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
WO2002073805A1 (en) * | 2001-03-14 | 2002-09-19 | Koninklijke Philips Electronics N.V. | A current mode device and a communication arrangement comprising current mode devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395563A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Semiconductor circuit |
DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
JPS6353955A (ja) | 1986-08-25 | 1988-03-08 | Asaka Denshi Kk | プリント配線基板の封止枠の形成方法 |
-
1981
- 1981-09-10 DE DE19813135952 patent/DE3135952C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5395563A (en) * | 1977-02-02 | 1978-08-21 | Hitachi Ltd | Semiconductor circuit |
DE2751881A1 (de) * | 1977-11-21 | 1979-05-23 | Siemens Ag | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren |
JPS6353955A (ja) | 1986-08-25 | 1988-03-08 | Asaka Denshi Kk | プリント配線基板の封止枠の形成方法 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0110317A2 (de) * | 1982-11-24 | 1984-06-13 | CSELT Centro Studi e Laboratori Telecomunicazioni S.p.A. | Treiberschaltung mit geringem Stromverbrauch für Übertragungsleitungen für Digitalsignale grosser Geschwindigkeit |
EP0110317A3 (en) * | 1982-11-24 | 1985-08-14 | Cselt Centro Studi E Laboratori Telecomunicazioni S.P.A. | Small power consumption circuit for driving high-speed digital-signal transmission lines |
US4593211A (en) * | 1982-11-24 | 1986-06-03 | Cselt - Centro Studi E Laboratori Telecommunicazioni S.P.A. | Low-dissipation output stage for binary transmitters |
EP0176799A1 (de) * | 1984-09-25 | 1986-04-09 | Fujitsu Limited | Emittergekoppelte Logikschaltung |
EP0379955A1 (de) * | 1989-01-23 | 1990-08-01 | National Semiconductor Corporation | ECL-Schaltkreis und seine Verwendung in Verbindung mit einem Spannungsgesteuerten Oszillator |
US5602498A (en) * | 1994-03-15 | 1997-02-11 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
US5754062A (en) * | 1994-03-15 | 1998-05-19 | Mitsubishi Denki Kabushiki Kaisha | Current switching logic type circuit with small current consumption |
WO2002073805A1 (en) * | 2001-03-14 | 2002-09-19 | Koninklijke Philips Electronics N.V. | A current mode device and a communication arrangement comprising current mode devices |
Also Published As
Publication number | Publication date |
---|---|
DE3135952C2 (de) | 1983-11-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0093996B1 (de) | Schaltungsanordnung zur Pegelumsetzung | |
DE1762172B2 (de) | Verknuepfungsschaltung mit stromuebernahmeschaltern | |
EP0416323A2 (de) | Signalpegelwandler | |
DE2416534A1 (de) | Komplementaer-symmetrische verstoerkerschaltung | |
DE2723987A1 (de) | Stromuebernahmeschalter | |
DE2329643C3 (de) | Schaltung zur Signalpegelumsetzung | |
DE3135952A1 (de) | Gegentakt-ausgangsschaltung fuer ein verknuepfungsglied in stromschaltertechnik. | |
DE3525522C2 (de) | ||
EP0148395A2 (de) | Breitbandkoppelfeld in Matrixform | |
EP0421016A1 (de) | ECL-TTL-Signalpegelwandler | |
EP0029480B1 (de) | Emitterfolger-Logikschaltung | |
DE1291784B (de) | Schaltung zur Durchfuehrung logischer Funktionen zur Erzielung hoher Schaltgeschwindigkeiten und einer geringen Verlustleistung | |
EP0134270A1 (de) | Phasenteiler mit Verriegelung | |
EP0246689B1 (de) | Schaltung zum Umsetzen von Drei-Zustands-Signalen in binäre Signale | |
EP0413038B1 (de) | Zweiphasengesteuertes Schieberegister in Bipolartechnik | |
DE4231178C2 (de) | Speicherelement | |
DE2451579C3 (de) | Basisgekoppelte Logikschaltungen | |
DE1230079B (de) | Bistabiler Multivibrator mit Emitteranzapfung | |
DE2538184C2 (de) | Multiplexer für Datensignale mit Gigabitraten | |
DE1512416C (de) | Verknüpfungsglied | |
DE2014443C3 (de) | Verknüpfungsschaltung zur Durch führung eines Verfahrens zur storungssicheren Impulsübertragung | |
DE1904650B2 (de) | Schaltungsanordnung zur Pegelanpassung mit komplementären Ausgangssignalen | |
DE2364185C3 (de) | Spannungsvergleichsscha Itung | |
DE1293846B (de) | Logische Schaltung mit mehreren Gattertransistoren | |
DE2542398B2 (de) | Schaltungsanordnung zum umsetzen von pegeln digitaler zeichen, insbesondere zum anpassen von ausgaengen einer schaltkreisfamilie an eingaenge einer anderen schaltkreisfamilie |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |