DE3133716A1

DE3133716A1 - "schaltungsanordnung fuer eine schnittstelle zwischen einem elektronischen rechner und einer peripheren einheit"

Info

Publication number: DE3133716A1
Application number: DE19813133716
Authority: DE
Inventors: Mario Milano Landi
Original assignee: Italtel SpA; Italtel Societa Italiana Telecomunicazioni SpA
Current assignee: Italtel SpA
Priority date: 1980-08-26
Filing date: 1981-08-26
Publication date: 1982-04-08
Also published as: BR8104742A; IT1209257B; FR2489551A1; GB2082810A; IT8024283A0

Description

- 7 - 11068/H/l/

(OB 460)

Schaltungsanordnung fur eine Schnittstelle zwischen einem elektronischen Rechner und einer peripheren Einheit

Die Erfindung bezieht sich auf eine Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1.

Eine Schnittstelle schafft bekanntlich einen Verbindungsweg zwischen der Zentraleinheit eines Rechners und einer externen peripheren Einheit. Hierbei werden Signalisierungen "verwaltet" und synchronisiert, wie z.B. die Anforderungen zum Übertragen von Daten von der peripheren Einheit zum Rechner oder umgekehrt. Ferner erfolgt der Austausch der Daten selbst. Gewöhnlich enthält die Schnittstelle zwei jeweils in einer Richtung wirkende Abschnitte, nämlich die Eingangs- und Ausgangsabschnitte. Mehrere Schnittstellen können zu einem Schaltungsmodul zusammengefaßt sein, der auch Überwachungsschaltungen sowie Anordnungen enthalten kann, die selbständig eine Schnellübertragung der Daten von einer oder mehreren Schnittstellen zum Speicher des Rechners übernehmen können.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungsanordnung anzugeben, die den synchronen Betrieb von zwei Datenverarbeitungsanlagen (Rechnern) ermöglicht.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.

Ohne hierauf beschränkt zu sein, soll die hier beschriebene Schaltungsanordnung insbesondere in einem elektronischen Datenverarbeitungssystem verwendet werden, in welchem zwei parallel nach dem Master-Slave-Prinzip betriebene Rechner zwei Gruppen von (gleich vielen) peripheren Einheiten verwalten sollen, z.B. in der Uermittlungsanordnung eines Fernrasldesystems, wie es in der IT-PS 1.037.256 beschrieben ist.

-B-

Außer dem l/arteil einer schnellen Synchronisierung etwa bei Betriebsbeginn eines Rechners besteht in Weiterbildung der Erfindung mit einer besonderen Kontrollschaltung die Möglichkeit, daß zwei benachbarte, gleichen peripheren Einheiten zugeordnete Schnittstellen parallel betrieben werden.

An einem Ausführungsbeispiel wird die Erfindung näher beschrieben. In der Zeichnung zeigen:

Figur 1 ein vereinfachtes Blockschaltbild der Schnittstelle; Figur 2 ein Ausführungsbeispiel der Schaltung STI nach Figur 1; Figur 3 ein Ausführungsbeispiel der Schaltung STO nach Figur 1; Figur k ein Ausführungsbeispiel der Schaltung SO nach Figur 1; und Figur 5 ein Ausführungsbeispiel der Schaltung LK nach Figur 1.

In Figur 1 ist vereinfacht der Steuerteil einer Schnittstelle UI dargestellt. Die für den Datenaustausch zwischen der peripheren Einheit P und der Zentraleinheit (CPU) erforderlichen Organe sind weggelassen. Die Schnittstelle UI erhält ihre Befehle von der Zentraleinheit über die Befehls-Sammelleitung BC. Die durch den Dekodierer DEC dekodierten Befehle sind dargestellt als Befehle CI für den Eingangsabschnitt und Befehle CO für den Ausgangsabschnitt. Jeder der beiden Abschnitte umfaßt eine Gruppe bistabiler Kippstufen BI bzw. BO, die Anforderungen zur Datenübertragung speichern Dder eine Signalisierung liefern sollen, Schaltungen SI bzw. SO zur Verwaltung der von der peripheren Einheit P empfangenen oder in der Schnittstelle erzeugten Signalisierungen, Befähigungsschaltungen STI bzw. STO für die Schnittstelle sowie Schaltungen GI bzw. GO, die in Abhängigkeit vom Zustand der bistabilen Kippstufen (B) und der Befähigungsschaltungen die über die Sammelleitung BC an die Zentraleinheit zu sendenden Anforderungen oder Anfragen R erzeugen.

Der Eingangsabschnitt sendet der peripheren Einheit P das Signal FR, das als Freizeichen ("Schnittstelle frei") dient, und empfängt die Signale DT ("übertragene Daten") und EIN ("Freigabe,zum Empfang von Daten"). Der

Ausgangsabschnitt empfängt von der peripheren Einheit P die Signale DAK ("ankommende Daten richtig") und DRQ (Anforderung zum Senden von Daten). Ideitere Signale, die für die Erfindung wesentlich sind, werden noch erläutert werden.

Die hier beschriebene Schnittstelle unterscheidet sich von bekannten Schaltungsanordnungen u.a. dadurch, daß sie eine rasche Wiederherstellung des Synchronismus des Rechners erlaubt, und zwar aufgrund der besonderen Schaltungen STI gemäß Figur 2 und STD gemäß Figur 3 sowie der Signalisierungsl/erwaltungsschaltung SO gemäß Figur 4. Ein weiteres Unterscheidungsmerkmal besteht darin, daß kontrolliert wird, ob zwei benachbarte Schnittstellen, welche zwei periphere Einheiten steuern, die gleichzeitig dieselben Operationen durchzuführen haben, gleiche Anweisungen erhalten und mit den peripheren Einheiten gleiche Signale austauschen. Hierzu ist die Schnittstelle mit einer Kontrollschaltung LK gemäß Figur 5 versehen, die mit den Schaltungen des Ausgangsabschnitts und mit der entsprechenden Schaltung LK der benachbarten Schnittstelle im Dialogbetrieb verkehrt. In Figur 1 ist lediglich noch die Schaltung LK einer zweiten Schnittstelle gezeigt, während deren übrige Schaltungen weggelassen sind.

Die im Folgenden beschriebenen Schaltungen ermöglichen einen einwandfreien Synchronbetrieb zweier Datenverarbeitungsanlagen (Rechner) nur dann, wenn die Signale DAK, DRQ und DT von der peripheren Einheit unter Synchronisierung durch ein Taktsignal SIWC, das von der Zentraleinheit (CPU) erzeugt wird, geliefert werden. Da die Taktsignale der beiden Zentraleinheiten übereinstimmen, abgesehen allenfalls von einer Abweichung, die wesentlich kleiner ist als eine Periode des Taktsignals, stimmen auch die beiden Taktsignale SINC überein, so daß die den beiden Rechnern gesendeten Signale DAK, DRQ und DT mit den Taktsignalen beider Rechner synchronisiert sind.

Die Schaltungen der Figuren 2, 3 und k gestatten ein rasches Wiederherstellen des Synchronismus zwischen zwei Rechnern, die im Parallelbetrieb gemäß dem Master-Slave-Prinzip mit den peripheren Einheiten Dialogverkehr haben. Wenn ein Rechner (wieder) den Betrieb aufnimmt, nehmen zwangsweise alle Speicher und Register einen vorgegebenen Zustand an. Dann muß auch der andere Rechner als Master den Datenaustausch mit den peripheren Einheiten

ι ι b

- 1D -

unterbrechen und den gleichen (Binär-)Zustand annehmen, bevor gleichzeitig an beide Rechner ein Startbefehl gegeben wird. Das bedeutet für die Schnittstellen, daß keine Signalisierungen zur Betriebssteuerung vorhanden sein dürfen und kein Datenaustausch zwischen Rechner und peripheren Einheiten stattfindet. Um die Zeit bis zur Idiederherstellung des synchronen Zustandes abzukürzen, uiird im Master-Rechner ein Befehl STP erzeugt, durch das sotdohl der Eingangsabschnitt als auch der Ausgangsabschnitt der Schnittstelle gehindert werden, mit der peripheren Einheit Daten auszutauschen. Ist eine Übertragung in Gang, wird der Befehl STP bis zur Beendigung der Übertragung gespeichert. Durch ein Signal CLC (Figur k) werden.die bistabilen Kippstufen BI bzw. BD in einen vorgegebenen Zustand gebracht, die in der Schnittstelle den Zustand der Signale DAK (für akzeptierte Daten) und DR(J (für Anforderung neuer Daten) speichern, die von der peripheren Einheit zum Rechner geleitet werden.

Der Figur 2 sind die wesentlichen Einzelheiten einer bevorzugten Ausführungsform der Befähigungsschaltung STI zur Steuerung der bistabilen Start-Schaltung 1 zu entnehmen, welche den Betrieb des Eingangsabschnitts der Schnittstelle ermöglicht. Die bistabile Start-Schaltung 1 wird durch den Befehl STR gesetzt und "bedingungslos" durch den Befehl EST über das Summierglied 31 rückgesetzt; beide Befehle STR und EST kommen von der Zentraleinheit (CPU). Der ebenfalls von dieser erzeugte Befehl STP wird in der als Register dienenden bistabilen Schaltung 2 gespeichert und setzt beim l/orhandenaein des vom Torglied 12 erzeugten Freizeichens oder Freigabesignals FR die bistabile Schaltung 1 zurück, deren Ausgang die bistabile Schaltung 2 rücksetzt und das Targlied 12 zur Erzeugung des Signals FR befähigt, falls die Schnittstelle nicht Daten oder eine Signalisierung verwaltet (Signal FFI = D) oder von der peripheren Einheit eine Anfrage erhalten und diese in die als Register dienende bistabile Schaltung 3 gespeichert hat, deren Setzeingang das von dem Signal FFI und dem Befehl STR gesteuerte Summierglied 33 vorgeschaltet ist. Die bistabile Schaltung 3 wird ausgeschaltet oder rückgesetzt, sobald die Schnittstelle für den Empfang von Daten (Signal EIN) befähigt ist, bis zum Befähigen des Eingangsabschnitts (Startbefehl STR =1), oder bis die Zentraleinheit über eine Anfrage informiert wird (Signal FFI =1). Vor den Löscheingang der Schaltung 3 ist das zweite Summierglied 32 geschaltst, das einen mit dem Ausgang

ύ ι ό3 / Ib

des ersten Summiergliedes 31 verbundenen Eingang hat. Zwischen den Ausgang des Targliedes 12 und einen Eingang des Summiergliedea 31 ist das Targlied 11 geschaltet, dessen zweiter Eingang von der bistabilen Schaltung 2 gesteuert ist.

Die Glieder 12 und 32 können auch zur Veruialtungs-Schältung SI (Figur 1) gehören, oder das Ausgangssignal des Targliedes 12 kann die Erzeugung des Signals FR durGh die Schaltung SI veranlassen.

Ähnlich wird Für den Ausgangaabschnitt gemäß Figur 3 der Befehl STP in der als Register dienenden bistabilen Schaltung k gespeichert. Er befähigt das Targlied 13 zum Rücksetzen der ebenfalls als Register dienenden bistabilen Start-Schaltung 5, ωεπη die Schnittstelle keine Daten oder Signalisierung verwaltet (Signal FFO = 0) und die periphere Einheit die zuletzt empfangenen Daten akzeptiert hat (DAK =1). Die bistabile Schaltung 5 löscht die bistabile Schaltung h und wird ihrerseits stets durch den "unbedingten" Befehl EST rückgesetzt, der im Summierglied 3k mit dem Ausgangssignal des Torgliedes 13 verknüpft uiird.

Sobald in beiden Fällen der Master-Rechner blockiert uiurde, erzeugen beide Zentraleinheiten (CPU) gleichzeitig den Startbefehl STR.

Figur k sind die wesentlichen Einzelheiten einer bevorzugten Ausführungsform der Schaltung zu entnehmen, mit welcher das Befehlssignal GLC den Inhalt der das Signal DAK speichernden bistabilen Kippschaltung 7 dem neuesten Stand anzupassen vermag. Für das Signal DRQ ist eine entsprechende Schaltung vorgesehen. Ulie aus Figur k hervorgeht, bildet das Signal DAK den Takt für die als Register dienende bistabile Schaltung 6 und das Datensignal für die als Register dienende bistabile Schaltung 7. Jede positive Anstiegsflanke des Signals DAK ergibt einen hohen Binärwert am Ausgang der bistabilen Schaltung 6, womit die bistabile Schaltung 7 gesetzt wird. Deren Ausgangssignal DAK¹ wird den anderen Organen des Rechners zugeführt und kann zum Rücksetzen der bistabilen Schaltung 6 verwendet werden. Bei einer Wiedereinschaltung (Betriebsbeginn) steuert das gleichzeitig bei beiden Rechnern wirksame Befehlssignal CLC als Taktsignal die bistabile Schaltung 7, in die das dem Zustand der externen Leitungen entsprechende Signal DAK geladen

ο ί J ό I I b"

wird. Folglich nehmen die bistabilen Schaltungen 7 bei beiden Rechnern den gleichen Zustand an. Der Dateneingang der Schaltung 6 liegt auf festem Potential (+ 5).

Falls zwei periphere Einheiten synchron gleiche Operationen durchzuführen haben, ist es möglich, sie an zwei benachbarte Schnittstellen anzuschließen, die eine "Link"-Hantrallschaltung LH enthalten (Figur 1). Die beiden Hantrollschaltungen LH verkehren im Dialogbetrieb miteinander und mit den anderen Schaltungen der jeweiligen Schnittstelle und kontrollieren dadurch, daß beide Schnittstellen gleichzeitig die gleichen Signale mit den zugeordneten peripheren Einheiten austauschen.

Figur 5 sind die wesentlichen Einzelheiten einer bevorzugten Ausführungsform der Schaltung LH zu entnehmen sowie die Art und ÜJeise, wie die beiden Schaltungen LH, die gleich sind und zu benachbarten Schnittstellen gehären, verbunden sind. Die eine Schaltung LH ist als Haupt-Hontrollschaltung der Zentraleinheit definiert (Signal LH¹ = D) und die andere als Sekundär-Schaltung (LH¹ =1). Nur die Haupt-Hontrollschaltung LH dialogisiert mit der Zentraleinheit (CPU). Die Sekundär-Schaltung vollzieht ebenfalls die der Haupt-KontrDllschaltung LH zugeführten Anuieisungen und führt die gleichen Operationen durch uiie diese. Die Zentraleinheit kann jedoch ohne weiteres auch beide Schnittstellen als Hauptschnittstellen kennzeichnen, die dann unabhängig arbeiten. Ferner kann die Hauptschaltung über das der Schaltung GD, die die Anfragen erzeugt, zugeführte Signal DTL die Sendung von Daten unter· der Bedingung anfordern, daß die gleiche Anfrage gleichzeitig auch von der SekundMrechaltung erzeugt uiird.

Mit Bezug auf Figur 5 uierden nun die Schaltungen betrachtet-, die es ermöglichen, die Verbindung ("Link") in der oben erläuterten üJeise auszuführen, uobei einander entsprechende Elemente (Signale, Schaltungen) in den beiden Schaltungen LH, die miteinander verbunden sind, gleich bezeichnet sind. Die Schnittstelle N sei die Hauptschnittstelle (LH¹ = D) und l\l + 1 sei die Sekundärschnittstelle (LH¹ =1). Ferner ist zu beachten, daß die einfachheitshalber in den Schaltungen LH dargestellte Steuerschaltung DI, welche aufgrund eines Signals von der üJählleitung, die der Schnittstelle zugeordnet ist, nämlich des Signals Sn für die Schnittstelle IM, Sn + 1 für die

313371B

Schnittstelle IV + 1 usw. die Schaltungen der Schnittstelle zum Betrieb befähigen (wobei die Schaltung, welche die Schnittstelle auch dann befähigt, wenn die andere Schnittstelle gemählt wird, nur bei "Link"-Betrieb bestehen kann), in Wirklichkeit außerhalb der Schaltung LH gelegen und auf alle Fälle auch dann vorhanden ist, iuenn die "Lin^'-Kontrollschaltung fehlen sollte.

üJenn die Sekundärschnittstelle zusammen mit der Hauptschnittstelle befähigt wird, gelangt das Signal Sn zur Wahl der Hauptschnittstelle auch zur Sekundärschnittstelle (LH¹ =1) und befähigt diese, falls keine örtlichen Meldungen (SL =s 1) vorliegen und die bistabile Start-Schaltung 5 aktiv ist (Signal STO¹ = 1). Ein Signal Sn +1 vermag die Schnittstelle N nicht zu aktivieren, denn in dieser sperrt das Signal LH¹ = 0 die Targlieder 14, 15 und 16. Falls die Zentraleinheit (CPU) beide Schnittstellen als Hauptschnittstellen kennzeichnet, können dieselben nur durch ein eigenes üiählsignal (S) befähigt werden.

Zur Hantrolle, daß beide Schnittstellen das Signal ORQ innerhalb einer vorbestimmten Zeit empfangen, sind in beiden Schnittstellen die bistabilen Start-Schaltungen 5 aktiv (STO =1). Hieraus ergibt sich, daß die Torglieder 17 befähigt und die Ausgänge der Summierglieder 35 aktiv sind, da in der Sekundärschaltung das Signal LH¹ = 1 das zugehörige Summierglied 35 und das Targlied 14 aktiviert, das seinerseits das Summierglied 35 der Hauptschaltung steuert. Bis zur Anforderung neuer Daten durch die periphere Einheit ist DRQ = 0. Das Torglied 1S hat zwei Eingangssignale mit dem Binäruiert "1" und ist befähigt, das am Ausgang der bistabilen Schaltung θ erzeugte Signal durchzulassen. Der Dateneingang dieser bistabilen Hippschaltung steht mit dem Ausgang des Torgliedes 17 der anderen Schnittstelle in Verbindung, der auf dem Binärwert "O" liegt. Daher liegt der Dateneingang der weiteren bistabilen Hippschaltung 9 auf "0", was für beide Schnittstellen gilt. Falls eine periphere Einheit neue Daten fordert, sperrt das Signal DRQ = 1 das Targlied 18 und bringt den Ausgang des Torgliedes 17 der der peripheren Einheit zugeordneten Schnittstelle auf "1". Beim nächsten Impuls des Taktsignals FS schaltet die bistabile Hippschaltung der der anderen peripheren Einheit zugeordneten Schnittstelle um, und falls vor dem zweiten FS-Impuls des Taktsignals FS auch die zweite periphere Einheit keine Daten verlangt

j 13 3716

und das Targlied 18 ihrer Schnittstelle gesperrt wird, schaltet die bistabile Hippschaltung 9 um. Der Zentraleinheit (CPLJ) wird dann das Fehlersignal LHE von der Schnittstelle zugeführt, welche zu der peripheren Einheit gehört, die keine neue Daten angefordert hat.

Die Haupt-Schnittstelle kann Daten (DTL = 1) nur anfordern, wenn eine analoge Anfrage in der Sekundärschnittstelle vorhanden ist. Beide Schnittstellen können bei der Zentraleinheit Daten anfordern, falls die jeweilige periphere Einheit die vorhergehenden Daten akzeptiert hat (DAH = 1) und neue Daten verlangt (DRQ =1), und falls keine Fehlersignalisierungen (SL = 1) vorhanden sind. Unter diesen Umständen ist das Torglied 19 aktiv, dessen Ausgangssignal vom Torglied 20 durchgelassen uird. Dessen Signal DTL uiird nur dann erzeugt, wenn in der jeweils anderen Schnittstelle das Torglied 19 aktiv ist oder das Torglied 14 gesperrt wurde, d.h. dis andere Schnittstelle gesperrt (Signal STD¹ = 0) und/oder als Hauptschnittstelle (LH = 0) gekennzeichnet ist. Zu diesem Zweck ist das Summierglied 36 vorgesehen. Die Hauptschnittstelle kann daher nur dann Daten anfordern (DTL = 1), wenn die Sekundärschnittstelle nicht befähigt ist oder ebenfalls Daten verlangt.

Claims

J /

- -Fa-Yen *γα isi Walt ε.
DR. DIETER V. BEZOLD
DIPL. ING. PETER SCHÜTZ
DIPL. ING. WOLFGANG HEUSLER

MARIA-THERESIA-STRASSE 22
POSTFACH 86 02 60

D-8OOO MUENCHEN 86

ZUGELASSEN BEIM EUROPÄISCHEN PATENTAMT

EUROPEAN PATENT ATTORNEYS MANDATAIRES EN BREVETS EUROPEENS

TELEFON 089/4 70 60 06 TELEX 522 638
TELEGRAMM SOMBEZ

11G68/H/I7
(DB 460)

ITALTEL

Societä Italiana Telecomuninazioni a.p.a.
Piazzale Zavattari 12, Mailand / Italien

Schaltungsanordnung for eine Schnittstelle zwischen einem elektronischen Rechner und einer peripheren Einheit

Patentansprüche

ΠΛ Schaltungsanordnung für eine Schnittstelle zwischen einem elektronischen Rechner und einer peripheren Einheit, insbesondere in einer Fernmelde-l/ermittlungsanlage, mit einem Eingangs- und einem Ausgangsabschnitt, von denen jeder Abschnitt bistabile Schaltungen (BI; Bü) zur Speicherung von Anforderungen zur Übertragung von Daten oder zur Lieferung einer Signalisierung enthält, mit Schaltungen (SI; SO) zur Verwaltung der Signalisierungen von der oder für die periphere Einheit, mit Schaltungen (STI; STO) zur Befähigung der Abschnitte, und mit durch die bistabilen Schaltungen und die l/erwaltungsschaltungen gesteuerten Schaltungen (GI; GO)

POSTSCHECK MÖNCHEN NR. 69148-800

BANKKONTO HYPODANK MÖNCHEN (BLZ 70 200 40) KTO. 6 060 257 378 SWIFT HYPO DE MM

j ! J J 7 1 6

zur Erzeugung von Anfragen oder Anforderungen, die einer die Schnittstelle steuernden binären Zentraleinheit über eine Befehls-Sammelleitung (BC) zugeführt werden,

dadurch gekennzeichnet,- daß die Befähigungsschaltungen (STI; STO) der Ein- und Ausgangsabschnitte und die Signalisierungs-Verwaltungsschaltungen (SD; SI) zur schnellen Synchronisierung des Rechners mit einem anderen Rechner bei Betriebsbeginn in der Schnittstelle (UI) einen vorbestimmten Anfangszustand einstellen,

und daß von der peripheren Einheit (P) erzeugte erste, zweite und dritte Signale (DT, DAK bzw. DRQ), welche der Schnittstelle (UI) melden, daß Daten übertragen wurden, empfangene Daten die richtige Form hatten bzw. neue Daten gesendet werden sollen, mit einem von der Zentraleinheit erzeugten Taktsignal (SIWC) synchronisiert werden.
2.) Schaltungsanordnung nach Anspruch 1,

dadurch gekennzeichnet, daß eine Kontrollschaltung (LK) vorgesehen ist, die feststellt, ob die der Schnittstelle (UI) zugeordnete periphere Einheit (P) parallel zu der einer benachbarten Schnittstelle zugeordneten peripheren Einheit arbeitet, und die mit dem Ausgangsabschnitt der eigenen Schnittstelle (UI) und mit der Kontrollschaltung (LK) der benachbarten Schnittstelle im Dialogbetrieb verkehrt.
3.) Schaltungsanordnung nach Anspruch 1 oder 2,

dadurch gekennzeichnet, daß in der Befähigungsschaltung (STI) des Eingangsabschnitts und in der Verwaltungsschaltung (SI)

eine erste bistabile Schaltung (1) durch einen von der Zentraleinheit erzeugten ersten Befähigungsbefehl (STR) gesteuert und durch das am Ausgang eines ersten Summiergliedes (31) erzeugte Signal rückgesetzt wird und mit ihrem eigenen Ausgangssignal eine zweite bistabile Schaltung (2) rücksetzt und einen Eingang eines ersten Torgliedes (12) steuert;

die zweite bistabile Schaltung (2) von einsm zweiten von der Zentraleinheit erzeugten Befehl (STP) gesteuert wird und an ihrem Ausgang mit dem ersten Eingang eines zweiten Targliedes (11) verbunden ist;

eine dritte bistabile Schaltung (3) durch das Ausgangssignal eines zweiten Summiergliedes (32) rückgesetzt und durch das Ausgangssignal eines dritten Summiergliedes (33) gesetzt wird und an ihrem Ausgang mit einem zweiten Eingang des ersten Torgliedes (12) verbunden ist;

an den dritten, negierten Eingang des ersten Targliedes (12) ein viertes Signal (FFI) angelegt ist, das die bistabilen Schaltungen (BI) des Eingangsabschnitts dann erzeugen, wenn sie der Zentraleinheit eine Anfrage übermitteln, und das von dem ersten Torglied (12) als Freizeichen erzeugte Signal (FR), das der peripheren Einheit (P) gesendet wird, an den zweiten Eingang des zweiten Torgliedes (11) angelegt ist;

das Ausgangssignal des zweiten Torgliedes (11) im ersten Summierglied (31) mit einem dritten Befehl (EST) logisch summiert wird, welchen die Zentraleinheit als unbedingten Rückstellbefehl erzeugt;

das zweite Summierglied (32) am einen Eingang vom Ausgangssignal des ersten Summierglisdes (31) und am zweiten Eingang durch ein fünftes Signal (EIN) gesteuert ist, welches von der peripheren Einheit (P) zur Befähigung der Schnittstelle (UI) für den Empfang von Daten erzeugt wird;

und an die Eingänge des dritten Summiergliedes (33) der erste .Befehl (STR) und das vierte Signal (FFI) gelegt sind.
4.) Schaltungsanordnung nach einem der vorangehenden Ansprüche,

dadurch gekennzeichnet, daß in der Befähigungsschaltjng (STQ) des Ausgangsabschnitts

eine vierte bistabile Schaltung (4) durch den zweiten Befehl (STP) gesteuert und durch das Ausgangssignal einer fünften bistabilen Schaltung (5) rückgesetzt wird und mit ihrem Ausgang an den Eingang eines dritten Torgliedes (13) geschaltet ist;

an die Eingänge des dritten Torgliedes (13) ein sechstes Signal (FFD), das die bistabilen Schaltungen (BO) des Ausgangsabschnitts dann erzeugen, wenn sie der Zentraleinheit keine Anforderung übermitteln, und das zweite Signal (DAK) angelegt sind und das Ausgangssignal des dritten Targliedes (13) in einem vierten Summierglied (34) mit dem dritten Befehl (EST) zu einem Signal logisch summiert wird, das die fünfte bistabile Schaltung (5) rücksetzt;

und die fünfte bistabile Schaltung (5) durch den ersten Befehl (STR) gesteuert ist.
5.) Schaltungsanordnung nach einem der vorangehenden Ansprüche,

dadurch gekennzeichnet, daß die l/erualtungsschaltung (SO) des Ausgangsabschnitts zwei gleiche Schaltkreise (Figur k") enthält, die das zweite Signal (DAK) bzw. das dritte Signal (DRQ) verwalten, und daß in jedem dieser Schaltkreise

eine sechste bistabile Schaltung (S) an einem Takteingang durch das zweite Signal (DAK) bzw. durch das dritte Signal (DRQ) gesteuert ist und am Dateneingang an ein Potential konstanter Polarität angeschlossen ist und mit ihrem Ausgang den Befähigungseingang einer siebenten bistabilen Schaltung (7? steuert;

und die siebente bistabile Schaltung (7) an einem Taktsteuereingang durch einen von der Zentraleinheit erzeugten vierten Befehl (CLC) gesteuert ist und an ihrem Dateneingang das zweite Signal (DAK) bzw. das dritte Signal (DRQ) empfängt und mit ihrem Ausgangssignal (DAK'), welches als das zweite bzw. dritte Signal für die weiteren Organe des Rechners dient, die sechste bistabile Schaltung (6) rücksetzt.
6.) Schaltungsanordnung nach Anspruch 2,

dadurch gekennzeichnet, daß von der Zentraleinheit eine der beiden benachbarten Schnittstellen als Hauptschnittstelle und die andere als Sekundärschnittstelle bestimmt wird, und daß die Kontrollschaltung (LK) jeder Schnittstelle

eine erste Anordnung (DI, 14, 15, 16) enthält, welche gleichzeitig die Haupt- und die Sekundärsnhnittstelle befähigt; ferner

eine zweite Anordnung (17, θ, 1Θ, 35, 9), die ein Alarmsignal erzeugt, wenn beim Empfang des dritten Signals (DRQ) in der einen Schnittstelle nicht innerhalb einer vorbestimmten Zeit das gleiche Signal auch in der anderen Schnittstelle empfangen uiird; sowie

eine dritte Anordnung (19, 36, 20), mit der in der Hauptschnittstelle ein siebentes Signal (DTL) erzeugbar ist, mit dem bei der Zentraleinheit die Übersendung neuer Daten nur dann verlangt wird, uienn auch die Sekundärschnittstelle dieselbe Anforderung erzeugt.
7.) Schaltungsanordnung nach Anspruch 6,

dadurch gekennzeichnet, daß die erste Anordnung folgende Bestandteile hat:

eine Steuerschaltung (DI), die aufgrund eines Signals (Sn), das auf einem der Schnittstelle zugeordneten bJählleiter erscheint, die Schaltungen der Schnittstelle zum Betrieb befähigt;

ein viertes Torglied (14), das am einen Eingang ein die Sekundärschnittstelle bestimmendes Signal (LH¹) und am anderen Eingang ein neuntes Signal (STO¹) empfängt, das am Ausgang der fünften bistabilen Schaltung (5) erzeugt wird;

ein fünftes Targlied (15), das am einen Eingang mit dem Ausgang des vierten Torgliedes (14) verbunden ist und am anderen Eingang ein zehntes Signal (SL) empfängt, welches beim Fehlen örtlicher Signalisierungen erzeugt wird; und

ein sechstes Torglied (16), das an seinem einen Eingang mit dem Ausgang des fünften Torgliedes (15) und am anderen Eingang mit dem Wählleiter (Signal Sn + 1) der benachbarten Schnittstelle verbunden ist und mit seinem Ausgang die Steuerschaltung (DI) aktiviert.
8.) Schaltungsanordnung nach Anspruch 6 oder 7,

dadurch gekennzeichnet, daß in der zweiten Anordnung

ein siebentes Torglied (17) an seinen Eingängen das dritte Signal (DRQ) und das neunte Signal (STD¹) empfängt;

eine achte bistabile Schaltung (Θ) durch ein von der Zentraleinheit erzeugtes synchronisierendes Taktsignal (FS) gesteuert wird und an seinem Dateneingang mit dem Ausgang des siebenten Targliedes (17) der benachbarten Schnittstelle verbunden ist;

ein achtes Torglied (18) an seinen Eingängen das Ausgangssignal der achten bistabilen Schaltung (8), das negierte dritte Signal (DRQ) und das neunte Signal (STD¹) sowie das Ausgangssignal eines fünften Summiergliedes (35) empfängt;

das fünfte Summierglied (35) an seinen Eingängen das achte Signal (LH¹) und das Ausgangssignal des vierten Torgliedes (14) der benachbarten Schnittstelle empfängt; und

eine neunte bistabile Schaltung (9) an ihrem Takteingang von dem synchronisierenden Taktsignal (FS) gesteuert uird und mit ihrem Dateneingang an den Ausgang des achten Targliedes (18) angeschlossen ist und das Alarmsignal (LKE) erzeugt.
9.) Schaltungsanordnung nach einem der Ansprüche 6 bis 8,

dadurch gekennzeichnet, daß in der dritten Anordnung

ein neuntes Torglied (19) an seinen Eingängen das zweite Signal (DAH), das dritte Signal (DRQ) und das zehnte Signal (SL) empfängt;

ein sechstes Summierglied (36) an seinen Eingängen das negierte Ausgangssignal des vierten Targliedes (14) und das Ausgangssignal des neunten Torgliedes (19) empfängt; und

ein zehntes Torglied (2D) mit seinen Eingängen an den Ausgang des neunten Torgliedes (19) bzui. an den Ausgang des sechsten Summiergliedes (3G) der benachbarten Schnittstelle geschaltet ist und das siebente Signal (DTL) erzeugt.