DE3117927A1

DE3117927A1 - Anordnung zur erkennung der laengsten von in digitalen signalen periodisch enthaltenen folgen von nullzeichen

Info

Publication number: DE3117927A1
Application number: DE19813117927
Authority: DE
Inventors: Josef Ing.(grad.) 8021 Hohenschäftlarn Dömer; Gerhard Dipl.-Ing. 8905 Mering Thanhäuser
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1981-05-06
Filing date: 1981-05-06
Publication date: 1982-11-25
Also published as: DE3117927C2

Description

Anordnung zur Erkennung der längsten von in digitalen
Signalen periodisch enthaltenen NullzeichenfolRen Die Erfindung betrifft eine Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen.
Aus der DE-PS 27 50 011 ist ein Verfahren zum Erkennen des Auftretens eines mit Bitfehlern behafteten AIS-Signals anstelle eines PCM-Signals bekannt, wobei dieses AIS-Signal aus einer andauernden Folge von Eins-Bits besteht. Die Erkennung erfolgt dadurch, daß innerhalb eines definierten Zeitraumes die im übertragenen Signal auftretenden Übergänge vom logischen Null zustand in den logischen Einszustand oder umgekehrt gezählt werden und daß, sofern das Zählergebnis einen vorgegebenen Wert unter- bzw. überschreitet, auf das Auftreten eines AIS-Signals oder den Ausfall eines PCM-Signals geschlossen wird. Die aus der genannten Patentschrift bekannte Anordnung zur Durchführung dieses Verfahrens enthält eine Kette aus D-Flip-Flops, deren Ausgangssignal zusammen mit dem Eingangssignal bzw. dem invertierten Eingangssignal kombiniert und über Tiefpä.sse abgegeben wird. Die Verwendung derartiger binärer Zählschaltungen ist auch bei höheren Frequenzen möglich.
Bei diesen Frequenzen ist es aber notwendig, die Zählschaltungen als ECL-Logikbausteine aufzubauen, diese haben jedoch mit steigender Zählfrequenz einen erheblich steigenden Speisestrombedarf.
Periodische Nullzeichenfolgen werden für Synchronisierungs-, Signalisierung- und Steuerzwecke verwendet, wobei der Einsatz in von der steuernden bzw. signali- sierenden Zentrale abgesetzten Einrichtungen erfolgt die häufig ferngespeist sind. Eine bevorzugte Verwendung von periodischen Nullzeichenfolgen ist die Verwendung als Schleifenschlußbefehl in den Ubertragungsstrecken von digitalen Ubertragungssystemen. In diesem Fall sind in die Ubertragungsstrecke für beide übertragungsrichtungen die übertragenen Signale verstErkende und regenerierende Zwischenstellen eingefügt.
Durch von einer prüfenden Zentrale gesteuertes Schließen einer Schleife vom Ausgang des Regenerators für die eine übertragungsrichtung zum Eingang des Regenerators für die andere übertragungsrichtung kann für Prüfzwecke ein Ubertragungsweg geschlossen werden, über den die Prüfsignale von der prüfenden Endstelle über die zu prüfenden Streckenteile zur Auswertung zur prüfenden Endstelle zurückgesendet werden. Zur Erkennung der periodischen Nullzeichenfolgen ist es notwendig, daß jede Zwischenstelle eine entsprechende Anordnung enthält, die von dem Fernspeisestrom mitgespeist wird. Im Hinblick auf den durch die Kabeleigenschaften begrenzten Fernspeisestrom ist es notwendig, daß die Erkennungsschaltung einen möglichst geringen Leistungsbedarf hat. Wegen der bei übertragung von hohen Bitraten ansteigenden Stromaufnahme binärer Zahler sind diese dann als Erkennungsschaltung nicht geeignet.
Die Aufgabe der Erfindung besteht also darin, eine Anordnung der eingangs erwähnten Art zu finden, die auch bei hohen übertragungsgeschwindigkeiten nur einen vergleichsweisen geringen Leistungsbedarf aufweist.
Die Aufgabe wird erfindungsgemäß dadurch gelöst, daß eine Eingangsstufe zur Umformung der empfangenen digitalen Signale in unipolare binäre Signale vorgesehen ist, daß diese Eingangsstufe einen Differenzverstärker ansteuert, mit dessem Ausgang ein Steuereingang eines gesteuerten Schalters verbunden ist, daß ein erster Anschluß des gesteuerten Schalters mit. einem positiven Betriebsspannungsanschluß und ein zweiter Anschluß mit dem ersten Anschluß eines ersten Integrationsgliedes und mit dem Eingang eines Wechselspannungsverstärkers verbunden ist, daß der zweite Anschluß des ersten Integrationsgliedes mit einem negativen Betriebsspannungsanschluß verbunden ist, daß der Ausgang des Wechselspannungsverstärkers über ein mit seiner Mittenfrequenz auf die Periode der Folge von Nullzeichen abgestimmtes schmalbandiges Filter mit einem Eingang einer als Schaltstufe ausgebildeten Pegelauswerteschaltung verbunden ist. Der besondere Vorteil der erfindungsgemäßen Anordnung liegt in ihrem vergleichsweise sehr geringen Aufwand. Zur Erhöhung der Sicherheit gegen Störungen ist eine Weiterbildung der Erfindung zweckmäßig, bei der indie Verbindung zwischen erstem Anschluß des ersten Integrationsgliedes und Wechselspannungsverstärker ein zweiter gesteuerter Schalter eingefügt ist, dessen Steuereingang mit dem ersten Anschluß des ersten Integrationsgliedes, dessen erster Anschluß mit dem negativen Betriebsspannungsanschluß und dessen zweiter Anschluß mit dem Eingang de s We des Wechselspannungsverstärkers und mit einem ersten Anschluß eines zweiten Integrationsgliedes verbunden ist, dessen zweiter Anschluß mit dem positiven Betriebsspannungsanschluß verbunden ist. Zweckmäßige Weiterbildungen der erfindungsgemäßen Anordnung sind in den Patentansprüchen 3 und 4 näher beschrieben.
Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. Dabei zeigt Fig. 1 die Schaltung einer erfindungsgemäßen Anordnung, Fig. 2 ein erstes Impulsdiagramm zur Erläuterung der Wirkungsweise der Anordnung nach Fig. 1 und Fig. 3 ein zweites Impulsdiagramm zur Erläuterung der Wirkungsweise der Anordnung nach Fig. 1.
Die in der Fig. 1 dargestelLi.* haltung dient zur Erkennung von SohleifenschluBbefeh^en in den Zwischenstellen eines digitalen Zeitsultiple! srems. In der Patentanmeldung P 30 03 516.6 ist in der Fig. 1 eine derartige Zwischenstelle dargestellt, wobei die Schaltungsanordnung nach der vorliegenden Fig. 1 in der Anordnung OSA zur Ortungssignalauswertung der Fig. 1 der älteren Patentanmeldung enthalten ist.
Die Eingänge der Schaltungsanordnung nach Fig. 1 sind mit Ausgängen des Zeitentscheiders verbunden, wobei Jeder Eingang einen unipolaren Signalzug empfängt, der die positiven bzw. negativen Eins impulse des im Regenerator verarbeiteten pseudoternären Eingangssignals repräsentiert. Mit den Eingängen sind die Widerstände R1 und R2 verbunden, die zusammen mit dem Widerstand R3 Schutzwiderstände für die Ausgänge der im Zeitentscheider des Regenerators enthaltenen Flipflops darstellen.
Mit den Anschlüssen der Widerstände R1 und R2 und mit Bezugspotential ist die Primärwicklung eines ersten Ubertragers Ül verbunden, dessen Sekundärwicklung mit den Basisanschlüssen eines ersten und eines zweiten Transistors T1, T2 verbunden sind. Die Emitteranschlüsse dieser beiden Transistoren sind miteinander und über einen vierten Widerstand R4 mit dem negativen Betriebsspannungsanschluß -UB verbunden, so daß sich ein emittergekoppelter Differenzverstärker ergibt. Der Basisanschluß des zweiten Transistors T2 ist außerdem mit einem aus einem fünften und einem sechsten Widerstand R5, R6 gebildeten Basisspannungsteiler verbunden, die Zuführung der Basisvorspannung für den ersten Transistor T1 erfolgt über die Sekundärwicklung des ersten über tragers 21, der Mittelpunkt des Basisspannungsteilers ist außerdem über einen ersten Kondensator C1 mit dem negativen Betriebsspannungsanschluß -UB verbunden.
Während der Kollektoranschluß des ersten Transistors T1 unmittelbar mit dem positiven Betriebsspannungsanschluß +UB verbunden ist, ist der Kollektor des zweiten Transistors T2 unmittelbar mit dem Basisanschluß eines dritten Transistors T3 und außerdem über einen siebenten Widerstand R7 mit dem positiven Betriebsspannungsanschluß +UB verbunden. Der Kollektoranschluß des dritten Transistors T3 ist unmittelbar mit dem positiven Betriebsspannungsanschluß +UB verbunden, während der Emitteranschluß dieses Transistors mit dem Basisanschluß eines vierten Transistors T4 und außerdem über ein aus einem zweiten Kondensator C2 und einem achten Widerstand R8 gebildetes erstes Integrationsglied.mit dem negativen Betriebsspannungsanschluß -UB verbunden ist.
Der Kollektoranschluß des vierten Transistors ist mit dem negativen Betriebsspannungsanschluß verbunden, der Emitteranschluß dieses Transistors ist über ein aus einem dritten Kondensator C3 und einem neunten Widerstand R9 gebildetes zweites Integrationsglied mit dem positiven Betriebsspannungsanschluß und außerdem über einen vierten Kondensator C4 mit dem Basisanschluß eines fünften Transistors T5 verbunden. Der Basisanschluß dieses Transistors ist außerdem mit einem aus einem zehnten und einem elften Widerstand R10, RIl gebildeten Basisspannungsteiler verbunden. Der Emitteranschluß des fünften Transistors T5 ist über einen zwölften Widerstand R12 mit dem negativen Betriebsspannungsanschluß -UB verbunden, der Kollektoranschluß dieses Transistors ist über einen fünften Kondensator C5 und über die Primärwicklung eines zweiten Ubertragers U2 mit dem positiven Betriebsspannungsanschluß +UB verbunden. Die Anschlüsse der Sekundärwicklung des zweiten übertragers tY2 sind mit einem dreizehnten Widerstand R1n und mit den Eingängen einer Pegelauswerteschaltung PAS verbunden, die als Schwellwertschalter ausgebildet ist und den eigentlichen Schleifenbefehlsgeber steuert. Der vierte Transistor T4 ist ein pnp-Transistor, während alle anderen Transistoren vom npn-Typ sind.
Die Schaltungsanordnung nach der Fig. 1 dient zur Erkennung einer Folge von neun aufeinanderfolgenden Nullzeichen, die in einem Pseudozufallssignal enthalten ist.
Ein Teil dieser Pseudozufallsfolge mit den neun Nullzeichen ist in der Fig. 2 dargestellt. Das Problem bei der Erkennung dieser Nullzeichen liegt darin, daß eine besonders hohe Spektrallinie und damit eine besonders leichte Erkennbarkeit der Nullzeichen dann gegeben ist, wenn die Folge von Nullzeichen einen wesentlichen Teil der Periodendauer des Pseudozufallssignals andauert.
Durch diese langdauernde Nullzeichenfolge würde aber das Pseudozufallssignal so verfälscht, daß dessen Eigenschaften als zufälliges Signal nahezu völlig verloren gehen und damit die Möglichkeiten der Entstehung von Fehlern bei der Auswertung dieses Signals als Ortungssignal im Schleifenschlußfalle sich erheblich vergrößern würden. Aus diesem Grunde ist bei den im vorliegenden Fall nach dem 4B 3T-Code gebildeten ternären Signalen ein Ortungssignal vorgesehen, das zwar -eine aus neun Nullzeichen bestehende Folge enthält, bei dem die Dauer dieser Folge gegenüber der Periode des Pseudozufallssignals aber vergleichsweise klein ist. Damit ist auch der spektrale Anteil der Nullzeichenfolge relativ gering, so daß eine einfache spektrale Erkennung der Nullzeichenfolge nicht möglich ist.
In dem vorhandenen Zwischenregenerator wird das ternäre Signal in Form zweier unipolarer Signalzüge regeneriert und verstärkt. Diese beiden unipolaren Signal-Züge werden von den beiden Eingängen El und E2 der Schaltungsanordnung nach Fig. 1 aufgenommen, über die Widerstände RI, R2 und R3 in einer Polarität zusammengefaßt und über den übertrager tt7 dem aus den beiden Transistoren T1 und T2 gebildeten Differenzverstärker zugeführt. Durch die einseitige wechselstrommäßige Erdung des Differenzverstärkers entstehen am Kollektorwiderstand R7 des zweiten Transistors T2 die in Abbildung 2a dargestellten halbbitbreiten Impulse. Der mit dem Differenzverstärker verbundene Transistor T3 dient als vom Differenzverstärker gesteuerter Schalter, der bei Jedem positiven Impuls eingeschaltet wird und vergleichsweise niederohmig das erste Integrationsglied mit der Betriebsspannung verbindet. Die niederohmige Verbindung führt zu einem praktisch schlagartigen Aufladen des zweiten Kondensators C2, der sich in den Impulspausen, während denen der Transistor T3 gesperrt ist, über den Widerstand R8 und über den - vergleichsweise hochohmigeren - Eingangswiderstand des angeschlossenen vierten Transistors T4 entlädt. Die Entladezeitkonstante des ersten Integrationsgliedes ist nun so gewählt, daß während der Dauer der längsten vorkommenden Nullfolge der Kondensator so weit geladen bleibt, daß die Emitter-Basis-Diode des Transistors T3 gesperrt bleibt. Dadurch entsteht am Basisanschluß des vierten Transistors T4 die in Fig. 2b dargestellte Impulsfolge.
Die Fig. 2b zeigt, daß bei Eintreffen eines Impulses praktisch verzögerungsfrei der Kondensator C2 aufgeladen wird und die Spannung an der Basis des Transistors T4 auf den Wert UB-U3 ansteigt; mit U3 soll der Spannungsabfall über den Transistor T3 bezeichnet werden.
In den Impulspausen erfolgt die Entladung des Kondensators C2, die vereinfacht linear dargestellt ist, während die tatsächliche Entladekurve einen exponentiellen Verlauf hat. Es zeigt sich, daß die längste Folge aus neun Nullzeichen nicht nur entsprechend ihrer Zeitdauer, sondern auch über eine entsprechend größere Amplitude der erzeugten sägezahnförmigen Spannung in die Spannung der entsprechenden Spektrallinie eingeht; die bei Nullzeichenfolgen entstehenden Flächen der Sägezahnkurve wachsen also nicht linear, sondern mit dem Quadrat der Dauer der Nullzeichenfolge. Die untere Grenze für die Entladekurven stellt die Spannung Ul dar, die der Differenz zwischen der Betriebsspannung und der Summe aus dem Spannungsabfall am Widerstand R7 und der Basisemitterspannung des Transistors T3 entspricht. Bei Unterschreiten dieser Spannung wird die Basisemitterdiode des Transistors T3 wieder leitend, dieser Transistor also wieder eingeschaltet. Der durch die Sägezahnkurve überdeckbare Spannungsbereich entspricht also dem Spannungshub am Widerstand R7.
Eine weitere spektrale überhdhung der Spektralanteile entsprechend der Periode der längsten Nullzeichenfolge wurde dadurch erreicht, daß das aus dem dritten Kondensator C3 und dem neunten Widerstand R9 gebildete zweite Integrationsglied nachgeschaltet wurde. Dieses zweite Integrationsglied wird über den ebenfalls als gesteuerten Schalter betriebenen Transistor T4 ein- bzw. ausgeschaltet, der Transistor C4 ist aus Polaritätsgründen vom pnp-Typ. Die Zeitkonstante des zweiten Integrationsgliedes ist nun so bemessen, daß die Emitterbasisdiode des Transistors T4 Jeweils nur während der längsten Nullzeichenfolge leitend wird, ein Ladevorgang erfolgt also nur während dieser Folge. Die Entladezeit dauert also über nahezu die gesamte Zeit der Pseudozufallsfolge und wird durch die zwischen den längsten Nullzeichenfolgen liegenden kürzeren Nullfolgen und dementsprechend kleineren Impulse nach Fig. 2b nicht unterbrochen.
In der Fig. 3 ist in a die Periodendauer T zwischen zwei Nullzeichenfolgen, also die Periodendauer der Pseudozufallsfolge dargestellt, während in Fig. 3b die Spannung am ersten Integrationsglied gezeigt ist. Diese Spannung ist ein Sägezahn mit einer Periodendauer entsprechend zwei aufeinanderfolgender neuen Nullzeichenfolgen, bei der Wiederholfrequenz dieser Nullzeichenfolgen tritt also eine sehr hohe spektrale Energie auf.
Demgegenüber ist bei Wegfall der Folge von neun Nullzeichen die spektrale Energie praktisch immer gleich Null, so daß eine hohe Sicherheit gegen fehlerhaftes Ansprechen der Erkennungsschaltung gegeben ist.
Die sägezahnförmige Spannung entsprechend Fig. 3b wird im Transistor T5 verstärkt und über ein aus dem über trager 22 und dem Kondensator C5 gebildetes schmalbandiges Filter mit der Mittenfrequenz der Periode der neuen Nullzeichenfolge der Pegelauswerteschaltung PAS zugeführt, die den eigentlichen Schleifenbefehlsgeber, also beispielsweise eine Schaltstufe steuert.
4 Patentansprüche 3 Figuren Leerseite

Claims

PatentansprUche & Anordnung zur Erkennung der längsten von in digitalen Signalen periodisch enthaltenen Folgen von Nullzeichen, d a d u r c h g e k e n n z e i c h -n e t , daß eine Eingangsstufe zur Umformung der empfangenen digitalen Signale in unipolare binäre Signale vorgesehen ist, daß diese Eingangsstufe einen Differenzverstärker ansteuert, mit dessem Ausgang ein Steuereingang eines gesteuerten Schaiters (T3) verbunden ist, daß ein erster Anschluß des gesteuerten Schalters mit einem positiven Betriebsspannungsanschluß (+um) und ein zweiter Anschluß mit dem ersten Anschluß eines ersten Integrationsgliedes (R8, C2) und mit dem Eingang eines Wechselspannungsverstärkers (T5) verbunden ist, daß der zweite Anschluß des ersten Integrationsgliedes mit einem negativen Betriebs spannungs anschluß (-UB) verbunden ist, daß der Ausgang des Wechselspannungsverstärkers über ein mit seiner Mittenfrequenz auf die Periode der Folge von Nullzeichen abgestimmtes schmalbandiges Filter (tut2, C5) mit einem Eingang einer als Schaltstufe ausgebildeten Pegelauswerteschaltung (PAS) verbunden ist.
2. Anordnung nach Patentanspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß in die Verbindung zwischen erstem Anschluß des ersten Integrationsgliedes (R8, C2) und Wechselspannungsverstärker (T5) ein zweiter gesteuerter Schalter (T4) eingefügt ist, dessen Steuereingang mit dem ersten Anschluß des ersten Integrationsgliedes, dessen erster Anschluß mit dem negativen Betriebsspannungsanschluß (-UB) und dessen zweiter Anschluß mit dem Eingang Eingang des Wechselspannungsverstärkers und mit einem ersten Anschluß eines zweiten Integrationsgliedes (R9, C3) verbunden ist, dessen zweiter Anschluß mit dem positiven Betriebsspannungsanschluß (+UB) verbunden ist.
3. Anordnung nach Patentansprüchen 1 oder 2, d a -d u r c h g e k e n n z e i c h n e t , daß ein erster und ein zweiter Eingangsanschluß (E7, E2) vorgesehen ist, die über einen ersten bzw. zweiten Widerstand (R1, R2) mit dem einen Anschluß der Primärwicklung eines ersten Ubertragers (tal) und mit dem einen Anschluß eines dritten Widerstandes (R3) verbunden sind, daß der andere Anschluß des dritten Widerstandes mit dem anderen Anschluß der Primärwicklung des ersten Ubertragers und mit Bezugspotential verbunden ist, daß die Anschlüsse der Sekundärwicklung des ersten über tragers (Ul) jeweils getrennt mit den Basisanschlüssen eines ersten und eines zweiten Transistors (T1, T2) verbunden sind, daß die Emitteranschlüsse dieser Transistoren miteinander und über einen vierten Widerstand (R4) mit dem negativen Betriebsspannungsanschluß (-UB) verbunden sind, daß der Basisanschluß des zweiten Transistors (C2) zusätzlich über einen ersten Kondensator (C1) und über einen fünften Widerstand (R5) mit dem negativen Betriebsspannungsanschluß und über einen sechsten Widerstand (R6) mit dem positiven Betriebsspannungsanschluß (+UB) verbunden ist, daß der Kollektoranschluß des ersten Transistors (T1) direkt und der Kollektoranschluß des zweiten Transistors (T2) über einen siebenten Widerstand (R7) mit dem positiven Betriebsspannungsanschluß (+UB) verbunden ist, daß mit dem Kollektor des zweiten Transistors (T2) außerdem der Basisanschluß eines dritten Transistors (T3) verbunden ist, daß der Kollektoranschluß dieses Transistors mit dem positiven BetriebsspannungsanschluB (+UB) und der Emitteranschluß über das aus dem zweiten Kondensator (C2) und dem achten Widerstand (R8) bestehende erste Integrationsglied mit dem negativen Betriebsspannungsanschluß (-UB) und außerdem direkt mit dem Basisanschluß eines vierten Transistors (T4) verbunden ist, daß der Rollektoranschluß dieses Tran- sistors mit dem negativen BetriebsspannungsanschllP und der Emitteranschluß dieses Transistors über das aus dem dritten Kondensator (C3) und dem neunten Widerstand (R9) bestehende zweite Integrationsglied mit dem positiven Betriebsspannungsanschluß (+UB) und außerdem über einen vierten Kondensator (C4) mit dem Basisanschluß eines fünften Transistors (T5) verbunden ist, dessen Basisanschluß außerdem über einen zehnten Widerstand (RIO) mit dem negativen Betriebsspannungsanschluß und über einen elften Widerstand (R11) mit dem positiven Betriebsspannungsanschluß verbunden ist, daß der Emitteranschluß des fünften Transistors (T5) über einen zwölften Widerstand (R12) mit dem negativen Betriebsspannungsanschluß (-UB) verbunden ist, daß der Kollektoranschluß des fünften Transistors (T5) über einen fünften Kondensator (C5) und über die Primärwicklung eines zweiten Ubertragers (U2) mit dem positiven Betriebsspannungsanschluß verbunden ist, daß die Sekun.därwicklung des zweiten Ubertragers (22) mit einem dreizehnten Widerstand (R13) und mit den Eingängen einer Schaltung (PAS) zur Pegelauswertung verbunden ist und daß es sich bei dem vierten Transistor (C4) um einen Transistor vom pnp-Typ und bei den anderen Transistoren um solche vom npn-Typ handelt.
4. Anordnung nach Patentanspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß die Entladezeitkonstante des ersten Integrationsgliedes (R8, C2) so gewählt ist, daß auch die längste vorkommende Nullfolge den Kondensator nicht so weit entlädt, daß der Emitter des dritten Transistors in den Durchlaßbereich geschaltet wird und daß die Zeitkonstante des zweiten Integrationsgliedes (R9, C3) so gewählt ist, daß der Emitter des. vierten Transistors (T4) nur jeweils durch die längste Nullfolge in den leitenden Zustand geschaltet wird.