DE3115695C2

DE3115695C2 -

Info

Publication number: DE3115695C2
Application number: DE3115695A
Authority: DE
Inventors: Masamich Musashino Tokio/Tokyo Jp Asano; Hiroshi Yokohama Jp Iwahashi
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1980-04-24
Filing date: 1981-04-18
Publication date: 1989-06-15
Also published as: JPS56150871A; GB2074788B; DE3115695A1; GB2074788A; US4949152A

Description

Die Erfindung betrifft eine integrierte Halbleiterschaltung nach der Gattung des Patentanspruchs 1.

Eine integrierte Schaltung sollte derart ausgelegt sein, daß sie möglichst wenige Außenanschlüsse benötigt. In der Fig. 1 ist eine Halbleiterschaltung konventioneller Ausführung dargestellt, die nur eine minimale Anzahl von Außenanschlüs sen aufweist. Ihr Anschluß 10 ist mit dem Kollektor und dem Gate eines Anreicherungs-MOS-FET T ₁₀ verbunden, dessen Emit ter auf den Verknüpfungspunkt A geführt ist, der seinerseits wiederum über den Emitter und den Kollektor eines Sperr schicht-MOS-FET T ₁₂ an einem elektrischen Potential V _c liegt. Der Verknüpfungspunkt A ist weiterhin über den Kol lektor und den Emitter eines Sperrschicht-MOS-FET T ₁₄ mit einem Verknüpfungspunkt D verbunden. Auch das Gate des FET T ₁₄ ist auf den Verknüpfungspunkt D geführt, der seinerseits wiederum über den Kollektor und den Emitter eines Anreiche rungs-MOS-FET T ₁₆ an einem elektrischen Potential V _s liegt. Dieses Potential ist im wesentlichen das gleiche, auf dem auch das die Halbleiterschaltung aufweisende Substrat liegt, bspw. das Potential "0".

Der Gate-Anschluß B des FET T ₁₂ weist den Logikzustand "1" auf, d. h., das Potential V _c von bspw. 5 V, wenn der Anschluß 10 ein Signal aufgeschaltet erhält, das normalerweise gleich 0 ist. Ist das Potential am Verknüpfungspunkt A gleich V _c, und ist die Gate-Schwellenspannung des FET T ₁₀ gleich V _th ₁₀, so wird der FET T ₁₀ gesperrt und damit der Verknüpfungspunkt A elektrisch vom Anschluß 10 getrennt, wenn V _c + V _th ₁₀ ist. Als Folge hiervon wird am Ver knüpfungspunkt D und im Ansprechen auf den Logikzustand des Gate-Anschlusses C des FET T ₁₆ ein Signal erzeugt, welches die Spannung V _c, bspw. die Spannung 0, hat.

Der Gate-Anschluß B geht dann in den Logikzustand "0" über, wenn der Anschluß 10 ein Signal V _p aufgeschaltet erhält. Hat der FET T ₁₂ eine Gate-Schwellenspannung V _th ₁₂, und beträgt das Potential des Gate-Anschlusses B V _GB, so wird der FET T ₁₂ in den Sperrzustand gebracht, wenn die nachstehend ange führten Bedingungen erfüllt sind:

V _p - V _th ₁₀ V _GB - V _th ₁₂
und
V _G V _GB - V _th ₁₂.

Das bewirkt wiederum, daß das Potential am Verknüpfungspunkt D dann gleich V _p - V _th ₁₀ ist, wenn sich der Gate-Anschluß C des FET T ₁₆ im Logikzustand "0" befindet. Das Potential des Gate-Anschlusses C des FET T ₁₆ ist dann 0, wenn sich der Gate-Anschluß im Logikzustand "1" befindet.

Bei der Schaltung nach Fig. 1 bewirkt die Potentialdifferenz zwischen dem Verknüpfungspunkt A und dem Anschluß 10, daß der FET T ₁₀ in den Durchlaßzustand bzw. in den Sperrzustand gebracht wird. Der Anschluß 10 wird zudem für zwei unter schiedliche Signalarten verwendet, nämlich für die Signale V _p und OE.

Damit der Ausgangsstrom der weiteren mit dem Anschluß 10 verbundenen Schaltung durch den in Verknüpfungspunkt A be wirkten Strom nicht beeinträchtigt wird, wird der FET T ₁₀ in den Sperrzustand gebracht, wenn dem Anschluß 10 das Signal OE zugeführt wird. Bei einer integrierten MOS-Schaltung liegt die obere Grenze der Strombelastbarkeit bei ca. +/- 10 µA. Damit sollte auch der zwischen dem Anschluß 10 und dem Verknüpfungspunkt A fließende Reststrom geringer als die angegebene Strombelastbarkeit sein. Dieser Reststrom sollte insbesondere dann sehr gering gehalten sein, wenn der FET T ₁₀ vollständig gesperrt worden ist. Er kann jedoch dann nicht abgeführt werden, wenn während des Betriebes pn-Über gänge des FET T ₁₀ einfallendem Licht ausgesetzt sind.

Ein im Ultraviolettlicht löschbarer EPROM-Speicher stellt eine Halbleiterschaltung dar, deren Übergänge während des Betriebes von Licht bestrahlt werden. Zu einem EPROM-Spei cher gehört ein für die Lichtleistung ausgelegtes Gehäuse mit einem oberhalb des Substrates vorgesehenen Fenster, welches ultraviolettes Licht passieren läßt. Im Betriebszustande fällt damit Licht auf die pn-Übergänge, die auch den FET T ₁₀ der Fig. 1 bilden, und bewirkt, daß durch den Lichteinfall bedingte Restströme zum Anschluß 10 fließen.

Das in Fig. 2 wiedergegebene Diagramm läßt die Abhängigkeit zwischen der Dichte fotoelektrisch bedingter Restströme und der auffallenden Beleuchtungsstärke erkennen. Fig. 3 zeigt eine Meßschaltung für Restströme I _L zur Erfassung der in Fig. 2 dargestellten, vom einfallenden Licht 30 abhängigen Reststromdichte.

In Fig. 2 ist eine Basis-Sperrspannung V _D von 8 V als erster Parameter durch eine voll ausgezogene Linie dargestellt, während eine Basis-Sperrspannung V _D von 0 V als zweiter Parameter durch eine gestrichelte Linie wiedergegeben ist. Die Abszisse des Diagrammes zeigt als Stromdichte den Rest strom an, die sich bei einer von Licht bestrahlten Fläche von 1 µm² einstellt. Fällt das Licht mit einer hohen Licht stärke ein, so kann bei einem Substrat mit einer großen, Licht aufnehmenden Fläche bspw. einem EPROM-Speicher, der sich ergebende Reststrom nicht abgeleitet werden. Ein 32 k-Bit-EPROM hat eine beträchtliche Lichtaufnahmefläche von annähernd 1,5 × 10⁵ µm². In diesem Falle beträgt bei einer Lichtstärke von 3000 Lux die Reststromdichte I _L/F 4 × 10^-11 A/µm², und die gesamten Restströme betragen dann

1,5 × 10⁵ 4 × 10^-11 = 6 × 10^-6 A = 6µA.

Ein Reststrom von 6 A kann bei der vorerwähnten Strombe lastbarkeit von +/- 10 µA nicht abgeleitet werden. Infolge dessen kann eine solche Schaltung, bspw. ein EPROM-Speicher, im hellen Licht nicht normal und störungsfrei arbeiten.

In Fig. 4 ist ein die Schaltung der Fig. 1 einschließender Teil der Schaltung eines EPROM-Speichers dargestellt. Eine für das Erfassen der Spannung V _p bestimmte Detektorschaltung 12, die als Komparatorschaltung ausgeführt ist, stellt fest, ob es sich bei einem am Anschluß 10 anstehenden Signal um ein V _p-Signal oder um ein OE-Signal handelt. Der mit dem Ausgange der Detektorschaltung 12 verbundene Verknüpfungs punkt E befindet sich im Logikzustande "1", wenn das am Anschluß 10 liegende Potential geringer als Vc, bspw. 5 V, ist, während der sich im Logikzustand "0" befindet, wenn das am Anschluß 10 anstehende Potential gleich V _p, bspw. 25 V, ist. Der Verknüpfungspunkt E ist sowohl mit den Gates der Sperrschicht-MOS-FETs T ₁₈ a bis T ₁₈ n als auch den Gate-An schlüssen B und C verbunden. Die für das Erfassen der Span nung Vp vorgesehene Detektorschaltung 12 bestimmt damit in Abhängigkeit von dem an ihrem Eingang 10 anliegenden Poten tial den Durchlaßzustand bzw. den Sperrzustand der nachge ordneten FETs T ₁₂, T ₁₆ sowie T ₁₈ a bis T ₁₈ n. Bei den FETs T ₁₈ a bis T ₁₈ n handelt es sich um Verknüpfungstransistoren, welche zwischen Dekodern 14 a bis 14 n und diesen zugeordneten Dekoder-Ausgangsleitungen 16 a bis 16 n vorgesehen sind.

Der Verknüpfungspunkt D ist mit den Gates der Anreiche rungs-MOS-FET T ₂₀ a bis T ₂₀ n verbunden. Die Kollektoren die ser FETs sind auf den Anschluß 10 geführt, während ihre Emitter über Sperrschicht-MOS-FETs T ₂₂ a bis T ₂₂ n auf die Dekoder-Ausgangsleitungen 16 a bis 16 n geführt sind.

Die Anordnung weist 256 Dekoder-Ausgangsleitungen 16 auf, die den Spalten einer Anordnung von Speicherzellen ent sprechen, die je 8 Bit umfassende Bytes in 256 Spalten mit 16 Reihen umfassen sowie 16 Dekoder-Ausgangsleitungen 16, die deren Reihen zugeordnet sind. Eine jede dieser 256 + 16 Dekoder-Ausgangsleitungen 16 ist mit einem FET T ₂₂ verbun den, die über FETs T ₂₀ mit dem Anschluß 10 verbunden ist. Werden die Übergänge derart vieler FETs mit Licht bestrahlt, so entstehen sich nachteilig auswirkende unvorteilhaft hohe fotoelektrisch bedingte Restströme.

Die Fig. 5a bis 5c zeigen Teilgebiete von Halbleiter schaltungen herkömmlicher Art. In Fig. 5a und Fig. 5b sind die Konturen elektrisch leitender Verbindungen dargestellt, die als elektrisch leitende Schichten 50 ausgeführt sind und Kontaktlöcher 48 zu N⁺-dotieren Bereichen, bspw. Kollektor zonen 42, durchgreifen. In Fig. 5c ist ein Querschnitt durch die Anordnung nach Fig. 5a abgebrochen dargestellt. Üblich ist es, zur Erzielung einer höheren Integrationsdichte die Bahnen der elektrisch leitenden Schicht 50 schmal auszufüh ren. Damit aber ist auch der größte Teil des zwischen der Kollektorzone 42 und dem p-leitenden Substrat 40 gebildeten pn-Übergänge von der elektrisch leitenden Schicht 50 nicht abgedeckt. Dieser größere Teil der Kollektorzone 42 und des Substrates 40 ist mit einem SiO₂-Film 44 abgedeckt, der lichtdurchlässig ist. Wird nun die elektrisch leitende Schicht 50 zum Sperren des Lichtdurchganges aus Aluminium hergestellt, so ist der größte Teil der pn-Übergänge Licht einstrahlungen ausgesetzt.

Wenn nun Photonen auf eine Kollektorzone 42 auftreffen, so erhöhen sie die Leitfähigkeit und bewirken das Fließen von fotoelektrisch bedingten Restströmen zur elektrisch leiten den Schicht 50. Solche Fotorestströme werden, wenn die Pho tonen eine hohe Energie aufweisen, auch an den pn-Übergängen des Substrates 40 erzeugt. Bei den in Fig. 5 gezeigten be kannten Halbleiterschaltungen ergeben sich damit je nach Stärke des einfallenden Lichtes unvorteilhaft hohe Fotorest ströme.

Nach der DE-OS 22 11 384 werden beim Aufbau von integrierten Halbleiterschaltungen Kollektor- und Basiszonen zu bildender Transistoren vermittels von Aluminiumschichten kontaktiert, welche auch einfallende Strahlungen abschirmen. Diese zum Kontaktieren benutzten Aluminiumschichten weisen jedoch, wie anhand der Fig. 5 erläutert, so geringe Abmessungen auf, daß sie die wesentlichen abzuschirmenden Bereiche, nämlich die pn- bzw. np-Übergänge nicht oder nur teilweise abzudecken vermögen.

Nach der US-PS 40 96 512 soll die Ruhestrom-Komponente eines als Meßsystem verwendeten Transistors durch den Strom eines zweiten Transistors kompensiert werden, der durch eine lichtundurchlässige Schicht völlig abgedeckt ist. Hierbei werden durch die abdeckende Dunkelschicht, sofern sie aus leitendem Material besteht bzw. sich als leitend erweist, Nebenschlußkapazitäten bewirkt, welche die Grenzfrequenz der Halbleiterelemente beeinträchtigt.

Die Erfindung geht daher von der Aufgabe aus, eine der Gat tung entsprechende, eine lichtundurchlässige und elektrisch leitende Schicht aufweisende integrierte Halbleiterschaltung so weiterzubilden, daß die gewünschte Wirkung der wesent lichen Unterbindung des fotobedingten Reststromes bei rela tiv einfachem Aufbau auch voll erreicht wird, gleichzeitig jedoch die Kennwerte der abzuschirmenden Halbleiterschaltung nicht ungünstig beeinflußt werden.

Gelöst wird diese Aufgabe mit den im kennzeichnenden Teil des Patentanspruches angegebenen Merkmalen. Durch die Ab deckung jeweils der gesamten Übergänge bzw. der diese bil denden Zonen sowie, über eine isolierende Zwischenschicht, auch einen Bereich der angrenzenden Gate-Elektroden wird der jeweilige Übergang in seiner Gesamtheit vor einfallendem Licht geschützt, und durch Verbinden dieser elektrisch lei tenden Schicht sowohl mit der den Übergang bilenden Zone als auch mit einem zu dieser führenden Anschluß wird die lichtundurchlässige Schicht auf ein vorgegebenes, dem der Zone entsprechendes Potential gelegt, während die isolieren de Zwischenschicht Streukapazitäten zur ohnehin nur inner halb eines Randbereiches übergriffenen Gate-Elektrode be grenzt. Damit wird im kritischen Bereiche ein voller Strah len- bzw. Lichtschutz erreicht, während andererseits die Betriebswerte, insbesondere die kritische Gate-Kapazität, durch den Strahlungsschutz nur unwesentlich beeinträchtigt wird.

Ausführungsbeispiele der Erfindung sind anhand der folgenden Beschreibung in Verbindung mit diese darstellenden Zeichnun gen erläutert. Es zeigt hierbei

Fig. 1 ein Schaltbild einer herkömmlichen, eine Mindest zahl von Außenanschlüssen aufweisende Schaltung,

Fig. 2 diagrammatisch die Abhängigkeit der Reststromdichte von der einfallenden Lichtstärke,

Fig. 3 ein Schaltbild zur Bestimmung des Reststromes in Abhängigkeit von der einfallenden Beleuchtung,

Fig. 4 ein Teilschaltbild eines die Schaltung nach Fig. 1 aufweisenden EPROM-Speichers,

Fig. 5a und 5b Aufsichten auf Teilgebiete herkömmlich ausgeführter integrierter Halbleiterschaltungen,

Fig. 5c einen schematischen Teilschnitt durch die Anordnung nach Fig. 5a,

Fig. 6a bis 6c eine Aufsicht, eine Seitenansicht und eine Stirnansicht eines eine integrierte Halbleiter schaltung aufweisenden Gehäuses,

Fig. 7a eine Aufsicht auf einen Ausschnitt einer integrier ten Halbleiterschaltung,

Fig. 7b einen abgebrochenen, schematischen Schnitt durch den Bereich der Fig. 7a,

Fig. 7c ein Ersatzschaltbild für die in Fig. 7a und 7b wiedergegebenen Komponenten,

Fig. 8a bis 8e Aufsichten auf weiste Ausführungsbei spiele,

Fig. 9a die Aufsicht auf einen Ausschnitt einer bevorzugten integrierten Halbleiterschaltung,

Fig. 9b einen Schnitt durch den in Fig. 9a dargestellten Ausschnitt,

Fig. 9c ein Ersatzschaltbild für die in Fig. 9a und Fig. 9b dargestellten Komponenten,

Fig. 10 einen der Fig. 9b entsprechenden geänderten und modifizierten Teilschnitt,

Fig. 11 ein weiteres Ersatzschaltbild,

Fig. 12a eine Aufsicht auf ein EPROM-Chip als ein weiteres bevorzugtes Ausführungsbeispiel einer integrierten Halbleiterschaltung,

Fig. 12b einen Teilschnitt durch das in Fig. 12a darge stellte Ausführungsbeispiel,

Fig. 12c einen der Fig. 12b entsprechenden und variierten Teilschnitt,

Fig. 13a die Aufsicht auf eine bei der Anordnung nach Fig. 12a verwendeten Speicherzelle, und

Fig. 13b einen Schnitt durch die Anordnung nach Fig. 13a.

Gemäß der Erfindung weisen integrierte Halbleiterschaltungen zweckmäßig über ihren pn-Übergängen lichtundurchlässige Schichten auf, die einfallendes Licht von den Übergängen fernhalten. Dies hat zur Folge, daß durch Lichteinstrahlung bewirkte fotoelektrische Restströme stark reduziert werden. Die Erfindung eignet sich insbesondere für den Einsatz bei der Bildung von EPROM-Speichern mit Außenanschlüssen für weitere Schaltungen: Derartige EPROM-Speicher sind an einem hellen Platz bzw. in Verbindung mit starkem Licht zu verwen den, wobei die übrigen Schaltungen diesem Licht zu entziehen sind, um den unvorteilhaften Einfluß von Restströmen zu vermeiden.

In den Zeichnungen sind einander entsprechende Teile zur Vereinfachung der Darstellung mit gleichen Referenznummern bezeichnet.

In den Fig. 6a bis 6c sind die Aufsicht, die Seitenan sicht und die Stirnansicht eines Gehäuses 1 dargestellt, welches einen EPROM-Speicher aufweist. In die Deckfläche dieses mit Anschlüssen10 ausgestatteten Gehäuses 1 ist ein Fenster 3 eingearbeitet, das nutzbar gemacht wird, wenn in den Speicherzellen des EPROM-Speichers enthaltene Daten durch einfallendes Licht 30 bzw. Photonen oder ultraviolette Strahlen hoher Energie gelöscht werden sollen. Alternativ könnte auch das gesamte Gehäuse 1 transparent und damit lichtdurchlässig ausgeführt sein.

Die Fig. 7 veranschaulichen ein Ausführungsbeispiel der Erfindung. Hierbei zeigt Fig. 7a eine Aufsicht auf einen Ausschnitt einer integrierten Schaltung, Fig. 7b einen Teil schnitt durch den Ausschnitt der Fig. 7a, und Fig. 7c das dazugehörige Ersatzschaltbild. Die N+-leitende Kollektorzone 61 sowie die N+-leitende Emitterzone 62 entstehen durch Eindiffundieren von Fremdatomen in die Oberfläche eines p-leitenden Substrates 60. Über einer zwischen der Kollek torzone 61 und der Emitterzone 62 gebildeten Kanalzone ist ein dünner isolierender Oxidfilm 63, bspw. aus SiO₂, vorge sehen, der von einer durch einen Film als polykristallinen Silizium als Gate-Elektrode 64 überfangen ist. Die Oberflä chen des Substrates bzw. einer Feldoxidschicht 65 sind von einer Isolierschicht 66 bedeckt, die bspw. aus SiO₂ besteht, und in die oberhalb des Kollektorbereiches 61 ein bis zu diesem durchgehendes Kontaktloch 67 eingearbeitet ist. Auf gebracht auf die Isolierschicht 66 ist eine elektrisch lei tende Schicht 70, die bspw. aus Aluminium besteht, und die in das Kontaktloch 67 eingreift und einen Anschluß an die Kollektorzone 61 bildet. Diese elektrisch leitende Schicht ist bspw. mit dem in Fig. 1 dargestellten Anschluß 10 ver bunden. Diese elektrisch leitende Schicht 70 übergreift den pn-Übergang, der zwischen dem Substrat 60 und der Kollektor zone 61 gebildet ist. Damit hält diese elektrisch leitende Schicht 70 auch die Lichteinstrahlung vom pn-Übergang fern. Wird durch diese Schicht 70 bspw. die Lichtstärke auf ¹/₁₀₀ des einfallenden Lichtes abgeschwächt, dann nimmt, wie dies in Fig. 2 dargestellt ist, auch der Reststrom auf ¹/₁₀₀ des bei Belichtung vorherrschenden Wertes ab. Damit aber wirkt die elektrisch leitende Schicht 70 als Lichtsperrschicht, so daß der durch Lichteinfall bedingte Reststrom erwünscht verringert wird.

Die Fig. 8a bis 8e zeigen Aufsichten auf gegenüber der Dar stellung nach Fig. 7y abgeänderte Ausführungen von inte grierten Schaltungen. Die Fig. 8b zeigt, daß die das Licht sperrende und elektrisch leitende Schicht 70 die Kollektor zone 61 im wesentlichen übergreift und die Gate-Elektrode 64 überlappt. Aus Konstruktionsgründen muß jedoch gelegentlich von einer solchen Überlappung Abstand genommen werden, bspw. dann, wenn die Sperrschichtkapazität nicht beeinträchtigt werden darf. In einem solchen Falle wird, wie in Fig. 8a gezeigt, die elektrisch leitende Schicht 70 nur bis dicht an die Gate-Elektrode 64 herangeführt. Hiermit können bei kri tischer Schaltgeschwindigkeit der Miller-Effekt und die durch ihn bedingte Beeinträchtigung der Schaltgeschwindig keit gering gehalten werden.

In Fig. 8b ist eine weitere elektrisch leitende Schicht 71 als zusätzliche Lichtsperre vorgesehen. Der Lichtdurchgang wird hier durch beide Schichten gesperrt. Eine solche Anord nung erweist sich als nützlich, wenn die beiden elektrisch leitenden Schichten dicht nebeneinander vorzusehen sind.

Bei der Anordnung nach Fig. 8c erreicht die elektrisch lei tende Schicht 70 die Gate-Elektrode 64 nicht, und die Kapa zität wird durch eine weitere elektrisch leitende Schicht 71 reduziert.

Fig. 8d zeigt eine zusätzliche elektrisch leitende Schicht 71 zwischen der elektrisch leitenden Schicht 70 und der Gate-Elektrode 64. Nach Fig. 8e sind die Kollektorzone 61 und die Emitterzone 62 durch zwei elektrisch leitende Schichten 70 und 72 vor Lichteinfall geschützt. Eine solche Anordnung erweist sich als nützlich, wenn bpsw. ein MOS-FET als Übertragungsschaltung eingesetzt ist und die beiden elektrisch leitenden Schichten 70 und 72 mit zwei unter schiedlichen Anschlüssen 10 verbunden sind.

Mit den Fig. 9 ist ein weiteres Ausführungsbeispiel darge stellt, bei dem eine dünne Schicht 73 aus polykristallinem Silizium auf die Kollektorzone 61 aufgetragen ist, welche die Verbindung zwischen der Kollektorzone am Grunde des Kontaktloches 74 und der elektrisch leitenden Schicht 70 darstellt. Diese Schicht 73 übergreift darüber hinaus den zwischen der Kollektorzone 61 und dem Substrat 60 gebildeten pn-Übergang und überlappt einen Teil der mit einer Oxid schicht 75 abgedeckten Gate-Elektrode 64. Fig. 9a zeigt die Aufsicht auf diesen Ausschnitt einer Halbleiterschaltung, während Fig. 9b einen Schnitt durch die Anordnung nach Fig. 9a darstellt und Fig. 9c das zugehörige Ersatzschaltbild wiedergibt.

Fig. 10 zeigt im Querschnitt eine der Fig. 8e entsprechende Anordnung, bei der dünne elektrisch leitende Schichten 76 und 77 aus polykristallinem Silizium jeweils die Kollektor- und Emitterzone 61 und 62 sowie Anteile der Gate-Elektrode 64 übergreifen und den Lichtdurchgang sperren.

In Fig. 11 ist eine Schaltung dargestellt, bei der sich die Anwendung der Erfindung als vorteilhaft erweist. Es ist eine Bootstrap-Schaltung gezeigt, bei der der Verknüpfungspunkt F eine höhere Spannung annehmen soll als sie als Kollektor spannung V _c zugeführt wird. Fällt nun Licht auf den pn-Über gang zwischen N+-leitenden Zonen und dem P-leitenden Sub strat, das mit dem Verknüpfungspunkt F verbunden ist, so kann die Schaltung nicht bestimmungsgemäß arbeiten, weil die im Bootstrap-Kondensator C _b gespeicherten elektrischen La dungen durch die lichtbedingten Restströme schnell abgeführt werden und damit das am Verknüpfungspunkt F herrschende Potential schnell abfällt. Durch Unterbinden des Lichtein falles durch aus Fig. 7 oder Fig. 9 bekannte Maßnahmen wird diese ungewollte Entladung verhindert und ein bestimmungs mäßiges Arbeiten der Schaltung erreicht.

Ein weiteres bevorzugtes Ausführungsbeispiel ist in Fig. 12 dargestellt. Der Lichteinfall zu den Speicherschaltungen 79 des EPROM-Chip 68 darf selbstverständlich nicht behindert werden. Gegen Licht abzuschirmen sind jedoch zweckmäßig die Reihen-Wählelemente 80, die Reihen-Dekoder 81, die Spalten- Dekoder 82 und dergleichen. Nach Fig. 12a wird der Lichtzu gang zu deren gesamten Bereichen gesperrt und nicht der Lichtzugang zu den einzelnen in Fig. 7, 8 und 9 gezeigten FETs. Auf das Substrat 60 ist daher zweckmäßig ein Schutz film 83 aufgebracht, auf den eine Lichtsperrschicht 84 auf getragen ist. Als Schutzfilm 83 kann PSG (Phosphor-Silikat glas) oder eine dünne Schicht aus Si₃N₄ vorgesehen werden, während die Lichtsperrschicht 84 als Metallfilmschicht, einer Epoxidharzfilmschicht oder als eine Filmschicht aus einem anderen lichtundurchlässigen Material ausgeführt sein kann. Der Schutzfilm 83 und die Lichtsperrschicht 84 können durch Aufdampfen oder durch Aufsprühen hergestellt werden. Sie können auch durch eine Schicht 85 ersetzt werden, bei der lichtsperrende Teilchen über eine Maske in den Schutz film 53 eingeführt werden.

In Fig. 13 ist eine der in Speichern der Fig. 12 verwendeten Speicherzellen dargestellt. In Übereinstimmung mit einem einzuspeichernden Bit "0" wird die Speicherung über ein freistehendes Gate 86 bewirkt, und die Speicherzellen werden mit ultraviolettem Licht bestrahlt, wenn der Dateninhalt der Speicherzellen auf den Wert "1" hin geändert werden soll.

Die Bereiche außerhalb der Speicherschaltung 79, d. h. der Anordnungen der Speicherzellen jedoch sind mit der in Fig. 12 dargestellten Lichtsperrschicht 84 abgedeckt.

Die beschriebenen Ausführungen verhindern, daß von außen durch das Gehäuse eindringendes Licht die integrierten Schal tungen erreicht. Die Erfindung eignet sich aber auch für solche integrierte Schaltungen, die in einem lichtundurch lässigen Gehäuse eine lichtabstrahlende Vorrichtung, bspw. eine Leuchtdiode oder einen Opto-Koppler, enthalten. Die Erfindung ist auch nicht nur auf pn-Übergänge von MOS-FETs beschränkt, sie kann auch verwendet werden, Übergänge in bipolaren Transistoren oder in Thyristoren zu schützen.

Claims

1. Integrierte Halbleiterschaltung mit einem Substrat eines ersten Leitfähigkeitstyps, ersten und zweiten Zonen des zweiten Leitfähigkeitstyps, die mit dem Substrat pn-Über gänge bilden, und mit einer über eine Isolierschicht die Zonen überbrückenden Gate-Elektrode sowie einer lichtun durchlässig, elektrisch leitenden Schicht, dadurch gekennzeichnet, daß die lichtundurchlässige Schicht (73, 76, 77) jeweils den Bereich eines der Übergänge überdeckt sowie sowohl mit der den Übergang bildenden Zone (61, 62) als auch mit einem zu diesen führenden Anschluß (70, 72) verbunden ist, und daß die lichtundurchlässige Schicht (73, 76, 77) über eine isolierende Zwischenschicht einen Bereich der Gate-Elektrode (64) übergreift.

2. Halbleiterschaltung nach Anspruch 1, dadurch gekennzeichnet, daß die lichtundurchlässige Schicht (73, 76, 77) aus polykristallinem Silizium besteht.

3. Halbleiterschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß zwei getrennte lichtundurchlässige Schichten (76, 77) vorgesehen sind, die jeweils mit einer der Zonen (61, 62) und einem der Anschlüsse (70, 72) verbunden sind, und die jeweils einen der zwischen den Zonen und dem Substrat gebildeten Übergänge sowie einen Randbereich der Gate-Elektrode (34) abdecken.