DE3040138A1

DE3040138A1 - Speicheranordnung mit programmierbaren festwertspeichern

Info

Publication number: DE3040138A1
Application number: DE19803040138
Authority: DE
Inventors: Claus Jürgen Dipl.-Ing. 7050 Waiblingen Becherer; Henner Dr.-Ing. 7257 Ditzingen Schneider
Original assignee: Standard Elektrik Lorenz AG
Current assignee: Alcatel Lucent Deutschland AG
Priority date: 1980-10-24
Filing date: 1980-10-24
Publication date: 1982-05-13
Also published as: DE3040138C2

Description

Speicheranordnung mit programmierbaren Festwertspeichern
Die Erfindung betrifft eine Speicheranordnung gemäß dem Oberbegriff von Patentanspruch 1.
Bekannte programmierbare Festwertspeicher sind in der Regel so ausgeführt, daß Daten oder Programme in die jeweils adressierten Zeilen des Speichers eingeschrieben werden können. Vor der Programmierung enthalten sämtliche Speicherstellen des Festwertspeichers beispielsweise eine logische Eins. Bei der Programmierung werden die Speicherstellen, die einen anderen Zustand als eine logische Eins annehmen sollen, umprogrammiert, d.h. sie werden auf Null gesetzt.
Die auf Null gesetzten Speicherstellen lassen sich nach der Programmierung nicht mehr einzeln umprogrammieren. Bei einem Teil der bekannten Festwertspeicher ist es allerdings möglich, sie z.B. durch Bestrahlen mit UV-Licht wieder in ihren ursprünglichen Zustand zu setzen (sog. EPROM).
Um die Daten eines umfangreicheren Programmes abspeichern zu können, werden mehrere derartige Festwertspeicher benötigt. Die einzelnen Festwertspeicher sind i,a. byteg orientiert, d.h. durch Anlegen einer Adresse wird eine bestimmte Zeile des Festwertspeichers zum Einschreiben oder Auslesen des darin abgelegten Bytes aktiviert. Bei bekannten Speicheranordnungen, die mehrere programmierbare Festwertspeicher enthalten, werden die einzelnen Festwertspeicher vor dem Zusammenfügen zu der Gesamtspeicheranordnung jeweils getrennt programmiert. Jeder dieser einzelnen Festwertspeicher enthält damit eine bestimmte Anzahl von Wörtern, die einen Teil des gesamten abgespeicherten Programms darstellen.
Da in jedem Festwertspeicher unterschiedliche Programmteile abgespeichert sind, ist bei der Lagerhaltung der vor dem Bestücken programmierten Festwertspeicher eine besondere Sorgfalt erforderlich, um Verwechslungen zu vermeiden. Diese Sorgfalt ist auch bei der späteren Bestückung der Leiterplatten und bei Wartungs- und Reparaturarbeiten erforderlich.
Der Erfindung liegt die Aufgabe zugrunde, eine Speicheranordnung der eingangs genannten Art zu schaffen, bei der das Programm oder die Daten in die aus einzelnen Festwertspeichern aufgebaute fertige Speicheranordnung eingeschrieben werden können.
Diese Aufgabe wird erfindungsgemäß durch die Speicheranordnung nach dem Patentanspruch 1 gelöst.
Vorteilhafteweiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
Die Vorteile der Erfindung liegen insbesondere in der Vereinfachung der Lagerhaltung und der Fertigung umfangreicher Festwertspeicheranordnungen. Sie ist insbesondere für die sog. bitorientieree Speicherung geeignet, bei der die Information bitweise in die physikalischen Speicherbausteine eingeschrieben sind, da nunmehr die Notwendigkeit entfällt, die Daten zur Programmierung einzelner, i.a. byte-oder wortorientierter Speicherbautsteine umzuformatieren.
Erfindungsgemäß kann der gesamten Speicheranordnung die externe, normal formatiertc Information angeboten werden.
Ein Ausführungsbeispiel der Erfindung wird im folgenden anhand der Zeichnung näher erläutert: Es zeigen: Fig. 1 eine erfindungsgemäße Speicheranordnung und Fig. 2 einen in der Speicheranordnung nach Fig. 1 verwendeten programmierbaren Festwertspeicher in schematischer Darstellung.
Die aus Fig. 1 ersichtliche Speicheranordnung enthält einen Adressenumformer AU und mehrere Reihen R1, R2, ... von Festwertspeichern, von denen lediglich die Festwertspeicher EPO, Ep1, ..., EP8 der ersten Reihe R1 im einzelnen dar#;estellt sind.
Außerdem weist die Speicheranordnung mehrere Decoder DO bis D8 auf, die jeweils den Festwertspeichern EPO bis EPE zugeordnet sind. Durch eine Prüfbitlogik PB, wird jeweils zu einem über die Decoder DO bis D7 in die Festwertspeicher EPO bis P7 einzuschreibenden Datenworts ein Prüfbit erzeugt, welches in dem Festwertspeicher EP8 abgespeichert wird.
Jede der Reihen R1, R2, ... besteht somit aus neun Festwertspeichern, von denen die Festwertspeicher EPO bis EP7 zur Aufnahme von Daten bestimmt sind, während der Festwertspeicher EP8 zur Aufnahme von Prüfbits vorgesehen ist. Soll nun beispielsweise in den Festwertspeicher EP1 eine Null eingeschrieben werden, so wird sie an den Eingang an des Decoders D1 angelegt. Die Decoder DO bis D8 sind ausgangsseitig über acht Leitungen mit den Spalten S1 bis S8 (vgl. Fig. 2) der Festwertspeicher EPO bis EP8 verbunden. Jeder Decoder DO bis D8 weist einen Adresseneingang AS auf, der mit dem Adressumformer AU verbunden ist. An diese Adresseingänge AS wird die Adresse der Spalte angelegt in die ein Bit ein geschrieben werden soll. Da im Ausführungsbeispiel die einzelnen Festwertspeicher jeweils acht Spalten aufweisen, genügen drei Leitungen zum Übertragen der die jeweilige Spalte kennzeichnenden Adresse. Den Festwertspeichern EPO bis EP8 wird über ihre Adresseneingänge AZ gleichzeitig mitgeteilt, in welche Zeile Z1 bis Zn das Bit eingeschrieben werden soll. Zu diesem Zweck sind die Adresseneingänge AZ über elf Leitungen mit einer entsprechenden Anzahl von Ausgängen des Adressumformers AU verbunden. Eine vom Adressumformer AU über diese elf Leitungen übertragene Adresse wird sämtlichen Festwertspeichern gleichzeitig zugeführt.
Dazu sind acht je mit einem Freigabeeingang EN eines Festwertspeichers verbundene Auswahlleitungen vorhanden, über die der zu programmierende Festwertspeicher - z.B. der Festwertspeicher EP1 - aktiviert werden kann.
Der Adressumformer hat also die Aufgabe, eine an ihm eingangsseitig anliegende Adresse so umzuformen, daß ausgangsseitig über die acht Auswahlleitungen ein bestimmter Festwertspeicher EPO bis EP8 zur Aufnahme eines Bits freigegeben wird. Als Freigabesignal kann dem Freigabeeingang EN des Festwertspeichers beispielsweise eine logische Eins zugeführt werden.
Weist die Speicheranordnung wie dargestellt mehrere Reihen R1, R2, ... von Festwertspeichcrn auf, so mu. der Adressumformer AU außerdem aus der an seinem Eingang anliegenden Adresse ein Freigabesignal ableiten, welches eine der Reihen R1, R2, ... für die Aufnahme von Daten freigibt. Zu diesem Zweck ist er mit Auswahleingängen RS1, RS2, ... verbunden, die ihrerseits zum Einschalten der zugehörigen, für die Aufnahme von Prüfbits vorgesehenen Festwertspeicher EP8 mit deren Freiabeeingang EN verbunden sein können. Im dargestellten Ausführungsbeispiel ist zOBo der Auswahleingang RS1 der Reihe R1 direkt mit dem Freigabeeingang EN des Festwertspeichers EP8 verbunden.
Mit der erfindungsgemäßen Speicheranordnung wird erreicht, daß ein an den Eingängen der Decoder DO bis D7 anliegendes Datenwort so auf mehrere Festwertspeicher EPO bis EP7 verteilt wird, daß in jedem dieser Festwertspeicher nur ein Bit des Datenwortes abgespeichert wird. Diese Aufteilung auf mehrere Festwertspeicher hat in Verbindung mit dem intern erzeugten Prüfbit den Vorteil, daß beim späteren Auslesen ein Fehler in der Adressierung erkannt werden kann. Wird nämlich beim Auslesen, welches analog wie das oben beschriebene Einspeichern von Daten erfolgt, einer der Festwertspeicher falsch adressiert, so kann der entstandene Fehler anhand des Prüfbits festgessellt werden.
Zum Einschreiben der Daten wird der .Rdressumfor,r.oî AU ein gangsseitig mit einem in der Zeichnung nicht dargçstellten handelsüblichen Programmiergerät verbunden. Die Festwert- speicher EPO, ..., EP8 entsprechen der eingangs erwähnten Ausführung, d.h. sämtliche Speicherstellen weisen vor dem programmieren eine logische Eins auf und können durch Anlegen einer logischen Null bitweise umprogrammiert werden.
Die einzelnen Bits einer Zeile Z1 bis Zn (Fig. 2) eines bekannten Festwertspeichers können in der erfindungsgemäßen Schaltungsanordnung einzeln nacheinander umprogrammiert werden.
Durch die erfindungsgemäße Speicheranorndung kann eine weitgehend selbsttätige Programmierung größerer Speichereinheiten vorgenommen werden. Durch eine derartige Programmierung fertig bestückter Speicheranordnungen werden Bestückungsfehler und der sonst für die Lagerhaltung unterschiedlich programmierter Festwertspeicher erforderliche Aufwand vermieden werden.
Leerseite

Claims

Patentansprüche 1. Speicheranordnung mit programmierbaren Festwertspeichern, die jeweils mehrere Zeilen und Spalten aufweisen und die zum Einschreiben von binärcodierten Daten zeilenweise adressierbar sind, d a d u r c h g e k e n n z e i c h n e t , daß sie mit mehreren gesonderten Festwertspeichern (EPO, EP8) und mit einer Ansteuereinrichtung (AU) versehen ist, durch die die einzelnen Spalten (S1, ..., S8) der Festwertspeicher (EPO, ..., EP8) derart angesteuert werden, daß jedes Bit eines in die Speicheranordnung einzuschreibenden Datenwortes in einen anderen der gesonderten Festwertspeicher (EPO, ..., EP8) eingeschrieben wird.
2. Speicheranordnung nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , daß die Ansteuereinrichtung (AU) als Adressunformer ausgebildet ist, durch den entsprecAlend einer an seinem Eingang anliegenden Adresse eine der Zeilen (Z1, ..., Zn) der Festwertspeicher (EPO, ..., EP8) adressiert und eine Spaltenadresse mehreren Decodern (DO, ..., D8) zugeleitet wird, die jeweils mit den Spalten (S1, ..., S7) eines zugeordneten Festwertspeichers (EPO, ..., EP8) verbunden sind, und daß durch die Decoder (DO, ...., D8) ein an ihrem Dateneingang anliegendes Bit entsprechend der Spaltenadresse zu einer der Spalten (z.B. S4) des zugehörigen Festwertspeichers (z.B. EP1) durchgeschaltet und dabei das Bit in die adressierte Zeile (z.B. Z3) eingeschrieben wird.
3. Speicheranordnung nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , daß einer der gesonderten Festwertspeicher (EP8) für die Aufnahme eines zu dem einzuschreibenden Datenwort gehörenden Prüfbitsvorgesehen ist.
4. Speicheranordnung nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , daß sie mit einer Prüfbitlogik (PB) versehen ist, durch die das jeweilige Prüfbit erzeugt wird.
5. Speicheranordnung nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , daß mehrere Reihen (R1, R2, ...) von Festwertspeichern (EPO, .,., EP8) vorgesehen sind, von denen jeweils eine Reihe durch die Ansteuereinrichtung (AU) entsprechend der an ihrem Eingang anliegenden Adresse eingeschaltet wird.