DE3036747A1

DE3036747A1 - Binaere multiplikationszellenschaltung

Info

Publication number: DE3036747A1
Application number: DE19803036747
Authority: DE
Inventors: Masahide Sagamihara Kanagawa Ohhashi; Hisao Yokohama Yanagi
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1979-10-01
Filing date: 1980-09-29
Publication date: 1981-04-02
Also published as: GB2062310A; JPS6022767B2; DE3036747C2; US4363107A; JPS5650439A; GB2062310B

Description

Binäre Multiplikationszellenschaltung
Beschreibung Die Erfindung betrifft eine binäre Multiplikationszellenschaltung, die sich einfach aus MOS-Transistoren herstellen läßt.
Elektronische Rechner führen Multiplikationen mit Binärziffern sowie Additionen und Subtraktionen mit Binärziffern durch. Die binäre Yhltiplikation wird dabei üblicherweise auf die in Fig. 1 dargestellte Weise durchgeführt.
Bei diesem Vorgang wird ein mehrstelliger Multiplikand X4 X3 X2 X1 nacheinander mit den einzelnen Stellen eines mehrstelligen Multiplikators y4 Y3 y2 Y1 multipliziert. Die Blöcke a gemäß Fig. 1 entsprechen den einzelnen Multiplikationszellenschaltungen. Abwärts gerichtete Pfeile stehen für eine Addition, und nach links gerichtete Pfeile zeigen einen Ubertrag an.
Fig. 2 veranschaulicht die Eingangs- und Ausgangszustände der Multiplikat~ionszellenschaltung a. Die Ziffern i und j stehen jeweils für (beliebige) ganze Zahlen. Der Zellenschaltung a werden eine Multiplikand-Ziffer Xi, eine Multiplikator-Ziffer Yj, ein Augend (erster S-ummand) Bi-1, der von einer der Zellenschaltung a unmittelbar vorgeschalteten Zellenschaltung geliefert wird, und eine von einer unmittelbar rechts neben der Zellenschaltung a befindlichen Zellenschaltung gelieferte Übertrag-Ziffer Ci-1 eingegeben. Die Zellenschaltung a führt die folgenden Rechenoperationen aus: Ai= Xi.Yj ..... (1) Bi = Ai + Bi-l + Ci-l ..... (2) Ci = Ai.Bi-l + Bi-l.Ci-l + Ci-l~Ai ..... (3).
Jede Multiplikationszellenschaltung a liefert somit ein Teilresultat Ai, einen der der Zellenschaltung a unmittelbar nachgeschalteten Zellenschaltung zuzuführenden Augenden Bi und eine Übertrag-Ziffer Ci, die einer unmittelbar links-neben der Zellenschaltung a angeordneten Zellenschaltung eingegeben werden soll.
Die Rechenoperationen (1), (2) und (3) werden von Logikschaltungen durchgeführt, die durch zwei Halbaddierer und eine logische Torschaltung zur Lieferung eines Teilresultats gebildet sein können. Bei Verwendung typischer Halbaddierer muß die Zellenschaltung a mit mehreren Torschaltungen (gates), nämlich mehreren MOS-Transistoren versehen sein. Wenn die Multiplikationsschaltung als großintegrierte bzw. LSI-Schaltung ausgelegt ist, sollte jede ihrer Zellenschaltungen wünschenswerterweise aus möglichst wenigen Torschaltungen, nämlich einer möglichst kleinen Zahl von MOS-Transistoren bestehen Aufgabe der Erfindung ist damit insbesondere die Schaffung einer binären Multiplikationszellenschaltung, die eine verringerte Zahl von Elementen bzw. Bauteilen aufweist und sich daher zur Ausführung als integrierter Schaltkreis eignet.
Diese Aufgabe wird bei einer binären Multiplikationszellenschaltung der angegebenen Art erfindungsgemäß gelöst durch ein erstes NOR-Glied zur Lieferung eines Teilprodukts (Ai! aus einer Binärziffer eines Multiplikanden und einer Binärziffer eines Multiplikators, durch ein erstes UND-Glied, das zur Abnahme eines Ausgangssignals des ersten NOR-Glieds und eines Augenden (Bi-1) geschaltet ist. durch ein zur Abnahme des Augenden und des Ausgangssignals des ersten NOR-Glieds gegeschaltetes zweites NOR-Glied, durch ein drittes NOR-Glied, das zur Abnahme eines Ausgangssignals des ersten UND-Glieds und eines Ausgangssignals des zweiten NOR-Glieds geschaltet ist, durch einen Umsetzer zum Invertieren einer Übertrag-Binärziffer (Ci-1), durch ein zweites UND-Glied, das zur Abnahme eines Ausgangssignals des ersten Umsetzers und eines Ausgangssignals des dritten NOR-Glieds geschaltet ist, durch ein zur Abnahme eines Ausgangssignals des zweiten UND-Glieds und des Ausgangssignals des zweiten NOR-Glieds geschaltetes viertes NOR-Glied und durch eine exklusive ODER-Schaltung, die zur Abnahme der Übertrag-Binärziffer (Ci-1) und des Ausgangssignals des dritten NOR-Glieds geschaltet ist.
Vorzugsweise wird die exklusive ODER-Schaltung durch eine exklusive NOR-Schaltung und einen Umsetzer gebildet.
Im folgenden ist eine bevorzugte Ausführungsform der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen: Fig. 1 eine Darstellung der Durchführung einer binären Multi plikation, Fig. 2 eine Darstellung der E-ingangs- und Ausgangszustände einer Multiplikationszellenschaltung, Fig. 3 ein Blockschaltbild einer binären Multiplikationszellenschaltung mit Merkmalen nach der Erfindung und Fig. 4 ein Schaltbild einer praktischen Schaltungsanordnung für die binäre Multiplikationszellenschaltung nach Fig. 3, die aus n-Kanal-MOS-Transistoren aufgebaut ist.
Im folgenden ist zunächst eine binäre Multiplikationszellenschaltung gemäß der Erfindung anhand von Fig. 1 erläutert. Dabei bezeichnen das Symbol Xi ein durch Invertierung (inverting) jeder Binärziffer eines Multiplikanden erhaltenes Signal, das Symbol Yj ein durch Umsetzung jeder Binärziffer eines Multiplikators erhaltenes Signal, das Symbol Bi-1 einen Augenden, das Symbol Ci-1 eine Übertragziffer, das Symbol Bi ein Multiplikationsergebnis (oder einen der nächsten binären Multiplikationszellenschaltung zuzuleitenden Augenden) und das Symbol Ci eine Übertrag-Binärziffer. Das Signal Xi wird gewöhnlich den Zellenschaltungen XiY1, XiY21 XiY3 und XiY4 gemäß Fig. 1 zugeleitet.
Das Signal Yj wird gewöhnlich den Zellenschaltungen X1Yj, X2Yj, X3Yj und X4Yj gemäß Fig. 1 eingegeben.
Die Signale Xi und Yi werden außerdem einem NOR-Glied 1 (Fig. 3) eingespeist, das ein durch Gleichung (1) dargesteiltes Teilprodukt Ai (=Xi-Yj) liefert. Das Teilprodukt Ai und der Augend Bi-1 werden einem UND-Glied 2 und einem NOR-Glied 3 eingegeben. Das UND-Glied 2 liefert Ai#Bi-1, und das NOR-Glied 3 erzeugt Ai+Bi-1. Diese Größen Ai-Bi-1 und Ai+Bi-1 werden einem NOR-Glied 4 eingespeist, das Ai0+Bi-1 liefert. Die Größe Ai O Bi-1 und eine Übertragziffer Ci-1 von der nicht dargestellten, vorgeschalteten binären Multiplikationszellenschaltung werden zu einer exklusiven NOR-Schaltung 5 geliefert, welche die Größe Ai + Bi-1 + Ci-1 bildet, die wiederum durch einen Umsetzer 6 invertiert wird, um Bi (= Ai + Bi-1 + Ci-1) gemäß Gleichung (2) zu erzeugen, d.h. einen zur nächsten Zellenschaltung zu liefernden Augenden oder eine Binärziffer des Produkts aus den beiden Binärzahlen.
Die exklusive NOR-Schaltung 5 und der Umsetzer 6 können durch eine exklusive ODER-Schaltung gebildet seIn.
Die übertragziffer Ci-1 von der vorgeschalteten Zellenschaltung wird durch einen Umsetzer 7 invertiert. Die so invertierte Übertragziffer Ci-1 und der Ausgang Ai + Di-1 des NOR-Glieds 4 werden einem ÜND-Glied 8 eingegeben, das ein für (AiC+Bi-1).Ci-1 stehendes Signal erzeugt, welches zusammen mit dem Ausgangssignal#Aiö+Ei-1 des NOR-Glieds 3 zu einem NOR-Glied 9 geleitet wird, durch das eine der nächsten binären Multiplikationszellenschaltung einzugebende Ubertragziffer Ci erzeugt wird.
Die Übertragziffer läßt sich wie folgt ausdrücken: Ci = Ai~Bi-1 + Ai.Bi-l .Ci-1 + Ai.Bi-l ~Ci-l = Bi-l(Ai + Ci-l) + Ai(Bi-l + Ci-l) - Ai-Bi-l + AiCi-l i Bi-lCi-l = (Ai + Bi-l)(Ai + Ci-l)(Bi-l + Ci-l) = Ai Bi-l + Bi-l Ci-l + Ci-l Ai Fig. 4 ist ein Schaltbild der binären Multiplikationszellenschaltung gemäß Fig. 1, die aus n-Kanal-Isolierschicht-Feldeffekttransistoren aufgebaut ist. Die Zellenschaltung enthält Verarmungs-Lasttransistoren 11 - 17 und Anreicherungs-Transistoren 18 - 31. Das NOR-Glied 1 besteht aus den Transistoren 11, 18 und 19, das NOR-Glied 3 umfaßt die Transistoren 15, 26 und 27, die exklusive NOR-Schaltung 5 ist aus den Transistoren 13, 23 und 24 gebildet, der Umsetzer 6 besteht aus den Transistoren 14 und 25, und der Umsetzer 7 umfaßt die Transistoren 16 und 28. Das UND-Glied 2 und das NOR-Glied 4 sind aus den Transistoren 12, 20, 21 und 22 gebildet Das UND-Glied 8 und das NOR-Glied 9 bestehen aus den Transistoren 17, 29, 30 und 31.
Die Schaltung gemäß Fig. 3, mit Ausnahme des NOR-Glieds 1, das ein Teilprodukt Ai liefert, bildet einen Vollwegaddierer.
Wenn eine binäre Multiplikationszellenschaltung aus einem NOR-Glied zur Lieferung eines Teilprodukts und zwei typischen Halbaddierern, die einen Vollwegaddierer bilden, geformt werden soll, sind etwa 30 Transistoren erforderlich. Im Gegensatz dazu benötigt die binäre Multiplikationszellenschaltung gemäß Fig. 4 nur 21 Transistoren.
Bei der vorstehend beschriebenen Ausführungsform der Erfindung kann der Stromverbrauch ohne Verwendung von mehr Transistoren dann verringert werden, wenn die Umsetzer 6 und 7 jeweils durch einen Zweitransistor-Komplementärumsetzer ersetzt werden.

Claims

Patentansprüche Binäre Multiplikationszellenschaltung, gekennzeichnet durch ein erstes NOR-Glied (1) zur Lieferung eines Teilprodukts (Ai) aus einer Binärziffer eines Multiplikanden und einer Binärziffer eines Multiplikators, durch ein erstes UND-Glied (2), das zur Abnahme eines Ausgangssignals des ersten NOR-Glieds (1) und eines Augenden (Bi-1) geschaltet ist, durch ein zur Abnahme des Augenden und des Ausgangssignals des ersten NOR-Glieds (1) geschaltetes zweites NOR-Glied (3), durch ein drittes NOR-Glied (4), das zur Abnahme eines Ausgangssignals des ersten UND-Glieds (2) und eines Ausgangssignals des zweiten NOR-Glieds (3) geschaltet ist, durch einen Umsetzer (7) zum Invertieren einer Übertrag-Binärziffer (Ci-1), durch ein zweites UND-Glied (8), das zur Abnahme eines Ausgangssignals des ersten Umsetzers (7) und eines Ausgangssignals des dritten NOR-Glieds (4) geschaltet ist, durch ein zur Abnahme eines Ausgangssignals des zweiten UND-Glieds (8) und des Ausgangssignals des zweiten NOR-Glieds (3) geschaltetes viertes NOR-Glied (9) und durch eine exklusive ODER-Schaltung (5, 6), die zur Abnahme der Übertrag-Binärziffer (Ci-l) und des Ausgangssignals des dritten NOR-Glieds (4) geschaltet ist.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die exklusive ODER-Schaltung aus einer exklusiven NOR-Schaltung (5) und einem Umsetzer (6) geformt ist.