DE3015195A1 - Analog-digital-wandler - Google Patents

Analog-digital-wandler

Info

Publication number
DE3015195A1
DE3015195A1 DE19803015195 DE3015195A DE3015195A1 DE 3015195 A1 DE3015195 A1 DE 3015195A1 DE 19803015195 DE19803015195 DE 19803015195 DE 3015195 A DE3015195 A DE 3015195A DE 3015195 A1 DE3015195 A1 DE 3015195A1
Authority
DE
Germany
Prior art keywords
input
stage
output
signal
analog
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19803015195
Other languages
English (en)
Inventor
Dietrich Dr.-Ing. 2000 Hamburg Meyer-Ebrecht
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Philips Intellectual Property and Standards GmbH
Original Assignee
Philips Patentverwaltung GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Patentverwaltung GmbH filed Critical Philips Patentverwaltung GmbH
Priority to DE19803015195 priority Critical patent/DE3015195A1/de
Publication of DE3015195A1 publication Critical patent/DE3015195A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters
    • H03M1/34Analogue value compared with reference values
    • H03M1/38Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/44Sequential comparisons in series-connected stages with change in value of analogue signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Description

  • "Analog-Digital-Wandler'
  • Die Erfindung betrifft einen Analog-Digital-Wandler aus einer Kette von mehreren in Reihe geschalteten, untereinander gleich aufgebauten Stufen, von denen jede einen Verstärker mit einer Spannungsverstärkung von zwei, dessen Eingang den Eingang der Stufe darstellt, einen Vergleicher, der die Eingangsspannung der Stufe mit einer ersten Referenzspannung vergleicht und ein Ausgangssignal mit einem ersten Wert erzeugt, wenn die Spannung am Eingang die erste Referenzspannung überschreitet, und einen Subtrahierer enthält, der beim Ausgangssignal des Vergleichers mit dem ersten Wert von der Ausgangsspannung des Verstärkers eine zweite Referenzspannung gleich der maximalen umzuwandelnden Eingangsspannung subtrahiert, wobei die Ausgangsspannung des Subtrahierers die Eingangsspannung der folgenden Stufe istp Analog-Digital-Wandler nach dem Prinzip der schrittweisen Annäherung sind bekannt, beispielsweise aus der Zeitschrift ViElektronik'f9 1972, Heft 6, Seiten 41 - 45. Ein solcher Wandler besteht aus einer Kette von Stufen, die eine bestimmte nichtlineare Verstärkung aufweisen müssen.
  • Ein Beispiel für eine solche Stufe entsprechend dem eingangs angegebenen Analog-Digital-Wandler ist in der Zeitschrift 'iElectronics, 29. März 1979, Seite 43 und 44 angegeben Durch Verwendung spezieller Bauelemente ist dabei eine sehr hohe Umwandlungsgeschwindigkeit erreicht worden. Diese Bauelemente bzw. deren Herstellungsverfahren sind Jedoch nicht üblich und damit außerordentlich teuer, und außerdem ist die Abtastrate des Eingangssignals,die die höchste im Eingangssignal zu verarbeitende Frequenzkomponente bestimmt, von der Anzahl der hintereinander geschalteten Stufen entsprechend der gewünschten Stellenzahl des Digitalworts abhängig.
  • Aufgabe der Erfindung ist es, einen Analog-Digital-Wandler der eingangs genannten Art nach dem Prinzip der schrittweisen Annäherung so auszugestalten, daß auch bei Stufen mit gebräuchlichen Herstellungsmethoden eine hohe Abtastrate des Eingangssignals möglich ist, die nicht von der gewünschten Anzahl der Stellen des Digitalworts abhängig ist.
  • Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß die Kette in mehrere Teile unterteilt und Jedem Teil eine Abtast-Halte-Schaltung mit zwei Signalanschlüssen und einem Steueranschluß vorgeschaltet ist, daß die Steueranschlüsse der Abtast-Halte-Schaltungen aufeinanderfolgender Teile abwechselnd mit einer anderen von zwei Taktleitungen verbunden sind, deren Taktsignale sich nicht überlappen, daß der Ausgang jedes Vergleichers auf den Eingang eines der betreffenden Stufe zugeordneten Schieberegisters mit einer Anzahl Elemente führt, die bei Jeweils zwei aufeinanderfolgenden Teilen gleich ist und zu dem in Signalrichtung folgenden zwei Teilen um 1 abnimmt, wobei Jedes Schieberegister einen Schiebetaktimpuls eine vorgegebene Zeitspanne, die mindestens der Einschwingzeit aller Stufen des betreffenden Teils entspricht, nach dem Taktsignal des diesem Teil vorgeschalteten Abtast-Halte-Schalters erhält, und daß die Ausgänge aller Schieberegister parallel das dem vor einer Anzahl Taktsignale der Taktleitungen entsprechend der Anzahl Teile der Kette dem Eingang des Wandlers zugeführten analogen Eingangs signal entsprechende Digitalwort abgeben.
  • Durch die Einfügung von Abtast-Halte-Schaltungen in die in mehrere Teile unterteilte Kette wird nun eine Abtastfrequenz möglich, die sich nur nach der Gesamtverzögerungszeit eines Teils der Kette richtet, die besonders kurz ist, wenn nach einer Ausgestaltung der Erfindung jeder Teil nur eine einzige Stufe enthält. Durch die Abtast-Halte-Schaltungen entsteht zwar eine konstante Zeitverschiebung zwischen dem umzuwandelnden analogen Signal und dem umgewandelten Digitalwort, die jedoch in den meisten Fällen bedeutungslos ist. Auf diese Weise kann mit dem erfindungsgemäßen Analog-Digital-Wandler eine Abtastfrequenz des Analogsignals verwendet werden, die sonst nur bei schnellen parallel arbeitenden Anordnungen mit einem Vergleicher für Jede Quantisierstufe möglich ist, wobei letztere Anordnungen jedoch einen außerordentlich höheren Aufwand erfordern.
  • In anderen Fällen, wenn das analoge Eingangs signal nur höchste Frequenzkomponenten enthält, die weit unter der höchsten zulässigen Abtastfrequenz liegen,kann mit der erfindungsgemäßen Anordnung eine wesentliche Einsparung von Bauelementen erreicht werden. Dies geschieht nach einer Ausgestaltung der Erfindung dadurch, daß dem Eingang der Kette ein Umschalter vorgeschaltet ist, der periodisch abwechselnd einmal mit dem analogen Signaleingang und einmal oder aufeinanderfolgend mehrmals mit dem Ausgang der Kette verbunden ist, wobei bei einer ungeraden Anzahl von Teilen dem letzten Teil eine Abtast-Halte-Schaltung nachgeschaltet ist,und die Steuereingänge der der Kette vor- und nachgeschalteten Abtast-Halte-Schaltungen mit verschiedenen Taktleitungen verbunden sind. Dabei durchläuft das Eingangs signal bzw.
  • die bei der Umwandlung entstehenden Zwischensignale die Kette mehrmals, so daß Jede Wandlerstufe mehrfach ausgenutzt wird.
  • Bei einem genügend großen Unterschied zwischen der höchsten zulässigen Abtastfrequenz und dem höchsten Frequenzanteil im analogen Signal, wie es beispielsweise bei Audiosignalen der Fall sein kann, kann eine extreme Einsparung von Bauelementen erreicht werden, indem nach einer weiteren Ausgestaltung der Erfindung die Kette nur einen einzigen Teil enthält. Wenn dieser Teil nur eine einzige Stufe enthält, werden alle Stellen der Digitalworte in Serie erzeugt, so daß das Schieberegister für diese Stufe eingespart werden kann, wenn die weitere Verarbeitung der Datenwörter seriell erfolgt, beispielsweise bei serieller Ubertragung oder Aufzeichnung.
  • In der eingangs genannten Druckschrift "Electronics" vom 29. März 1979, Seite 43 und 44 enthält der dort beschriebene Wandler in jeder Stufe im wesentlichen drei Elemente, nämlich einen Verstärker, einen Vergleicher und einen Subtrahierer. Nach einer weiteren Ausgestaltung der Erfindung kann dieser Aufwand verringert werden, indem der Subtrahierer Jeder Stufe mit dem Weise stärker der nachfolgenden Stufe zu einem subtrahierenden Verstärker zusammengefasst ist und dem Vergleicher der letzten Stufe Jedes Teils der Kette eine Digital-Speicherstufe nachgeschaltet ist, die das Ausgangssignal des Vergleichers frühestens mit dem Schiebetakt des zugehörigen Schieberegisters übernimmt und deren Ausgangs signal den Subtrahierverstärker der nächsten Stufe steuert. Dadurch sind also in Jeder Stufe nur zwei der kostenaufwendigsten Elemente notwendig.
  • Ein solcher Subtrahierverstärker kann nach einer weiteren Ausgestaltung der Erfindung besonders einfach dadurch aufgebaut sein, daß der Subtrahierverstärker ein Differenzverstärker ist, dessen nichtinvertierender Eingang das Eingangssignal der Stufe erhält und dessen invertierender Eingang über einen ersten Widerstand mit dem Verstärkerausgang und über einen zweiten Widerstand gleichen Wertes mit einem vom Vergleicher bzw. von der Digital-Speicherstufe der vorhergehenden Stufe gesteuerten Umschalter verbunden ist, der bei einem Signal am Ausgang dieses Vergleichers bzw. dieser Digital-Speicherstufe mit dem ersten Wert den zweiten Widerstand mit der zweiten und beim anderen Wert mit einer dritten Referenzspannung verbindet, wobei die erste Referenzspannung des Vergleichers in der Mitte zwischen der zweiten und dritten Referenzspannung liegt. Die zweite und die dritte Referenzspannung können den gleichen Betrag, Jedoch entgegengesetztes Vorzeichen haben, so daß die erste Referenzspannung den Wert 0 hat. Dies ergibt eine besonders einfache Erzeugung der Referenzspannungen.
  • Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen: Fig. 1 ein Blockschaltbild eines vollständigen Analog-Digital-Wandlers, Fig. 2 einige Zeitdiagramme zur Erläuterung der Funktion des Wandlers nach Fig 1, Fig. 3 einen möglichen Aufbau einer einzelnen Wandlerstufe, Fig. 4 ein Diagramm zur Erläuterung der Funktion dieser Wandlerstufe, Fig. 5 eine Ausführung eines erfindungsgemäßen Analog-Digital-Wandlers mit nur einer einzigen Stufe, Fig. 6 einen einfacheren Aufbau einer Wandlerstufe0 Die Fig.lzeigt eine Kette von einzelnen Wandlerstufen 11, 12, 21, 22, usw. bis 51, 52, die untereinander alle gleich aufgebaut sind und Je ein Bit des zu erzeugenden Digitalworts abgeben Jeweils zwei Stufen bilden einen Teil der Kette, und Jedem Teil ist eine Abtast-Halte-Schaltung 10, 20 usw. bis 50 vorgeschaltet Jede Abtast-Halte-Schaltung besteht üblicherweise aus einem Schalter, der den Eingang der Schaltung mit einem als elektrischer Speicher arbeitenden Kondensator verbindet und diesen auf die Eingangsspannung auflädt, die dann auch bei geöffnetem Schalter am Ausgang der Abtast-Halte-Schaltung abgegeben wird Der andere Anschluß des Kondensators ist mit einer nicht dargestellten Bezugsspannung verbunden.
  • Die Schalter der Abtast-Halte-Schaltungen 10, 30 und 50 werden von einem Signal auf der Taktleitung 1 betätigt, und die Schalter der Abtast-Halte-Schaltungen 20 und 40 erhalten als Betätigungssignal ein Signal von der Taktleitung 2.
  • Die Digitalausgänge der einzelnen Stufen 11, 12, ... sind mit Eingängen von Schieberegisterstufen 13, 23, usw. bis 53 verbunden, die ebenfalls entsprechend verschachtelt die Signale der Taktleitung 1 bzw. 2 als Schiebetakt erhalten. Jede Schieberegisterstufe 13, 23 ... besteht hier aus zwei Speicherelementen zur getrennten Speicherung der beiden digitalen Ausgangssignale der angeschlossenen Stufen, und an den Ausgängen der ersten Schieberegisterstufen sind weitere Schieberegisterstufen wie z.B. 14, 15, 24, 34 angeschlossen, die gleich aufgebaut und jeweils den gleich chen Schiebetakt erhalten, so daß beispielsweise die Schieberegisterstufen 13, 14 und 15 als ein zusammenhängendes Schieberegister aufgebaut sein können, deren Stufen hier nur der Ubersichtlichkeit halber auseinandergezogen dargestellt sind.
  • Bevor auf die Funktion der in Fig. 1 dargestellten Schaltungsanordnung näher eingegangen wird, soll zunächst der Aufbau einer einzelnen Stufe näher erläutert werden.
  • Eine derartige Stufe ist in Fig. 3 dargestellttund enthält einen analogen Verstärker 61 mit einem Verstärkungsfaktor 2. An den Ausgang dieses Verstärkers 61 ist hier ein Eingang, und zwar der invertierende Eingang, eines Vergleichers 63 angeschlossen, dessen anderer, nichtinvertierender Eingang eine Referenzspannung Ur erhält. Der Ausgang des Vergleichers 63 liefert das digitale Ausgangssignal dieser Stufe auf der Leitung d nach außerhalb und betätigt außerdem einen Umschalter 67, der den Subtrahiereingang eines Subtrahierers 65 entweder mit Bezugsspannung 0 oder, wenn die Ausgangs spannung des Verstärkers 61 die Referenzspannung Ur überschreitet, mit dieser Referenzspannung verbindet. Der andere, nichtsubtrahierende Eingang des Subtrahierers 65 ist mit dem Aus gang des Verstärkers 61 verbunden.
  • Die Funktion dieser Stufe ist wie folgt: Wenn die dem Verstärker 61 zugeführte umzuwandelnde Analogspannung Un von 0 an steigt, steigt die Ausgangs spannung des Verstärkers 61 und damit zunächst auch die Ausgangsspannung U(n+1) des Subtrahierers 65 mit dem doppelten Wert. Sobald nun die Eingangs spannung Un die halbe Referenzspannung Ur überschreitet, überschreitet das Ausgangssignal des Verstärkers 61 die Referenzspannung Ur, so daß der Vergleicher 65 anspricht und ein binäres l"-Signal auf der Leitung d abgibt und gleichzeitig den Schalter 67 in die entgegengesetzte Lage umschaltet, so daß nun der Subtrahierer 65 von der Ausgangs spannung des Verstärkers 61 die Referenzspannung Ur subtrahiert. Daher gilt für die Ausgangsspannung U(n+1) des Subtrahierers 65 und damit der ganzen Stufe U(n+1) = 2 Un - d . Ur d = O für Un d = 1 für Un> Ur 2 Diese Funktion ist in Fig. 4 der Übersichtlichkeit halber graphisch dargestellt, wobei zu berücksichtigen ist, daß die Maßstäbe der beiden Achsen unterschiedlich sind.
  • Der eine, invertierende Eingang des Vergleichers 67 kann auch mit dem Eingang der Stufe direkt verbunden sein, wobei dann der andere Eingang des Vergleichers 63 mit der halben Referenzspannung verbunden werden muß, oder bei Verbindung mit der vollen Referenzspannung wie in Fig. 3 dargestellt verdoppelt sich der zulässige Bereich der Eingangsspannung Un auf die doppelte Referenzspannung, so daß dann der Subtrahierer 65 beim Ansprechen des Vergleichers 63 die doppelte Referenzspannung subtrahieren müsste.
  • Der Ausgang einer Stufe ist nun mit dem Eingang der nächstfolgenden Stufe verbunden, die dann bei einer Eingangsspannung Un der ersten Stufe bei 1/4 Ur und bei 3/4 Ur ein digitales Ausgangssignal abgibt, d.h. ein Digitalsignal entsprechend der zweithöchsten Stelle des zu erzeugenden Digitalworts. Auf diese Weise werden die einzelnen Stellen des Digitalworts durch Reihen schaltung einer entsprechenden Anzahl von Stufen erzeugt.
  • Die bei einer größeren Anzahl von Stellen des Digitalworts notwendigen Stufen rufen nun Jedoch eine merkliche Signalverzögerung hervor, denn das Digitalwort steht erst dann vollständig zur Verfügung, wenn das Eingangssignal sämtliche Stufen vollständig durchlaufen hat und auch die letzte Stufe ihren eingeschwungenen Zustand erreicht hat. Erst dann kann ein neues Eingangssignal angelegt werden. Da die Folge der Eingangssignale, d.h. die Abtastrate des umzuwandelnden Eingangssignals, die höchste Frequenz des Eingangssignals bestimmt, die verarbeitet werden kann, sind daher Analog-Digital-Wandler mit einer größeren Anzahl von Stellen relativ langsam und können keine hochfrequenzen Eingangssignale verarbeiten.
  • Kette aus den Aus diesem Grunde ist in Fig. 1 die/einzelnen Stufen 11, 12, 21 usw. in Teile von Jeweils zwei Stufen eingeteilt, und zwischen Jeweils zwei Teile ist eine Abtast-Halte-Schaltung 20, 30, usw. eingefügt. Die Funktion und Auswirkung dieser Maßnahme soll nachfolgend anhand des Zeitdiagramms in Fig. 2 näher erläutert werden, das die Signale auf verschiedenen Leitungen bzw. Ausgängen von Elementen der Fig. 1 darstellt, wobei die einzelnen Zeilen des Diagramms in Fig. 2 mit den Bezugszeichen der zugehörigen Elemente h eze;chnet sind.
  • Bei den Taktsignalen auf den Taktleitungen 1 und 2 ist angenommen, daß nur die positiven Taktsignale aktiv sind und daher Jeweils nur so lang sind, daß sich die Taktsignale auf verschiedenen Leitungen nicht überschneiden. Mit dem ersten Impuls der Taktleitung 1 wird das am Anschluß 3 angelegte, umzuwandelnde analoge Signal über die Abtast-Halte-Schaltung 10 den beiden in Reihe geschalteten Wandlerstufen 11 und 1? zugeführt, die somit bis zum nächsten Taktsignal auf dieser Taktleitung 1 den ersten analogen Signalabtastwert a1 verarbeiten. Nach einer gewissen, durch den Aufbau der Stufen gegebenen Zeitverzögerung erzeugen diese beiden Stufen die zu diesem Signalabtastwert ge hörigen beiden Digitalwerte für die beiden höchsten Stellen des Digitalworts, die hier mit d11 bezeichnet sind und mit dem ersten Taktsignal auf der Taktleitung 2 in die Schieberegisterstufen 13 eingeschrieben werden.
  • Mit dem gleichen Taktsignal wird auch der Schalter in der Abtast-Halte-Schaltung 20 geschlossen und das Ausgangssignal der Stufe 12, das vom Signalabtastwert al abgeleitet ist und hier der Einfachheit halber ebenfalls mit al bezeichnet ist, den Stufen 21 und 22 zugeführt. Diese erzeugen ebenfalls nach der Stufenverzögerungszeit die digitalen Ausgangssignale d12 , die also das dritte und vierte Bit des zu erzeugenden Digitalworts darstellen, und diese werden mit dem nächsten Taktsignal auf der Taktleitung 1 in die Schieberegisterstufen 23 eingeschrieben. Dies erfolgt zum Zeitpunkt t2, mit dem auch den Stufen 11 und 12 der nächste Abtastwert a2 des Eingangssignals zugeffihrt wird. Gleichzeitig wird auch die Abtast-Halte-Schaltung 30 betätigt- und überträgt das Ausgangssignal der Stufe 22, das ebenfalls noch vom ersten Eingangssignal Abtastwert a1 abgeleitet ist und daher weiterhin so bezeichnet wird, auf die beiden Stufen 31 und 32. Diese erzeugen wieder nach der Stufenverzögerungs zeit die Digitalwerte d13, die die fünfte und sechste Stelle des dem Eingangsabtastwert al zugeordneten Digitalwortes, und diese Digitalwerte werden mit dem nächsten Taktsignal auf derTak leitung 2, d . h. zum Zeitpunkt t3, in die Schieberegisterstufen 33 übernommen, während gleichzeitig die ersten beiden Stellen d11 des Digitalworts aus den Schieberegisterstufen 13 in die Schieberegisterstufen 14 übernommen werden. Außerdem wird zu diesem Zeitpunkt t3 das Ausgangssignal al der Stufe 32 iiber die Abtast-Halte-Schaltung 40 auf die Stufen 41 und 42 übertragen.
  • Zum Zeitpunkt t4 werden mit dem nächsten Taktsignal auf der Taktleitung 1 die Binärwerte d12 aus den Schieberegisterstufen 23 in die Schieberegisterstufen 24 übertragen und die von den Stufen 41 und 42 erzeugten Digitalwerte d14 entsprechend den Stellen 7 und 8 des Digitalwortes in die Schieberegisterstufen 43 übertragen. Ferner erhalten die letzten beiden Stufen 51 und 52 über die Abtast-Halte-Schaltung 50 den vom ersten Eingangsabtastwert abgeleiteten Wert a1, während gleichzeitig die Stufen 31 und 32 den vom zweiten Eingangsabtastwert a2 abgeleiteten Wert erhalten und die ersten Stufen 11 und 12 den dritten Eingangssignalabtastwert a3 erhalten Sobald nun um die Stufenverzögerungszeit nach dem Zeitpunkt t4 verzögert am Ausgang der Stufen 51 und 52 die Digitalwerte d15 entsprechend der neunten und zehnten Stelle des Digitalwortes erscheinen, stehen damit alle Stellen des Digitalwortes für den ersten Eingangsabtastwert al zur Verfügung, nämlich an den Ausgängen der Stufen 51 und 52 sowie der Schieberegisterstufen 43, 33, 24 und 14. Da aber zumindest einige dieser Signale mit dem nächsten Taktsignal auf der Taktleitung 2 zum Zeitpunkt t5 wieder wechseln, nämlich die Ausgangssignale der Schieberegisterstufen 14 und 33, sind zumindest diesen Stufen noch weitere Schieberegisterstufen 15 bzw. 34 nachgeschaltet, die diese Informationen zum Zeitpunkt t5 übernehmen, und auBerdem sind den Digitalausgängen der Stufen 51 und 52 Schieberegisterstufen 53 nachgeschaltet, die ebenfalls zum Zeitpunkt t5 die Digitalinformation übernehmen, so daß nun zwischen dem Zeitpunkt t5 und t6 das gesamte Digitalwort an den parallelen Ausgängen 4 zur Verfügung steht. Falls außerdem die in Fig. 1 gestrichelt dargestellten Schieberegisterstufen 44 und 25 den Schieberegisterstufen 43 und 24 nachgeschaltet werden und deren Information ebenfalls mit dem Taktsignal der Taktleitung 2 übernehmen, d.h. zum Zeitpunkt t5, steht das gesamte Digitalwort an den parallelen Ausgängen 4 bis zum nächsten Taktsignal auf der Taktleitung 2 zum Zeitpunkt t7 zur Verfügung.
  • Auf diese Weise steht der umgewandelte Digitalwert, der zu dem zum Zeitpunkt t0 abgetasteten Eingangssignalwert gehört, erst nach fünf Zeitabschnitten, d.h. nach zweieinhalb Perioden des Taktsignals auf den Taktleitungen 1 und 2 zur Verfügung, jedoch ist dies eine konstante Zeitverschiebung zwischen Eingangssignalabtastung und Ausgabe des umgewandelten Digitalworts, die für alle folgenden Eingangssignalabtastwerte konstant ist. Eine derartige Verzögerung ist in den meisten Fällen, bei denen der Analog-Digital-Wandler nicht in einer geschlossenen Schleife liegt und somit keine Echtzeit-Verarbeitung notwendig ist, völlig unbedeutend. Entscheidend ist vielmehr, daß bei dem hier beschriebenen Ausführungsbeispiel die Folge der Eingangssignalabtastwerie, d.h. die Abtastfrequenz des Eingangssignals, im wesentlichen nur von der Ansprechgeschwindigkeit bzw. Einschwingzeit von zwei aufeinanderfolgenden Wandlerstufen und einer Abtast-Halte-Schaltung abhängt, obwohl mit der beschriebenen Anordnung die Umwandlung auf zehn Dualstellen genau erfolgt. Dadurch können Eingangssignale mit entsprechend hochfrequenten Anteilen noch richtig verarbeitet werden.
  • Eine Erhöhung der Abtastfrequenz ist möglich, wenn die Schaltung nach Fig. 1 so abgewandelt wird, daß Jeder Abtast-Halte-Schaltung nur eine Wandlerstufe nachfolgt, da diese den größten Teil der gesamten Verzögerungszeit jeweils eines Teils der Kette hervorruft. Dabei wären dann die Schieberegisterstufen 13, 14, 23, usw. jeweils nur mit einem Speicherelement zu versehen. Bei einer solchen Abwandlung würde dann Jedoch das erzeugte Digitalwort nur fünf Stellen umfassen. Bei einer größeren geforderten Stellenzahl müssten dann weitere Teile, d.h. Abtast-Halte-Schaltungen mit Jeweils nachgeschalteter Wandlerstufe, angefügt werden.
  • Falls jedoch die maximal mögliche Abtastgeschwindigkeit infolge entsprechend schnell reagierender Wandlerstufen wesentlich über dem maximal zu verarbeitenden Frequenzantei.]. des Eingangssignals liegt, kann die für eine geforderte Stellenzahl des Digitalworts notwendige Länge der Kette von Wandlerstufen und damit der Auf wand dadurch kürzer gehalten werden, indem jeder Eingangssignal abtastwert die Kette mehrmals durchläuft. Dazu wird dem Eingang 3 in Fig. 1 ein Umschalter nachgeschaltet, der den Eingang der Abtast-Halte-Schaltung 10 abwechselnd mit diesem Eingang 3 oder mit dem Ausgang der letzten Stufe der Kette, im dargestellten Beispiel der Stufe 52, verbindet. In diesem Falle ist es Jedoch günstiger, die Kette aus einer geraden Anzahl von Teilen aufzubauen, da sonst der letzten Stufe noch eine weitere Abtast-Halte-Schaltung nachgeschaltet werden müsste, damit aufeinanderfolgende, gegebenenfalls nur durch eine oder mehrere Wandlerstufen getrennte Abtast-Halte-Schaltungen Jeweils mit verschiedenen Taktleitungen verbunden sind und somit verhindert wird, daß die erste Stufe der Kette über die vorgeschaltete Abtast-Halte-Schaltung das. Ausgangssignal der letzten Stufe der Kette übernimmt, während diese letzte Stufe gleichzeitig am Eingang eine Signaländerung erhält und somit deren Ausgangssignal nicht konstant ist. Ferner muß die Anzahl der jeder Stufe nachgeschalteten Schieberegisterstufen entsprechend erhöht und mit Zwischenanzapfungen versehen werden, da 3edle Stufe zeitlich verschoben mehrere Stellen des Digitalworts erzeugt. Außerdem muß gegebenenfalls abhängig von der Anzahl der Stufen und der Anzahl der Durchläufe Jedes Eingangssignalabtastwerts eine zusätzliche Abtast-Halte-Schaltung vorgeschaltet werden, um eine zeitlich gleichmäßig verteilte Abtastung des Eingangssignals zu erreichen.
  • Eine besonders einfache Wandlerschaltung ist in Fig. 5 dargestellt und enthält nur eine einzige Wandlerstufe 95, der eine Abtast-Halte-Schaltung 93 vorgeschaltet und eine entsprechende Schaltung 97 nachgeschaltet ist. Die beiden Abtast-Halte-Schaltungen 93 und 97 sind mit den beiden unterschiedlichen Taktleitungen 1 und 2 verbunden, die gegeneinander versetzte Taktsignale liefern, wobei der zeitliche Abstand eines Taktsignals auf der Taktleitung 2 bis zum nächsten Taktsignal auf der Taktleitung 1 entsprechend der Ansprechzeit der Ahtast-HaJte-Schaltung 97 kürzer sein kann als der Abstand eines Taktsignals auf der Taktleitung 1 bis zum nächsten Taktsignal auf der Taktleitung 2, der die Verzögerung der Wandlerstufe 95 mit berücksichtigen muß.
  • Der Abtast-Halte-Schaltung 93 ist ein Umschalter 91 vorgeschaltet, der von einem Zähler 92 gesteuert wird, der hier beispiels weise die Taktsignale der Taktleitung 1 als Zähltakt erhält.
  • Dieser Zähler verbindet in einer Stellung, beispielsweise der Grundstellung, den Schaltarm des Umschalters 91, der in praktischen Ausführungen selbstverständlich elektronisch realisiert wird, mit dem Eingang 3 für das Eingangssignal, und in-einer Anzahl folgender Stellungen, die durch die Anzahl Stellen des zu erzeugenden Digitalworts bestimmt wird, über die Leitung 98 mit dem Ausgang der Abtast-Halte-Schaltung 97, die das Ausgangssignal der Wandlerstufe 95 im vorhergehenden Zeitabschnitt liefert. Falls die Abtast-Halte-Schaltungen 93 und 97 keine Eingangs - und Ausgangsverstärker enthalten, muß in die Leitung 98 noch ein Verstärker mit der Verstärkung 1 (Spannungsfolger) eingefügt werden Der Digitalausgang 96 der Wandlerstufe 95 führt auf ein Schieberegister 99, das mit Jedem Taktsignal auf der Taktleitung 2 den Digitalwert auf der Leitung 96 übernimmt und die vorher gespeicherten Werte um eine Speicherstufe weiterschaltet Immer in der Stellung, in der der Zähler 92 den Umschalter 91 so schaltet, daß der Eingang 3 mit der Abtast-Halte-Schaltung 93 verbunden ist, ergibt hält das Schieberegister 99 in den einzelnen Stufen die einzelnen Stellen des zu erzeugenden Digitalworts, die über die parallelen Ausgänge 4 des Schieberegisters 99 abgenommen werden können Falls das stellenweise seriell erzeugte Digitalwort auch seriell verarbeitet wird, z B über einen einzigen Kanal übertragen oder gespeichert, können die Ausgangssignale der Wandlerstufe 95 unmittel bar verwendet werden, so daß das Schieberegister 99 ganz entfal]er kann.
  • Bei der in Fig 5 dargestellten Anordnung ist die Abtastfrequenz des Eingangs 3 ein Bruchteil der Taktfrequenz des Taktsignals au der Taktleitung 1 bzw. 2, die wiederum von der Ansprechgeschwind:gkeit der Wandlerstufe 95 abhängt. Diese Anordnung ist daher beispielsweise für die Umwandlung niederfrequenter Audiosignale ge.
  • eignet.
  • Die in Fig. 3 dargestellte Wandlerschaltung enthält drei aktive Elemente, nämlich den Verstärker 61 mit dem Verstärkungsfaktor 2, den Vergleicher 63 und den Subtrahierer 65. Der Ausgang des letzteren ist mit dem Eingang des Verstärkers 61 der folgenden Stufe verbunden, gegebenenfalls über eine Abtast-Halte-Schaltung, die für die nun folgende Erläuterung Jedoch keine Rolle spielt. Der Subtrahierer 65 kann nämlich mit dem Verstärker 61 der folgenden Stufe zusammengefasst werden9 wodurch dann ein Aufbau der Wandler stufe entsteht, der in Fig 6 dargestellt ist.
  • Hier ist der Verstärker 71 beispielsweise ein Operationsverstärker, dessen nichtinvertierender Eingang das Eingangssignal der Stufe erhält. Der invertierende Eingang des Verstärkers 71 ist über den Widerstand 77 mit seinem Ausgang und über den Widerstand 75 mit gleichem Wert mit dem Umschalter 67 verbunden, der dem Umschalter 67 in Fig. 3 völlig entspricht. In der dargestellten Stellung verbindet der Umschalter 67 das freie Ende des Widerstandes 75 mit der negativen Referenzspannung -Ur, so daß bei einer Eingangsspannung Un = -Ur die Ausgangsspannung U(n+1) = - Ur ist. Mit steigender Eingangsspannung steigt die Ausgangsspannung doppelt so schnell, so daß bei einer Eingangsspannung Un = -1/2 Ur die Ausgangsspannung den Wert U(n+1) = 0 durchläuft und der Vergleicher 73, dessen an derer Eingang hier mit dem Bezugswert 0 verbunden ist, anspricht und ein digitales Ausgangssignal d(n+1) abgibt. Wenn die Eingangsspannung Un bis zum Wert 0 ansteigt, steigt die Ausgangs spannung U(n+1) bis zum Wert +Ur an.
  • Wenn die Eingangsspannung Un über den Wert 0 hinausgeht, hat in der vorhergehenden Stufe, die diesen Eingangswert liefert, der Ver gleicher angesprochen, und er liefert dann ein digitales Ausgangssignal dn an die dargestellte Stufe, die den Umschalter 67 betätigt und das freie Ende des Widerstands 75 mit der positiven Referenzspannung + Ur verbindet. In diesem Fall wird bei einer Eingangsspannung Un = 0 eine Ausgangsspannung U(n+1)= -Ur erzeugt, und das digitale Ausgangssignal d(n+1) geht wieder auf 0 zurück. Wenn die Eingangsspannung Un nun weiter bis zum Wert +Ur steigt, durchläuft die Ausgangsspannung U(n+1) wieder die Werte von -Ur bis +Ur, wobei beim Nulldurchgang der Ausgangs spannung der Vergleicher 73 wieder anspricht und ein positives digitales Ausgangssignal d(n+1) erzeugt, ergibt sich somit der gleiche Zusammenhang zwischen Eingangsspannung und Ausgangsspannung wie in Fig. 4 dargestellt, wobei die Kurve durch die Wahl der mit dem Umschalter 67 verbundenen Referenzspannungen lediglich so verschoben ist, daß sie symmetrisch zum Ursprung liegt.
  • In der Schaltung nach Fig. 6 ist der dargestellten Wandlerstufe eine Abtast-Halte-Schaltung 83 nachgeschaltet, an deren Ausgang die folgende, gestrichelt angedeutete Stufe angeschlossen ist, und in diesem Falle muß dem Digitalausgang d(n+1) auch eine digitale Spe:icherstufe 81 nachgeschaltet werden, die mit dem gleichen Taktsignal der hier angenommenen Taktleitung 1 den digitalen Signalwert übernimmt,wie die Abtast-Halte-Schaltung 83 den analogen Signalwert U(n+1) übernimmt, da nach dem Öffnen des Schalters in der Abtast-Halte-Schaltung 83, wenn der bernommene analoge Signalwert in der folgenden Stufe verarbeitet wird, der darüber dargestellten Stufe ein neuer analoger Signalwert zugeführt wird, der das digitale Ausgangssignal d (n+1) verändern kann. Da jeder Wandlerstufe, wie in Fig. 1 dargestellt ist, Jedoch ohnehin eine Schieberegisterstufe nachgeschaltet ist, kann der Digital speicher 81 somit die erste Stufe des Jeweils nachgeschalteten Schieberegisters sein, das auch mit dem gleichen Taktsignal wie in Fig. 6 dargestellt geschaltet wird, so daß kein zusätzlicher Aufwand hierdurch entsteht.
  • Bei diesem Aufbau der Wandlerstufen sind zwei Eingänge vorhanden, nämlich der Eingang für den analogen Eingangssignalabtastwert Un und der Eingang für das Digitalsignal dn, so daß bei der ersten Wandlerstufe in der Kette der Digitaleingang auf einen festen Wert gelegt werden muß. Wenn nur positive Eingangssignale zu verarbeiten sind, erhält der Digitalsignaleingang den logischen Wert "1" so daß der Umschalter 67 das eine Ende des Widerstands 75 ständig mit der positiven Referenzspannung + Ur verbindet, denn in diesem Falle durchläuft die Ausgangsspannung U (n+1) den Bereich von - Ur bis + Ur, wenn die Eingangsspannung Un den Bereich von 0 bis + Ur durchläuft. In diesem Falle können die Referenzspannungen der ersten Stufe in gleicher Weise angeschlossen werden wie die folgenden Stufen. Falls Jedoch sowohl positive wie negative Eingangssignalwerte verarbeitet werden sollen, muß der Anschluß des Umschalters 67, der bei dem gewählten Signal dn am Digitalsignaleingang mit dem Widerstand 75 verbunden ist, mit 0 verbunden werden. In diesem Falle können Eingangssignale im Bereich von - 1/2 Ur < Un / + 1/2 Ur verarbeitet werden. Das digitale Ausgangssignal d(n+1) der ersten Stufe gibt dann das Vorzeichen des Eingangssignals an.
  • Die vorstehend beschriebenen Analog-Digital-Wandler können auch ohne wesentliche Änderungen als Digital-Analog-Wandler betrieben werden. Das Eingangssignal Un der ersten Stufe der Kette ist in diesem Falle O Volt, und die beiden mit dem Umschalter 67 verbundenen Anschlüsse erhalten 0 Volt für den Anschluß, der beim Signalwert "O" am Digitaleingang dn mit dem Subtrahierer 65 in Fig. 3 bzw. mit dem Widerstand 75 in Fig. 6 verbunden ist, und der andere Eingang erhält eine negative Spannung von der Größe des kleinsten Quantisierungsschrittes der Ausgangsspannung. Falls das zugeführte Digitalwort auch eine Vorzeichenstelle enthält und so mit negative Ausgangsspannungen erzeugt werden sollen, steuert die Vorzeichenstelle das Vorzeichen der Spannung für den kleinsten Quantisierungsschritt für alle Stufen gleichzeitig.
  • Die einzelnen Stellen des umzuwandelnden Digitalworts steuern in den einzelnen Wandlerstufen die Umschalter 67 direkt, wobei die Ansteuerung dieser Umschalter von den Vergleichern 63 bzw. 73 unterbrochen werden muß, was durch sehr einfache logische VerknUpfungsschaltungen erfolgen kann. Auch in diesem Falle tritt eine konstante und damit in den meisten Fällen unschädliche Verzögerung zwischen dem zugeführten Digitalwort und dem daraus erzeugten Analogwert auf. Um das umzuwandelnde Digitalwort parallel zuführen-zu können, müssen die in Fig. 1 dargestellten Schieberegister so über die Anschlußstelle der einzelnen Wandlerstufen hinaus verlängert werden, daß alle Schieberegister die gleiche Stufenzahl aufweisen9 wobei den so entstandenen neuen Eingängen aller Schieberegister parallel das umzuwandelnde Digitalwort zugeführt wird. Wenn der Aufbau der Wandlerstufe nach Fig. 6 verwendet und der Ausgang der der Wandlerstufe unmittelbar nachgeschalteten Schieberegisterstufe mit dem Digitaleingang der nächsten Wandlerstufe verbunden ist, muß nur die Verbindung zwischen dem Ausgang des Vergleichers 73 und der zugehörigen Schieberegisterstufe unterbrochen werden.
  • Die maximale Folge der zugeführten Digitalworte und damit der höchste Frequenzanteil im umgewandelten Analogsignal wird auch in diesem Falle nur durch die gesamte Verzögerungszeit der Stufen, die Jeweils in einem Teil der Kette zusammengefasst sind, bestimmt.
  • Bei relativ niederfrequenten Signalen mit langsamerer Folge der Digitalwörter kann auch hier das analoge Signal mehrfach in der Kette umlaufen, indem der Eingang der Kette abwechselnd mit dem Bezugswert 0 oder mit dem Ausgang der Kette verbunden wird0 Insbesondere ist auch die Anordnung nach Fig0 5 zur Digital-Ånalog-Wandlung geeignet, wobei auch in diesem Falle das umzuwandelnde Digitalwort seriell über die Leitung 96 zugeführt werden kann0 L e e r s e i t e

Claims (9)

  1. PATENTANSPRÜCHE t13 Analog-Digital-Wandler aus einer Kette von mehreren in Reihe geschalteten, untereinander gleich alqfgebauten Stufen, von denen jede einen Verstärker mit einer Spannungsverstärkung von zwei, dessen Eingang den Eingang der Stufe darstellt, einen Vergleicher, der die Eingangsspannung der Stufe mit einer ersten Referenzspannung vergleicht und ein Ausgangs signal mit einem ersten Wert erzeugt, wenn die Spannung am Eingang die erste Referenzspannung überschreitet, und einen Subtrahierer enthält, der beim Ausgangssignal des Vergleichers mit dem ersten Wert von der Ausgangsspannung des Verstärkers eine zweite Referenzspannung gleich der maximalen umzuwandelnden Eingangsspannung subtrahiert, wobei die Ausgangsspannung des Subt:rahierers (iSe Eingangsspannung der folgenden Stufe ist, dadurcn gekennzeichnet, daß die Kette in mehrere Teile unterteilt und jedem Teil (11, 12S 21, 22;... 51, 52) eine Ahtast-Halte Schaltung (10, 20, ... 50) mit zwei Signalanschlüssen und einem Steueranschluß vorgeschaltet ist, daß die Steuert anschlüsse der Abtast-Halte-Schaltungen aufeinanderfolge der Teile abwechselnd mit einer anderen von zwei Taktleitungen (1, 2) verbunden sind, deren Taktsignale sich nicht überlappen, daß der Ausgang jedes Vergleichers (63, 73) auf den Eingang eines der betreffenden Stufe (11, 12, 21, 0O;) zugeordneten Schieberegisters (13, 1/+; 15; 23, 24, .00 53) mit einer Anzahl Elemente führt, die bei jeweils zwei aufeinanderfolgenden Teilen gleich ist und zu dem in Signalrichtung folgenden zwei Teilen um 1 abnimmt, wobei jedes Schieberegister einen Schiebetaktimpuls eine vorgegebene Zeitspanne, die mindestens der Einschwingzeit aller Stufen des betreffenden Teils entspricht, nach dem Taktsignaldes diesem Teil vorgeschalteten Abtast-Halte-Schalters erhält, und daß die Ausgänge (4) aller Schieberegister parallel das dem vor einer Anzahl Taktsignale der Taktleitungen (1, 2) entsprechend der Anzahl Teile der Kette dem Eingang (3) des Wandlers zugeführten analogen Eingangs signal entsprechende Digitalwort abgeben.
  2. 2. Analog-Digital-Wandler nach Anspruch 1, dadurch gekennzeichnet, daß jeder Teil nur eine einzige Stufe (11, 21, 31 ...) enthält.
  3. 3. Analog-Digital-Wandler nach Anspruchloder 2, dadurch gekennzeichnet, daß dem Eingang der Kette ein Umschalter (91) vorgeschaltet ist, der periodisch abwechselnd einmal mit dem analogen Signaleingang (3) und einmal oder aufeinanderfolgend mehrmals mit dem Ausgang der Kette verbunden ist, wobei bei einer ungeraden Anzahl von Teilen dem letzten Teil eine Abtast-Halte-Schaltung (97) nachgeschaltet ist, und die Steuereingänge der der Kette vor- und nachgeschalteten Abtast-Halte-Schaltungen (93, 97) mit verschiedenen Taktleitungen (1, 2) verbunden sind.
  4. 4. Analog-Digital-Wandler nach Anspruch 3, dadurch gekennzeichnet, daß die Kette nur einen einzigen Teil enthält.
  5. 5. Analog-Digital-Wandler nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Schiebetakteingang jedes Schieberegisters (13, 14, 15; 23, 24 ...) mit der gleichen Taktleitung (1, 2) verbunden ist wie die Abtast-Halte-Schaltung (10, 20 ...), die dem dem Schieberegister zugeordneten Teil folgt.
  6. 6. Analog-Digital-Wandler nach Anspruch 1 oder einem der folgenden, dadurch gekennzeichnet, daß der Eingang des Vergleichers (63, 73) mit dem Ausgang des Verstärkers (61, 71) verbunden ist und die erste und die zweite Referenzspannung (Ur) gleich sind.
  7. 7. Analog-Digital-Wandler nach einem der Anspriiche 1 - 5, dadurch gekennzeichnet, daß der Subtrahierer (65) jeder Stufe mit dem Verstärker (61) der nachfolgenden Stufe zu einem subtrahierenden Verstärker (71, 75, 77) zusammengefasst ist und dem Vergleicher (73) der letzten Stufe Jedes Teils der Kette eine Digital-Speicherstufe (81) nachgeschaltet ist, die das Ausgangssignal (dn+1) des Vergleichers frühestens mit dem Schiebetakt des zugehörigen Schieberegisters übernimmt und deren Ausgangssignal den Subtrahierverstärker der nächsten Stufe steuert.
  8. 8. Analog-Digital-Wandler nach Anspruch 7, dadurch gekennzeichnet, daß der Subtrahierverstärker (71, 75, 77) ein Differenzverstärker ist, dessen nichtinvertierender Eingang das Eingangssignal (Un) der Stufe erhält und dessen invertierender Eingang über einen ersten Widerstand (77) mit dem Verstärkerausgang und über einen zweiten Widerstand (75) gleichen Wertes mit einem vom Vergleicher (73) bzw. von der Digital-Speicherstufe (81) der vorhergehenden Stufe gesteuerten Umschalter (67) verbunden ist, der bei einem Signal am Ausgang dieses Vergleichers bzw. dieser Digital-Speicherstufe mit dem ersten Wert den zweiten Widerstand (75) mit der zweiten (+Ur) und beim anderen Wert mit einer dritten Referenzspannung ( - Ur) verbindet, wobei die erste Referenzspannung (0) des Vergleichers (77) in der Mitte zwischedn2rzweiten und dritten Referenzspannung liegt.
  9. 9. Analog-Digital-Wandler nach Anspruch 7 oder einem der folgenden, dadurch gekennzeichnet, daß die einer Stufe nachgeschaltete Digital-Speicherstufe (81) das erste Speicherelement (13, 23, 33 ...) des dieser Stufe zugeordneten Schieberegisters ist.
DE19803015195 1980-04-19 1980-04-19 Analog-digital-wandler Withdrawn DE3015195A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19803015195 DE3015195A1 (de) 1980-04-19 1980-04-19 Analog-digital-wandler

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803015195 DE3015195A1 (de) 1980-04-19 1980-04-19 Analog-digital-wandler

Publications (1)

Publication Number Publication Date
DE3015195A1 true DE3015195A1 (de) 1981-10-22

Family

ID=6100512

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803015195 Withdrawn DE3015195A1 (de) 1980-04-19 1980-04-19 Analog-digital-wandler

Country Status (1)

Country Link
DE (1) DE3015195A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0290464A1 (de) * 1986-01-27 1988-11-17 General Datacomm, Inc. Analog-digital-wandler
EP0521349A2 (de) * 1991-06-19 1993-01-07 Nec Corporation Hochgeschwindigkeit-AD-Wandler mit einer Reihe von Ein-Bit-Wandlungsstufen
DE102014102163A1 (de) * 2014-02-20 2015-08-20 Denso Corporation Übertragungstechnik für analog erfasste Messwerte

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0290464A1 (de) * 1986-01-27 1988-11-17 General Datacomm, Inc. Analog-digital-wandler
EP0290464A4 (en) * 1986-01-27 1991-05-08 General Datacomm, Inc. Analog-digital converter
EP0521349A2 (de) * 1991-06-19 1993-01-07 Nec Corporation Hochgeschwindigkeit-AD-Wandler mit einer Reihe von Ein-Bit-Wandlungsstufen
EP0521349A3 (de) * 1991-06-19 1994-01-19 Nec Corp
DE102014102163A1 (de) * 2014-02-20 2015-08-20 Denso Corporation Übertragungstechnik für analog erfasste Messwerte
DE102014102163B4 (de) * 2014-02-20 2017-08-03 Denso Corporation Übertragungstechnik für analog erfasste Messwerte

Similar Documents

Publication Publication Date Title
DE3902313C2 (de) Analog /Digitalwandler
EP0253950B1 (de) Monolithisch integrierter Digital/Analog-Wandler
EP0054079B1 (de) MOS-Parallel-A/D-Wandler
DE3002199A1 (de) Komparator
DE1914720B2 (de) Analog/Digital-Umsetzer
DE2801272C2 (de) Schaltungsanordnung zur Durchführung einer gewichtsfaktorabhängigen Ladungsaufteilung und -übertragung
EP0424554A1 (de) Mehrstufiger Seriell-zu-Parallel- und/oder Parallel-zu-Seriell-Umsetzer
DE102005030563B4 (de) Mehrkanal-Digital/Analog-Wandleranordnung
EP0421395B2 (de) Anordnung zur Umwandlung einer elektrischen Eingangsgrösse in ein dazu proportionales elektrisches Gleichsignal
DE2451983A1 (de) Digital-/analogwandler
DE4320691C2 (de) D/A-Wandler
DE2129383B2 (de) Pulscodemodulator mit knickkennlinien-amplitudenwandler
DE2337442A1 (de) Verfahren und schaltungsanordnung zum kombinieren eines analogen signals mit einem digitalen signal
DE2953968C2 (de) Integrierende Analog-/Digital-Wandlerschaltung
DE3015195A1 (de) Analog-digital-wandler
DE3327879A1 (de) Integrierte halbleiterschaltung
DE2348831C3 (de) Digital-Analogwandler
DE3046772C2 (de) Taktgenerator
DE2734724A1 (de) Digital-analog-wandler
CH647112A5 (de) Schaltungsanordnung zur gewinnung einer zu der impulsdichte einer impulsfolge proportionalen steuerspannung.
DE4402952A1 (de) Verfahren zur Analog - Digital - Wandlung
DE2830825C2 (de) Verfahren zur Umwandlung eines Analogsignals in ein Digitalsignal
DE3021880C2 (de)
DE19513795C1 (de) Schaltungsanordnung zur digitalen Phasendifferenzmessung
DE2430349B2 (de)

Legal Events

Date Code Title Description
8139 Disposal/non-payment of the annual fee