DE3010783A1

DE3010783A1 - Schaltungsanordnung fuer ein fernmeldesystem zum messen des maximalen pegels eines codierten signals

Info

Publication number: DE3010783A1
Application number: DE19803010783
Authority: DE
Inventors: Nicola Rosa
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1979-03-20
Filing date: 1980-03-20
Publication date: 1980-10-02
Also published as: IT7921131A0; US4310921A; SE8002146L; JPS55128945A; GB2051523A; AR222696A1; GB2051523B; FR2452223A1; BR8001561A

Description

(DB 426)

Ital.Anm.Nr. 21131 A/79 10752/H/Ro.

vom 20. März 1979

Societa Italiana Telecomunicazioni

Siemens s.p.a.
Piazzale Zavattari 12, Mailand/Italien

Schaltungsanordnung für ein Fernmeldesystem zum Messen des maximalen Pegels eines codierten Signals.

Die Erfindung bezieht sich auf eine Schaltungsanordnung nach dem Oberbegriff des Anspruchs 1.

Das an den Eingang eines der Kanäle eines Codier- und Multiplexer-Gerätes in der Sendestation eines PCM-Zeitmultiplex-übertragungssystems gesendete Signal soll gemessen werden, damit man eine Aussage über den Code erhält, der die Signalprobe maximaler Amplitude am Ausgang des Multiplexer-Gerätes im betrachteten Kanal ausdrückt.

Zur Prüfung eines Multiplexer-Gerätes für PCM-Kanäle wird dieses üblicherweise an den Eingang eines Demultiplexer-Gerätes angeschlossen, worauf sogenannte NF-NF-Messungen durchgeführt werden, bei denen ein Niederfrequenzsignal bekannter Amplitude an den Eingang eines festgelegten Kanals gesendet und der Pegel gemessen wird, den dieses Signal am Ausgang des Demultiplexer-Gerätes aufweist. Wenn der Pegel des Ausgangssignals des Demultiplexer-Gerätes mit demjenigen des Eingangssignals des Multiplexer-Gerätes übereinstimmt, so wird das Multiplexer-Gerät als wirksam oder brauchbar

030040/0773

— Q —

betrachtet. Eine derartige Messung hat den Nachteil, daß sie keine getrennte Untersuchung der beiden genannten Geräte ermöglicht. Fehler in der Codierung des an einen der Kanäle des Multiplexer-Gerätes angelegten Signals können gegebenenfalls durch einen komplementären Fehler kompensiert werden, der durch die Codiereinrichtungen im Demultiplexer-Gerät hervorgerufen werden kann. Durch eine NF-NF-Messung ist es in einem solchen Fall nicht möglich, die Störung zu erkennen, so daß beide Geräte als brauchbar angesehen werden. Ein in der beschriebenen Weise untersuchtes Multiplexer-Gerät ist also nur dann zuverlässig betriebsbereit, wenn es in Verbindung mit dem Demultiplexer-Gerät benutzt wird, mit dem es geprüft worden ist. Der einwandfreie Betrieb des Multiplexer-Gerätes einzeln für sich ist nicht gewährleistet.

Der Erfindung liegt die Aufgabe zugrunde, eine zur Durchführung von NF-HF-Messungen geeignete Schaltungsanordnung anzugeben, mit der Multiplexer-Geräte einzeln für sich untersucht werden können.

Diese Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltungsanordnung gelöst.

Weitere Merkmale der Erfindung ergeben sich aus der folgenden Beschreibung eines nicht einschränkenden Ausführungsbeispiels anhand der Zeichnung, die als Blockschaltbild die Reihenschaltung der fünf Schaltungseinheiten zeigt.

In der Zeichnung ist eine Schnittstellenschaltung IN dargestellt, die durch den am Ausgang eines Multiplexer-Gerätes vorliegenden Hochfrequenz-Datenfluß (z.B. 2 Mbit/s) gespeist wird. Sie enthält Stromkreise bekannter Art zur Abgabe eines zweipoligen Datenflusses NRZ sowie zum Herausfiltern einer Taktimpulsfolge CK, deren Periode mit der Bit-

030040/0773

Zeit übereinstinunt, und die an eine Taktschaltung UT gelangt, welche alle zur Funktion der restlichen Stromkreise erforderlichen Impulse erzeugt. Der am Ausgang der Schaltung IN vorliegende zweipolige Datenfluß NRZ gelangt zu einem Eingangsregister RI, das durch die Taktimpulsfolge CK fortgeschaltet wird. Ferner empfängt das Register RI einen Befehl zur Abgabe des im Register gespeicherten Binärmusters, der vom Ausgang eines Kanalwählers kommt, welcher zusammen mit dem Register RI, der Taktschaltung UT und der Schaltung IN zu der Schaltungseinheit PM gehört, welche den zu untersuchenden Code aus dem am Ausgang des Multiplexer-Gerätes vorliegenden Datenfluß herausfiltert. Der Kanalwähler enthält eine Vergleichsschaltung CC-, die an einem Eingang das am Ausgang einer Wahleinrichtung DS vorliegende Binärmuster empfängt, durch welche die Bedienungsperson die Kennzahl des Kanals einstellt, in welchem der zu untersuchende Code liegt. Am zweiten Eingang ist der Vergleichsschaltung das Binärmuster vom Ausgang eines in der Taktschaltung UT vorgesehenen Kanalzählers zugeführt. Wenn das Binärmuster am Ausgang der Taktschaltung UT mit dem am Ausgang der Wähleinrichtung DS übereinstimmt, dann erzeugt die Vergleichsschaltung CC. ein Ausgangssignal, wodurch die Abgabe des zu diesem Zeitpunkt im Register RI vorliegenden Binärmusters bewirkt wird.

Dieses Binärmuster gelangt an den ersten Eingang einer zweiten Vergleichsschaltung CC₂, welche zusammen mit einem Register RM zu der Schaltungseinheit SM gehört, die eine festgelegte Anzahl von am Ausgang der Einheit PM verfügbaren Codes untersuchen und den Code suchen soll, der die Signalprobe maximaler Amplitude ausdrückt. Hierbei empfängt die Vergleichsschaltung CC₂ an ihrem zweiten Eingang das im Register RM gespeicherte Binärmuster und erzeugt dann ihr Ausgangssignal, wenn der am ersten Eingang liegende Code

030040/0773

eine Signalprobe betrifft, deren Pegel höher ist als der Pegel der an ihrem zweiten Eingang in codierter Form vorliegenden Signalprobe. Das Register RM ist ebenfalls mit dem Eingangsregister RI verbunden und speichert bei Erzeugung des Ausgangssignals der Vergleichsschaltung CC₂ das an dessen Ausgang verfügbare Binärmuster. Bei Ausbleiben dieses Ausgangssignals bleibt im Register RM der Code gespeichert, der vorher eingegeben wurde.

Wenn die Vergleichsschaltung CC₁ ihren Ausgang wieder aktiviert, liefert das Register RI einen neuen Code, der mit dem im Register RM gespeicherten Code verglichen und in dieses Register dann übertragen wird, wenn er sich auf eine Signalprobe bezieht, deren Amplitude größer ist als die der vorhergehenden Signalprobe.

Die Untersuchung der Signalproben ist in vier Phasen unterteilt, die durch die Taktschaltung UT bestimmt werden. Nach einer bevorzugten Ausführungsform erfolgt in den ersten drei Phasen die Prüfung von 64 Signalproben des gewählten Kanals; unter diesen wird der die Signalprobe maximaler Amplitude betreffende Code erkannt und in das Register RM gespeichert. Nach einem Zeitabstand von 64 . 125 ,us sind die 64 vorgesehenen Signalproben geprüft, so daß die Taktschaltung UT ihr Signal Φ.. erzeugt, welches die Übertragung des im Register RM vorliegenden Codes in ein Register RA bewirkt, das zusammen mit einem Register RB und einem Register RC zu der Schaltungseinheit TM gehört, die für die Speicherung des Ergebnisses dreier nach dem beschriebenen Verfahren durchgeführter Untersuchungen sorgt. Nach Beendigung der ersten Phase beginnt die Suche eines neuen Maximums, wobei 64 Signalproben untersucht werden, und nach Prüfung des 64. Codes erfolgt die übertragung des das neue gefundene Maximum betreffenden Codes in das Register RB, was durch die Erzeugung eines Signals Φ» der Takt-

030040/0773

schaltung UT bewirkt wird. Sodann beginnt die dritte Phase, welche die Durchführung ähnlicher Vorgänge wie die beschriebenen vorsieht/ und sie endet mit der Übertragung des einen dritten maximalen Wert betreffenden Codes in das Register RC aufgrund eines Signals Φ₃ der Taktschaltung UT.

In der vierten Phase werden dagegen die in den Registern RA, RB und RC gespeicherten Codes verglichen, um die Identität von mindestens zwei der Codes festzustellen, die aus den drei vorhergehend durchgeführten Untersuchungen erhalten wurden. Ein von der Taktschaltung erzeugtes Signal Φ. veranlaßt drei Verglexchsschaltungen CC₃, CC₄ und CC₅ zu dem Vergleich, denen jeweils die in zwei zugeordneten Registern gespeicherten Codes zugeführt sind. Darstellungsgemäß vergleicht die Schaltung CC, den Inhalt des Registers RA mit dem Inhalt des Registers RB, während die Schaltung CC. den Inhalt des Registers RB mit dem des Registers RC und die Schaltung CC₅ den Inhalt des Registers RA mit dem des Registers RC vergleicht.

Die Vergleichsschaltungen CC₃, CC₄ und CC₁- gehören zu der Schaltungseinheit QM, die nach Übereinstimmung (Identität) von mindestens zwei der in den drei vorhergehenden Phasen erhaltenen Codes suchen soll. Sie geben durch ihr Ausgangssignal einen am Eingang eines Ausgangsregisters RU vorgesehenen Multiplexer MT frei, wenn die Suche zu einem positiven Ergebnis geführt hat. Beispielsweise sei angenommen, daß der Vergleicher CC₄ seinen Ausgang aktiviert, wodurch die Identität der in den Registern RA und RC vorliegenden Codes festgestellt wird; in diesem Fall erscheint am Ausgang eines ODER-Gliedes OR ein Impuls, der den Multiplexer MT dazu vorbereitet, den im Register RA gespeicherten Code oder den im Register RC gespeicherten Code in das Ausgangsregister RU zu übertragen. Wenn aber keine der drei Vergleichsschaltungen ein Ausgangssignal erzeugt, dann wird die in den drei ersten Phasen durchgeführte Untersuchung als fehlerhaft betrachtet, so daß die

Q30CH0/0773

Messung wiederholt wird, indem man mit der Suche nach drei neuen Maximalwerten beginnt.

An das Ausgangsregister RU ist ein Umsetzer UC angeschlossen, der das in der beschriebenen Weise ermittelte Binärmuster in einen Leistungswert umsetzt, der in dBmo ausgedrückt und auf den höchsten Spannungspegel bezogen ist, der für den Analog-Digital-Umsetzer zulässig ist, welcher im Multiplexer-Gerät vorgesehen ist. In der Praxis besteht der Umsetzer UC aus einem Tot- oder Festwertspeicher, der durch das vom Ausgangsregister RU gelieferte Binärmuster adressiert wird und Signale an ein Sichtgerät DV abgibt, mit dem die Bedienungsperson den Wert der Dämpfung ablesen kann, die das an den Eingang des gewählten Kanals gesendeten Signal erfahren hat. Der Umsetzer UC und die Einheit DV gehören zu der Schaltungseinheit QN zum Umsetzen und zur Anzeige für das Ergebnis der durchgeführten Messung.

Bei Anwendung der hier beschriebenen Schaltungsanordnung beträgt die zur Durchführung einer Messung erforderliche Zeit 64 χ 4 χ 125/US.

030040/0773

Claims

Patentansprüche

\\J) Schaltungsanordnung für ein Fernmeldesystem, insbesondere für ein PCM-Zeitmultiplex-Übertragungssystem, zum Messen des maximalen Pegels eines codierten Signals, das am Ausgang eines Multiplexer-Geräts verfügbar ist, dadurch gekenn zeichnet , daß sie durch die folgenden Einheiten gebildet ist:

eine erste Schaltungseinheit (PM) zum Herausfiltern eines einen festgelegten Kanal betreffenden Codes aus dem am Ausgang des Multiplexer-Geräts vorliegenden Datenfluß;

030040/0773

eine zweite Schaltungseinheit (SM) zur Untersuchung einer den festgelegten Kanal betreffenden vorbestimmten Anzahl von Codes und zur Abgabe desjenigen Codes, der die Signalprobe maximaler Amplitude ausdrückt;

eine dritte Schaltungseinheit (TM) zur Speicherung einer vorbestimmten Anzahl von Codes, die das Ergebnis der durch die zweite Schaltungseinheit (SM) durchgeführten Untersuchung darstellen;

eine vierte Schaltungseinheit (QM) zum Suchen nach Übereinstimmung zwischen mindestens zwei der in der dritten Schaltungseinheit (TM) gespeicherten Codes und zur Abgabe eines dieser Codes, wenn das Ergebnis der Suche positiv ist; sowie

eine fünfte Schaltungseinheit (QN) zur Umsetzung des am Ausgang der vierten Schaltungseinheit (QM) vorliegenden Codes in einen diesem entsprechenden Leistungswert.
2.) Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die erste Schaltungseinheit (PM) gebildet ist durch

eine Schnittstellenschaltung (IN), die an ihren Ausgängen einen zweipoligen Datenfluß (NRZ) liefert und eine Taktimpulsfolge (CK) herausfiltert, deren Periode mit der Bit-Zeit des Datenflusses übereinstimmt;

eine Taktschaltung (UT) zur Erzeugung aller Taktimpulse, die zur Funktion der Schaltungsanordnung erforderlich sind;

einen Kanalwähler, der eine erste Vergleichsschaltung (CC₁) enthält, an deren ersten Eingang ein Binärmuster angelegt ist, das die Kennzahl des zu untersuchenden Kanals ausdrückt, und an deren zweiten Eingang das Binärmuster angelegt ist, das am Ausgang eines Kanalzählers der Taktschaltung (UT)

030040/0773

verfügbar ist, und die bei Übereinstimmung der an ihren Eingängen vorliegenden Codes ein Ausgangssignal erzeugt; sowie

ein erstes Register (RI), das durch den Datenfluß vom Ausgang der Schnittstellenschaltung (IN) gespeist wird und das in ihm gespeicherte Binärmuster dann abgibt, wenn das Ausgangssignal der ersten Vergleichsschaltung (CC.) erzeugt wird.
3.) Schaltungsanordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet , daß die zweite Schaltungseinheit (SM) eine zweite Vergleichsschaltung (CC«) enthält, an deren ersten Eingang der Code vom Ausgang der ersten Schaltungseinheit (PM) und an deren zweiten Eingang der Code vom Ausgang eines zweiten Registers (RM) gelangt, und die ein Ausgangssignal erzeugt, wenn der an seinem ersten Eingang vorliegende Code eine Signalprobe einer Amplitude ausdrückt, die größer ist als diejenige der Signalprobe, die durch den am zweiten Eingang vorliegenden Code ausgedrückt ist, und daß das Ausgangssignal der zweiten Vergleichsschaltung (CC₂) das zweite Register (RM) für die Speicherung des Codes freigibt, der dem ersten Eingang der zweiten Vergleichsschaltung (CC₂) zugeführt ist.
4.) Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet , daß die dritte Schaltungseinheit (TM) ein drittes, ein viertes und ein fünftes Register (RA, RB und RC) enthält, welche den am Ausgang des zweiten Registers (RM) vorliegenden Code bei der Erzeugung eines ersten, eines zweiten bzw. eines dritten Signals (Φ₁, $₂, *₃) der Taktschaltung (UT) speichern, wobei die Zeit zwischen der Erzeugung von je zwei aufeinanderfolgenden dieser Signale (Φ. und Φ^₊·ι) gleich einer festgelegten Anzahl Rahmen des Signals am Ausgang der Multiplexer-Einheit ist.

030040/0773
5.) Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet , daß die vierte Schaltungseinheit (QM) eine dritte, eine vierte und eine fünfte Vergleichsschaltung (CC₃, CC·, CCc) enthält, welche die in dem dritten, vierten und fünften Register (RA, RB und RC) gespeicherte Codes paarweise unter Steuerung durch ein von der Taktschaltung (UT) erzeugtes viertes Signal (Φ,) vergleichen und ein Ausgangssignal erzeugen, wenn sie Übereinstimmung der an ihren Eingängen vorliegenden Codes feststellen _r und daß mit ihrem Ausgangssignal ein Multiplexer (MT) freischaltbar ist, der den sich auf einen Vergleich mit positivem Ergebnis beziehenden Code in ein fünftes Register (RU) überträgt.
6.) Schaltungsanordnung nach Anspruch 5, dadurch gekennzeichnet , daß die fünfte Schaltungseinheit (QN) einen Festwertspeicher enthält, der durch das Binärmuster vom Ausgang des fünften Registers (RU) adressiert wird und in seinen Speicherzellen Codes enthält, die Signale ausdrücken, welche die Anzeigeelemente in einem Sichtgerät (DV) aktivieren.

030040/0773