DE3008687C2 - Verfahren zur asynchronen Übertragung von Informationsblöcken sowie Sender und Empfänger zur Durchführung eines solchen Verfahrens - Google Patents

Verfahren zur asynchronen Übertragung von Informationsblöcken sowie Sender und Empfänger zur Durchführung eines solchen Verfahrens

Info

Publication number
DE3008687C2
DE3008687C2 DE3008687A DE3008687A DE3008687C2 DE 3008687 C2 DE3008687 C2 DE 3008687C2 DE 3008687 A DE3008687 A DE 3008687A DE 3008687 A DE3008687 A DE 3008687A DE 3008687 C2 DE3008687 C2 DE 3008687C2
Authority
DE
Germany
Prior art keywords
signal
group
signals
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3008687A
Other languages
English (en)
Other versions
DE3008687A1 (de
Inventor
Haruka Tokyo Nakamura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Publication of DE3008687A1 publication Critical patent/DE3008687A1/de
Application granted granted Critical
Publication of DE3008687C2 publication Critical patent/DE3008687C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G06F13/4213—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus with asynchronous protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q9/00—Arrangements in telecontrol or telemetry systems for selectively calling a substation from a main station, in which substation desired apparatus is selected for applying a control signal thereto or for obtaining measured values therefrom
    • H04Q9/14—Calling by using pulses

Description

Die Erfindung betrifft ein Verfahren zur asynchronen Übertragung von Informationsblöcken der in den Oberbegriffen der Ansprüche 1 und 2 angegebenen Gattung sowie einen Sender und einen Empfänger zur Durchführung eines solchen Verfahrens.
Im folgenden soll zunächst ein herkömmliches Datenübertragungsverfahren, wie es aus der offengelegten japanischen Patentanmeldung 52-42 333 (1977) bekannt ist, anhand der Diagramme nach den F i g. 1 und 2 geschrieben werden.
Hierbei überträgt eine Hauptstation zuerst eine Adresse ADR einer lokalen Station, der Daten mitgeteilt werden sollen; auf diese Adresse folgt dann ein Anfragesignal ENQ. Wenn die lokale Station bereit ist, die Daten zu empfangen, überträgt sie ein Bestätigungssignal ACK zurück. Die Hauptstation überträgt dann den Datensignalanfang 5TX und anschließend die Daten, die durch »DATA« bezeichnet sind. Am Ende der Übertragung dieser Daten gibt die Hauptstation dann ein Signal ETX für das Ende der Datenübertragung ab.
Beim Empfang dieses Signals sendet die lokale Station ein Bestätigungssignal ACK zurück. Die Hauptstation gibt dann ein Signal für das Ende der
)5 Übertragung EOT ab, das die lokale Station mit einem entsprechenden Signal EOT erwidert; anschließend unterbrechen die Stationen dann die Übertragung und die Verbindung.
Das herkömmliche System natn Fig. 1 arbeitet wegen der großen Zahl von Kennzeichnungssignalen ENQ, ACK, STX sowie EOT relativ langsam, da diese Kennzeichnungssignale zusammen mit den eigentlichen, zu übertragenden Daten abgegeben werden müssen. Dieses Problem macht sich besonders dann bemerkbar, wenn äußerst kurze Daten übertragen werden sollen, wie es beispielsweise bei einem Time-Sharing-Multiplex-System einem bei Rechner mit verschiedenen Datenstationen der Fall ist.
F i g. 2 zeigt ein weiteres herkömmliches Datenübertragungsverfahren, das sich für Time-Sharing-Anwendungen eher eignet. Hierbei wird vor der eigentlichen Datenübertragung zuerst die Adresse ADR X einer ersten lokalen Station übertragen. Die Hauptstation oder der Rechner wartet hierbei nicht auf die Antwort von der lokalen Station, so daß die Hauptstation nach der Übertragung dsr ersten Daten die Adresse ADR2 einer weiteren Station und dann die entsprechenden Daten überträgt. Die erste lokale Station verarbeitet die empfangenen Daten während der Zeitspanne P und
W) überträgt ihre eigene Adresse ADR1 als Antwort auf die empfangenen Daten. Bei den zwischen den Stationen ausgetauschten Daten kann es sich um Rechendaten, andere Daten oder auch nur um Daten handeln, die den Zustand der lokalen Station betreffen.
b5 Ein Verfahren zur asynchronen Übertragung von Informationsblöcken der angegebenen Gattung ist aus dem Buch von Martin »Die Organisation von Datennetzen«, München 1972, Seite 42-63 bekannt. Dabei
besteht jeder Informationsblock aus einem Startsignal, einer Gruppe von Adressensignalen, mindestens einer Gruppe von Informationssignalen und einem Stoppsignal, wie man insbesonder dem letzten Absatz auf Seite 60 entnehmen kann, wo die Blocksynchronisation kurz angedeutet ist
Jede Signalgruppe, also jede Gruppe von Adressensignalen oder jede Gruppe von Informationssignalen, umfaßt eine feste, vorbesümmte Zahl von Signalen.
Das Bild 3.5 zeigt die typische Struktur eines einzigen Zeichens bei der asynchronen Übertragung. Wenn also beispielsweise die Ziffer »5« übertragen werden soll, so folgen einem Startzeichen insgesamt acht Bits, die das eigentliche, zu übertragende Zeichen, in diesem Fall die Ziffer »5«, darstellen; anschließend werden zwei Stoppbits eingeschoben.
Nachteilig bei dem bekannten Verfahren ist, daß die sogenannten »Übertragungssteuerzeichen« im allgemeine» relativ kompliziert sind und deshalb den Übertragungswirkungsgrad nachteilig beeinflussen.
Der Erfindung liegt deshalb die Aufgabe zugrunde, ein Verfahren zur asynchronen Übertragung von Informationsblöcken der angegebenen Gattung zu schaffen, bei dem auch ohne Ubertragungssteuerzeichen eine einwandfreie Übertragung ermöglicht und dadurch der Übertragungswirkungsgrad verbessert wird.
Diese Aufgabe wird erfindungsgemäß durch die in den kennzeichnenden Teilen der Ansprüche 1 und 2 angegebenen Merkmale gelöst.
Der Aufbau von Sendern und Empfängern zur Durchführung dieses Verfahrens ist in den Ansprüchen 3 bis 6 angegeben.
Die mit der Erfindung erzielten Vorteile beruhen insbesondere darauf, daß vor jeder Gruppe von Adressensignalen und Informationssignalen eine genau definierte Kombination von Stopp- und Startbits übertragen werden und dadurch auf einfache Weise zwischen den Adressensignalen einerseits und den Informationssignalen andererseits unterschieden werden kann. S^ werden nach einer Ausführungsform vor jeder Gruppe von Adressensignalen mindestens zwei Stoppbits und ein Startbit und vor jeder Gruppe von Informationssignalen dann ein Stoppbit und ein Startbit übertragen; es ist auch die umgekehrte Verfahrensweise möglich, wobei vor jeder Gruppe von Adressensignalen ein Stoppbit und ein Startbit und vcr jeder Gruppe von Informationssignalen mindestens zwei Stoppbits und ein Startbit übertragen werden. Diese sehr einfachen »Übertragungssteuerzeichen« können auf der Empfängerseite ohne jede Schwierigkeit erfaßt und im gewünschten Sinne interpretiert werden, so daß sich der konstruktive Aufwand auf Jer Sender- bzw. Empfängerseite v/esentlich verringert. Außerdem kann die Übertragungsgeschwindigkeit erhöht werden, da keine komplizierten Übertragungssteuerzeichen erforderlich sind, sondern nur einfache Bits, um das Ende der Adressen- bzw. Informationssignale anzuzeigen.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die schematischen Zeichnungen näher erläutert. Es zeigen
Fig.3 und 4 ein Diagramm zur Erläuterung des Funktionsprinzips des erfindungsgemäßen Übertragungsverfahrens,
Fig.5 ein vereinfachtes Blockschaltbild eines Senders zur Durchführung dieses Übertragungsverfahrens,
Fig.6 ein vereinfachtes Blockschaltbild eines Empfängers zur Durchführu' .g dieses Übertragungsverfahi rens,
Fig.7 ein Zeitdiagramm zur Erläuterung der Funktionsweise des Senders,
Fig.8 ein Zeitdiagramm zur Erläuterung der Funktionsweise des Empfängers,
F i g. 9 ein detailliertes Schaltbild des Senders,
Fig. 10 ein Zeitdiagramm zur detaillierten Erläuterung der Funktionsweise des Senders,
Fig.II ein detailliertes Schaltbild des Empfängers
und
Fig. 12 ein Zeitdiagramm zur Erläuterung der detaillierten Funktionsweise des Empfängers.
In den Fig.3 und 4 ist das Grundprinzip des erfindungsgemäßen Verfahrens zur asynchronen Über-
tragung von Införmationsblöcken dargestellt Dabei weist jede Gruppe von Adressensignalen ein einziges, logisch niedriges Startbit STauf, dem eine vorgegebene Zahl von Adressenbits und ein logisch hohes Stoppbit STP folgen. Jede Gruppe von Datensignalen, die einer anderen' Gruppe von Datensignalen vorangeht, enthält ein Startbit ST die gleiche Zahl vo·* Datenbits und ein Stoppbit STP. Jede Gruppe von Darensignalen.die einer Gruppe von Adressensignalen vorangeht, weist ein Startbit ST auf, dem die vorgegebene Zah] von Datenbits und zwei Stoppbits STP folgen. Wenn also eine Gruppe von Datenbits ein Stoppbit enthält, so zeigt dies an, daß es sich bei der nächsten Signalgruppe um eine Gruppe von Datensignalen handelt. Enthält jedoch eine Gruppe von Datensignalen zwei Stoppbits, so wird
}o dadurch angezeigt, daß die folgende Signalgruppe eine Gruppe von Adressensignalen ist Üblicherweise ist die vorgegebene Zahl gleich neun, d. h, jeder Informationsblock enthält einen 8-Bit-Adressenkode plus ein Paritätsbit für eine Adressensignalgruppe und einen
j1; 8-Bit-Datenkode (alphanumerisch. Funktion, usw.) plus ein Paritätsbit für eine Datensignalgruppe. Damit besteht also jede Signalgruppe (Adressen oder Daten), die einer Datensignalgruppe vorangeht, aus 11 Bits. Jede Datensignalgruppe, die einer Adressensignalgruppe
4» vorangeht, besteht infolge des zusätzlichen Stoppbits aus 12 Bits.
■n F i g. 5 ist ein Sender und in F i g. 6 ein Empfänger für die Durchführung dieses Verfahrens dargestellt. Diese beiden Einheilen können auch zu einem
■r. Sende-Empfänger zusammengefaßt werden.
Eine in ihrer Gesamtheit mit 21 bezeichnete Sendeeinheit ist in Fig.5 dargestellt. Die Einheit 21 weist eine Datenausgabe-Steuereinheit 22 zum Erzeugen von Datensignalgruppen, eine Adressenausgabe-
-i(i Steuereinheit 23, welche Gruppen von Adressensignalen erzeugt und selektiv die Datensignale und Adressensignale zu einem Parailel-Serien-Umsetzer 24 durchläßt, und eine Taktgeber-Steuereinheit 26 zum Zählen und Abfragen der Bits von Signalgruppen auf.
v> Die Arbeitsweise der Sendeeinheit 21 wird nunmehr anhand von F i g. 7 beschrieben.
Wie unten noch im einzelnen ausgeführt wird, weis· die Taktgeber-Steuereinheit 26 einen ersten Zähler zum Zählen von 11 Bits und einen zweiten Zähler zurr.
bo Zählen des 12ten 3its auf. Der erste Zähler gibt einen hohen Ausgang /"für die ersten 11 Bits ab, und der zweite Zähler gibt einen hohen Ausgang /für das 12te Bit ab. Wenn die nächste Signalgruppe eine Datensignalgruppe ist, ist das 12te Bit ein logisch niedriges Startbit. Wenn
b5 die nächste Signalgruppe eine Adressensignalgruppe ist, wird das 12te Bit ün logisch hohes Stoppsignal. Der erste Zähler wird durch die vordere (abfallende) Flanke eines Stoppbits getriggert. Der zweite Zähler wird
durch einen Überlaufimp-.ils des ersten Zählers getriggen. welcher der fallenden Flanke des Ausgangs f enlsprichl.
Die Taktgeber-Steuereinheit 26 weist ferner einen dritten Zähler uiif, welcher einen Ablastimpuls 3 zu <·, einem Zeitpunkt erzeugt, welcher dem I2lcn Bit der vorliegenden Signnlgruppe entspricht. Folglich wird das I2te Hit entsprechend der vorderen (ansteigenden) Flanke des Ablastimpulses / abgetastet. Wenn das I2lc Hit logisch hoch ist, was einem Stoppimpuls entspricht, in wird das Adressenladcsignal ein Übereinstimmung mit der abfallenden i-'lankc des Abtastimpulses /augenblicklich niedrig. Wenn das 12te DiI logisch hoch ist, was dem Startiinpiils entspricht, bleibt das Adresseiiladesignal c logisch hoch. ir>
Wenn das Adressenladcsignal c niedrig wird, lädt die Adresscnausgangsstcuereinhcit 23 und gibt an ihrem Ausgang eine Gruppe von Adressenimpulsen als die nächste Impulsgruppe ab. Wenn das Adressenladcsignal c nicht niedrig wird, lädt die Adressenausgangs-Stcuer- _>n einheit 2.3 eine Gruppe von Datcnsignalcn zu dem I ] insetzer 24 als die nächste Impulsgruppe durch.
Cine in ihrer Gesamtheit mit 27 bezeichnete Empfungscinhcil ist in Fi g. 6 dargestellt. Die Einheit 27 weist einen Scricn-Purallelumsetzcr 28 auf, dessen r> Ausgang mit einer Adressen-Dekodicrsteuereinheil 29 verbunden ist. Die empfangene Signalgruppc wird auch an eine Taktgeber-Steuereinheit 31 angelegt, deren Ausgang mit der Einheit 29 verbunden ist. Der Ausgang der einheit 29 ist mit einer Dateneingangs-Sleucreinheit in 32 verbunden. Die Einheiten 22 und 32 weisen üblicherweise Pufferspeicher auf und können in einer Sende-Empfangsanlage zusammen mit anderen Teilen der Einheiten 21 und 27 ausgebildet sein.
Nunmehr wird anhand von Fig.8 die Arbeitsweise der Sendecinheit 27 beschrieben. Die Taktgeber-Steuereinheit 31 entspricht der Einheit 26 und weist einen ersten Zähler auf, der durch ein empfangenes Startbit geiriggert wird und das Signal /'abgibt. Die zweiten und drillen Zähler geben die Signale / bzw. j so ab, wie vorstehend in Verbindung mit Einheit 21 beschrieben worden ist. Das I2te Bit wird an der Vorderflanke des Abtiisiimpulscs j abgefragt. Wenn das I2te Bit logisch hoch ist. was einem Startsignal entspricht, wird ein Daienempfangssignal / hoch, wodurch angezeigt wird, -r> daU die nächste Signalgruppe Daten sind. Wenn umgekehrt die nächste Signalgruppe eine Adresse ist, wird das Datcnempfangssignal / niedrig. Wenn das Signal / hoch ist, steuert die Einheit 31 die Einheit 29 so, dall sie die nächste Daicnsignalgruppe zu der Einheit 32 durchläßt. Wenn das Signal / niedrig ist, wird die Einheit 29 so gesteuert, dall sie verhindert, daß die nächste Signalgruppc zu der Einheit 32 durchgelassen wird, und da U sie die nächste Signalgruppe als eine Adresse dekodiert. Wenn die Adresse der der Einheit 27 enlsprichl, wird die folgende Signalgruppe, welches Daten sein müssen, zu der Einheit 32 durchgelassen.
Die Sendecinheit 21 wird nunmehr im einzelnen anhand der Kig.9 und 10 beschrieben. Eine Adressen- und Datcnsignai-Vielfachleitung von der Einheit 23 zu W) der Einheit 24 ist mit a bezeichnet Der serielle Ausgang der Einheit 24 ist mit d bezeichnet. Ein Ladeimpuls ist mit b bezeichnet, während ein die Pufferbereitschaft kennzeichnender Impuls mit c bezeichnet ist. Die Einheit 21 weist einen quarzgesteuerten Taktimpulsgenerator oder Oszillator 41 auf. weicher Taktimpulse π mit einer Frequenz abgibt, die höher als die Bitübertragungsfrequenz der Einrichtung ist Die Taktimpulse η werden an einen (nicht ilargcstelllen) Frequenzteiler in dem Umsetzer 24 und an einen ähnlichen Frequenzteiler in der Einrichtung 23 für eine Syslcmsynehmnisieriing ungelegt. Die Taklimpulse η werden auch an einen Eingang eines UND-Glieds 42 angelegt.
Die Ausgangssignale d werden Ober einen Inverter 44 an den Sel/.eingang eines Flip-Flops 43 angelegt. Folglich wird das Flip-Flop 43 durch die vordere (abfallende) Flanke des logisch niedrigen Startsignals gesetzt, welches das erste Bit einer Dalen- oder Adressensignalgruppe ist. Der Ausgang Q des Flip-Flops 43 wird hoch und bildet dadurch das Signal f. Der erste vorerwähnte Zähler ist durch das Flip-Flop 43. das UND-Glied 42. einen Zähler 46 und einen Zähler 47 gebildet.
Das hohe Signal /gibt das UND-Glied 42 frei, welches die Taktimpulse η zu dem Takleingang des Zählers 46 durchläßt. Der Zähler 46 hat ein Modulo, das der Anzahl Taktimpulse η in jedem Datenbit gleich isi. Folglich gibt der Zähler 46 einen Übcrlaufausgang g für jedes Bit einer Signalgruppc ab.
Der Zähler 47 zählt die Signale £ und hat ein Modulo von 11. Der Zähler 47 gibt somit ein Überlaufsignal Λ ab, nachdem er nach dem Startbit das 1 Ue Bit gezählt hat. Das Signal h wird an die Rücksctzeingänge des Flip-Flops 43 und der Zähler 46 und 47 rückgekoppelt, um die Zähler 46 und 47 auf null und das Flip-Flop 43 zurückzustellen. Der φ-Ausgang des Flip-Flops 43 wird niedrig, wodurch das UND-Glied 42 gesperrt wird und verhindert wird, daß weitere Taklimpulse η an die Zähleingänge angelegt werden.
Der Ausgang des Zählers 47 ist mit dem Setzeingang eines Flip-Flops 48 verbunden, dessen (^-Ausgang mit einem Eingang eines UND-Glieds 49 verbunden ist. Die Taktimpulse η werden an einen anderen Eingang des UND-Glieds angelegt, dessen Ausgang mit dem Zählodcr Takteingang eines Zählers 51 verbunden ist. Der (^-Ausgang des Fiip-Fiops 48 steiit das Signal /dar. Der zweite vorerwähnte Zähler ist durch das Flip-Flop 48, das UND-Glied 49 und den Zähler 51 gebildet. Ein weiterer Abschnitt des Zählers 51 bildet den dritten Zähler.
Das Signal /wird an der Vorderflanke des 12ten Bits hoch und gibt das UND-Glied 49 frei, das dann die Taktimpulse η zu dem Zähleingang des Zählers 51 durchläßt. Das Modulo des Zählers 51 ist so gewählt, daß es gleich der Anzahl von Taktimpulsen in einem Signalbit ist und ein Überlaufsignal k erzeugt, um den Zähler 51 und das Flip-Flop 48 rückzusetzen, um dadurch das UND-Glied 49 zu sperren und zu verhindern, daß der Zähler 51 von null an zähl' Der Zähler 51 gibt auch ein hohes Signal j ab, wenn der Zählstand in dem Zähler 51 einen Wert erreicht, der der Mitte des 12ten Datenbits entspricht Der Ausgang j kann durch den Ausgang der höchsten Stufe in dem Zähler 51 gebildet sein.
Das Signal j wird an den Takteingang eines D-Flip-Flops 53 angelegt Die Ausgangssignale d werden an den D-Eingang des Flip-Flops 53 angelegt Das Flip-Flop 53 wird durch die Vorderflanke des Signals./in der Mitte des 12ten Signalbits taktgesteuert Wenn das 12te Bit ein Stoppbit ist, wird das Flip-Flop 53 gesetzt und gibt einen logisch hohen Q-Ausgang ab. Wenn das 12te Bit ein Startbit ist, bleibt das Rip-Flop 53 rückgesetzt und gibt einen niedrigen (^-Ausgang ab. Der (^-Ausgang des Flip-Flops ist mit / bezeichnet und entspricht dem logischen Sinn des 12ten Signalbits.
Das Signal /wird an einen Eingang eines UND-Glieds
52 angelegt, dessen Ausgang mit m bezeichnet ist und an den Rücksetzeingang eines Flip- Flops 54 angelegt wird. Der Ausgang des Inverters 44 wird an den Setzeingang des Flip-Flops 54 angelegt, dessen Ausgang das Adressenladesignal e darstellt.
Das Flip-Flop 54 wird normalerweise durch die Vorderflanke jedes Startbits gesetzt. Das Überlaufsignal ''wird an das UND-Glied 52 als ein Freigabesignal angelegt. Wenn das Signal /niedrig ist, wird das Signal m niedrig, und das Signal e bleibt hoch. Wenn jedoch das Signal / hoch ist, wird das Ausgangsiignal m des UND-Glieds 52 für die Dauer des Signals k hoch. Das hohe Signal m hat ein unbedingtes Rücksetzen des Flip-Flops 54 zur Folge, wodurch das Signal e niedrig wird. Das Flip-Flop 54 wird durch das nächste Startbit gesetzt. Folglich wird das Adressenladesignal für kurze Dauer auf die geforderte Weise niedrig.
Das Signal / wird an einen invertierenden Rücksetzeingang des Flip-Flops 53 angelegt, so daß das Flip-Flop
53 durch die Rückflanke des Signals / rückgesetzt wird. Das Signal /bleibt jedoch für die Dauer des Signals A- in der gewünschten Weise hoch, da durch die Vorderflanke des Signals k die Eingangsstufe des Flip-Flops 48 umgeschaltet wird; jedoch wird die Ausgangsstufe des Flip-Flops 48 nicht bis zur Rückflanke des Signals k umgeschaltet.
Wenn das Adressenladesignal e niedrig bleibt, läßt die Einheit 23 eine Datensignalgruppe für eine Übertragung zu der Einheit 24 durch. Wenn das Adressenladesignal e niedrig wird, führt die Einheit 23 eine Adressensignalgruppe der Einheit 24 zu. In jedem Fall wird der die Pufferbereitschaft kennzeichnende Impuls c durch die Einheit 23 überwacht, welche den Ladeimpuls b abgibt, wenn der Impuls c hoch wird. Entsprechend dem Ladeimpuls b wird die Daten- oder Adressensignalgruppe in den Umsetzer 24 geladen.
Die Empfangseinheit 27 wird nunmehr im einzelnen anhand von Fig. i i und i2 beschrieben. Eine Adressen- und Datensignal-Vielfachleitung von der Einheit 28 zu der Einheit 29 ist mit q bezeichnet. Der serielle Eingang der Einheit 28 ist mit ρ bezeichnet. Der Rücksetzimpuls ist mit s bezeichnet, während ein die Bereitschaft für eine Datenaufnahme kennzeichnender Impuls mit r bezeichnet ist.
Die Einheit 27 weist einen quarzgesteuerten Taktimpulsgenerator oder Oszillator 61 auf, welcher Taktimpulse η abgibt, deren Frequenz höher als die Bitübertragungsfrequenz der Einrichtung ist. Die Taktimpulse η werden an einen (nicht dargestellten) Frequenzteiler in dem Umsetzer 28 und an einen ähnlichen Frequenzteiler in der Einheit 29 für eine Systemsynchronisierung angelegt. Die Taktimpulse η werden an einen Eingang eines UND-Glieds 62 angelegt
Die Eingangssignale ρ werden über einen Inverter 64 c,5 an den Setzeingang eines Flip-Flops 63 angelegt Folglich wird das Flip-Flop 63 durch die vordere (fallende) Flanke des logisch niedrigen Startbits gesetzt welches das erste Bit einer Daten- oder Adressensignalgruppe ist Der (^-Ausgang des Flip-Flops 63 wird hoch und stellt das Signal /dar. Das hohe Signal /gibt das 1 UND-Glied 62 frei, welches die Taktimpulse η zu dem Takteingang eines Zählers 66 durchläßt. Der Zähler 66 hat ein Modulo, das gleich der Anzahl Taktimpulse π in jedem Datenbit ist. Folglich gibt der Zähler 66 einen Überlaufausgang g für jedes Bit einer Signalgruppc ab.
Ein Zähler 67 zählt die Signale g und hat ein Modulo von 11. Folglich gibt der Zähler 67 ein Überlaufsignal h ab, nachdem nach dem Startbit das Ute Bit gezählt ist Das Signal Λ wird an die Rücksetzeingänge des Flip-Flops 63 und der Zähler 66 und 67 rückgekoppelt, um die Zähler 66 und 67 auf null zu stellen und das Flip-Flop 63 rückzusetzen. Der (^-Ausgang des Flip-Flops 63 wird niedrig, wodurch das UND-Glied 62 gesperrt und verhindert wird, daß weitere Taktimpulse η an die Zähleingänge angelegt werden.
Der Ausgang des Zählers 67 ist mit dem Setzeingang eines Flip-Flops 68 verbunden, dessen Q-Ausgang mit einem Eingang eines UND-Glieds 69 verbunden ist Die Taktimpulse η werden an den anderen Ringnng rjes UND-Glieds 69 angelegt, dessen Ausgang mit"dem Zähl- oder Takteingang eines Zählers 71 verbunden ist Der (^-Ausgang des Flip-Flops 68 stellt das Signal /dar.
Das Signal /wird bei der Vorderflanke des I2ten Bils hoch und gibt das UND-Glied 69 frei, das die Taktimpulse η zu dem Zähleingang des Zählers 71 durchläßt Das Modulo des Zählers 71 ist so gewählt daß es gleich der Anzahl Taktimpulse in einem Signalbit ist und erzeugt ein Überlaufsignal k, um den Zähler 71 und das Flip-Flop 68 rückzusetzen, um dadurch das UND-Glied 69 zu sperren, und um zu verhindern, daß der Zähler 71 von null an zählt. Der Zähler 71 gibt auch ein hohes Signal j ab, wenn der Zählerstand in dem Zähler 71 einen Wert erreicht, welcher der Mitte des 12ten Datenbits entspricht. Der Ausgang j kann durch den Ausgang der höchsten Stufe in dem Zähler 71 dargestellt werden.
Das Signal j wird an den Takteingang eines D-FHp-Flops 73 angelegt. Die Eingangssignalc ρ werden an den D-Eingang des Flip-Flops 73 über den Inverter 64 angelegt. Das Flip-Flop 73 wird durch die Vorderflanke des Signals j in der Mitte des I2ten Signalbits taktgesteuert Wenn das 12te Bit ein Stoppbit ist, wird das Flip-Flop 73 rückgesetzt und gibt einen logisch niedrigen (^-Ausgang ab. Wenn das 12te Bit ein Startbit ist, wird das Flip-Flop 73 gesetzt und gibt einen hohen (^-Ausgang ab. Der (^-Ausgang des Flip-Flops 73 ist mit t bezeichnet und entspricht der Umkehr des 12ten Signalbits. Das Signal /bildet das Datenempfangssignal.
Wenn das Datenempfangssignal / hoch ist, läßt die Einheit 28 die nächste Datensignalgruppe für eine Verarbeitung zu der Einheit 29 durch. Wenn das Datenempfangssignal t niedrig ist, dekodiert die Einheit 29 die nächste Adressensignalgruppe. Wenn eine Signalgruppe von der Einheit 28 verarbeitet worden ist, gibt diese (28) das die Bereitschaft für eine Datenaufnahme anzeigende Signal r ab. wodurch die Signale parallel der Einheit 29 zugeführt werden. Nach einer Übertragung gibt die Einheit 29 den Rücksetzimpuls s an die Einheit 28 ab, wodurch diese (28) gelöscht wird.
Hierzu 8 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Verfahren zur asynchronen Übertragung von Informationsblöcken aus einem Startsignal, einer Gruppe von Adressensignalen, mindestens einer Gruppe von [nformationssignalen und einem Stoppsignal von einem Sender zu einem Empfänger, wobei jede Signalgruppe eine feste, vorbestimmte Zahl von Signalen umfaßudadurch gekennzeichnet, daß
a) vor jeder Gruppe von Adressensignalen (ADRX, ADR2) mindestens zwei Stoppbits (STP) und ein Startbit (ST) übertragen werden, und daß
b) vor jeder Gruppe von Informationssignalen (DA TA) ein Stoppbit (STP) und ein Startbit (ST) übertragen werden.
2. Verfahr zur asynchronen Übertragung von Informationsblöcken aus einem Startsignal, einer Gruppe von Adressensignalen, mindestens einer Gruppe von Informationssignalen und einem Stoppsignal von einem Sender zu einem Empfänger, wobei jede Signalgruppe eine feste, vorbestimmte Zahl von Signalen umfaßt, dadurch gekennzeichnet,daß
a) vor jeder Gruppe von Adressensignalen (ADRX, ADRI) ein Stoppbit (STP) und ein Stanbit (S77übertragen werden, und daß
b) vor jede.' Gruppe von Informationssignalen (DATA) mindestens zwei Stoppbits (STP) und ein Stat tbil (S77übertragen werden.
3. Sender zur Durchführung dc~ Verfahrens nach einem der Ansprüche 1 oder 2, gekennzeichnet durch eine Datenausgabe-Steuereinheit (22) zur Erzeugung der Gruppen von Informationssignalen (DATA), durch eine mit der Datenausgabe-Steuereinheit (22) verbundene Adressenausgabe-Steuercinheit (23), die Gruppen von Adressensignalen (ADR 1, ADR 2) erzeugt und die lnformationssigna-Ic (DATA)und die Adressensignale (ADR 1, ADR2} selektiv zu einem Parallel/Serien-Umsetzer (24) durchläßt, und durch eine Taktgeber-Steuereinheit (2b) zum Zählen und Abfragen der Bits der Signalgriippcn.
4. Empfänger zur Durchführung des Verfahrens nach einem der Ansprüche I oder 2, gekennzeichnet durch einen Serien/Parallel-Umsetzer (28) für die empfangenen Informationsblöcke, durch eine an den Ausgang des Sciicn/Parallel-Umsetzers (28) angeschlossene Adrcsscn-Dekodiersteuereinheit (29), durch eine mit dem Ausgang der Adressen-Dekodierstcuercinheit (2) verbundene Daten-Eingabesieuercinheii (32) und durch eine Taktgeber-Steuereinheit (31), die die Informationsblöcke empfängt und die mit dem Eingang der Adressen-Dekodierslcucrcinheit (29) verbunden ist.
5. Empfänger nach Anspruch 4, dadurch gekennzeichnet, daß die Taktgeber-Steuereinheit einen Taktimpulsgeneralor (61) und eine Zähleinrichtung (62,63,66) für die Taktimpulse aufweist.
6. Empfänger nach Anspruch 5, dadurch gekennzeichnet, daß die Zähleinrichtung einen Zähler (66) für die Taktimpulse, ein UND-Glied (62), von dem ein Eingang die Taktimpulse empfängt und dessen' Ausgang mit einem Takteingang des Zählers (66) verbunden ist, und ein Flip-Flop (63) aufweist, dessen Ausgang mit dem zweiten Eingang des UND-Gliedes (62) verbunden ist, wobei das Flip-Flop (63) durch das Startbit (ST) zur Freigabe des UND-Gliedes (62) gesetzt und durch ein Überlaufsignal des Zählers (66) zur Sperrung des UND-Gliedes (62) zurückgesetzt wird.
DE3008687A 1979-03-06 1980-03-06 Verfahren zur asynchronen Übertragung von Informationsblöcken sowie Sender und Empfänger zur Durchführung eines solchen Verfahrens Expired DE3008687C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP54026444A JPS6046585B2 (ja) 1979-03-06 1979-03-06 シリアル・デ−タ伝送方式

Publications (2)

Publication Number Publication Date
DE3008687A1 DE3008687A1 (de) 1980-09-11
DE3008687C2 true DE3008687C2 (de) 1983-07-28

Family

ID=12193671

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3008687A Expired DE3008687C2 (de) 1979-03-06 1980-03-06 Verfahren zur asynchronen Übertragung von Informationsblöcken sowie Sender und Empfänger zur Durchführung eines solchen Verfahrens

Country Status (4)

Country Link
US (1) US4298978A (de)
JP (1) JPS6046585B2 (de)
DE (1) DE3008687C2 (de)
GB (1) GB2045035B (de)

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0576749B1 (de) 1992-06-30 1999-06-02 Discovision Associates Datenpipelinesystem
GB2288957B (en) * 1994-03-24 1998-09-23 Discovision Ass Start code detector
GB9405914D0 (en) 1994-03-24 1994-05-11 Discovision Ass Video decompression
JPS6019821B2 (ja) * 1979-10-17 1985-05-18 株式会社リコー シリアルデ−タ受信方式
US4498187A (en) * 1979-10-30 1985-02-05 Pitney Bowes Inc. Electronic postage meter having plural computing systems
US4525785A (en) * 1979-10-30 1985-06-25 Pitney Bowes Inc. Electronic postage meter having plural computing system
US4398265A (en) * 1980-09-15 1983-08-09 Motorola, Inc. Keyboard and display interface adapter architecture
DE3390204C2 (de) * 1983-02-28 1989-09-14 Mitsubishi Electric Corp Verfahren zum ]bertragen von PCM-kodierten Datensignalen
US4512026A (en) * 1983-04-21 1985-04-16 Siemens Corporate Research & Support, Inc. Data format for asynchronous data transmission
US4658249A (en) * 1985-03-27 1987-04-14 Baker Industries, Inc. Data communication system with key data bit denoting significance of other data bits
US4773001A (en) * 1985-10-02 1988-09-20 International Business Machines Corp. Method and apparatus for communicating with remote units of a distributive data processing system
EP0226392A3 (de) * 1985-12-04 1990-04-11 Henry C. Meadow Taste und Tastatur mit Anzeige
US4782484A (en) * 1986-04-18 1988-11-01 Bell Communications Research, Inc. Encoding and decoding signals for transmission over a multi-access medium
DE3751768T2 (de) * 1986-05-30 1996-08-22 Mitsubishi Electric Corp Digitales Fernsteuerungsübertragungsgerät
FR2617657A1 (fr) * 1987-07-03 1989-01-06 Trt Telecom Radio Electr Systeme de transmission de series d'echantillons numeriques codes par des mots binaires a longueurs variables
US4947317A (en) * 1988-10-12 1990-08-07 Pitney Bowes Inc. Communication protocol for a three nodes system having dedicated connections and bit indicating function of exchanged message
US5450071A (en) * 1989-08-21 1995-09-12 Motorola, Inc. Method and apparatus for addressing a single message to multiple addresses
US5128665A (en) * 1989-08-21 1992-07-07 Motorola, Inc. Selective call signalling system
US5452302A (en) * 1989-10-02 1995-09-19 Motorola, Inc. Protocol for asynchronous character communication
FR2657480B1 (fr) * 1990-01-22 1992-04-10 Alcatel Business Systems Procede de transmission d'octets mettant en óoeuvre une trame synchrone associant des cellules asynchrones a des canaux isochrones.
JP2752522B2 (ja) * 1990-12-20 1998-05-18 富士通株式会社 広帯域ｉｓｄｎにおけるフロー制御方式
JPH05265943A (ja) * 1992-03-17 1993-10-15 Nec Corp シリアルデータ転送装置
US5768561A (en) 1992-06-30 1998-06-16 Discovision Associates Tokens-based adaptive video processing arrangement
US6067417A (en) 1992-06-30 2000-05-23 Discovision Associates Picture start token
US6435737B1 (en) 1992-06-30 2002-08-20 Discovision Associates Data pipeline system and data encoding method
US6112017A (en) 1992-06-30 2000-08-29 Discovision Associates Pipeline processing machine having a plurality of reconfigurable processing stages interconnected by a two-wire interface bus
US6330665B1 (en) 1992-06-30 2001-12-11 Discovision Associates Video parser
US5809270A (en) 1992-06-30 1998-09-15 Discovision Associates Inverse quantizer
US6047112A (en) 1992-06-30 2000-04-04 Discovision Associates Technique for initiating processing of a data stream of encoded video information
US6079009A (en) 1992-06-30 2000-06-20 Discovision Associates Coding standard token in a system compromising a plurality of pipeline stages
US5842033A (en) 1992-06-30 1998-11-24 Discovision Associates Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system
GB9312136D0 (en) * 1993-06-11 1993-07-28 Inmos Ltd Transmission of messages
US5861894A (en) 1993-06-24 1999-01-19 Discovision Associates Buffer manager
US5805914A (en) 1993-06-24 1998-09-08 Discovision Associates Data pipeline system and data encoding method
CA2145363C (en) 1994-03-24 1999-07-13 Anthony Mark Jones Ram interface
CA2145365C (en) 1994-03-24 1999-04-27 Anthony M. Jones Method for accessing banks of dram
US6217234B1 (en) 1994-07-29 2001-04-17 Discovision Associates Apparatus and method for processing data with an arithmetic unit
GB9417138D0 (en) 1994-08-23 1994-10-12 Discovision Ass Data rate conversion
US7019866B1 (en) 1999-08-30 2006-03-28 Hewlett-Packard Development Company, L.P. Common communication bus and protocol for multiple injet printheads in a printing system
US6725218B1 (en) 2000-04-28 2004-04-20 Cisco Technology, Inc. Computerized database system and method
CN104699651A (zh) * 2014-12-30 2015-06-10 华立仪表集团股份有限公司 一种表用rs485收发数据的方法
WO2020046172A1 (ru) 2018-08-28 2020-03-05 Общество с ограниченной ответственностью "АГД" Башмак прорабатывающий
RU184027U1 (ru) * 2018-08-28 2018-10-12 Общество с ограниченной ответственностью "АГД" Башмак прорабатывающий

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE612156C (de) * 1931-11-12 1935-04-15 Buettner Werke Akt Ges Verfahren zum Herstellen eines Futtermittels
SE130800C1 (de) * 1943-10-23 1951-02-06
US3207851A (en) * 1961-11-17 1965-09-21 Hitachi Ltd Transmission system for pulse-codemodulated signals
US3396239A (en) * 1963-05-21 1968-08-06 Kokusai Denshin Denwa Co Ltd Signal converting system for startstop telegraph signals
US4071706A (en) * 1976-09-13 1978-01-31 Rca Corporation Data packets distribution loop
FR2386211A1 (fr) * 1977-03-31 1978-10-27 Europ Teletransmission Systeme de communication numerique

Also Published As

Publication number Publication date
GB2045035B (en) 1983-10-19
GB2045035A (en) 1980-10-22
DE3008687A1 (de) 1980-09-11
JPS6046585B2 (ja) 1985-10-16
JPS55118139A (en) 1980-09-10
US4298978A (en) 1981-11-03

Similar Documents

Publication Publication Date Title
DE3008687C2 (de) Verfahren zur asynchronen Übertragung von Informationsblöcken sowie Sender und Empfänger zur Durchführung eines solchen Verfahrens
DE2225141C2 (de) Vorrichtung zum zeitlich verschachtelten Übertragen von Daten unterschiedlichen Formats
DE1296182C2 (de) Verfahren zur uebertragung binaerer informationssignale sowie kodierer zur abgabe solcher signale und mit diesem betreibbarer dekodierer
DE2801468A1 (de) Dekodierschaltung fuer digitale signale
DE1933577A1 (de) System zum UEbertragen von Daten zwischen einem Rechner und mehreren entfernt liegenden Anschlussgeraeten
DE2537937C2 (de) Synchronisationsschaltung, die durch Ermittlung eines günstigen Abtastzeitpunktes den Empfang von in einem gestörten Eingangssignal enthaltenen Impulsen ermöglicht
DE2418653B2 (de) Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten
DE2821348A1 (de) Digitales dialogsystem
DE1295591B (de) Steuerschaltungsanordnung zur selbsttaetigen Wahl der UEbertragungsgeschwindigkeit in Anlagen der Datenuebermittlung
DE2259223A1 (de) Schaltungsanordnung zum verbinden einer mehrzahl von binaere informationen abgebende als auch aufnehmende einrichtungen
DE1948533C3 (de) Einrichtung zur Übertragung einer synchronen, binären Impulsfolge
DE3525046C2 (de)
DE2715332A1 (de) System zur drahtlosen uebertragung von digitalinformationen
DE2751828A1 (de) Verfahren und einrichtung zur taktfreien serienuebertragung von daten
DE2512302C2 (de) Schaltungsanordnung zur uebertragung zeichenrahmen-gebundener daten in zeitmultiplexsystemen
DE1255705B (de) Schaltungsanordnung zur gesicherten UEbertragung binaercodierter Daten nach dem Echoverfahren
DE1251799B (de) Verfahren und Anordnung zur gesicherten blockweisen Übertragung binär codierter Daten
DE1186098B (de) Verfahren und Schaltungsanordnung zur Fehlererkennung fuer in Seriendarstellung uebertragene Impulse
DE1248701C2 (de) Verfahren und schaltungsanordnung zur uebertragung von schriftzeichen an eine oder mehrere, mit einer kennung versehene, mit typendruckern arbeitende und uebertragungsfehler feststellende stationen
DE1512568C3 (de) Verfahren zur gesicherten blockweisen Übertragung binär codierter Daten und Anordnung zur Durchführung des Verfahrens
DE2150638A1 (de) Empfaenger fuer Datenuebertragungsanlagen
DE3124163A1 (de) Telegrafie-empfaenger fuer serielle impulstelegramme
DE3030887C2 (de) Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern
DE1512535C3 (de) System zum Übertragen von binär codierten Zeichen
DE3504983C2 (de) Datenübertragungsanordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: SCHWABE, H., DIPL.-ING. SANDMAIR, K., DIPL.-CHEM. DR.JUR. DR.RER.NAT., PAT.-ANW., 8000 MUENCHEN

8339 Ceased/non-payment of the annual fee