-
-
Anordnung zur Laufzeitmessung in digitalen Ubertra-
-
zunrsstrecken Die Erfindung betrifft eine Anordnung zur Messung der
Laufzeit eines von einem Ortungsgerät abgegebenen und während eines Schleifenschlusses
in einer Ubertragungsstrecke für digitale Signale übertragenen Meßimpulsmusters,
das periodisch in einem zum Bittakt der digitalen Signale synchronen Meßtakt in
das ausgesendete Ortungsimpulsmuster eingeblendet ist, mit einer einem Eingang für
den Bittakt und einem Eingang für die digitalen Signale verbundenen Erkennungsschaltung
für das Ortungsimpulsmuster.
-
Ubertragungsstrecken für digitale Signale enthalten entsprechend Fig.
1 in bestimmten Abständen in die Strecke eingefügte Regeneratoren, die die Dämpfung
und die Verzerrung der Signale im Ubertragungsmedium korrigieren. Dabei sind je
ein Regenerator für die eine Übertragungsrichtung und ein Regenerator für die Rtokrichtung
zu einem Zwischenregenerator zusammengefaßt. Dadurch ergibt sich die Möglichkeit,
durch Einfügung eines gesteuerten Schalters und gegebenenfalls auch eines Dämpfungsnetzwerks
eine Schleife für das Ubertragungssignal vom Ausgang des Regenerators für die eine
Übertragungsrichtung zum Eingang des Regenerators für die Gegenrichtung zu schließen.
Uber die so entstandene Schleife können Meßsignale, die in einem Ortungsgerät erzeugt
werden, Ubertragen und dadurch die Ubertragungseigenschaften der Ubertragungsstrecke
von der Endstelle bis zum Schleifenort untersucht werden. Zur Steuerung des Schleifenschlusses
in den einzelnen Zwischenregeneratoren
kann entweder ein adressenloses
Verfahren oder ein Adressenverfahren verwendet werden. Bei letzterem wird Jedem
Zwischenregenerator eine bestimmte Adresse zugeordnet, so daß nach Aussenden dieser
Adresse von der ortenden Endstelle aus nur in diesem einen Zwischenregenerator ein
Schleifenschluß veranlaßt wird. Bei den adressenlosen Verfahren wird demgegenüber
zunächst in dem der ortenden Endstelle nächstgelegenen Zwischenregenerator ein Schleifenschluß
verursacht und durch Ubertragung bestimmter Impulsmuster erreicht, daß nacheinander
in dem jeweils nächsten Zwischenregenerator eine Schleife geschlossen wird. Die
Zuordnung eines Schleifenschlusses zu einem bestimmten Zwischenregenerator ist bei
dem adressenlosen Verfahren an die Voraussetzung geknüpft, daß der Schleifenschluß
immer von einem Zwischenregenerator zum nächsten weitergeschaltet wird. Nun kann
aber in einem Zwischenregenerator die Steuerschaltung für den Schleifenschalter
gestört sein, so daß der Schleifenschalter in diesem Zwischenregenerator auf das
Schleifenschlußsignal nicht anspricht und stattdessen beispielsweise schon die Schleife
im nächsten Zwischenregenerator geschlossen wird. Aus diesem Grunde wird bekannterweise
der Ort des Schleifenschlusses dadurch lokalisiert, daß in dem Ortungsgerät der
ortenden Endstelle ein Meßimpulsmuster während des Schleifenschlusses in die Übertragungsstrecke
eingekoppelt wird und die Laufzeit des Meßimpulsmusters bis zum Empfang im Ortungsempfänger
festgestellt wird. Zweckmäßig ist dabei, das Meßimpulsmuster durch eine einfache
Veränderung des Ortungsimpulsmusters zu erzeugen und diese Veränderung periodisch
in einem zum Bittakt der digitalen Signale und damit auch des Ortungsimpulsmusters
synchronen Meßtakt in das ausgesendete Ortungsimpulsmuster einzublenden. Von der
DBP wird deshalb im Pflichtenheft für das digitale Leitungssystem LA34-CX mit einer
Bitrate von etwa 34 Mbit/s vorgeschrieben,
daß als Ortungsimpulsmuster
die Folge 000 000 111 verwendet wird und nach jeweils 10 000 Worten zu Je 12 Bit
ein Meßimpulsmuster der Form 001010000000 ausgesendet wird.
-
Die Überprüfung der Übertragungsstrecke mittels Schleifenschlußverfahren
erfolgt in der Regel bei auftretenden Störungen. Durch diese Störungen können nun
aber auch das Ortungsimpulsmuster und das Meßimpulsmuster verfälscht werden. Eine
Vortäuschung des Meßimpulsmusters führt zu einer Fehlmessung und damit zur Ermittlung
eines falschen Schleifenortes.
-
Die Aufgabe der Erfindung besteht nun darin, eine Möglichkeit zur
Laufzeitmessung zu finden, bei der Meßfehler durch vorgetäuschte Meßimpulsmuster
weitgehend ausgeschlossen sind, eine sichere Erkennung des Meßimpulsmusters gewährleistet
ist und neben einem geringen Aufwand die Anpassung an unterschiedlichem Meßimpulsmuster
und unterschiedliche Bitraten möglich ist.
-
Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß an die Erkennungsschaltung
über einen Torschalter ein als voreingestellter Zähler betriebener, vom Bittakt
der digitalen Signale gesteuerter Frequenzteiler mit einem Teilerverhältnis entsprechend
dem Quotienten aus dem Bittakt der digitalen Signale und dem Meßtakt angeschlossen
ist, daß der Frequenzteilerausgang mit dem einen Eingang eines Mehrheitsentscheiders
verbunden ist, der einen Schaltimpuls abgibt, wenn während des Meßtakt tes ein von
der Erkennungsschaltung unaittelbar erzeugter Stoppimpuls an den Mehrheitsentscheider
gelangt, in dem wenigstens ein während eines vorhergehenden Meßtaktes erzeugter
Stoppimpuls gespeichert ist, daß der andere Eingang des Mehrheitsentscheiders mit
dem Ausgang der Erkennungsschaltung und der Ausgang des
Mehrheitsentscheiders
mit einem Steuereingang des ersten Torschalters verbunden sind, daß der Ausgang
des ersten Tores zusätzlich mit einem Setzeingang des Mehrheitsentscheiders verbunden
ist, daß der Ausgang des Frequenzteilers außerdem mit einem ersten Steuereingang
eines gesteuerten Schalters mit Selbsthalteeigenschaft verbunden ist, an dessen
zweiten Steuereingang der Startimpulsgeber eines, das Meßimpulsmuster aussendenden
Ortungsgerätes angeschlossen ist, daß ein Zeitmarkengeber mit dem-Signaleingang
des gesteuerten Schalters verbunden ist, daß an den Ausgang des gesteuerten Schalters
ein Zähler angeschlossen ist, dessen Zählerstand der Anzahl der Zeitmarken und damit
der Laufzeit entspricht und daß der gesteuerte Schalter bei Anliegen eines Impulses
an seinem zweiten Steuereingang geschlossen und bei Anliegen eines Impulses an seinem
ersten Steuereingang geöffnet wird. Von besonderem Vorteil bei der erfindungsgemäßen
Lösung ist der ausschließliche Aufbau in digitaler Schaltkreistechnik und dadurch
eine leichte Möglichkeit zur Integration. Da außerdem der größte Teil der Schaltung
mit einer gegenüber der Bitrate der digitalen Signale vergleichsweise geringen Schaltgeschwindigkeit
arbeitet, ist außerdem die Leistungsaufnahme der Anordnung und damit die aufgenommene
Leistung des Ortungsgerätes vergleichsweise gering.
-
Eine wegen des Einsatzes bei Bitraten von weit über 10 Mbit/s bevorzugte
Lösung ist dadurch gekennzeichnet, daß als erster Torschalter ein erstes UND-Gatter
vorgesehen ist, daß dem Frequenzteiler ein erster Inverter nachgeschaltet ist und
daß der gesteuerte Schalter ein erstes D-Flipflop und ein zweites UNDGatter enthält,
daß der Takteingang des ersten D-Flipflops mit dem Ausgang des ersten Inverters
verbunden ist, daß der Rücksetzeingang des ersten D-Flipflops mit dem Startimpulsgeber
im Sender des Ortungsgerätes verbunden ist,
daß der Q-Ausgang des
ersten D-Flipflops mit dem ersten Eingang des zweiten UND-Gatters verbunden ist,
an dessen zweiten Eingang ein Zeitmarkengeber angeschlossen ist und daß an den Ausgang
des zweiten UND-Gatters der Zähler angeschlossen ist.
-
Zweckmäßige Ausführungsformen der Erfindung sind in den weiteren Patentansprüchen
3 bis 7 näher erläutert.
-
Die Erfindung soll im folgenden anhand der Zeicnnurg näher erläutert
werden. Dabei zeigen Fig. 1 den prinzipiellen Aufbau einer Ubertragungsstrecke für
digitale Signale, Fig. 2 das Prinzipschaltbild der Meßanordnung nach der Erfindung,
Fig. 3 ein erstes Ausführungsbeispiel der Meßanordnung nach der Fig. 2, Fig. 4 ein
Phasendiagramm zur Schaltung nach Fig. 3, Fig. 5 ein zweites Ausführungsbeispiel
der Schaltung nach Fig. 2 und Fig. 6 ein Phasendiagramm zur Schaltung nach Fig.
5.
-
In der Fig. 1 ist zwischen zwei digitalen Schnittstellen DS1, DS2
eine Ubertragungsstrecke für digitale Signale dargestellt. Im Hinblick auf die Ausführungen
in der Einleitung erübrigen sich an dieser Stelle weitere Ergänzungen.
-
Die Meßanordnung nach Fig. 2 enthält als wesentliche Hauptgruppen
einen mit den Eingängen für die digitalen Signale DS und dem Bittakt verbundene
Erkennungsschaltung ER, deren Ausgang mit dem Signaleingang eines Torschalters TS
und mit dem Signaleingang MEI eines Mehrheitsentscheiders ME verbunden ist. Der
Signalausgang des Torschalters TS ist mit dem Setzeingang eines
Frequenzteilers
verbunden, dessen Takteingang an den Eingang BT für den Bittakt angeschlossen ist.
Mit dem Ausgang des Frequenzteilers FT ist ein Steuereingang GS1 eines gesteuerten
Schalters GS mit Selbsthalteeigenschaft und außerdem der Takteingang MET des Mehrheitsentscheiders
ME verbunden. Der Setzeingang MES des Mehrheitsentscheiders ist an den Ausgang des
Torschalters angeschlossen, während der Ausgang MA des Mehrheitsentscheiders mit
dem Steuereingang des Torschalters verbunden ist.
-
Der zweite Steuereingang GS2 des gesteuerten Schalters GS ist an den
Startimpulsgeber SIG des Senders des Ortungsgerätes angeschlossen, während der Signaleingang
des gesteuerten Schalters an einem Zeitmarkengeber ZM und der Ausgang des gesteuerten
Schalters an einen Zeitmarkenzähler ZZ angeschlossen ist.
-
Während des Schleifenschlusses wird vom Sender S des Ortungsgerätes
OG im Leftungsgerät LEI entsprechend Fig. 1 ein Ortungsimpulsmuster an den Sender
des Leitungsendgerätes und über diesen an die Vbertragungsstrecke abgegeben. Dieses
Ortungsimpulsmuster hat einen Bittakt entsprechend dem Bittakt der digitalen Signale,
in das Ortungsimpulsmuster ist in einem zum Bittakt des Ortungsimpulsmusters und
der digitalen Signale synchronen Meßtakt ein Meßimpulsmuster periodisch eingesetzt.
-
Beim Einsetzen des MeBimpulsmusters wird vom Sender des Ortungsgerätes
über einen Startimpulsgeber ein Startimpuls an den zweiten Steuereingang GS2 des
gesteuerten Schalters GS entsprechend Fig. 2: abgegeben. Dadurch wird dieser gesteuerte
Schalter geschlossen, so daß von diesem Zeitpunkt an Zeitmarken zum Zeiitmarkenzähler
ZZ gelangen können. Nachdem das Meßimpulsmuster die aber tragungsstrecke in der
einen Richtung bis zum jeweiligen Schleifenort und von da in der anderen Richtung
über
den Empfänger E des Leitungsendgerätes 1 bis zum Empfänger E des Ortungsgerätes
durchlaufen hat, wird in diesem durch die Erkennungsschaltung ER das Meßimpulsmuster
erkannt und ein Stoppimpuls SOI erzeugt.
-
Dieser Stoppimpuls gelangt zum Signaleingang MEI des Mehrheitsentscheiders
und außerdem über den Torschalter TS zum Frequenzteiler und zum Setzeingang MIS
des Mehrheitsentscheiders. Durch den Stoppimpuls SOI wird der Frequenzteiler gesetzt,
wobei der vom Frequenzteiler erzeugte Steuerimpuls den gesteuerten Schalter TS wieder
öffnet und damit die Ubertragung von Zeitmarken zu Zeitmarkenzähler stoppt. Am Zeitmarkenzähler
ZZ ist dann die Zahl der übertragenen Zeitmarken und damit die Laufzeit des Ortungsimpulsmusters
ablesbar.
-
Das Teilerverhältnis des Frequenzteilers FT entspricht dem Quotienten
aus dem Bit takt der digitalen Signale und damit auch dem Meßimpulsmuster und des
Ortungsimpulsmusters geteilt durch den verwendeten Meßtakt, also den Takt, in dem
das Meßimpulsmuster in das Ortungsimpulsmuster eingeblendet wird. Da der Frequenzteiler
als voreingestellter Zähler betrieben wird, fällt bei einem richtig erkannten Meßimpulsmuster
zeitlich das Eintreffen des Setzimpulses mit dem Zählerstand 0 zusammen. Der Meßtakt
dient auch zum Weiterschalten des Mehrheitsentscheiders ME, der so lange ein den
Torschalter TS schließendes Ausgangssignal abgibt, als im Mehrheitsentscheider wenigstens
zwei erkannte Meßimpulsmuster darstellende Stoppimpulse SOI gespeichert sind.
-
Die detaillierte Schaltung nach der Fig. 3 enthält wiederum eine mit
den Eingängen für den Bittakt BT und für das digitale Signal, das Ortungsimpulsmuster
und das Meßimpulsmuster verbundene Erkennungsschaltung ER,
deren
Ausgang mit einem Eingang des Mehrheitsentscheiders ME und mit einem Eingang eines
als Torschalter wirkenden ersten UND-Gatters AND1 verbunden ist. Der Ausgang dieses
UND-Gatters ist mit dem Signaleingang des Frequenzteilers FT1 verbunden, dessen
Ausgang über einen ersten Inverter IV1 mit einem Steuereingang des gesteuerten Schalters
GS und mit dem Takteingang des Mehrheitsentscheiders ME verbunden ist.
-
Die Schaltung nach der Fig. 3 ist für die Erkennung eines Meßimpulsmusters
der Form 0010 1000 0000 ausgebildet. Die Erkennungsschaltung ER enthält dazu ein
erstes Schieberegister SRi mit 12 Stufen, dessen Takteingang mit dem Eingang BT
für den Bittakt und dessen Signaleingang über einen zweiten Inverter IV2 mit dem
Eingang DS für die digitalen Signale verbunden ist. Die Ausgänge der achten und
der zehrrten Stufe des Schieberegisters sind über einen dritten bzw. vierten Inverter
IV) bzw. IV4 getrennt mit Eingängen eines sechsten UND-Gatters AND6 verbunden, alle
anderen Stufenausgänge des ersten Schieberegisters sind direkt mit zugeordneten
Eingängen des sechsten UND-Gatters verbunden. Der Signaleingang des ersten Schieberegisters
konnte auch direkt mit dem Eingang DS ftir die digitalen Signale verbunden werden,
dann müßten aber die Ausgänge der achten und der zehnten Schieberegisterstufe direkt
und alle anderen Ausgänge jeweils getrennt über Inverter mit den zugeordneten Eingängen
des sechsten UND-Gatters verbunden werden, so daß sich insgesamt ein höherer Aufwand
an Invertern ergibt.
-
Der Mehrheitsentscheider ME entsprechend Fig. 3 enthält ein zweites
Schieberegister mit drei Stufen, wobei der Signaleingang des Schieberegisters mit
dem Signaleingang des Mehrheitsentscheiders,der Setzeingang des Schieberegisters
mit dem Setzeingang des Mehrheits-
entscheiders und der Takteingang
mit dem Takteingang des Mehrheitsentscheiders verbunden ist. Der Ausgang der ersten
Schieberegisterstufe ist mit den ersten Eingängen eines dritten und eines fünften
UND-Gatters AND3, AND5 verbunden, während der Ausgang der zweiten Schieberegisterstufe
mit dem zweiten Eingang des dritten UND-Gatters AND3 und mit dem ersten Eingang
eines vierten UND-Gatters AND4 verbunden ist. Der Ausgang der dritten Schieberegisterstufe
ist mit den zweiten Eingängen des vierten und des fünften UND-Gatters AND4, AND
verbunden. Die Ausgänge des dritten, vierten und fünften UND-Gatters sind getrennt
mit Eingängen eines ersten NOR-Gatters NOR1 verbunden, dessen Ausgang über den Ausgangsanschluß
des Mehrheitsentscheiders mit dem zweiten Eingang des ersten UND-Gatters ANSI verbunden
ist. Durch den Mehrheitsentscheider wird ein Vergleich von jeweils drei -aufeinanderfolgenden
Ausgangs zuständen des sechsten UND-Gatters AND6 vorgenommen. Dazu werden die Ausgangssignale
des sechsten UND-Gatters in Form der Stoppimpulse SOI im Meßtakt in das zweite Schieberegister
SR2 übernommen. Solange an mindestens zwei Ausgängen des zweiten Schieberegisters
ein logischer Bins-Zustand auftritt, ist das erste AND-Gatter AND1 gesperrt, da
in diesem Falle das erste NOR-Gatter an seinem Ausgang den logischen Nullpegel aufweist.
Ist nur noch ein Stufenausgang des zweiten Schieberegisters SFR2 auf logischem Eins-Zustand,
dann wird durch Auftreten eines Ausgangspegels entsprechend dem logischen Eins-Zustand
am ersten NOR-Gatter das erste UND-Gatter AND1 wieder geöffnet. Dadurch gelangt
der nächste vom sechsten UND-Gatter abgegebene Stoppimpuls zum Setzeingang des ersten
Frequenzteilers FT1 und zum Setzeingang des zweiten Schieberegisters SR2, so daß
dann beide gesetzt werden. Dieser Setzvorgang findet in der Praxis fast nur bei
Beginn einer Messung statt. Der erste Frequenzteiler wird auf die Zählstellung i1999
voreingestellt.
-
Der gesteuerte Schalter GS entsprechend Fig. 2 ist in der Fig. 3 mittels
eines ersten D-Flipflops DFF1 und eines zweiten UND-Gatters AND2 realisiert. Dazu
ist der Takteingang des ersten D-Flipflops mit dem Ausgang des ersten Inverters
IV1 und der Setzeingang dieses D-Flipflops mit dem Startmpulsgeber in dem das Meßimpulsmuster
aus sendenden Ortungsgerät verbunden. Mit dem Q-Ausgang des ersten D-Flipflops ist
der eine Eingang eines zweiten UND-Gatters AND2 verbunden, an dessen anderem Eingang
der Zeitmarkengeber und an dessen Ausgang der Zeitmarkenzähler RZ angeschlossen
ist. Im Hinblick auf die gewünschte Genauigkeit und die einfache Auswertemöglichkeit
wurde als Zeitmarkengeber im vorliegenden Falle ein 1MHz-Generator gewählt.
-
Zur Erläuterung der Funktion der Fig. 3 wird auf das Phasendiagramm
nach der Fig. 4 verwiesen. In der oberen Zeile dieser Figur ist mit SI der vom Startimpulsgeber
im Ortungsgerät abgegebene Startimpuls markiert, der das Aussenden des Meßimpulsmusters
anzeigt. Nach entsprechender Laufzeit wird das Meßimpulsmuster im Empfänger erkannt
und von der Erkennungsschaltung ein Stoppimpuls SOI abgegeben. Durch diesen Stoppimpuls
wird der erste Frequenzteiler FT1 gesetzt. In der vierten Zeile ist der Zustand
des gesteuerten Schalter GS dargestellt, der gesteuerte Schalter wird durch den
Startimpuls SI geöffnet und durch das Ausgangssignal des ersten Frequenzteilers
FTi geschlossen. Die Zeitmarken ZM stehen während der gesamten Untersuchungszeit
am gesteuerten Schalter an, während dieser geschlossen ist, werden-die Zeitmarken
als Zeitimpulse ZI an den Zeitmarkenzähler ZZ abgegeben; im Fall der Fig. 4 handelt
es sich dabei um neun Zählimpulse entsprechend einer Laufzeit von etwa 9 ms.
-
Die Schaltung nach der Fig. 5 zeigt ein Ausführungsbeispiel, das gegenüber
dem nach der Fig. 3 in der Erken-
nungsschaltung nur ein vierstufiges
Schieberegister SR4 benötigt und dessen Mehrheitsentscheider so abgewandelt wurde,
daß er mit derzeit handelsüblichen integrierten Schaltungen aufgebaut werden kann.
Das vierte Schieberegister SR4 ist an die Stelle des ersten Schieberegisters SR1
nach der Fig1 3 getreten, die Ausgänge der vier Stufen dieses Schieberegisters sind
direkt mit den vier Eingängen eines fünften NAND-Gatters NAND5 verbunden. Dessen
Ausgang ist mit dem D-Eingang eines zweiten D-Flipflops DFF2 verbunden, dessen Q-Ausgang
die Stoppimpulse SOI erzeugt und damit den Ausgang der Erkennungsschaltung ER darstellt.
-
Die Stoppimpulse werden dem Signaleingang eines im Mehrheitsentscheider
enthaltenen dritten Schieberegisters und dem einen Eingang eines zweiten NOR-Gatters
zugeführt, das den Torschalter TS nach der Fig. 2 darstellt. Im Gegensatz zur Fig.
3 sind im Mehrheitsentscheider nach der Fig. 5 den einzelnen Schieberegisterausgängen
NAND-Gatter nachgeschaltet. Mit dem Ausgang der ersten Schieberegisterstufe I sind
die ersten Eingänge eines ersten und eines dritten NAND-Gatters NAND7, NAND3 verbunden,
mit dem Ausgang der zweiten Schieberegisterstufen ist der zweite Eingang des ersten
NAND-Gatters und der erste Eingang des zweiten NAND-Gatters NAND2 verbunden, während
an den Ausgang der dritten Schieberegisterstufe die zweiten Eingänge des zweiten
und dritten NAND-Gatters angeschlossen sind.
-
Die Ausgänge des ersten bis dritten NAND-Gatters sind jeweils getrennt
mit den Eingängen eines vierten NAND-Gatters NAND4 verbunden, dessen Ausgang den
Ausgang des Mehrheitsentscheiders darstellt und der mit dem zweiten Eingang des
zweiten NOR-Gatters NOR2 verbunden ist. Über den Ausgang des zweiten N9R-Gatters
gelangt der jeweilige Stoppimpuls zum Setzeingang eines zweiten Frequenzteilers
FT2 und des dritten Schieberegisters SR3. Die Verbindung vom Ausgang des zweiten
Frequenzteilers zum
Takteingang des im Mehrheit sentscheider enthaltenen
Schieberegisters und über den gesteuerten Zahler zum Zeitzähler entspricht dabei
der Fig. 3.
-
Dem zweiten D-Flipflop DFF2 wird der Worttakt der digitalen Signale
zugeführt, der auch dem Worttakt des Ortungsimpulsmusters und des Meßimpulsmusters
entspricht.
-
Dieser Worttakt wird mittels eines dritten Frequenzteilers mit einem
Teilerverhältnis von 12:1 aus dem Bittakt erzeugt, der dritte Frequenzteiler wird
dabei über den Anschluß WTS im Worttakt synchronisiert. Als zweiter Frequenzteiler
FT2 könnte der in der Anordnung nach der Fig. 3 verwendete Frequenzteiler mit einem
Teilerverhältnis von 120 000:1 Verwendung finden, der als voreingestellter Zähler
betrieben wird. Im Hinblick auf die Verwendung des dritten Frequenzteilers FT3 ergibt
sich aber die Möglichkeit, den zweiten Frequenzteiler für ein Teilerverhältnis von
10 000:1 vorzusehen, wobei dieser auch als voreingestellter Zähler betrieben wird
und analog zum ersten Frequenzteiler FT1 in Fig. 3 auf den Zählerstand 9999 gesetzt
wird. Durch den dritten Frequenzteiler FT3 wird also aus dem Bittakt mit einer Frequenz
von 34,368 z ein Worttakt mit einer Frequenz von 2,864 MHz erzeugt und mittels des
zweiten Frequenzteilers FT2 wird daraus der Meßtakt 286,4 Hz erzeugt, der als Schiebetakt
für das dritte Schieberegister verwendet wird.
-
Zur Erläuterung der Funktion der Erkennungsschaltung mit dem vierten
Schieberegister SR4, dem fünften NAND-Gatter NAND5 und dem zweiten D-Flipflop DFF2
wird auf das Phasendiagramm nach der Fig. 6 verwiesen. In der Fig. 6 sind in den
Zeilen I bis IV die Zustände an den Ausgängen der StuSen I bis IV des vierten Schieberegisters
FR4 dargestellt, in der Zeile D2 ist der Pegel am Ausgang des fünften NAND-Gatters
NAND5 und damit am
D-Eingang des zweiten D-Flipflops, in der Zeile
DT2 der jeweiligen Pegel am Takteingang dieses D-Flipflops und in der Zeile DQ2
der Ausgangspegel des zweiten D-Flipflops dargestellt. Die Abschnitte a bis e umfassen
jeweils ein Wort mit 12 Bit, wobei im Abschnitt c ein Meßimpulsmuster übertragen
wird. Als Ortungsimpulsmuster findet die Folge 0000 0000 1111 Verwendung, während
das Meßimpulsmuster die Form 0010 1000 0000 hat.
-
Es zeigt sich, daß am Ausgang der Stufe I des vierten Schieberegisters
jeweils das invertierte Eingangssignal ansteht, in den Abschnitten a,b,d,e handelt
es sich dabei um das invertierte Ortungsimpulsmuster und in dem Abschnitt c um das
invertierte Meßimpulsmuster.
-
An den Ausgängen der weiteren Schieberegisterstufen ist die Folge
jeweils um ein Bit gegenüber dem vorhergehenden Ausgang verschoben. Durch Zusammenfassung
und Invertierung der Impulszüge entsprechend Zeilen I bis IV ergibt sich der Impulszug
entsprechend Zeile D2. Dabei ist erkennbar, daß in Abschnitt c, also beim Auftreten
des Meßimpulsmusters,nach 5 Bit vom Pegel 1 zum Pegel O und damit in umgekehrter
Richtung gegenüber den anderen Abschnitten wechselt. Durch die Phasenlage des Worttaktes
am Takteingang Dr2 des zweiten D-Flipflops DFF2 ergibt sich am Q-Ausgang des zweiten
D-Flipflops, wie aus der Zeile DQ2 entnehmbar ist, dauernd der logische Einspegel.
Lediglich nach dem Auftreten des Meßimpulsmusters ergibt sich für eine Dauer von
12 Bit der Nullpegel. Dieses Auftreten des Nullpegel entspricht dem Stopimpuls SOI
nach den Fig. 2, 3 und 4. Die weitere Verarbeitung dieses inversen Stoppimpulses
entspricht der der Fig. 3 und 4.
-
Beim Betrieb der Schaltung nach der Fig. 5 ergab sich eine vorteilhafte
Leistungseinsparung, die darin be-
gründet ist, daß das bei der
höchsten Frequenz und damit mit der höchsten Leistungsaufnahme arbeitende Schieberegister
in der Erkennungsschaltung in der Fig. 5 nur ein Drittel der Stufenanzahl nach der
Fig. 3 aufweist.
-
7 Patentansprüche 6 Figuren
L e e r s e i t e