DE3004480A1 - Verfahren zur herstellung von kontakten an halbleiterbauelementen - Google Patents
Verfahren zur herstellung von kontakten an halbleiterbauelementenInfo
- Publication number
- DE3004480A1 DE3004480A1 DE19803004480 DE3004480A DE3004480A1 DE 3004480 A1 DE3004480 A1 DE 3004480A1 DE 19803004480 DE19803004480 DE 19803004480 DE 3004480 A DE3004480 A DE 3004480A DE 3004480 A1 DE3004480 A1 DE 3004480A1
- Authority
- DE
- Germany
- Prior art keywords
- silicon nitride
- semiconductor body
- contacts
- layer
- islands
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB7905111A GB2042801B (en) | 1979-02-13 | 1979-02-13 | Contacting semicnductor devices |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3004480A1 true DE3004480A1 (de) | 1980-08-21 |
Family
ID=10503176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19803004480 Withdrawn DE3004480A1 (de) | 1979-02-13 | 1980-02-07 | Verfahren zur herstellung von kontakten an halbleiterbauelementen |
Country Status (5)
Country | Link |
---|---|
JP (1) | JPS55110039A (fr) |
DE (1) | DE3004480A1 (fr) |
FR (1) | FR2449332A1 (fr) |
GB (1) | GB2042801B (fr) |
IT (1) | IT1209190B (fr) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL153374B (nl) * | 1966-10-05 | 1977-05-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting voorzien van een oxydelaag en halfgeleiderinrichting vervaardigd volgens de werkwijze. |
NL6815286A (fr) * | 1967-10-28 | 1969-05-01 | ||
US3761327A (en) * | 1971-03-19 | 1973-09-25 | Itt | Planar silicon gate mos process |
JPS5246784A (en) * | 1975-10-11 | 1977-04-13 | Hitachi Ltd | Process for production of semiconductor device |
DE2610208C3 (de) * | 1976-03-11 | 1979-06-13 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung von Halbleiterbauelementen |
-
1979
- 1979-02-13 GB GB7905111A patent/GB2042801B/en not_active Expired
-
1980
- 1980-02-06 JP JP1255780A patent/JPS55110039A/ja active Pending
- 1980-02-07 DE DE19803004480 patent/DE3004480A1/de not_active Withdrawn
- 1980-02-13 FR FR8003136A patent/FR2449332A1/fr active Granted
- 1980-02-13 IT IT8019876A patent/IT1209190B/it active
Non-Patent Citations (1)
Title |
---|
NL-Z.: Philips Research Report, Bd. 26, 1971, S. 166-180 * |
Also Published As
Publication number | Publication date |
---|---|
GB2042801B (en) | 1983-12-14 |
FR2449332B1 (fr) | 1983-10-28 |
FR2449332A1 (fr) | 1980-09-12 |
IT8019876A0 (it) | 1980-02-13 |
IT1209190B (it) | 1989-07-16 |
JPS55110039A (en) | 1980-08-25 |
GB2042801A (en) | 1980-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
EP0002185A1 (fr) | Procédé pour interconnecter deux conducteurs croisés se trouvant au-dessus de la surface d'un substrat | |
DE2355567B2 (de) | Verfahren zur herstellung metallischer leitungssysteme auf halbleiteranordnungen | |
DE2729030A1 (de) | Verfahren zum erzeugen eines mehrschichtigen leiterzugsmusters bei der herstellung monolithisch integrierter schaltungen | |
DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
DE69133534T2 (de) | Schichtstruktur mit Kontaktöffnung und Verfahren zur Herstellung derselben | |
DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
DE3414781A1 (de) | Vielschicht-verbindungsstruktur einer halbleitereinrichtung | |
DE112019002455T5 (de) | Dünnfilmwiderstand in einer integrierten schaltung und herstellungsverfahren | |
DE2439300A1 (de) | Verfahren zum aetzen abgeschraegter raender, insbesondere an siliziumoxidschichten | |
EP0012220A1 (fr) | Procédé de fabrication d'un contact Schottky à anneau de garde auto-aligné | |
DE2636971A1 (de) | Verfahren zum herstellen einer isolierenden schicht mit ebener oberflaeche auf einem substrat | |
DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
DE19653614A1 (de) | Verfahren zur Herstellung von Zwischenanschlüssen in Halbleitereinrichtungen | |
DE1764378B2 (de) | Integrierte randschichtdiodenmatrix und verfahren zu ihrer herstellung | |
DE2351943A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
DE3544539A1 (de) | Halbleiteranordnung mit metallisierungsbahnen verschiedener staerke sowie verfahren zu deren herstellung | |
DE19717363C2 (de) | Herstellverfahren für eine Platinmetall-Struktur mittels eines Lift-off-Prozesses und Verwendung des Herstellverfahrens | |
DE4222584A1 (de) | Verfahren zur herstellung von halbleiterbausteinen | |
EP0013728A1 (fr) | Procédé pour former des connexions électriques entre des couches conductrices dans des structures semi-conductrices | |
DE19719909A1 (de) | Zweifaches Damaszierverfahren | |
DE2132099C3 (de) | Verfahren zur Herstellung eines Musters sich kreuzender oder überlappender elektrisch leitender Verbindungen | |
DE3112215A1 (de) | Verfahren zur herstellung einer halbleitervorrichtung | |
WO2001063652A1 (fr) | Composant semi-conducteur et procede de fabrication dudit composant | |
DE2451486A1 (de) | Verfahren zum herstellen kleinster oeffnungen in integrierten schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8139 | Disposal/non-payment of the annual fee |