DE3003275C2 - Belichtungssteuerschaltung für automatische oder B-Belichtung bei einer Kamera - Google Patents

Description

Die Erfindung bezieht sich auf eine Belichtungssteuerschaltung für automatische oder B-Belichtung bei einer Kamera gemäß dem Oberbegriff des Patentanspruchs 1.

Aus der DE-OS 28 26 076 ist eine Belichtungssteuerschaltung dieser Art für automatische oder B-Belichtung bei einer Kamera bekannt, bei der eine Umschaltung zwischen automatischer Belichtung und B-Belichtung durch Betätigung einer externen Einstelleinrichtung vorgenommen werden kann, wodurch im wesentlichen ein B-Schalter vor der Erzeugung eines Startsignals für den Verschlußauslösevorgang umgeschaltet wird. Außer dem B-Schalter ist ein Zählschalter zur Steuerung der Verschlußzeit in Abhängigkeit vom Verschlußöffnungsvorgang vorgesehen, wobei jeweils über den zugehörigen Schalter eine getrennte Signalerzeugung erfolgt. Hierbei wird zwischen einem ersten Signal bei Einstellung auf die automatische Belichtung und einem zweiten Signal bei Einstellung auf die B-Belichtung unterschieden, die von einer Signalgeberschaltung in alleiniger Abhängigkeit von der Betätigung des B-Schalters erzeugt werden. Eine solche vorherige, separate Signalauswertung für die B-Belichtung weist jedoch den Nachteil erheblichen Schaltungsaufwandes in Form vermehrter Signalleitungsführung, zusätzlicher Signaleingänge usw. und dadurch gegebener größerer Anfälligkeit auf, was insbesondere auch die meist angestrebte, möglichst vollständige Integration des Steuerschaltungsaufbaus der Kamera bei niedrigen Herstellungskosten erschwert, da zu diesem Zweck z. B. die Anzahl von IC-Anschlußstiften minimal gehalten werden muß.

Der Erfindung liegt daher die Aufgabe zugrunde, eine Belichtungssteuerschaltung der eingangs genannten Art für automatische oder B-Belichtung bei einer Kamera derart auszugestalten, daß durch eine im Rahmen des Auslösevorgangs erfolgende, zweckmäßige Unterscheidung zwischen der Einstellung auf automatische Belichtung und der Einstellung auf B-Belichtung eine Vercinfachung des vorzugsweise integrierten Schaltungsaurbaus in Verbindung mit einer höheren Funktionssicherheit des Belichtungssteirervorgangs erzielbar ist

Diese Aufgabe wird mit den im Kennzeichen des Patentanspruchs 1 angegebenen Mitteln gelöst

Erfindungsgemäß weist somit die Signalgeberschaltung einen Zeitgeber auf, der nach Ablauf einer Verzögerungszeit nach Beginn eines Auslösevorgangs ein Signal erzeugt Ferner ist der Zählschalter dem B-Schaller parallel geschaltet, wobei die Signalgeberschaltung in einem ersten Schaltzustand sowohl des Zählschalters als auch des B-Schalters das erste Signal und bei Abgabe des Zeitgebersignals das zweite Signal erzeugt und jeweils einer 'Jnterscheidungsschaltung zuführt.

Die Parallelschaltung des Zählschalters und des B-Schaiters in Verbindung mit einer solchen Signalauswertung ermöglicht über die gleiche Signalleitung eine Belichtungssteuerung dahingehend, daß nach erfolgtem Öffnen beider Schalter nach Ablauf der Verzögerungszeit die automatische Belichtung einzustellen ist, wäh-

rend bei nicht erfolgendem öffnen der Schalter auch nach der in Betracht gezogenen Verzögerungszeit mit B-Belichtung gearbeitet wird.

Der Bereich der Verzögerungszeit ist hierbei derart zu dimensionieren, daß diese Zeitdauer zur Umschaltung des Zählschalters vom ersten in einen zweiten Schaltzustand, d. h. zum öffnen des Zählschalters, ausreicht, also z. B. aus Sicherheitsgründen geringfügig über 125 ms liegt. Danach sind entweder sowohl der Zählschalter als auch der B-Schalter geöffnet, was die Einstellung der automatischen Belichtungssteuerung zur Folge hat, oder zumindest der B-Schalter bleibt auch nach der vorgegebenen Verzögerungszeit geschlossen, was sodann zur Einstellung der B-Belichlung führt.

Anstelle einer aufwendigen separaten Signalauswcrtung für automatische oder B-Belichtung findet somit eine wesentlich einfachere und damit zuverlässigere Umschaltsteuerung unter Einbeziehung einer tolericrbaren, schaltungstechnisch festlegbaren Verzögerungszeit direkt im Zuge des Auslösevorgangs statt, so daß unnötiger Schaltungs- und Signalauswertungsaufwand entfallen kann und sich die Funktionssicherheit der Belichtungssteuerung maßgeblich verbessern läßt
In den Unteransprüchen sind vorteilhafte Ausgestaltungen der Erfindung gekennzeichnet.

Die Erfindung wird nachstehend anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher beschrieben. Es zeigt
Fig. 1 eine auseinandergezogene perspektivische Darstellung einer Kamera, bei der die Belichtungssteuerschaltung für automatische oder B-Belichtung Verwendung findet,

Fig. 2 ein Schaltbild der Belichtungssteuerschaltung

in Verbindung mit der Schaltungsanordnung der Kamera gemäß Fig. 1,

Fig.3 ein Ablaufdiagramm zur Veranschaulichung von Steuervorgängen bei der Schaltungsanordnung gemäßFig.2und

F i g. 4 Signalverläufe zur Veranschaulichung der Belichtungssteuerung.

F i g. 1 zeigt den Aufbau einer Kamera, bei der ein Ausführungsbeispiel der Belichtungssteuerschaltung für automatische oder B-Belichtung Verwendung findet ic Die Bezugszahl 1 bezeichnet einen Blenden-Einsteiiring, der mit einer Blendenautomatik-Einstellmarke A, Blendeneinslellungswerten und einem Vorsprung la versehen ist Die Bezugszahl 2 bezeichnet eine Markierung, die mit der Blendenautomatik-Einstellmarke A oder ei- is nem Blendeneinr.tellungswert am Blenden-Einstellring 1 zur Deckung gebracht werden kann. Die Bezugszahl 3 bezeichnet einen Blenden-Voreinstellring, der mittels einer Feder 3a in Uhrzeigerrichtung vorgespannt ist und einen Vorsprung 3b für einen Eingriff mit dem Vorsprung lades Blenden-Einstellringes 1 aufweist

Ferner ist der Voreinstellring 3 mit einem Arm 3c und einem Hebel 3d versehen, durch den über einen in der Figur nicht gezeigten Blendeneinstell-Nockenring die Drehung eines Winkelhebels festgelegt wird, wodurch der Winkelhebel die Drehung eines in der Figur nicht gezeigten Blenden-Stellringes steuert um damit den Öffnungswinkel der Blende zu bestimmen. Mit 74 ist ein an dem Blenden-Stellring angebrachter Stift bezeichnet dessen eines Ende mit einem Blendenautomatik-Einstellhebel 4 einer Blendenautomatik-Einstelleinheit Ad in Eingriff steht der mittels einer Feder 4a in Gegenahrzeigerrichtung vorgespannt ist Der Blendenautomatik-Einstellhebel 4 hat einen abwärts gebogenen Abschnitt 4b. An dem Einstellhebel 4 ist koaxial und drehbar ein Blendenautomatik-Einstellenergie-Speicherhebel 5 angebracht Der Speicherhebel 5 ist mittels einer Feder 5a in Uhrzeigerrichtung vorgespannt während in der Mitte des Speicherhebels 5 eine Achse 6 seitlich angebracht ist, die über eine Feder 7 mit einem gemeinsamen Hebel 8 verbunden ist Das Ende des Hebels 8 greift an dem abwärts gebogenen Abschnitt Ab des Einstellhebels 4 an und ist mit einem Stift 8a versehen. Ferner ist der Speicherhebel 5 mit einer Halteklinke zum Speichern der Kraft der Feder 5a versehen. 10 ist ein Blendenautomatik-Rückkehrsignalhebel, der an einem Ende mit dem Stift 8a des Hebels 8 in Eingriff steht. 11 ist ein Anschlagstift für die Einschränkung des Drehbereiches des Speicherhebels 5. 12 ist ein Spannhebel zum Spannen der Feder 5a des Speicherhebels 5, wobei ein in der Mitte des Spannhebels 12 angebrachter Stift 12a an einem Ende des Speicherhebels 5 angreift 13 ist ein Spannocken, der an einer mit dem in der Figur nicht gezeigten Filmtransporthebel in Wirkverbindung stehenden Welle 14 angebracht ist und dessen Betätigung über eine Rolle 15, einen Zwischenhebel 16 und einen Anschlußhebel 17 zu einem Übertragungshebel 18 übertragen wird. Der Anschlußhebel 17 ist mit einem Stift 17a versehen, der mit dem Ende des Spannhebels 12 so in Eingriff steht, daß der Spannhebel 12 beim Filmtransportvorgang betätigt wird. 19 ist ein Auslösehebel, der mittels einer Feder 19a in Gegenuhrzeigerrichtung vorgespannt ist und an einem Ende mit der Halteklinke in Eingriff steht.

In einer Kamera-Auslöseeinheit Sm ist Mg 2 ein Magncl für die Auslösung, der einen Permanentmagneten 20 hat. 21 ist ein Anker des Magneten Mg2, während 22 ein Ankerhaltehebel ist. Der Haltehebel 22 ist in Gegenuhrzeigerrichtung mit Hilfe einer Feder 22a vorgespannt deren Kraft stärker als diejenige der Feder 19a des Auslösehebels 19, jedoch schwächer als die Anzugskraft des Permanentmagneten 20 gewählt ist 23 ist ein koaxial mit dem Haltehebel 22 angebrachter Starthebel, der mit Stiften 23a und 23b versehen ist wobei der Stift 23c mit dem zweiten Ende des Auslösehebels 19 in Eingriff steht während der Stift 23b mittels einer an dem Übertragungshebel 18 angebrachten Spannplatte 18a gedrückt wird.

In einer Blendensteuereinheit Ae ist 24 ein elektrisch isolierter Hebel, der einen Schiebekontakt 25a eines veränderbaren Widerstandes 25 gleitend verschiebt und in Gegenuhrzeigerrichtung mittels einer Feder 24a vorgespannt ist deren Kraft schwächer als diejenige der Feder 3a des Blenden-Voreinstellringes 3 gewählt ist 26 ist ein Hebel, der einen Schiebekontakt 27a eines veränderbaren Widerstandes 27 trägt und mittels einer Feder 26a in Uhrzeigerrichtung vorgespannt ist Wie im Falle des Hebels 24 besteht der Hebel 26 aus Isoliermaterial, während die veränderbaren Widerstände 25 und 27 an der gleichen Grundplatte angebracht sind. Die Drehsteilung des Hebels 26 ist durch die Länge eines objektivseitigen Offenblenden-Kompensationsstiftes 28 bestimmt wodurch der Wert des veränderbaren Widerstandes 27 bestimmt ist 29 ist ein Signalhebel, der an einem Ende mit dem Arm 3c des Blenden-Voreinstellringes 3 in Eingriff steht und an dem anderen Ende mit einem Stützhebel 30 verbunden ist Der Mittelteil des Signalhebels 29 ist mit einem Stift 246 des Hebeis 24 verbunden.

In einer Spiegelhebeeinheit Mist 31 ein Spiegelstellhebel, der mit dem zweiten Ende des Speicherhebels 5 in Eingriff steht und mittels einer Feder 31a in Gegenuhrzeigerrichtung vorgespannt ist Mit dem Spiegelstellhebel 31 ist koaxial ein Spiegelschwenkhebel 32 verbunden, der mit einem Hakenteil 33b einer Halteklinke 33 in Eingriff steht die mit einer an dem Spiegelstellhebel 31 angebrachten Achse 316 verbunden ist. Ferner ist die Halteklinke 33 mittels einer Feder 33a in Uhrzeigerrichtung vorgespannt Der Spiegelschwenkhebel 32 steht mit einem Stift 34a in Eingriff, der an einem Ende eines Mittelhebels 34 angebracht ist dessen anderes Ende mit einem an einer Spiegelaufnahmeplatte 35 angebrachten Stift 35a in Eingriff steht 356 ist eine Drehachse der Spiegelaufnahmeplatte 35. Der Spiegelstellhebel 31 ist mit einem Vorsprung 31c für den Andruck gegen ein Ende eines Haltehebels 36 für einen vorderen Verschlußvorhang versehen. Das andere Ende des Haltehebels 36 steht in Eingriff mit einem abgebogenen Teil an einem Ende eines Auslösehebels 37 für den vorderen Verschlußvorhang. Der Hebel 37 ist mittels einer Feder 37a in Uhrzeigerrichtung vorgespannt. Das zweite Ende des Vordervorhang-Auslösehebels 37 steht mit einem Vordervorhang-Spannhebel 38 in Eingriff, der mittels einer Feder 38a in Uhrzeigerrichtung vorgespannt ist und dessen Ende zur Auslösung der Ablaufbewegung des vorderen Verschlußvorhangs des Verschlußmechanismus mit einem Stift 39a an einem Vordervorhang-Zahnrad 39 in Eingriff steht. 40 ist ein Stellhebel zum Spannen des Vordervorhang-Auslösehebels 37 über den in der Figur nicht gezeigten Filmtransportmechanismus zugleich mit der Betätigung der Welle 14. SW4 ist ein normalerweise geschlossener Zählschalter, der zug'eich mit der Drehung des Vordervorhang-Spannhebels 38 geöffnet wird. Das Vordervorhang-Zahnrad 39 kämmt mit einem Vordervorhang-Ritzel 41 einer Vordervorhang-Trommel. 42 ist ein Hintervorhang-Zahn-

rad, das koaxial zu dem Vordervorhang-Zahnrad 39 angebracht ist und mit einem Hintervorhang-Ritzel 43 einer Hintervorhang-Trommel kämmt. Ferner ist das Hintervorhang-Zahnrad 42 mit Stiften 42a und 426 versehen. 44 ist ein Anzugshebel, der mittels des Stiftes 42a gedreht wird und mit einem Anker 45 versehen ist, der mit Hilfe eines Verschlußsteuer-Magneten Mg 3 angezogen wird. 46 ist ein Hintervorhang-Signalhebel, der mittels des Stiftes 426 des Hintervorhang-Zahnrades 42 geschwenkt wird und mittels einer Feder 46a in Uhrzeigerrichtung vorgespannt ist. Das Ende des Hintervorhang-Signalhebels 46 greift an einem Ende eines Hebels

47 an, dessen zweites Ende mit einem Ende eines Spiegelrückhol-Signalhebels 48 in Eingriff steht. Ein in der Mitte des Spiegelrückhol-Signalhebels 48 angebrachter Stift 48a steht mit der Halteklinke 33 in Eingriff. Ferner steht das zweite Ende des Spiegelrückhol-Signalhebels

48 auch mit dem Ende des Blendenautomatik-Rückkehrsignalhebels 10 in der Einheit Ad in Eingriff. Das über das Aufnahmeobjektiv gelangende Licht wird vom Photographen über einen Reflexspiegel 50, eine Kondensor-Fresnel-Einstellscheibe 51 und ein Pentagonprisma 52 über ein Okular 53 beobachtet. 54 ist ein Lichtmeßelement, auf das über eine Kondensorlinse 55 ein Teil des Lichtes vom Pentagonprisma fällt und das beispielsweise aus einer Siliciumphotozelle besteht. 56 ist ein Zubehörschuh, der am Kameragehäuse an dem Pentagonprisma 52 angebracht ist; TX ist ein Synchronisierkontakt-Anschluß, TC ist ein Ladeabschlußsignal-Anschluß und TA ist ein Masse-Anschluß. 57 ist ein Meßwerk für die Anzeige der Verschlußzeit im Sucher, wobei mittels eines Zeigers 57a die Verschlußzeit an einer im Sucher angebrachten Verschlußzeit-Skala angezeigt wird. SW1 und SW2 sind Schaher, die mit einer ersten bzw. zweiten Betätigungsstufe eines Verschlußauslöseknopfes 58 geschlossen werden; 59 ist eine Betriebsart-Umschaltscheibe, die mit einer Markierung A für automatische Belichtung, einer Markierung B für B-Belichtung, einer Markierung £ für Blitzlichtphotographie. einer Markierung SELF $ für Selbstauslöser-Blitzlichtphotographie und einer Markierung SELFA für automatische Selbstauslöser-Belichtung versehen ist; die jeweilige Betriebsart der Kamera wird dabei durch Einstellen dieser Markierungen auf eine feste Marke 60 gewählt. 61 ist eine Schieberplatte, die mit einem mit der Umschaltscheibe 59 verbundenen Koppelelement 62 versehen ist, das Schleifer 64a und 646 für die Kontaktgabe mit Leitermustern 63a, 636 und 63c aufweist. 65a bis 65d sind Anschlüsse, wobei 65a ein B-Betriebsart-Anschluß ist, 656 ein Selbstauslöser-Betriebsart-Anschluß ist, 65c ein Blitzlicht-Betriebsart-Anschluß ist und (Syriern Masse-Anschluß ist. Der Anschluß 65a ist mit dem Leitermuster 63a verbunden, der Anschluß 656 ist mit dem Leitermuster 636 verbunden, der Anschluß 65c ist mit dem Leitermuster 63c verbunden und der Anschluß 65dist über die Schieberplatte 61 und die Achse 61a mit den Schleifern 64a und 646 verbunden. Wenn die Markierung A der Umschaltscheibe 59 auf die feste Marke 60 gestellt wird, werden die Schleifer 64a und 646 nicht mit den Leitermustern 63a, 636 und 63c in Kontakt gebracht, während bei der Einstellung der Markierung B auf die Marke 60 nur der Kontakt zwischen dem Schleifer 64a und dem Leitermuster 63a hergestellt wird. Wenn die Markierung Ί auf die feste Marke 60 eingestellt wird, wird nur zwischen dem Schleifer 646 und dem Leitermuster 63c ein Kontakt hergestellt, während bei Einstellung der Markierung SELF Ί auf die Marke 60 der Schleifer 64a mit dem Leitermuster 636 in Kontakt ist, wobei zugleich der Schleifer 646 mit dem Leitermuster 63c in Kontakt ist. Wenn die Markierung SELFA auf die Marke 60 gestellt ist, besteht nur Kontakt zwischen dem Schleifer 64a und dem Leitermuster 636. Somit bilden das Leitermuster 63a und der Schleifer 64a einen B-Schalter 51V12, das Leitermuster 636 und der Schleifer 64a einen Selbstauslöser-Schalter SW7 und das Leitermuster 63c und der Schleifer 646 einen Blitzlicht-Schalter SW60.66 ist eine Filmempfindlichkeits- bzw. ASA-Einstellscheibe,die mit Filmempfindlichkeitswerten versehen ist. 67 ist eine feste Marke für die Einstellung der Filmempfindlichkcil. 68 ist ein mit der Einstellscheibe 66 in Wirkverbindung stehendes Koppelelement das mit einem Schleifkontakt 70a eines veränderbaren Widerstandes 70 an einer Schleiferplatte 69 versehen ist. 71 ist ein Batterieprüfknopf, während SWS ein Umschalter ist, der normalerweise mit einem Festkontakt TVC Kontakt hat und durch Betätigung des Batterieprüfknopfes 71 auf einen Feslkontakt /VO umgeschaltet wird. SW10 ist ein normalerweise offener Schalter, der zur Kompensation des gemessenen Lichtwertes dient und durch Betätigung eines Kompensationsknopfes 72 geschlossen wird.
Fig.2 zeigt die Belichtungssteuerschaltung der in F i g. 1 gezeigten Kamera, wobei die Schaltung aus einer Analog-Schaltung und einer Digital-Schaltung besteht. Nachstehend wird zunächst die Analog-Schaltung erläutert. Eist eine Stromquelle zur Abgabe einer Versorgungs-Spannung VBB, während SWS der in Fig. 1 gezeigte Umschalter ist, der an die Stromquelle E angeschlossen und normalerweise auf den Festkontakt NC geschaltet ist, während er bei Batterieprüfung auf den Festkontakt NO umgeschaltet wird. TR 9 ist ein Schalttransistor, dessen Emitter an den Festkontakt NC des Umschalters SWS angeschlossen ist, während an die Basis des Transistors 77? 9 über einen Widerstand R 34 der in F i g. 1 gezeigte Stromversorgungs-Schalter SW1 angeschlossen ist, so daß beim Schließen des Schalters SWi der Transistor TA 9 durchgeschaltet wird und am Emitter die Spannung Vcc abgibt. C3 ist ein Kondensator zur Stabilisierung der Spannung Vcc, während R 33 ein zwischen die Basis und den Emitter des Transistors TR 9 geschalteter Widerstand ist. Dem Schalter SW1 ist ein Schalttransistor 77? 10 parallel geschaltet, der durchgeschaltet wird und den Transistor 77? 9 durchgeschaltet hält, wenn an seine Basis ein Signal hohen Pegels angelegt wird. Die Spannung Vcc, die erzeugt wird, wenn der Transistor TR 9 durchgeschaltet bzw. der Schalter SWi geschlossen wird, dient als Versorgungsspannung für einen jeweiligen Steuereingang von Rechenverstärkern. SW2 und SW7 sind der Auslöse-Schalter bzw. der Selbstauslöser-Schalter, die anhand von Fig. 1 bereits erläutert wurden, während ein in F i g. 1 nicht gezeigter Schalter SWS ein Filmtransport-Abschluß-Schalter ist, der zum Zeitpunkt des Filmtransport-Abschlusses geschlossen wird und öffnet, wenn der hintere Verschlußvorhang abgelaufen ist Die entsprechend dem Schließen und öffnen des Schalters SlV 2 erzeugten Signale werden über einen Inverter / 22 einem UND-Glied A 2 zugeführt; die entsprechend dem Schließen und öffnen des Schalters SIV5 erzeugten Signale werden über einen Inverter /23 an ein NOR-Glied NR 3 und NAND-Glieder Λ/23 und N 25 angelegt und die entsprechend dem Schließen und öffnen des Schalters SlV 7 erzeugten Signale werden über einen Inverter /24 an NAND-Glieder A/7, Λ/9 und Λ/31 sowie über einen weiteren Inverter /2 an NAND-Glieder Λ/3 und Λ/10 angelegt Vl ist eine Konstantspan-

nungsschaltung, die eine Konstantspannung VC als Bezugsspannung an Rechenverstärker OPiEF, OPiAE, OP2, OP3K, OP4 bis OP% und OP8 sowie an Vergleicher CfI bis CP3 und CP 5 abgibt. Der Rechenverstärker OPS, an dessen invertierenden Eingang eine durch Widerstände R 27 und R 28 geteilte Spannung angelegt ist, erzeugt eine Spannung K VC, die höher als die Konstantspannung VCund über den Widerstand R 1 an den invertierenden Eingang des Rechenverstärkers OP6 angelegt ist. Zwischen dem invertierenden Eingang und dem Ausgang des Rechenverstärkers OP6 sind Dioden D1 bis D 4 parallel geschaltet.

MOS ist ein Rechenverstärker, an dessen nichtinvertierenden Eingang das Ausgangssignal des Rechenverstärkers OP6 angelegt ist, wobei zwischen die Eingänge des Rechenverstärkers MOS das in F i g. 1 gezeigte Lichtmeßelement 54 geschaltet ist und das Ausgangssignal des Rechenverstärkers MOS mit Hilfe einer Diode D 5 logarithmisch komprimiert wird. Das Ausgangssignal des Rechenverstärkers MOS ist über einen Temperaturkompensations-Widerstand A4 an den invertierenden Eingang des Rechenverstärkers OP5 angeschlossen. Der invertierende Eingang des Rechenverstärkers OP5 ist über einen Widerstand R 2 mit dem in Fig. 1 gezeigten Kompensations-Schalter SWiO verbunden, während zwischen den invertierenden Eingang und den Ausgang ein Widerstand A3 geschaltet ist OP 2 ist ein Rechenverstärker, an dessen invertierenden Eingang ein Widerstand Rl angeschlossen ist, wobei zwischen den invertierenden Eingang und den Ausgang des Rechenverstärkers OP 2 die in F i g. 1 gezeigten veränderbaren Widerstände 27 und 25 in Reihe geschaltet sind. OPiAE\st ein Rechenverstärker, dessen invertierender Eingang über Widerstände R 49 bzw. R 5 mit den Ausgängen der Rechenverstärker OP2 bzw. OP5 verbunden ist, wobei an den invertierenden Eingang des Rechenverstärkers OPiAE der veränderbare Widersland 70 angeschlossen ist R 6 ist ein zwischen den Eingang und den Ausgang des Rechenverstärkers OPiAE geschalteter Widerstand. Das Ausgangssignal des Rechenverstärkers OP Mf ist ferner über einen Widerstand R 10 an das Meßwerk 57 angelegt Das Meßwerk 57 ist über einen Widerstand R 48 mit dem Festkontakt Λ/0 des Umschalters SW8 verbunden. R 46 ist ein an den Widerstand R 48 angeschlossener Widerstand. Ein Widerstand R8 ist an den Rechenverstärker OPiEF angeschlossen, zwischen dessen Eingang und dessen Ausgang ein Widerstand R 9 geschaltet ist Der Rechenverstärker OPiEF erzeugt ein Signal, das einer Verschlußzeit von '/60 s entspricht An diesen Rechenverstärker OPiEFwird über einen Inverter /20 und einen Widerstand R4i das Ausgangssignal des Vergleichers CP3 angelegt das über einen Widerstand R 40 auch an den Rechenverstärker OP iAE angelegt wird, so daß entsprechend dem Ausgangssignal des Vergleichers CP3 einer der Rechenverstärker OPl£Foder OPiAE arbeitet OP3UK ist ein Rechenverstärker, an dessen nichtinvertierenden Eingang das Ausgangssignal eines der Rechenverstärker OPiAEoder OPiEFunter Teilung durch Widerstände Λ11 und R 12 angelegt wird, während OP3K ein Rechenverstärker ist, dessen Eingang mit einem Widerstand R13 verbunden ist, während zwischen den Eingang und den Ausgang ein Widerstand R 14 geschaltet ist, so daß der Rechenverstärker OP3K eine Spannung abgibt, die höher als die Konstantspannung VC ist Der Rechenverstärker OP3UK arbeitet wenn ein Signal hohen Pegels von einem Ausgang STO einer Decodierschaltung DEi angelegt wird, während der Rechenverstärker OP3K arbeitet, wenn ein Signal hohen Pegels von einem Ausgang 57" 1 des Decodierers DEi angelegt wird. OP 4 ist ein Rechenverstärker, der einen Miller-Integrator bildet, wobei an den invertierenden Eingang des Rechenverstärkers OPA über einen Widerstand R15 das Ausgangssignal der Rechenverstärker OP3UK. und OP3K angelegt ist, während zwischen dem invertierenden Eingang und dem Ausgang Transistoren TR 1 und TR 2, eine Diode D 6 und ein Kondensator Cl parallel geschaltet sind. An die Basen der Transistoren 77? 1 und TR 2 wird über Widerstände R20 bzw. R 19 das Ausgangssignal eines NAND-Gliedes Λ/33 angelegt. CP5 ist ein Vergleicher für den Vergleich des Ausgangssignals des Rechenverstärkers OP4 mit der Konstantspannung VC, der ein Signal hohen Pegels an ein NOR-Glied NR 2 abgibt, wenn das Ausgangssignal des Verstärkers OP4 niedriger als die Konstantspannung VC wird.
CP 2 ist ein Spannungsprüf-Vergleicher zum Vergleich der mit Widerständen R 16 und R17 geteilten Spannung mit der Konstantspannung. Der Vergleicher CP2 gibt ein Signal niedrigen Pegels an NAND-Glieder N13, N 30 und N 31 ab, wenn die Spannung Vcc niedriger als die niedrigste Garantie-Spannung für die Steuerung der Kamera wird.

CP1 ist ein Vergleicher für die Erzeugung des Zählstartsignals, wobei an den Eingang des Vergleichers CPl eine Integrierschaltung aus einem Widerstand R18 und einem Kondensator C2 angeschlossen ist, während dem Kondensator C2 die in Fig. 1 gezeigten Schalter SW4 und SW i2 parallel geschaltet sind. Folglich ist beim Schließzustand des Zähl-Schalters SW4 der Kondensator C2 kurzgeschlossen, während beim Öffnungszustand des Zähl-Schalters SW4 der Kondensator C2 aufgeladen wird, bis seine Anschlußspannung die Konstantspannung VC erreicht, bei der das Ausgangssignal des Vergleichers CP1 niedrigen Pegel annimmt. Wenn ferner der B-Schalter SlV 12 geschlossen ist, wird der Kondensator C 2 nicht geladen, wodurch das Ausgangssignal des Vergleichers CPl auf hohem Pegel gehalten wird. Das Ausgangssignal des Vergleichers CP1 wird an ein UND-Glied A 2 und ein NAND-Glied N 28 abgegeben.
56 ist der in F i g. 1 gezeigte Zubehörschuh, dessen Masse-Anschluß TA mit Masse verbunden ist und dessen Synchronisierkontakt-Anschluß TX mit einem Synchronisierkontakt SWX verbunden ist der geschlossen wird, wenn der vordere Verschlußvorhang abgelaufen ist und der geöffnet wird, wenn der hintere Verschlußvorhang abgelaufen ist Ferner ist der Ladeabschlußsignal-Anschluß TC mit dem Blitzlicht-Schalter SIV60 und ferner auch mit dem Eingang des Vergleichers CP3 verbunden, dessen Eingang mit dem Ausgang des Rechenverstärkers OP 8 und einem Transistor 77? 5 verbunden ist An den Transistor 77? 5 wird über einen Inverter /26 und einen Widerstand R 30 das Ausgangssignal eines NAND-Gliedes N 34 angelegt das auch dem Vergleicher CP3 über einen Widerstand R 45 zugeführt wird, so daß durch das Schalten des Ausgangssignals des NAND-Gliedes N 34 der Transistor TR 5 wiederholt in den Sperr- und Leitzustand versetzt wird. Wenn hierbei der Transistor 77? 5 im Sperrzustand ist ist der Vergleicher CP3 außer Betrieb, so daß das Ausgangssignal des Vergleichers CP 3 auf hohem Pegel gehalten wird. Folglich arbeitet der Vergleicher CP3 nur dann, wenn der Tranistor TR 5 im Sperrzustand ist Falls hierbei eine Blitzlicht-Vorrichtung nicht geladen worden ist, liegt die Spannung KVC, die das Ausgangssignal

des Rechenverstärkers OPS bildet, über einen Widerstand R 29 an dem Vergleicher CP3 an, wodurch das Ausgangssignal des Vergleichers CP3 hohen Pegel annimmt. Wenn die Blitzlicht-Vorrichtung geladen worden ist, nimmt sie Strom vom Ladeabschlußsignal-Anschluß TC auf, so daß über den Widerstand R 29 Strom vom Ausgang des Rechen Verstärkers OP % zum Ladeabschlußsignal-Anschluß TC /ließt, wodurch das Ausgangssignal des Vergleichers CP 3 auf niedrigen Pegel umgeschaltet wird. Wenn ferner der Schalter S W60 geschlossen ist, nimmt, wie im Falle des Ladeabschlusses, das Ausgangssignal des Vergleichers CP 3 niedrigen Pegel an. Das Ausgangssignal des Vergleichers CP 3 wird gemäß vorstehender Beschreibung an die Rechenverstärker OPiAE und OPXEF und gleichzeitig an das NAND-Glied N 34, an NAND-Glieder 52 bis 55 sowie an UND-Glieder Λ 7 bis Λ 11 angelegt.

LED 2 ist eine Leuchtdiode zur Anzeige des Selbstauslöser-Betriebes, die über einen Widerstand /?31 an einen Transistor TR 6 angeschlossen ist, an dessen Basis über einen Widerstand R 32 das Ausgangssignal eines ODER-Gliedes OR 3 angelegt ist. P ist eine Impulsgeneratorschaltung zur Erzeugung von Impulsen mit 65 536 kHz, deren Ausgangssignal an einen Eingang CP eines Zählers CX und ferner über einen Inverter /6 an Eingänge CPvon Flipflops Fl bis FlO angelegt ist

77? 7 und 77? 8 sind Transistoren, die zusammen mit Widerständen R 36 bis R 39 eine Stromeinschalt-Löschschaltung bilden, wobei der Transistor 77? 8 im Leitzustand ist, bis die Spannung Vcc unter Spannungsteilung mittels der Widerstände R 36 und R 37 die niedrigste Garantie-Spannung erreicht und daher der Transistor TR 7 im Sperrzustand ist, so daß das Ausgangssignal eines Inverters /25 hohen Pegel hat Das Ausgangssignal des Inverters /25 wird an ein ODER-Glied OR A und ein NOR-Glied NR 8, an die Rücksetzeingänge R der Flipflops Fl bis F3 und F5 bis F9 sowie an den Setzeingang 5 des Flipflops F4 und ferner über einen Inverter /3 an Eingänge von NAND-Gliedern N22 und N 27 angelegt Wenn die Spannung Vcc höher als die niedrigste Grantie-Spannung wird, wird der Transistor TR 8 durchgeschaltet, während der Transistor TR 7 gesperrt wird, wodurch der Pegel des Ausgangssignals des Inverters /25 niedrig wird.

Mg2 ist der in Fig. 1 gezeigte Auslöse-Magnet Der Magnet Mg 2 ist zwischen einen Transistor TR 3 und den Verbindungspunkt zwischen einem Widerstand R 22 und einem Kondensator C4 geschaltet, wobei die Basis des Transistors TR 3 über einen Widerstand R 21 an den Ausgang ST7 des Decodierers DE 1 angeschlossen ist. Folglich wird bei niedrigem Pegel des Ausgangssignals am Anschluß ST7 des Decodierers DEX der Transistor 77? 3 in den Sperrzustand geschaltet, so daß der Kondensator C4 aufgeladen wird, während bei einem hohen Pegel des Ausgangssignals am Anschluß ST7 des Decodierers DE 1 der Transistor 77? 3 in den Durchschaltzustand versetzt wird, so daß der Kondensator CA entladen wird und dem Magneten Mg2 Strom zuführt

Mg 3 ist der in F i g. 1 gezeigte Verschlußsteuer-Magnet, der an einen Transistor 77? 4 angeschlossen ist, an dessen Basis das Ausgangssignal eines Rechenverstärkers OP 7 angelegt ist An den nichtinvertierenden Eingang des Rechenverstärkers OP 7 ist die Ausgangsspannung KVCdes Rechenverstärkers OPS angelegt, wobei diese mit Hilfe von Widerständen R 23, R 24 und R 25 so geteilt ist, daß dem Magneten Mg3 ein konstanter Strom zugeführt wird. Ferner ist an den Rechenverstärker OP 7 über einen Inverter /21 und einen Widerstand R44 das Ausgangssignal eines NOR-Gliedes NR9 angelegt, so daß bei niedrigem Pegel des Ausgangssignals des NOR-Gliedes NR 9 das Ausgangssignal mittels des Inverters invertiert und an den Rechen verstärker OP 7 angelegt wird. R 26 ist ein Widerstand, der an den Transistor TR 4 angeschlossen ist, so daß der Pegel am Verbindungspunkt zwischen dem Widerstand R 26 und dem Transistor TR 4 mit Hilfe des Vergleichers CP4 mit dem

ίο Pegel der mittels der Widerstände R 24 und R 25 geteilten Spannung verglichen wird. Der Ausgangspegel des Vergleichers CP4 ist hoch, wenn über den Magneten Mg3 der konstante Strom fließt, wobei, wenn der Pegel des Ausgangsstroms des R-chenverstärkers OP7 unter einem bestimmten festgelegten Wert liegt, der über den Widerstand /?26 fließende Strom im Falle einer Unterbrechung des Magneten wie einer Spulen-Unterbrechung klein gehalten werden kann, um damit den Ausgangspegel des Vergleichers CPA niedrig zu halten. Das Ausgangssignal des Vergleichers CPA wird NAND-Gliedern N13 und N30 zugeführt.

Nachstehend wird näher auf die Digital-Schaltung eingegangen. Es sind: NX bis JV60 NAND-Glieder, A 1 bis A 16 UND-Glieder, NR X bis NR XX NOR-Glieder, ORX bis ORA ODER-Glieder, EX bis E3 Antivalenzglieder, /1 bis /15 Inverter, F1 bis F10 Flipflops, C X bk CA Zähler, Gl und G2 Register und DEl und DE2 Decodierer. Die Ausgangssignale der NAND-Glieder Nl bis N3 werden über das NAND-Glied N16 dem Eingang /des Flipflops Fl zugeführt, während die Ausgangssignale der NAND-Glieder NA bis Λ/8 über das NAND-Glied N17 an den Eingang K des Flipflops Fl angelegt werden. Die Ausgangssignale der NAND-Glieder N 3, N 7, TV 9, Λ/10 und NXA werden über das NAND-Glied N18 dem Eingang / des Flipflops F2 zugeführt. Die Ausgangssignale der NAND-Glieder N5, NXX, N12 und N15 werden über das NAND-Glied /V19 an den Eingang K des Flipflops F2 angelegt Die Ausgangssignale der NAND-Glieder N 6 und N15 werden über das NAND-Glied N20 an den Eingang K des Flipflops F3 angelegt. Das Ausgangssignal des NAND-Gliedes Λ/13 wird über den Inverter /12 an den Eingang / des Flipflops F3 angelegt Die Ausgangssignale der NAND-Glieder N16 bis N 20 und des Inverters /12 werden über das NOR-Glied NR 4 an den Eingang K des Flipflops F4 und zugleich über das NOR-Glied NR A und den Inverter /4 an den Eingang /des Flipflops F4 angelegt Die Ausgänge der Flipflops F1 bis F3 sind jeweils mit dem Eingang D der Flipflops F5 bis F 7 verbunden, während die Ausgangssignale der Ausgänge Q der Flipflops F5 bis F 7 an die Eingänge A, B und C des Decodierers DEX angelegt werden. An den Anschluß INH des Decodierers DEX ist das Ausgangssignal vom Ausgang Q des Flipflops F4 angelegt. Das Ausgangssignal vom Ausgang STO des Decodierers DEX wird gemäß vorstehender Beschreibung an den Rechenverstärker OP3UK sowie gleichzeitig an die NAND-Glieder N1, A/3 und N9, das NOR-Glied NR 1 und das ODER-Glied OR 1 angelegt Das Ausgangssignal vom Ausgang STX des Decodierers DEl wird gemäß vorstehender Beschreibung an den Rechenverstärker OP3K sowie zugleich an die NAND-Glieder N 4, N7 und NlO angelegt; ferner wird dieses Ausgangssignal über den Inverter /10 an den Rücksetzeingang R des Flipflops FlO und das NOR-Glied NÄH sowie auch über den Inverter /3 an das NAND-Glied N26 angelegt Das Ausgangssignal vom Ausgang ST2 des Decodierers DE X wird an die NAND-Glieder N2, N11

und N35 sowie über den Inverter /7 an die NOR-Glieder NR 5 und NR 6 angelegt. Das Ausgangssignal vom Ausgang ST3 des Decodierers DEX wird an die NAND-Glieder N 5 und N13 und das NOR-Glied NR 9 angelegt, während das Ausgangssignal vom Ausgang ST4 des Decodierers DEX an die NAND-Glieder N14 und N49 angelegt wird. Das Ausgangssignal vom Ausgang ST5 des Decodierers DEX wird an die NAND-Glieder N ft, Ni und N 29 angelegt, während das Ausgangssignal vom Ausgang 5Γ6 des Decodierers DE X an das NAND-Glied N15 angelegt wird. Das Aus- £ingssignal vom Ausgang ST7 des Decodierers DF.1 wird gemäß vorstehender Beschreibung über den Widerstand R2X an den Transistor TR 3 sowie ferner an das NAND-Glied N12 angelegt Die Ausgangssignäle der Ausgänge Q der Flipflops F6 und Fl werden dem NAND-Glied N'33 zugeführt, dessen Ausgangssignal gemäß vorstehender Beschreibung jeweils über die Widerstände R 19, R 20 und R 35 an die Transistoren TR 2, TR X bzw. TR 10 und zugleich über das NOR-Glied NR 3 und den Inverter /9 an das NAND-Glied N 57 angelegt wird. Die Ausgangssignale der Ausgänge Q der Flipflops F2 und F3 werden über das NAND-Glied N32 dem UND-Glied A 3 zugeführt, an das auch das Ausgangssignal vom Ausgang Q des Flipflops F 4 angelegt wird. Das Ausgangssignal des UND-Gliedes A 3 wird den ODER-Gliedern OR2 und OR4 zugeführt Die NAND-Glieder N 21 und N22, /V24und N 25,N 26 und N27 sowie N29 und N 29 sind jeweils miteinander zur Bildung einer Flipflop-Schaltung verbunden, während die NOR-Glieder NR 1 und NR% NR8 und NR9 sowie NR 10 und NT? 11 gleichfalls jeweils miteinander zur Bildung einer Flipflop-Schaltung verbunden sind. An das NAND-Glied Λ/21 sind die Ausgangssignale der NAND-Glieder N5 und NXX angelegt, wobei das Ausgangssignal des NAND-Gliedes N22, welches zusammen mit dem NAND-Glied N2X eine Flipflop-Schallung bildet, dem UND-Glied A 2 zugeführt wird. Das Ausgangssignal des NAND-Gliedes N26 liegt am NAND-Glied /V24 an, dessen Ausgangssignal dem UND-Glied /4 2 zugeführt wird. Das Ausgangssignal des UND-Gliedes A 2 wird an den Eingang D des Flipflops FS angelegt, dessen Ausgangssignal vom Ausgang Q an die NAND-Glieder N3, NT, N9 und NlO sowie über den Inverter /1 an die NAND-Glieder N X und N4 angelegt wird. Die Ausgangssignale des NOR-Gliedes NR 1 und der NAND-Glieder N 28, N30 und A/31 werden jeweils an die NAND-Glieder N4, NS, N5 bzw. N11 angelegt Das Ausgangssignal vom Ausgang Q des Füpflops F4 wird an den Rücksetzeingang R des Zählers C1 und ferner über den Inverter /5 an das NAND-Glied /V59 angelegt Das Ausgangssignal des NOR-Gliedes NR 3 wird über das ODER-Glied OR 2 an der, Rücksetzeingang R des Zählers C2 angelegt An den Eingang CP des Zählers C2 wird das 8192 Hz-Ausgangssignal des Zählers Cl angelegt Der Zähler C 2 erzeugt 12 Arten von Signalen mit 4096 Hz bis 2 Hz, von welchen die Signale von 4096 Hz bis 4 Hz jeweils an die NAND-Glieder N38 bis N48 angelegt werden. Hierbei wird das Signal mit 2 Hz an das NOR-Glied NR 5 angelegt Ferner wird das 4 Hz-Signal des Zählers C2 an das UND-Glied A 1, die NAND-Glieder Λ'6 und N'35 sowie das NOR-Glied NR 5 angelegt, während das 8 Hz-Ausgangssignal des Zählers Cl auch an das UND-Glied A X und das NOR-Glied NR 6 angelegt wird. Das Ausgangssignal des UND-Gliedes A X wird über das NAND-Glied N 23 dem NAND-Glied TV24 zugeführt Das 16 Hz-Ausgangssignal des Zählers C2 wird an das NAND-Glied N15 und das NOR-Glied NR 6 angelegt. Die Ausgangssignale mit 128 Hz und 512 Hz des Zählers C2 werden ferner über das UND-Glied Λ 4 an die NAND-Glieder N5, NX2 und N13 angelegt. Das 8192 Hz-Ausgangssignal des Zählers CX wird an die NAND-Glieder N37 und N57 angelegt, während an die NAND-Glieder N37 bis N48 jeweils die Ausgangssignale der Ausgänge QO bis QIl des Decodierers DE2 angelegt werden. Die Ausgangssignale der NAND-Glieder N37 bis N4S werden an das NAND-Glied N 36 angelegt, dessen Ausgangssignal dem NAND-Glied N49 zugeführt wird. Die Ausgangssignale der NAND-Glieder N49 und N 50 werden über das NAND-Glied N5X an den Eingang CPdes Zählers C4 angelegt, an dessen Rücksetzeingang /? das Ausgangssignal des ODER-Gliedes OR 4 angelegt wird. Die Ausgangssignale der Ausgänge des Zählers C4 werden jeweils über die Antivalenzglieder £bis £3 bzw. den Inverter /11 dem NOR-Glied NR 7 zugeführt, dessen Ausgangssignal an das NOR-Glied NR S und das NAND-Glied N14 angelegt wird. Ferner wird das Ausgangssignal vom Ausgang Q 3 des Zählers C4 an das UND-Glied A2 sowie über den Inverter /15 an das NAND-Glied N 50 angelegt. Das Ausgangssignal des NOR-Gliedes NR 9 wird über den Inverter /21 und den Widerstand Ä44 an den Rechenverstärker OP 7 sowie ferner an das UND-Glied A 2 angelegt. Das Ausgangssignal des NAND-Gliedes N35 wird ober den Inverter /13 und das ODER-Glied ORX an das NAND-Glied N 34 sowie ferner über das NAND-Glied N 58 an das UND-Glied A 5 und den Eingang CP des Zählers C3 angelegt Die Ausgangssignale der Ausgänge QX bis Q 7 des Zählers C3 werden jeweils an die UND-Glieder A 12 bis A 15 bzw. ferner an die Eingänge D 6 und D 7 des Registers G 2 angelegt. Ferner werden die Ausgangssignale der Ausgänge Q 2, Q 4 und Q 7 des Zählers C3 an das UND-Glied A 5 angelegt, dessen Ausgangssignal dem NAND-Glied NX zugeführt wird. Die Ausgangssignale der Ausgänge Q 4 und Q 6 des Zählers C 3 werden an das UND-Glied A 6 angelegt, dessen Ausgangssignal dem NAND-Glied N2 zugeführt wird. Die Ausgangssignale der Ausgänge Q 4, Q 5 und Q 7 des Zählers C3 werden auch an das NAND-Glied N56 angelegt, dessen Augangssignal über das NAND-Glied N57 an das NAND-Glied N5S angelegt wird. Das Ausgangssignal vom Ausgang Q 6 des Zählers C3 wird an das NOR-Glied NR 5 sowie über den Inverter /8 an das NOR-Glied NR 6 angelegt, wobei die Ausgangssignale der NOR-Glieder NR 5 und NR 6 an das ODER-Glied OR 3 angelegt werden. Das Ausgangssignal vom Ausgang <?5 des Zählers C3 wird dem NOR-Glied NR 10 zugeführt, während das Ausgangssignal des NOR-Gliedes NR 11, das zusammen mit dem NOR-Glied NR iö eine Flipflop-Schaltung bildet, an den Eingang D des Flipflops F tO und das NAND-Glied Λ/ 60 angelegt wird. Das Ausgangssignal vom Ausgang Q des Flipflops FlO wird an das NAND-Glied N 60 angelegt, dessen Ausgangssignal über das NAND-Glied ΛΓ59 an den Rücksetzeingang R des Zählers C3 angelegt wird. Das Ausgangssignal vom Ausgang Q des Flipflops FlO wird an die UND-Glieder A 12 bis A 16 angelegt, deren Ausgangssignale jeweils an die Eingänge DX bis D 3 des Registers GX bzw. die Eingänge D 4 und D 5 des Registers G 2 angelegt werden. Das Ausgangssignal des

NAND-Gliedes N4 wird über den Inverter /14 an den Eingang D des Flipflops F9 angelegt, dessen Ausgangssignal vom Ausgang Q an das NAND-Glied N50 und die Eingänge CP der Register GX und G 2 aneeleet

wird. Die digitalen Ausgangssignale des Registers GI entsprechen den Verschlußzeiten in Vielfachen von 2 von 'Λοΰο s bis 2 s gemäß folgender Tabelle 1.

Tabelle 1

<?4	<?5	<?6	Q7	Verschlußzeit	TV
O	O	O	O	V100O	10
1	O	O	O	V500	9 io
O	1	O	O	V250	8
1	1	O	O	V125	7
O	O	1	O	V60	6
1	O	1	O	V30	5
O	1	1	O	V15	4 15
1	1	1	O	V8	3
O	O	O	1	V4	2
1	O	O	1	V2	1
O	1	O	1	1	0
1	1	O	1	2	-1 20

Wie aus Tabelle 1 ersichtlich ist, werden alle Verschlußzeiten von weniger als Viooo s in »Viooo s« umgesetzt, während alle Zeiten von mehr als 2 s in »2 s« umgesetzt werden. Im Falle einer Zeit von weniger als Viooo s ist nämlich das Ausgangssignal am Ausgang QO des Decodierer« DE 2 auf hohem Pegel, während im Falle einer Zeit von mehr als 2 s das Ausgangssignal am Ausgang QH des Decodierers DE 2 hohen Pegel hat

Ferner ergeben die digitalen Ausgangssignale des Registers G1 eine Genauigkeit in 1/8-Stufen gemäß der folgenden Tabelle 2:

Tabelle 2

Q2

TV

35

0	0	0	8/8
1	0	0	7/8
0	1	0	6/8 -»o
1	1	0	5/8
0	0	1	4/8
1	0	1	3/8
0	1	1	2/8
1	1	1	1/8 «

Die in Tabelle 2 gezeigten TV-Werte liegen jeweils zwischen den in Tabelle 1 gezeigten TV-Werten 10 bis — 1. Folglich haben im Falle einer Verschlußzeit von '/,oops die Ausgänge <?1 bis <?3 bzw. Q4 bis Q7 der Register G1 und G 2 alle niedrigen Pegel, nämlich den Pegel »0«. Im Falle einer Verschlußzeit, die um eine 1/8-Stufe länger als 'Λοοο s ist, hat der Ausgang Q i des Registers G1 hohen Pegel, nämlich den Pegel »1«, während die Ausgänge Q 2 und Q 3 bzw. QA bis Q 7 der Register G1 und G 2 alle den Pegel »0« haben.

Die Ausgangssraale der Ausgänge Q1 bis Q 3 und Q 4 bis Q 7 der Register G1 und G 2 werden jeweils an das NAND-Glied N55, die UND-Glieder Λ 7 bis Λ 10, das NAND-Glied N54 und das UND-Glied A H angelegt. Das Ausgangssignal des NAND-Gliedes N 55 wird über das NAND-Glied Λ/52 an das Antivalenzglied EX angelegt, während die Ausgangssignale der UND-Glieder A 7 und /4 8 jeweils an die Antivalenzglieder E 2 bzw. E3 angelegt werden. Die Ausgangssignale der UND-Glieder A 9 bis A U werden jeweils an die Eingänge A, B und D des Decodierers DE 2 angelegt, während das Ausgangssignal des NAND-Gliedes N54 über das NAND-Glied N S3 dem Eingang Cdes Decodierers DE2 zugeführt wird. Die Ausgangssignale der Ausgänge Q 0 bis Q11 des Decodierers DE 2 werden jeweils an die NAND-Glieder N37 bis N48 angelegt

Die Funktionsweise der vorstehend beschriebenen Belichtungssteuerschaltung wird nun anhand der F i g. 3 und 4 erläutert F i g. 3 zeigt ein Ablaufdiagramm von Steuervorgängen, während Fig.4 Signalverläufe zur Veranschaulichung der Belichtungssteuerung zeigt

Fig. 1 zeigt den gespannten Zustand der Kamera. Somit sind der Zähl-Schalter SW 4 und der in Fig.2 gezeigte Filmtransportabschluß-Schalter SWS geschlossen. Ferner ist durch die Drehung des Hebels 26 entsprechend der Länge des Offenblenden-Kompensations-Stiftes 28 des angesetzten Aufnahmeobjektivs der Wert des veränderbaren Widerstandes 27 bestimmt Wenn die Zahl an der Scheibe 66 entsprechend dem Empfindlichkeitswert des in die Kamera eingelegten Films auf die Marke 67 gestellt ist, ist an dem veränderbaren Widerstand 70 der der Filmempfindlichkeit entsprechende Wert eingestellt

Zunächst wird nachstehend näher auf die automatische Belichtung mit Vorwahl des Biendenwertes eingegangen.

Wenn zunächf die Betriebsart-Wählscheibe 59 so gedreht wird, daß die Markierung A für die automatische Belichtung mit der Marke 60 übereinstimmt haben die Schleifer 64a und 64b keinen Kontakt mit den Leitermustern 63a, 636 und 63c, so daß der B-Schalter SW12, der Selbstauslöser-Schalter SW 7 und der Blitzlicht-Schalter SW60 geöffnet sind. Wenn ferner der Blendcn-Einstellring 1 so gedreht wird, daß der gewünschte Blendenwert auf die Marke 2 eingestellt ist, wird der Blenden-Voreinstellring 3 mittels der Feder 3a gedreht wobei er der Drehung des Einstellringes t folgt Die Drehung des Voreinstellringes 3 wird über den Signalhebel 29 auf den Hebel 24 übertragen, so daß an dem veränderbaren Widerstand 25 ein dem eingestellten Blendenwert entsprechender Widerstandswert eingestellt wird. Da der Batterieprüfknopf 71 nicht gedruckt ist, hat der Umschalter SW3 Kontakt mit dem Festkontakt NC

Wenn dann der Auslöseknopf 58 gedrückt wird, wird bei dessen erster Betätigungsstufe der Schalter SWi geschlossen, so daß der Transistor 77? 9 durchgeschallet wird. Auf diese Weise wird an die Steuerschaltungen wie die Rechenverstärker, die Schaltglieder usw. die Spannung Vcc angelegt wobei ein anfängliches Rückstellen der Schaltung mit Hilfe der Einschalt-Löschschaltung erfolgt bis die Spannung Vcc höher als die niedrigste Garantie-Spannung der Schaltungen ist. Wenn nämlich der Schalter SWi geschlossen wird, ist die Spannung Vcc aufgrund der Spannungsteilung mittels der Widerstände K 36 und R 37 niedriger als die niedrigste Garantie-Spannung, so daß der Transistor 77? 8 gesperrt ist, der Transistor 77? 7 durchgeschaltet ist und der Ausgangspegel des Inverters /25 hoch ist; dadurch erhält das Ausgangssignal des NAND-Gliedes /V22 hohen Pegel, das zusammen mit dem NAND-Glied N2t eine Flipflop-Schaltung bildet, während auch das Ausgangssignal des NOR-Gliedes NR 9 hohen Pegel annimmt das zusammen mit dem NOR-Glied NR 8 eine Flipflop-Schaltung bildet. Hierdurch wird der Ausgangspegel des NAND-Gliedes Λ/26 niedrig, das zusammen mit dem NAND-Glied N27 eine Flipflop-Schaltung bildet. Dadurch wird das Ausgangssignal des NAND-Gliedes /V24, das zusammen mit dem NAND-Glied N 23 eine Flipflop-Schaltung bildet, auf hohem Pegel gehalten, da der Pegel des Ausgangssignals des

15 16

NAND-Gliedes Λ/26 niedrig ist, während das dem daß das Ausgangssingal des Rechenverstärkers OPA Schließen des Filmtransportabschluß-Schalters SWS höher als die Konstantspannung VCwird.
entsprechende Signal niedrigen Pegels mittels des In- Ferner wird das Ausgangssignal mit 65 536 kHz der verters /23 invertiert wird. Mit dem Ausgangssignal Impulsgeneratorschaltung Pan den Zähler Cl angelegt, hohen Pegels vom Inverter /25 werden der Zähler C4 5 der synchron mit dem Abfallen der Impulse zählt Die sowie die Flipflops Fl bis /3 und FS bis F9 rückge- 8192 Hz-Ausgangsimpulse des Zählers Cl werden an setzt und das Flipflop FA gesetzt Daher gehen die Aus- das NAND-Glied Λ/57 angelegt Zu diesem Zeitpunkt gangssignale des Decodierers DE 1 auf niedrigen Pegel ist der Ausgangspegel des NAND-Gliedes /V33 niedrig, über, während die Zähler Cl und C3 rückgesetzt wer- da die Ausgangspegel an den Ausgängen Q der Flipden. Da zu diesem Zeitpunkt die Ausgangssignale des io flops F6 und Fl hoch sind. Das Ausgangssignal des Decodierers DEX alle niedrigen Pegel haben, haben die NAND-Gliedes N33 wird mittels des Inverters /9 in-Ausgangssignale der NAND-Glieder Ni bis N15 alle vertiert und an das NAND-Glied N57 angelegt Die hohen Pegel, so daß die Ausgangssignale der NAND- Pegel der Ausgangssignale an den Ausgängen QA, QS Glieder N16 bis Λ/20 sowie des Inverters /12 alle nied- und Q7 des Zählers C3 sind niedrig, so daß der Ausrigen Pegel haben. Auf diese Weise ist der Ausgängspe- 15 gangspegel des NAND-Gliedes JV56 hoch ist Daher gel des NOR-Gliedes NR 4 hoch. Wenn dann die Span- werden die Ausgangsimpulse mit 8192 Hz vom Zähler nung Vice höher als die niedrigste Garantie-Spannung Cl über die NAND-Glieder N57 und N58 dem Zähler wird, wird der Transistor TRS durchgeschaltet, wäh- C3 zugeführt, der synchron mit dem Abfallen der rend der Transistor TA 7 gesperrt wird, so daß der Aus- 8192 Hz-Impulse zählt Wenn die Ausgangspegel der gangspegel des Inverters /25 niedrig wird. Auf diese 20 Ausgänge Q 2, QA und Q 7 des Zählers C3 hoch sind, Weise werden die Flipflops Fl bis F3 und F5 bis F9 während der Pegel des Ausgangssignals mit 8192 Hz sowie der Zähler C4 freigegeben, die rückgesetzt wor- hoch ist d. h, wenn die 8192 Hz-Impulse über 74,5 Takte den sind, während auch das Flipflop F4 freigegeben (74,5=0,5+2+8+64) gezählt und ungefähr 9,1 ms abwird, das gesetzt worden ist, wobei das Flipflop F4 mit gelaufen sind, nimmt das Ausgangssignal des UND-dem Ausgangssignal des NOR-Gliedes NR 4 synchron 25 Gliedes A S hohen Pegel an. Dieses Ausgangssignal des mit dem Ansteigen des Taktimpulses umgeschaltet wird, UND-Gliedes A 5 wird an das NAND-Glied N1 angeso daß der Ausgangspegel niedrig wird. Auf diese Weise legt Zu diesem Zeitpunkt hat das Ausgangssignal am werden die rückgesetzten Zähler Cl und C3 freigege- Ausgang STO des Decodierers DEi hohen Pegel, wähben, so daß sie das Eingangssignal vom Decodierer rend das Ausgangssignal am Ausgang Q des Flipflops DfI aufnehmen. An alle Eingänge A, Bund C des De- 30 F8 niedrigen Pegel hat, da das Ausgangssignal des codierers DE 1 werden Signale niedrigen Pegels ange- UND-Gliedes A 2 noch nicht hohen Pegel hat; daher legt, so daß der Ausgang STO des Decodierers DE 1 wird dieses Signal niedrigen Pegels am Ausgang Q des hohen Pegel annimmt Damit wird der Rechenverstär- Flipflops F8 mittels des Inverters /1 invertiert und an ker OP 3 UK in Betrieb gesetzt Andererseits wird durch das NAND-Glied Nl angelegt Damit wird das Ausdas Schließen des Stromversorgungs-Schalters SWi 35 gangssignal des UND-Gliedes A S an das NAND-Glied die Spannung VBB an alle Rechenverstärker angelegt N1 angelegt, so daß dessen Ausgangssignal niedrigen so daß der Rechenverstärker OP 2 eine dem eingestell- Pegel annimmt, während das Ausgangssignal des ten Blendenwert entsprechende Blendeninformation so- NAND-Gliedes N16 hohen Pegel annimmt. Das Auswie eine Offenblendenkompensations-Information ab- gangssignal hohen Pegels vom NAND-Glied N16 wird gibt, die an den Rechenverstärker OPiAE angelegt 40 an den Eingang/des Flipflops Fl sowie ferner über das werden. Zugleich wird die Ausgangsspannung KVCdes NOR-Glied NR A und den Inverter /4 an den Eingang / Rechen Verstärkers OP 8 an den invertierenden Eingang des Flipflops F4 angelegt Daher nehmen synchron mit des Temperaturkompensations-Rechenverstärkers dem Ansteigen des mittels des Inverters /6 invertierten OP 6 angelegt, dessen Ausgangssignal an den nichtin- Impulses die Ausgangssignale der Flipflops Fl und F4 vertierenden Eingang des Lichtmeß-Rechenverstärkers 45 hohen Pegel an. Dadurch nehmen alle Ausgangssignale MOS angelegt wird. Auf diese Weise wird der auf den des Decodierers DE i niedrigen Pegel an, während das temperaturabhängigen Sättigungsstrom in Sperrich- Ausgangssignal des NAND-Gliedes /Vl hohen Pegel tung der logarithmischen Komprimierungsdiode DS annimmt und die Signale an den Eingängen / und K der zurückzuführende Einfluß kompensiert so daß der Flipflops F1 bis F3 niedrige Pegel annehmen. Die Aus-Lichtmeß-Rechenverstärker MOS eine der Objekthel- 50 gangssignale an den Ausgängen <?der Flipflops Fl und ligkeit entsprechende Spannung abgibt Das Ausgangs- F4 werden jedoch auf hohem Pegel gehalten. Zugleich signal des Rechenverstärkers MOS wird über den Tem- werden durch das Ausgangssignal hohen Pegels am peraturkompensations-Widerstand RA und den Re- Ausgang Q des Flipflops F4 die Zähler Cl und C2 chenverstärker OP5 a.< den Rechenverstärker OPiAE rückgesetzt Wenn dabei synchron mit dem Ansteigen angelegt. In diesen Rechenverstärker OPiAE wird 55 des mittels des Inverters /6 invertierten Impulses das auch mittels des veränderbaren Widerstandes 70 die Ausgangssignal am Ausgang <? des Flipflops F1 niedri-Filmempfindlichkeits-Information eingegeben. Folglich gen Pegel annimmt, nimmt das Ausgangssignal am Auswerden die Filmempfindlichkeits-Information, die HeI- gang Q des Flipflops F5 niedrigen Pegel an. Dadurch ligkeits-lnformation, die Blendenwert-Information und werden die rückgesetzten Zähler Cl und C3 freigegedie Offenblendenkompensations-Information in den Re- 60 ben, wenn der Ausgang STi des Decodierers DE 1 hochenverstärker OP IAEeingegeben, der diese Informa- hen Pegel annimmt Damit ist der Übergang von hohem tionen auswertet und eine der ermittelten Verschlußzeit Pegel am Ausgang STO des Decodierers DEi bis zu entsprechende Spannung abgibt. Zur Anzeige der Ver- dem hohen Pegel am Ausgang 5Tl abgeschlossen. Zu schlußzeit wird das Ausgangssignal des Rechenverstär- diesem Zeitpunkt werden die Ausgänge der Flipflops kers OP iAEan das Meßwerk 57 angelegt. Ferner wird 65 Fl und F5 auf hohem Pegel gehalten. Auf diese Weise das Ausgangssignal des Rechenverstärkers OPiAE an wird nach einer Verzögerung um einen Impuls nach den Rechen verstärker OP 3 UK angelegt, mit dessen dem Ablauf der 9,1 ms der Pegel am Ausgang STi des Ausgangssignal der Kondensator Cl geladen wird, so Decodierers DEi hoch, nachdem alle Ausgangspegel

des Decodierers DEl niedrig sind. Dies dient dazu, alle anderen Signale zu sperren, wenn ein Signal angenommen ist. Durch das Signal hohen Pegels am Ausgang STl des Decodieren DEl nimmt das Ausgangssignal des NAND-Gliedes N26 hohen Pegel an, wodurch das Ausgangssignal des NAND-Gliedes A/24 auf hohem Pegel gehalten wird. Zugleich wird das Ausgangssignal hohen Pegels vom Ausgang STi des Decodierers DEi an das NAND-Glied N 4 und ferner auch an den Rechenverstärker OP3K angelegt Auf diese Weise wird der Rechenverstärker OP 3K in Betrieb gesetzt, so daß er den Kondensator Cl entlädt Dadurch wird die Ausgangsspannung des Rechenverstärkers OP 4 abgesenkt, bis sie gleich der Spannung VC wird, bei der das Ausgangssignal des Vergleichers CP5 hohen Pegel an- is nimmt Das Ausgangssignal hohen Pegels des Vergleichers CP 5 wird an das NOR-Glied NR 2 angelegt, wobei das Ausgangssignal des NOR-Gliedes NR 1, das zusammen mit dem NOR-Glied NR 2 eine Flipflop-Schaltung bildet hohen Pegel annimmt und an das NAND-Glied N4 angelegt wird. Zu diesem Zeitpunkt wird an das NAND-Glied N4 über den Inverter /I das Ausgangssignal niedrigen Pegels des Flipflops F8 angelegt, so daß das Ausgangssignal des NAND-Gliedes N4 niedrigen Pegel annimmt Das Ausgangssignal niedrigen Pegels des NAND-Gliedes Λ/4 wird über den Inverter /14 an den Eingang D des Flipflops F9 sowie an das NAND-Glied N17 angelegt, dessen Ausgangssignal an den Eingang K des Flipflops Fl und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang / des Flipflops F 4 angelegt wird. Folglich nimmt synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses der Ausgang Q des Flipflops F9 hohen Pegel an, während der Ausgang Q des Flipflops Fl niedrigen Pegel annimmt und der Ausgang Q des Flipflops F4 hohen Pegel annimmt Auf diese Weise werden alle Pegel an den Ausgängen des Decodierers DEl niedrig, während das Ausgangssignal des NAND-Gliedes N 4 hohen Pegel annimmt jnd die Pegel an den Eingängen /und Kder Flipflops Fl bis F3 zugleich mit dem Pegel am Eingang D des Flipflops F9 niedrig werden. Auf diese Weise steht das Ausgangssignal am Ausgang Q des Flipflops F9 für die Dauer eines Impulses auf hohem Pegel, der über die NAND-Glieder /V 50 und N 51 an den Zähler C4 angelegt wird. Andererseits wird der Ausgang <?des Flipflops F4 auf hohem Pegel gehalten, so daß die Zähler Cl und C 3 rückgesetzt werden. Danach nimmt mit dem Ansteigen des mittels des Inverters /6 invertierten Impulses das Ausgangssignal des Flipflops F4 niedrigen Pegel an. Auf diese Weise nimmt der Pegel am Ausgang STO des Decodierers DE 1 hohen Pegel an, so daß die rückgesetzten Zähler C1 und C3 freigegeben werden. Damit ist der Übergang vom hohen Pegel am Ausgang STl des Decodierers DE 1 bis zu dem Wechsel des Ausgangs STO auf hohen Pegel abgeschlossen.

Auf diese Weise wird der Pegel am Ausgang 570 des Decodierers DEl hoch, wonach der vorstehend beschriebene Vorgang wiederholt wird. Das heißt: während des Schließzustandes des Schalters SlV 1 nehmen die Ausgänge 5T0 und STi des Decodierers DEl abwechselnd hohen Pegel an. Es wird nämlich eine Analog-Digital-Umsetzung wiederholt, wobei der Analog-Digital-Umsetzwungswert die Zeit ist, während welcher das Ausgangssignal am Ausgang STl des Decodierers DE 1 hohen Pegel hat. Wenn der vorstehend beschriebene Vorgang viermal wiederholt wird, nimmt das Ausgangssignal am Ausgang Q3 des Zählers C4 hohen Pegel an, der an das UND-Glied A 1 angelegt wird. Danach ist jederzeit der Auslösevorgang möglich. Ferner wird das Ausgangssignal hohen Pegels am Ausgang Q 3 des Zählers C4 über den Inverter /15 an das NAND-Glied N 50 angelegt, um den Zähler C4 gegenüber Ausgangsimpulsen vom Ausgang Q des Flipflops F9 zu sperren.

Sobald das Ausgangssignal am Ausgang STl des Decodierers DE 1 hohen Pegel angenommen hat wird der rückgesetzte Zähler C3 freigegeben und beginnt über die NAND-Glieder N57 und N58 die Ausgangsimpulse mit 8192 Hz des Zählers Cl zu zählen. Wenn der Ausgang Q 5 des Zählers C3 hohen Pegel annimmt wird dieser an das NOR-Glied NR 10 angelegt, wodurch das Ausgangssignal des NOR-Gliedes NRIl, das zusammen mit dem NOR-Glied NR 10 eine Flipflop-Schaltung, hohen Pegel annimmt Das Ausgangssignal hohen Pegels des NOR-Gliedes NR 11 wird an den Eingang D des Flipflops FlO und an das NAND-Glied N60 angelegt Zu diesem Zeitpunkt wird das Ausgangssignal hohen Pegels am Ausgang ST1 des Decodierers DE t mittels des Inverters /10 invertiert und an das Flipflop FlO angelegt so daß das Flipflop FlO freigegeben wird, das rückgeseizt ist. Dabei wird das Ausgangssignal des Flipflops FlO nicht umgeschaltet und das Ausgangssignal am Ausgang Q auf hohem Pegel gehalten. Dadurch nimmt das Ausgangssignal des NAND-Gliedes Λ/60 niedrigen Pegel an, der über das NAND-Glied N59 an den Rücksetzeingang R des Zählers C3 angelegt wird. Das Fiipflop FlO wird mit dem Ansteigen des Impulses über den Inverter /6 umgeschaltet, so daß der Pegel am Ausgang Q nach Ablauf eines Impulses nach Anlegen hohen Pegels an den Eingang D niedrig wird, wobei der Ausgang Q hohen Pegel annimmt. Folglich wird der rückgesetzte Zähler C3 freigegeben, während die UND-Glieder A 12 bis A 16 durchgeschaitet werden. Hierbei beginnt der Zähler C3 die Ausgangsimpulse mit 8192 Hz zu zählen. Alle Ausgangssignale des Zählers C3 werden direkt oder über die UND-Glieder A 12 bis A 16 indirekt an die Eingänge Dl bis D 3 bzw. D 4 bis D 7 der Register C1 bzw. G 2 angelegt. Sobald gemäß vorstehender Beschreibung das Ausgangssignal des Vergleichers CP5 auf hohen Pegel übergeht, wird mit Hilfe des Ausgangssignals hohen Pegels am Ausgang Q des Flipflops F9 der Inhalt des Zählers C3 in den Registern G1 und G 2 zwischengespeichert, während zugleich durch das Ausgangssignal hohen Pegels am Ausgang Q des Flipflops F4 der Zähler C3 gesetzt wird.

Wenn dann der Auslöseknopf 58 weiter zum Schließen des Auslöse-Schalters SW 2 gedruckt wird, wird das dem Schließen des Schalters SW2 entsprechende Signal niedrigen Pegels mittels des Inverters /22 invertiert und an das UND-Glied A 2 angelegt. Zu diesem Zeitpunkt liegt am UND-Glied A 2 ein Ausgangssignal hohen Pegels vom Ausgang Q3 des Zählers C4 sowie ferner ein Ausgangssignal hohen Pegels vom Vergleicher CP1 an, da der Zähl-Schalter SW4 geschlossen ist. Weiter sind an das UND-Glied A 2 das Ausgangssignal hohen Pegels des NAND-Gliedes N 22, das im Anfangszustand mittels des Ausgangssignals des Inverters /25 gesetzt wurde, und das Ausgangssignal hohen Pegels des NOR-Gliedes NR 9 angelegt. Durch das Ausgangssignal hohen Pegels des Inverters /25 ist das Ausgangssignal des NAND-Gliedes Λ/26 auf niedrigen Pegel und danach nach Ablauf von 9,1 ms durch das Ausgangssignal hohen Pegels vom Ausgang STl des Decodierers DEi auf hohen Pegel übergegangen. Da zunächst der

19 20

Ausgangspegel des NAND-Gliedes N 25 niedrig ist, rend der Ausgang Q des Flipflops Fl auf hohem Pegel

wird das dem Schließen des Schalters SWS entspre- gehalten wird. Folglich nimmt das Ausgangssignal am

chende Signal niedrigen Pegels mittels des Inverters /23 Ausgang Q des Flipflops F4 niedrigen Pegel an sobald

invertiert und an das NAND-Glied N 25 angelegt, wenn entsprechend dem Ansteigen des nächsten vom Inverter

der Schalter SW1 geschlossen ist, so daß das Ausgangs- s /6 invertierten Impulses die Ausgänge der Flipflops F5

signal des NAND-Gliedes N 24 hohen Pegel annimmt, und Γ6 hohen Pegel annehmen. Dementsprechend wird

der an das UND-Glied A 2 angelegt wird. Daher nimmt der rückgesetzte Zähler C2 freigegeben, während das

beim Schließen des Schalters SW2 das Ausgangssignal Ausgangssignal am Ausgang ST3 des Decodierers DE 1

des UND-Gliedes A 2 hohen Pegel an, der an das Flip- hohen Pegel annimmt Auf diese Weise nimmt indem

flop F8 angelegt wird, dessen Ausgangssignal synchron io Fall, daß einer der Ausgänge STO oder STi des Deco-

mit dem Ansteigen des mittels des Inverters /6 inver- dierers DEi hohen Pegel hat, das Ausgangssignal am

tierten Impulses hohen Pegel annimmt Das Ausgangssi- Ausgang ST3 des Decodierers DEi hohen Pegel an,

gnal hohen Pegels des Flipflops F8 wird an die NAND- wenn das Ausgangssignal des Flipflops F8 hohen Pegel

Glieder N3 und NiO angelegt an die entsprechend annimmt

dem Schließen oüer öffnen des Selbstauslöser-Schal- 15 Durch das Ausgangssignal hohen Pegels am Ausgang ters SlV7 über die Inverter /24 und /2 ein Signal hohen STi des Decodierers DE i wird das Ausgangssignal des Pegels angelegt wird. An das NAND-Glied N3 wird das NOR-Gliedes NR 9 auf niedrigen Pegel gebracht und Ausgangssignal vom Ausgang STO des Decodierers der Rechenverstärker OP 7 in Betrieb gesetzt so daß DEi angelegt, während an das NAND-GFed N10 das der Magnet Mg3 mit Strom versorgt wird. Ferner wird Ausgangssignal vom Ausgang STi des Decodierers 20 das Ausgangssignal hohen Pegels vom Ausgang ST3 DEi angelegt wird, so daß im Falle eines hohen Aus- des Decodierers DEi an die NAND-Glieder NS und gangspegels am Ausgang STO des Decodierers DEi N13 angelegt An das NANU-Uüed N5 werden über das Ausgangssignal des NAND-Gliedes N3 niedrigen das NAND-Glied N30 die Ausgangssignale der Ver-Pegel annimmt wenn das Ausgangssignal des Flipflops gleicher CP2 und CPA sowie über das UND-Glied die F» hohen Pegel annimmt, während im Falle hohen Pe- 25 Ausgangssignale mit 128 Hz und 512 Hz des Zählers C2 gels am Ausgang STi des Decodierers DE 1 das Aus- angelegt, während an das NAND-Glied N13 die Ausgangssignal des NAND-Gliedes N10 niedrigen Pegel gangssignalc der Vergleicher CP2 und CP4 sowie über annimmt, wenn das Ausgangssignal des Flipflops F8 das UND-Glied A4 die Ausgangssignale mit 128Hz hohen Pegel annimmt Wenn das Ausgangssignal des und 512 Hz des Zählers C2 angelegt werden. Folglich NAND-Gliedes N3 niedrigen Pegel annimmt, nehmen 30 werdendie Ausgangssignale mit 128 Hz und 512 Hz des die Ausgangssignale der NAND-Glieder N16 und /v'18 Zählers C2 einer UND-Verknüpfung unterzogen, wohohen Pegel an, der an die Eingänge /der Flipflops Fl bei das Ausgangssignal des UND-Gliedes A 4 hohen und F2 sowie ferner über das NOR-Glied NR 4 und den Pegel annimmt und an die NAND-Glieder N 5 und N13 Inverter /4 an den Eingang /des Flipflops FA angelegt angelegt wird, was nach Ablauf von 5 ms nach dem wird. Folglich nehmen die Ausgänge <?der Flipflops Fl, 35 Übergang des Ausgangssignals am Ausgang ST3 des F2 und F4 synchron mit dem Ansteigen des mittels des Decodierers DE 1 auf hohen Pegel stattfindet Falls zu Inverters / 6 invertierten Impulses hohen Pegel an, wäh- diesem Zeitpunkt eines der Ausgangssignale der Verrend deren Ausgangssignale an den Ausgängen Q nied- gleicher CP2 und CPA niedrigen Pegel hat, d. h., entwerigen Pegel annehmen. Auf diese Weise wird der Zähler der die Spannung Vcc niedriger als die niedrigste Ga- C2 rückgesetzt, während zugleich alle Ausgänge des 40 rantie-Spannung für die Steuerung der Kamera oder Decodierers OF1 niedrigen Pegel annehmen, wodurch der Magnet Mg 3 fehlerhaft ist, nimmt das Ausgangssidas Ausgangssignal des NAND-Gliedes N 3 hohen Pe- gnal des NAND-Gliedes N5 niedrigen Pegel an, der an gel annimmt, während die Eingänge / und K der Flip- die NAND-Glieder N17, N19 und Λ/21 angelegt wird, flops Fl, F2 und F4 niedrigen Pegel annehmen. Die so daß das Ausgangssignal des NAND-Gliedes N22, Ausgänge Q der Flipflops Fl, F2 und F4 werden je- 45 das zusammen mit dem NAND-Glied N2i eine Flipdoch auf hohem Pegel gehalten. Wenn dabei die Aus- flop-Schaltung bildet, niedrigen Pegel annimmt, der an gänge Q der Flipflops F5 und F6 synchron mit dem das UND-Glied A 2 angelegt wird, wodurch dieses genächsten vom Inverter /6 invertierten Impuls hohen sperrt wird. Zugleich werden die Ausgangssignale ho-Pegel annehmen, wird der Ausgangspegel am Ausgang hen Pegels der NAND-Glieder N17 und N19 an die Qdes Flipflops F4 niedrig. Dadurch wird der Zähler C2 50 Eingänge K der Flipflops Fl und F2 sowie über den freigegeben, der rückgesetzt worden ist, während der Inverter /4 an den Eingang /des Flipflops F4 angelegt Ausgang ST3 des Decodierers DEi hohen Pegel an- Folglich nehmen die Ausgangssignale an den Ausgännimmt. Wenn ferner das Ausgangssignal des NAND- gen Q der Flipflops Fl und F2 synchron mit dem An-Gliedes N10 hohen Pegel annimmt, gibt das NAND- steigen des mittels des Inverters /6 invertierten Impul-Glied N18 ein Signal hohen Pegels an den Eingang/des 55 ses niedrigen Pegel an, während das Ausgangssignal am Flipflops F2 sowie ferner über das NOR-Glied NR A Ausgang Q des Flipflops F4 hohen Pegel annimmt, und den Inverter /4 an den Eingang / des Flipflops F4 Durch das Ausgangssignal hohen Pegels am Ausgang Q ab. Auf diese Weise nehmen die Ausgänge Q der Flip- des Flipflops F4 nehmen alle Ausgänge des Decodieflops F2 und F4 synchron mit dem Ansteigen des mit- rers DE 1 niedrigen Pegel an. Die Ausgänge <?der Fliptels des Inverters 16 invertierten Impulses hohen Pegel 60 flops Fl und F2 werden jedoch auf niedrigem Pegel an während deren Ausgänge Q niedrigen Pegel anneh- gehalten, während der Ausgang <? des Flipflops F4 auf men. Dadurch wird der Zähler C2 rückgesetzt, während hohem Pegel gehalten wird. Wenn dabei synchron mit zugleich alle Ausgänge des Decodierers DE 1 niedrigen dem Ansteigen des nächsten vom Inverter /6 invertier-Pegel annehmen, wodurch das Ausgangssignal des ten impulses die Ausgänge Q der Flipflops F5 und F6 NAND-Gliedes Λ/10 hohen Pegel annimmt, während 65 niedrigen Pegel annehmen, nimmt das Ausgangssignal die Pegel an den Eingängen/ und K der Flipflops F Ibis am Ausgang Q des Flipflops F4 niedrigen Pegel an. F3 niec'rig werden. Die Ausgänge Q der Flipflops F2 Folglich nimmt der Ausgang STO des Decodierers DE 1 und F4 werden jedoch auf hohem Pegel gehalten, wäh- hohen Pegel an, wodurch das Ausgangssignal des UND-

Gliedes A 2 nicht hohen Pegel annimmt, da das Ausgangssignal des NAND-Gliedes N22 niedrigen Pegel hat, so daß selbst bei Schließen des Schalters SW2 der nächste Steuervorgang nicht beginnt und damit der Auslösevorgang der Kamera gesperrt ist. Wenn die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist und der Magnet Mg 3 störungsfrei ist, haben die Ausgangssignale der Vergleicher CP 2 und CP 4 hohen Pegel, während das Ausgangssignal des NAND-Gliedes N13 niedrigen Pegel hat Das Ausgangssignal niedrigen Pegels des NAND-Gliedes N13 wird vom Inverter /12 invertiert und an den Eingang / des Flipflops F3 angelegt, wobei das Ausgangssignal des Inverters /12 auch über das NOR-Glied NR 4 und den Inverter /4 an den Eingang / des Flipflops F 4 angelegt wird. Auf diese Weise nehmen die Ausgangssignale an den Ausgängen Q der Flipflops F3 und F4 synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses hohen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F3 niedrigen Pegel annimmt. Dadurch wird der Zähler C 2 rückgesetzt, während zugleich die Ausgangssignale des Decodierers DE 1 alle niedrigen Pegel annehmen. Der Ausgang Q des Flipflops F3 wird jedoch auf hohem Pegel gehalten, während die Ausgänge Q der Flipflops Fl und F 2 gleichfalls auf hohem Pegel gehalten werden. Folglich nehmen die Ausgänge Q der Flipflops F5, F6 und Fl synchron mit dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses hohen Pegel an, während zugleich das Ausgangssignal am Ausgang Q des Flipflops F4 niedrigen Pegel annimmt, so daß der rückgesetzte Zähler C 2 freigegeben wird. Daher nimmt das Ausgangssignal am Ausgang ST7 des Decodierers DE 1 hohen Pegel an, der an das NAND-Glied N12 und den Transistor TR 3 angelegt wird. An das NAND-Glied N12 werden die Ausgangssignale mit 128 Hz und 512 Hz des Zählers C2 angelegt, wodurch das Ausgangssignal des NAND-Gliedes Λ/12 niedrigen Pegel annimmt, während nach Ablauf von 5 ms nach dem Anlegen des Ausgangssignals hohen Pegels vom Ausgang ST7 des Decodierers DF.1 das Ausgangssignal des NAND-Gliedes /V19 hohen Pegel annimmt Das Ausgangssignal hohen Pegels des NAND-Gliedes Λ/19 wird an den Eingang K des Flipflops F2 und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang J des Flipflops F4 angelegt Das Ausgangssignal am Ausgang Q des Flipflops F2 nimmt daher synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses niedrigen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F4 hohen Pegel annimmt Durch das Ausgangssignal hohen Pegels am Ausgang Q des Fiipfiops F4 nehmen aiie Ausgänge des Decodierers DE 1 niedrigen Pegel an. Jedoch wird der Ausgang Q des Flipflops F2 auf niedrigem Pegel gehalten, während der Ausgang Q des Flipflops F4 auf hohem Pegel gehalten wird und die Ausgänge Q der Flipflops Fl und F3 auf hohem Pegel gehalten werden. Folglich wird der Zähler C 2 rückgesetzt In Koinzidenz mit dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses nimmt der Ausgang Q des Flipflops F6 niedrigen Pegel an, während auch der Ausgang Q des Flipflops F4 niedrigen Pegel annimmt Dadurch nimmt der Ausgang STS des Decodierers DEi hohen Pegel an, während zugleich der rückgesetzte Zähler C2 freigegeben wird. Folglich wird das Ausgangssignal am Ausgang ST7 des Decodierers DE 1 für 5 ms auf hohem Pegel gehalten. Dadurch bleibt der Transistor 77? 3 für 5 ms im Leitzustand, so daß dem Auslöse-Magneten Mg2der Entladestrom des Kondensators C 4 zugeführt wird. Dadurch wird der vom Permanentmagneten 20 erzeugte Magnetfluß durch den von der Erregerspule des Magneten Mg 2 erzeugten Magnetfluß aufgehoben, so daß der Anker 21 nicht länger vom Magneten Mg 2 angezogen wird, wodurch mit Hilfe der Feder 22a der Ankerhaltehebel 22 in Gegenuhrzeigerrichtung schwenkt, so daß zusammen mit dem Ankerhaltehcbel 22 der Signalstarthebel 23 schwenkt, wodurch sich der

to Auslösehebel 19 dreht. Zugleich mit der Betätigung des Auslösehebels 19 wird die Halteklinke 9 in Gegenuhrzeigerrichtung gedreht, so daß der Blendenautomatik-Einstellenergie-Speicherhebel 5 freigegeben und durch die Feder 5a in Uhrzeigerrichtung gedreht wird. Mit der Drehung des Speicherhebels 5 wird über den gemeinsamen Hebel 8 der Automatikblenden- Einstellhebe! 4 in Uhrzeigerrichtung geschwenkt, wodurch der Stift 74 des Blenden-Stellringes am Objektiv in Uhrzeigerrichtung geschwenkt wird, so daß die in der Zeichnung nicht gezeigten Blendenflügel geschlossen werden. Ferner wird der Speicherhebel 5 in die Richtung geschwenkt, in der das Ende des Hebels 5 den unteren Teil des Spicgelstellhebels 31 verläßt, der daher mittels der Feder 31a in Gegenuhrzeigerrichtung geschwenkt wird. Der zu dem Spiegelstellhebel 31 koaxial angeordnete Spiegelschwenkhebel 32 wird in der gleichen Richtung geschwenkt, so daß zugleich die Halteklinke 33 geschwenkt wird, wodurch der Mittelhebel 34 in Gegenuhrzeigerrichtung gedreht und über den Stift der Spiegelaufnahmeplatte 35, diese um die Achse 356 herum angehoben wird. Bei der Drehung des Spiegelstellhebels 31 wird der Vordervorhang-Haltehebel 36 mittels des Vorsprungs 31c in Uhrzeigerrichtung gedreht, wobei der Hakenteil am anderen Ende des Hebels 36 den abgebogenen Teil des Vordervorhang-Auslösehebels 37 verläßt welcher aufgrund der Feder 37a den Vordervorhang-Spannhebel 38 schwenkt, so daß der Zahlschalter SW4 öffnet Zugleich wird die Ablaufbewegung des vorderen Verschlußvorhangs des in der Zeich-

nung nicht gezeigten Verschlußmechanismus mit Hilfe des Vordervorhang-Zahnrades 39 und des Ritzels 41 ausgelöst

Weiterhin wird das Ausgangssignal hohen Pegels vom Ausgang ST5 des Decodierers DF.1 an das NAND-Glied Λ/8 angelegt so daß bei geöffnetem Zählschalter SW4 das Ausgangssignal des Vergleichers CPX niedrigen Pegel annimmt,der an das NAND-Glied N 28 angelegt wird, während das Ausgangssignal des NAND-Gliedes Λ/23 hohen Pegel annimmt, der an das NAND-Glied NS angelegt wird. Folglich nimmt das Ausgangssignal des NAND-Gliedes NS niedrigen Pegel an, während das Ausgangssignal des NAND Gliedes N19 hohen Pegel annimmt der an den Eingang K des Flipflops Fl und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang /des Flipflops F4 angelegt wird Das Ausgangssignal am Ausgang Q des Flipflops Fl nimmt synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses niedrigen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F4 hohen Pegel annimmt Durch das Ausgangssignal hohen Pegels des Flipflops F4 nehmen alle Ausgänge des Decodierers DEX niedrigen Pegel an. Das Ausgangssignal am Ausgang Q des Flipflops F4 wird jedoch auf hohem Pegel gehalten, während auch das Ausgangssignal am Ausgang Q des Flipflops F3 auf hohem Pegel gehalten wird. Folglich wird der Zähler C2 rückgesetzt Zugleich mit dem Ansteigen des Ausgangssignals des Flipflops F7 auf hohen Pegel entspre-

chend dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses nimmt das Ausgangssignal am Ausgang Q des Flipflops FA niedrigen Pegel an. Auf diese Weise wird der rückgesetzte Zähler C2 freigegeben, während das Ausgangssignal am Ausgang STA des Dccodierers DEi hohen Pegel annimmt. Das Ausgangssignal hohen Pegels vom Ausgang STA des Decodierer* DEi wird an die NAND-Glieder N 14 und Λ/49 angelegt. Auf diese Weise wird das NAND-Glied N49 für das Ausgangssignal des NAND-Gliedes N36 aufnahniebereit. Da der Blitzlicht-Schalter SWGiO geöffnet ist, hai das Ausgangssignal des Vergleichers CP3 hohen Pegel, der an das NAND-Glied Λ/53, die UND-Glieder Λ 7 bis A JO, das NAND-Glied Λ/54 und das UND-Glied A 11 angelegt wird. Es sei nun angenommen, daß die Ausgangssignale an den Ausgängen Qi bis Q3 und QA bis Ql der Register C 1 und G 2 niedrigen Pegel, nämlich den Pegel »0« haben. Damit wird an alle Eingänge A, B, C und D des Decodierers DE2 ein Signal niedrigen Pegels angelegt, so daß das Ausgangssignal am Ausgang QO des Decodierers DE2 hohen Pegel hat. Daher werden die Ausgangsimpulse mit 8192 Hz des Zahlers Ci über die NAND-Glieder N37, A/36, Λ/49 und N 51 dem Zähler CA zugeführt, der diese Impulse zählt. Die Signale niedrigen Pegels der Ausgänge Q i, Q 2 und ζ) 3 des Registers C1 werden jeweils über das NAND-Glied Λ/55 und die UND-Glieder A 7 und A 8 an das NAND-Glied Λ/52 und die Antivalenzglieder E2 und E3 angelegt, während das Ausgangssignal des NAND-Gliedes Λ/52 an das Antivalenzglied El angelegt wird. Daher wird zu dem Zeitpunkt, zu dem der Zähler CA acht Impulse mit 8192 Hz gezählt hat, ein Ausgangssignal hohen Pegels am Ausgang ζ)4 abgegeben, so daß das Ausgangssignal des NOR-Gliedes NR 7 hohen Pegel annimmt, der an das NOR-Glied NR 8 angelegt wird, wodurch das Ausgangssignal des NOR-Gliedes NR 9 hohen Pegel annimmt, welches zusammen mit dem NOR-Glied NRS eine Flipflop-Schaltung bildet. Folglich gibt zu dem Zeitpunkt, an dem das Ausgangssignal am Ausgang STA des Decodierers DEi hohen Pegel angenommen hat, nämlich nach Ablauf von '/102Ί s. nachdem 8 Impulse mit 8192 Hz nach dem Öffnen des Zähl-Schalters SWA gezählt worden sind, das NOR-Glied NR 9 ein Ausgangssignal hohen Pegels ab. Wenn ferner die Ausgangssignale an den Ausgängen Qi und Ql der Register Gi und G2 hohen Pegel, nämlich den Pegel »1« haben, während die Ausgahgssignalc an den anderen Ausgängen Q 2, Q 3 und QA bis Q 6 alle niedrigen Pegel, nämlich den Pegel »0« haben, nehmen die Ausgangssignale an den Ausgängen Q1 und QA zu dem Zeitpunkt hohen Pegel an, zu dem der Zähler CA 9 impulse mit 8192 Mz gezählt hat Daher nimmt das Ausgangssignal des NOR-Gliedes NR 7 wie auch das Ausgangssignal des NOR-Gliedes NR 9 hohen Pegel an. Folglich gibt nach einer Zeitdauer von ungefähr einer 1/8-Stufe nach Ablauf der ¹/_ΙΟ24 s das NOR-Glied NR 9 ein Signal hohen Pegels ab. Die Verschlußzeit wird somit mit einer Genauigkeit von 1/8-Stufe gesteuert. Das Ausgangssignal hohen Pegels des NOR-Gliedes NR 9 wird vom Inverter /21 invertiert und an den Rechcnverstärker OP 7 angelegt, um diesen außer Betrieb zu setzen. Dadurch wird der Transistor TR A gesperrt, so daß die Stromversorgung des Verschlußsteuer-Magneten Mg 3 unterbrochen wird. Hierdurch wird der Anker 45 nicht langer von dem Magneten Mg3 angezogen, wodurch der Anzugs-Hebel 44 mittels der Feder 44a in Uhrzeigerrichtung gedreht wird, so daß das Hintervorhang-Zahnrad 42 vom Stift 42a freigegeben wird.

Auf diese Weise wird das Hintervorhang-Zahnrad 42 gedreht, so daß der in der Zeichnung nicht gezeigte hintere Verschlußvorhand abzulaufen beginnt, wobei mittels des Stiftes 426 der Hebel 46 im Uhrzeigerrichtung gedreht wird. Zugleich mit dieser Drehung wird der Signalhebel 47 in Gegenuhrzeigerrichtung geschwenkt, der Spiegel-Rückholsignal-Hebel 48 in Uhrzeigerrichtung geschwenkt und die Halteklinke 33 mittels des Stiftes 48a in Gegenuhrzeigerrichtung geschwenkt, so daß sie sich von dem Hebel 32 löst und die Spiegelaufnahmeplatte 35 freigegeben wird, wodurch der Spiegel mittels einer in der Zeichnung nicht gezeigten Feder in die abgesenkte Stellung zurückgebracht wird. Ferner wird mit dem unteren Ende des Spiegelrückholsignal-Hebels 48 der Blendenautomatik-Rückkehrsignalhebei 10 in Gegenuhrzeigerrichtung geschwenkt, so daß der Stift 8a des gemeinsamen Hebels 8 in Gegenuhrzeigerrichtung geschwenkt und der abgebogene Teil Ab des Blendenautomatik-Einstellhebels 4 freigegeben wird. Der Einstellhebel 4 wird mittels der Rückholfeder 4a in Uhrzeigerrichtung geschwenkt, wodurch der Stift 74 des Blenden-Stellringes am Objektiv durch eine in der Zeichnung nicht gezeigte Feder der Schwenkung des Einstellhebels 4 folgt, so daß die Blendenflügel wieder geöffnet werden.

Ferner wird das Signal hohen Pegels vom NOR-Glied NRl dem NAND-Glied Λ/14 zugeführt, dessen Ausgangssignal niedrigen Pegel annimmt. Auf diese Weise nimmt das Ausgangssignal des NAND-Gliedes N18 hohen Pegel an, der an den Eingang / des Flipflops F2 sowie über das NOR-Glied NR 4 und den Inverter /4 an den Eingang / des Flipflops FA angelegt wird. Hierdurch nehmen synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses die Ausgangssignale an den Ausgängen Q der Flipflops F2 und FA hohen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F2 niedrigen Pegel annimmt. Dadurch wird der Zähler C2 rückgesetzt, während die Ausgangssignale des Decodierers DEi alle niedrigen Pegel annehmen, das Ausgangssignal des NAND-Gliedes Λ/10 hohen Pegel annimmt und die Eingänge / und K der Flipflops Fi bis F3 alle niedrigen Pegel annehmen. Die Ausgänge Q der Flipflops F2 und FA werden jedoch auf hohem Pegel gehalten, wobei auch der Ausgang Q des Flipflops F3 auf hohem Pegel gehalten wird. Daher nimmt zur gleichen Zeit, zu der die Ausgänge Q der Flipflops F5 und Fl entsprechend dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses hohen Pegel annehmen, das Ausgangssignal des Flipflops FA niedrigen Pegel an. Folglich wird der rückgesetzte Zähler C 2 freigegeben, während das Ausgangssignal am

ι υ UC& Lsccuuici ei a

1 iiimcu r cgci angg

nimmt, der an das NAND-Glied N15 angelegt wird, an dem auch das Ausgangssignal mit 16 Hz des Zählers C 2 anliegt, so daß das Ausgangssignal des NAND-Gliedes N15 nach Ablauf von 30 ms nach dem Anlegen des Ausgangssignals hohen Pegels vom Ausgang ST6 des Decodierers DEi niedrigen Pegel annimmt Diese 30 ms sind als die Zeitdauer vorgesehen, während der die mechanischen Vorgänge wie das Zurückholen des Spiegels, das Rückstellen der Blende usw. zu beenden sind. Das Ausgangssignal niedrigen Pegels des NAND-Gliedes N15 wird an die NAND-Glieder N19 und N 20 angelegt, so daß deren Ausgangssignale hohe Pegel annehmen, wobei die Ausgangssignale hohen Pegels der NAND-Glieder N19 und N 20 an die Eingänge K der Flipflops F2 und F3 und ferner über das NOR-Glied NR A und den Inverter /4 an den Eingang/des Flipflops

F 4 angelegt werden. Auf diese Weise nehmen die Ausgangssignale an den Ausgängen Q der Flipflops F 2 und F3 synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses niedrigen Pegel an, während das Ausgangssignal des Flipflops F4 hohen Pegel annimmt. Folglich nehmen die Ausgangssignale des Decodierers DE 1 alle niedrigen Pegel an, während das Ausgangssignal des NAND-Gliedes Λ/15 hohen Pegel annimmt und die Eingänge J und K der Flipflops Fl bis F3 niedrigen Pegel annehmen. Zugleich werden die Zähler CX und C 3 rückgesetzt. Danach nehmen in Koinzidenz mit dem Ansteigen des vom Inverter /6 invertierten Impulses die Ausgangssignale an den Ausgängen Q der Flipflops F 4, F6 und Fl niedrigen Pegel an. Dadurch werden die Zähler, die rückgesetzt sind, wieder freigegeben, wodurch das Ausgangssignal am Ausgang STO des Decodierers DE 1 hohen Pegel annimmt. Da zu diesem Zeitpunkt die Ausgangssignale an den Ausgängen Q der Flipflops F6 und Fl hohen Pegel annehmen, nimmt das Ausgangssignal des NAND-Gliedes N33 niedrigen Pegel an, so daß der Transistor TR 10 sperrt. Wenn zu diesem Zeitpunkt der Auslöseknopf 58 nicht gedrückt ist, ist der Schalter 5Wl geöffnet, so daß die Spannung Vcc nicht länger ansteht und der Kamerabetrieb endet. Wenn der Auslöseknopf 58 gedrückt und der Schalter SW2 geschlossen ist, sperrt das UND-Glied A 2, so daß kein Auslösevorgang stattfindet. Der Transistor TR 10 ist im Sperrzustand, wenn das Ausgangssignal entweder am Ausgang STO oder am Ausgang STi des Decodierers DEX hohen Pegel hat, da sonst zumindest eines der Ausgangssignale an den Ausgängen (?der Flipflops F6 und Fl niedrigen Pegel hat und das Ausgangssignal des NAND-Gliedes N23 hohen Pegel hat, so daß der Transistor TR10 durchgeschaltet ist und die Spannung sich selbst hält

Nachstehend wird näher auf die B-Belichtung eingegangen, bei der der Verschluß geöffnet bleibt, solange der Auslöseknopf gedrückt wird.

Wenn zunächst die Betriebsart-Umschaitscheibe 59 gedreht wird, bis die Markierung B auf die Marke 60 gestellt ist, wird nur Kontakt zwischen dem Schleifer 64a und dem Leitermuster 63a hergestellt Auf diese Weise wird der B-Schalter SW12 geschlossen, während der Selbstauslöser-Schalter SWl und der Blitzlicht-Schalter SW60 geöffnet bleiben. Wenn dabei der Blenden-Einstellring 1 gedreht wird, so daß der gewünschte Blendenwert (vorzugsweise in diesem Fall der kleinste Blendenwert) auf die Marke 2 gestellt wird, wird der Blenden-Voreinstellring 3 mittels der Feder 3a gedreht und folgt der Drehung des Blenden-Einstellringes 1. Die Drehung des Voreinstellringes 3 wird über den Signalhebel 29 auf den Hebel 24 übertragen, so daß an dem veränderbaren NYiderstand 25 der dem eingestellten Blendenwert entsprechende Widerstandswert eingestelltwird.

Wenn dann der Auslöseknopf 58 gedrückt wird, wird bei dessen erster Betätigungsstufe der Schalter 51 geschlossen und der Transistor 77? 9 durchgeschaltet, wobei die Spannung Vcc abgegeben wird. Hierbei erfolgt mittels der Einschalt-Löschschaltung das anfängliche Rückstellen der Schaltungen, bis die Spannung Vcc die niedrigste Garantie-Spannung erreicht hat Nach dem Rückstellen der Schaltungen nimmt das Ausgangssignal am Ausgang STO des Decodierers DE 1 hohen Pegel an, so daß für 9,1 ms das Lichtmeß-Rechenausgangssignal in die A-D-Umsetzschaltung eingegeben und nach Ablauf von 9,1 ms der Pegel der A-D-Umsetzladung mit konstantem Strom entladen wird. Hierdurch nimmt das Ausgangssignal CP5 wieder hohen Pegel an. Nachdem der vorstehend beschriebene A-D-Umsetzvorgang viermal wiederholt ist, wird mit Erreichen der zweiten Betätigungsstufe des Auslöseknopfes 58 der Schalter SW 2 geschlossen, wodurch ein Startsignal erzeugt wird und das Ausgangssignal am Ausgang ST3 des Decodierers DE 1 hohen Pegel annimmt. Nach Ablauf von * m<: wird ermittelt, ob die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Kamerasteuerung ist und ob über den Verschlußsteuer-Magneten Mg3 Strom in normaler Weise fließt. Falls hierbei eine Unregelmäßigkeit auftritt, nimmt das Ausgangssignal am Ausgang STO des Decodierers DEX hohen Pegel an und sperrt die Abgabe des Startsi^:;. ii, während das Ausgangssignal am Ausgang STl des Decodierers DEX hohen Pegel annimmt, wenn keine Unregelmäßigkeit vorliegt. Damit wird dem Auslöse-Magneten Mg2 für 5 ms Strom zugeführt und der Mechanismus der Kamera betätigt. Nach Ablauf dieser 5 ms nimmt das Ausgangssignal am Ausgang ST5 des Decodierers DEX hohen Pegel an. Zugleich mit der Betätigung des Mechanismus der Kamera wird der vordere Verschlußvorhang geöffnet, wobei der Zähl-Schalter SW4 geöffnet und der vorstehend beschriebene Steuerablauf wie im Falle der automatischen Belichtung ausgeführt wird. Das Ausgangssignal hohen Pegels am Ausgang ST5 des Decυ-dierers DEX wird außer an das NAND-Glied NB auch an das NAND-Glied Λ/6 angelegt. Dabei ist der B-Schalter SW12 geschlossen, so daß das Ausgangssignal des Vergleichers CfI auf hohem Pegel gehalten wird, während das Ausgangssignal des NAND-Gliedes N28 auf niedrigem Pegel verbleibt. Somit nimmt selbst beim Öffnen des Zähl-Schalters SWM das Ausgangssignal des NAND-Gliedes N8 niemals niedrigen Pegel an. Da vom Zähler Cl die Ausgangsimpulse mit 4 Hz an das NAND-Glied /V6 angelegt werden, nimmt nach Ablauf von 125 ms nach dem Übergang des Ausgangssignals am Ausgang ST5 des Decodierers DE 1 auf hohen Pegel das Ausgangssignal des NAND-Gliedes Λ/6 niedri-

gen Pegel an. Das Ausgangssignal niedrigen Pegels des NAND-Gliedes A/6 wird an die NAND-Glieder NXl und Λ/20 angelegt, so daß deren Ausgangssignale auf hohen Pegel übergehen. Die Ausgangssignale hohen Pegels der NAND-Glieder N Xl und N20 werden an die Eingänge K der Flipflops F1 und F3 und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang /des Flipflops F4 angelegt. Synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses nehmen daher die Ausgangssignaie an den Ausgängen Q der Flipflops Fl und F3 niedrigen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F4 hohen Pegel annimmt. Durch das Ausgangssignal hohen Pegels am Ausgang Q des Flipflops F4 nehmen alle Ausgangssignale des Decodierers DE X niedrigen Pegel an. Das Ausgangssignal am Ausgang Q des Flipflops F4 wird jedoch auf hohem Pegel gehalten. In Koinzidenz mit dem Anstieg des nächsten vom Inverter /6 invertierten Impulses nehmen die Ausgangssignale an den Ausgängen Q der Flipflops F5 und Fl niedrigen Pegel an, während zugleich auch das Ausgangssignal am Ausgang Q des Flipflops F4 niedrigen Pegel annimmt Folglich nimmt das Ausgangssignal am Ausgang 5T0 des Decodierers DE 1 hohen Pegel an. Zu diesem Zeitpunkt nimmt das Ausgangssignal des NAND-Gliedes Λ/33 niedrigen Pegel an, wodurch der Tranistor 77? 10 sperrt und die Selbsthaltung der Spannung Vcc aufgehoben wird. Bei B-Belichtung bleibt der Auslöseknopf 58 gedrückt und somit der Schalter 5JVl geschlossen, wo-

durch weiter die Spannung Vcc abgegeben wird. Selbst wenn der Schalter SW2 geschlossen ist, ist die Auslösung gesperrt, da das UND-Glied A 2 sperrt Ferner erfolgt keine Impulszählung durch den Zähler C 4, so daß das Ausgangssignal des NOR-Gliedes NR 7 niedrigen Pegel hat. Folglich wird das Ausgangssignal des NOR-Gliedes NR 9 auf niedrigem Pegel gehalten, so daß der Rechenverstärker OPl in Betrieb ist. Auf diese Weise ist der Transistor TR 4 durchgeschaltet, während dem Verschlußsteuer-Magneten Mg3 Strom zugeführt wird. Wenn nach Ablauf einer bestimmten Zeitdauer der Auslöseknopf 58 freigegeben wird, wird der Schalter SW1 geöffnet, so daß die Abgabe der Spannung Vcc unterbrochen wird. Daher zieht der Verschlußsteuer-Magnet Mg3 den Anker nicht länger an, so daß, wie bei automatischer Belichtung, der hintere Verschlußvorhang abzulaufen beginnt, während der Spiegelstellmechanismus und der Blendenstellmechanismus die Ausgangsstellungen einnehmen.

Nachstehend wird näher auf die automatische Belichtung unter Verwendung eines Selbstauslösers eingegangen. Zunächst wird die Markierung SELFA an der Betricbsart-Umschaltscheibe 59 auf die Marke 60 eingestellt, wodurch der Kontakt zwischen dem Schleifer 64a und dem Leitermuster 636 hergestellt wird. Auf diese Weise ist der Selbstauslöser-Schalter SW7 geschlossen, während der B-Schalter SW12 und der Blitzlicht-Schalter SW60 geöffnet sind. Wenn dann der Blenden-Einsiellring 1 gedreht und der gewünschte Blendenwert auf die Marke 2 gestellt wird, wird mittels der Feder 3a der Blenden-Voreinstellring 3 gedreht und folgt der Drehung des Blenden- Einsteliringes 1. Die Drehung des Blenden-Voreinstellringes 3 wird über den Signalhebel 29 auf den Hebel 24 übertragen, so daß an dem veränderbaren Widerstand 25 der dem eingestellten Blendenwert entsprechende Widerstandswert eingestellt wird.

Wenn dann der Auslöseknopf 58 gedrückt wird, wird bei Erreichen der ersten Betätigungsstufe der Schalter SW1 geschlossen, so daß der Transistor TR 9 durchgeschaltet und die Spannung Vcc abgegeben wird. Hierbei erfolgt mittels der Einschalt-Löschschaltung das Rückstellen der Schaltungen, bis die Spannung Vcc die niedrigste Garantie-Spannung erreicht Sodann nimmt das Ausgangssignal am Ausgang STO des Decodierers DE 1 hohen Pegel an, so daß für 9,1 ms mittels der A-D-Umsetzschaltung das Lichtmeß-Rechenausgangssignal geladen wird. Nach Ablauf von 9,1 ms wird der Ausgang STi des Decodierers DEX auf hohen Pegel gebracht und der Ladungspegel der A-D-Umsetzung mit konstantem Strom entladen. Hierdurch geht das Ausgangssignal des Vergleichers CP 5 auf hohen Pegel über, während das Ausgangssignal am Ausgang 57*0 des Decodierers DEl wieder hohen Pegel annimmt Wenn bei der zweiten Betätigungsstufe des Auslöseknopfes 58 nach viermaligem Wiederholen des vorstehend beschriebenen A-D-Umsetzvorgangs der Schalter SW2 geschlossen wird, nimmt das Ausgangssignal des Flipflops F8 hohen Pegel an. Der vorstehend beschriebene Steuerablauf nach dem Schließen des Schalters 5IVl wird in der gleichen Weise wie bei automatischer Belichtung ausgeführt Das Ausgangssignal hohen Pegels des Flipflops FS wird außer an die NAND-Glieder N7 und N 9 auch an die NAND-Glieder N3 und N10 angelegt Da der Selbstauslöser-Schalter SW7 geschlossen ist wird über die Inverter /24 und /2 das dem Schließen des Schalters SW 7 entsprechende Signal niedrigen Pegels an die NAND-Glieder Λ/3 und N10 angelegt, so daß deren Ausgangssignale niemals niedrigeren Pegel annehmen. Das dem Schließen des Selbstauslöser-Schalters SW7 entsprechende Signal niedrigen Pegels wird jedoch mittels des Inverters /24 invertiert und an die NAND-Glieder N7 und N9 angelegt An das NAND-Glied N9 wird das Ausgangssignal vom Ausgang 5T0 des Decodierers DE 1 angelegt, während an das NAND-Glied N7 das Ausgangssignal vom Ausgang STi des Decodierers DEi angelegt wird. Beim Wechsel des Ausgangssignals des Flipflops F8 nimmt

ίο folglich bei einem Ausgangssignal hohen Pegels am Ausgang STO des Decodierers DEi das Ausgangssignal des NAND-Gliedes N9 niedrigen Pegel an, während das Ausgangssignal des NAND-Gliedes N 7 niedrigen Pegel annimmt, wenn das Ausgangssignal am Ausgang St 1 des Decodierers DEi hohen Pegel hat. Wenn das Ausgangssignal des NAND-Gliedes N9 niedrigen Pegel annimmt, geht das Ausgangssignal des NAND-Gliedes N18 auf hohen Pegel über, der an den Eingang /des Flipflops F2 und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang / des Flipflops F4 angelegt wird. Auf diese Weise gehen synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses die Ausgangssignale an den Ausgängen Q der Flipflops F2 und F4 auf hohen Pegel über, während die Ausgangssignale an den Ausgängen Q niedrigen Pegel annehmen. Somit werden die Zähler C 2 und C 3 rückgesetzt während zugleich die Ausgangssignale des Decodierers DE\ alle niedrigen Pegel annehmen, wodurch das Ausgangssignal des NAND-Gliedes N9 hohen Pegel annimmt während die Pegel an den Eingängen/und K der Flipflops Fl und F2 alle niedrig werden. Die Ausgänge C? der Flipflops F2 und F4 werden jedoch auf hohem Pegel gehalten, während in Koinzidenz mit dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses der Ausgang Q des Flipflops F6 auf hohen Pegel übergeht und zugleich das Ausgangssignal am Ausgang Q des Flipflops F4 niedrigen Pegel annimmt. Daher werden die rückgesetzten Zähler C2 und C3 freigegeben, während der Ausgang ST2 des Decodierers DE 1 hohen Pegel annimmt. Wenn ferner das Ausgangssignal des NAND-Gliedes N 7 niedrigen Pegel annimmt gehen die Ausgangssignale der NAND-Glieder N17 und N18 auf hohen Pegel über, wobei das Ausgangssignal hohen Pegels des NAND-Gliedes N18 an den Eingang / des Flipflops F2 angelegt wird, während das Ausgangssignal hohen Pegels des NAND-Gliedes N17 an den Eingang K des Flipflops Fl angelegt wird. Die Ausgangssignale hohen Pegels der NAND-Glieder N17 und NiS werden ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang /des Flipflops F4 angelegt Auf diese Weise nehmen synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses die Ausgangssignale an den Ausgängen Q der Flipflops F2 und F4 hohen Pegel an, während das Ausgangssignal am Ausgang Q des Flipflops F1 niedrigen Pegel annimmt Daher werden die Zähler C2 und C3 rückgesetzt, während die Ausgangssignale des Decodierers DE 1 niedrigen Pegel annehmen und das Ausgangssignal des NAND-Gliedes N 7 hohen Pegel annimmt so

ω daß alle Eingänge / und K der Flipflops Fl bis F3 niedrigen Pegel erhalten. Die Ausgänge Q der Flipflops F2 werden jedoch auf hohem Pegel gehalten, so daß in Koinzidenz mit dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses der Ausgang Q des Flip-

flops F6 hohen Pegel annimmt während das Ausgangssignal am Ausgang Q des Flipflops F4 niedrigen Pegel annimmt Auf diese Weise werden die rückgesetzten Zähler C2 und C3 freigegeben, während das Ausgangs-

signal am Ausgang ST2 des Decodierers DEi hohen Pegel annimmt. Wenn das Ausgangssignal des Flipflops F3 hohen Pegel hat, falls entweder der Ausgang STO oder der Ausgang STl des Decodierers DEi hohen Pegel hat, nimmt dementsprechend das Ausgangssignal am Ausgang ST2 des Decodierers DE 1 hohen Pegel an. Das Ausgangssignal hohen Pegels am Ausgang ST2 des Decodierers DEi wird an die NAND-Glieder N 2 und N i 1 angelegt, wobei, wenn die Spannung Vcc niedriger als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist, das Ausgangssignal des Vergleichers CP 2 niedrigen Pegel annimmt, der an das NAND-Glied N3i angelegt wird, dessen Ausgangssignal hohen Pegels an das NAND-Glied NU angelegt wird, wodurch dessen Ausgangssignal niedrigen Pegel annimmt Das Ausgangssignal niedrigen Pegels vom NAND-Güed JVIl wird an das NAND-Güed N2i angelegt, so daß das Ausgangssignal des NAND-Gliedes N22, das zusammen mit dem NAND-Glied N2i eine Flipflop-Schaltung bildet, niedrigen Pegel annimmt, wodurch das UND-Glied A 2 gesperrt wird. Wenn ferner das Ausgangssignal des NAND-Gliedes NU niedrigen Pegel annimmt, wird ein Ausgangssignal hohen Pegels vom NAND-Glied N19 an den Eingang K des Flipflops F2 und ferner über das NOR-Glied NR 4 und den Inverter /4 an den Eingang /des Flipflops F4 angelegt Synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses nimmt das Ausgangssignal am Ausgang Q des Flipflops F2 niedrigen Pegel an, während der Ausgang Q des Flipflops FA hohen Pegel annimmt Durch das Ausgangssignal hohen Pegels am Ausgang Q des Flipflops FA gehen alle Ausgangssignale des Decodierers DE 1 auf niedrigen Pegel über. Der Ausgang Q des Flipflops F2 wird jedoch auf niedrigem Pegel gehalten, während der Ausgang Q des Flipflops FA auf hohem Pegel gehalten wird. Entsprechend dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses nimmt der Ausgang Q des Flipflops F6 niedrigen Pegel an, während zugleich das Ausgangssignal am Ausgang Q des Flipflops FA niedrigen Pegel annimmt Daher nimmt der Ausgang STO des Decodierers DE 1 hohen Pegel an. wodurch das Ausgangssignal des NAND-Gliedes N 22 niedrigen Pegel erhält, so daß das Ausgangssignal des UND-Gliedes A 2 keinen hohen Pegel annimmt. Daher wird selbst bei geshlossenem Schalter SW2 der nächste Steuervorgang nicht eingeleitet so daß die Verschlußauslösung der Kamera gesperrt ist Wenn nun die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist, nimmt das Ausgangssignal des Vergleichers CP 2 hohen Pegel an, so daß das Ausgangssignal des NAND-Gliedes NU niemals niedrigen Pegel annimmt. An das NAND-Glied N 2 wird jedoch das Ausgangssignal des UND-Gliedes 6 angelegt so daß durch ein Ausgangssignal hohen Pegels vom UND-Glied A 6 das Ausgangssignal des NAND-Gliedes N2 niedrigen Pegel annimmt. Hierbei nimmt das Ausgangssignal des UND-Gliedes A 6 nur nach Ablauf von 10 s nach dem Übergang des Ausgangs ST2 des Decodierers DE 1 auf hohen Pegel hohen Pegel an. Da nämlich das Ausgangssignal hohen Pegels am Ausgang ST2 des Decodierers DEi vom Inverter /9 invertiert und an das NAND-Glied N 57 angelegt wird, ist durch das NAND-Glied N57 die Zuführung der Ausgangsimpulse mit 8192 Hz vom Zähler Cl zum Zähler C3 gesperrt. Da das Ausgangssignal hohen Pegels am Ausgang ST2 des Decodierers DEi an das NAND-Glied Λ/35 angelegt wird, wird über die NAND-Glieder JV35 und /V58 das 4 Hz-Ausgangssignal des Zählers C2 an den Zähler Ci angelegt Folglich nimmt das Ausgangssignal des UND-Gliedes A 6 hohen Pegel an, wenn der Zähler CZ 40 Impulse mit 4 Hz gezählt hat Inzwischen wird das Ausgangssignal hohen Pegels vom Ausgang ST2 des Decodierers DE 1 mittels des Inverters /7 invertiert und an die NOR-Glieder NR 5 und NR 6 angelegt wobei das NOR-Glied NR 5 die der Kombination aus 2 Hz und 4 Hz entsprechenden Impulse des Zählers C2 abgibt, bis der Ausgang Q 6 des Zählers C3 hohen Pegel angenommen hat wobei die Impulse über das ODER-Glied OR 3 an den Transistor 77? 6 angelegt werden. Auf diese Weise wird der Transistor 77? 6 wiederholt durchgeschaltet und gesperrt, so daß die Leuchtdiode LED 2 flackert Wenn der Ausgang Q 6 des Zählers C3 hohen Pegel annimmt, werden die den Frequenzen 8 Hz und 16 Hz entsprechenden Impulse des Zählers C2 von den NOR-Gliedern NR 6 abgegeben und über das ODER-Glied OR 3 an den Transistor TR angelegt. Auf diese Weise wird der Transistor TR 6 wiederholt durchgeschaltet und gesperrt, so daß die Leuchtdiode LED 2 flackert Wenn gemäß vorstehender Beschreibung das Ausgangssignal des UND-Gliedes A 6 hohen Pegel annimmt, nimmt das Ausgangssignal des NAND-Gliedes N2 niedrigen Pegel an, wodurch das Ausgangssignal des NAND-Gliedes N16 hohen Pegliel annimmt Dieses Ausgangssignal hohen Pegels des NAND-Gliedes N16 wird an den Eingang /des Flipflops Fl sowie ferner über das NOR-Glied NR 4 und den Inverter IA an den Eingang / des Flipflops F4 angelegt Somit nehmen synchron mit dem Ansteigen des vom Inverter /6 invertierten Impulses die Ausgangssignale an den Ausgängen Q der Flipflops Fl und F4 hohen Pegel an. Dadurch nehmen alle Ausgangssignale des Decodierers DE 1 niedrigen Pegel an, während das Ausgangssignal des NAND-Gliedes Ni hohen Pegel annimmt und die Eingänge / und K der Flipflops Fl bis F3 niedrigen Pegel annehmen. Die Ausgänge Q der Flipflops Fl und F4 werden jedoch auf hohem Pegel gehalten, während der Ausgang Q des Flipflops F2 auf hohem Pegel gehalten wird. Durch das Ausgangssignal hohen Pegels am Ausgang Q des Flipflops F4 werden die Zähler Ci und C3 rückgesetzt. Danach nimmt entsprechend dem Ansteigen des nächsten vom Inverter /6 invertierten Impulses das Ausgangssignal am Ausgang Q des Flipflops F5 hohen Pegel an, während zugleich das Ausgangssignal am Ausgang Q des Flipflops F4 niedrigen Pegel annimmt. Auf diese Weise werden beim Übergang des Ausgangs ST3 des Decodierers DE 1 auf hohen Pegel die Zähler C1 und C3 freigegeben, die rückgesetzt sind. Dadurch gehl, nachdem das Ausgangssignal am Ausgang ST2 des Decodierers DE 1 für 10 s auf hohem Pegel gehalten ist, der Ausgang ST3 des Decodierers DE 1 auf hohen Pegel über, wobei die Leuchtdiode LED2 für 8 s mit 2 Hz und dem Tastverhältnis 1/4 und danach für die nächsten 2 s mit 8 Hz und dem Tastverhältnis 1/4 flackert. Der Steuerablauf nach dem Übergang des Ausgangs ST3 des Decodierers DE 1 auf hohen Pegel erfolgt wie im Falle der automatischen Belichtung.

eo Nachstehend wird die automatische Belichtung unter Verwendung von Blitzlicht erläutert, wobei zunächst davon ausgegangen wird, daß ein universelles Blitzlichtgerät am Zubehörschuh 56 angebracht ist.
Zunächst wird die Betriebsart-Umstellscheibe 59 gedreht und die Markierung £ an der Scheibe 59 auf die Marke 60 gestellt, so daß nur der Kontakt zwischen dem Schleifer 646 und dem Leitermuster 63c hergestellt ist. Dadurch wird der Blitzlicht-Schalter SW60 geschlos-

31 32

sen, während der Selbstauslöser-Schalter SW 7 und der Ausgang 5T0 des Decodierers DEl auf hohen Pegel B-Schalter SW12 geöffnet bleiben. Wenn ferner der über, so daß die Abgabe des Startsignals gesperrt wird, Blenden-Einstellring 1 gedreht und auf die Marke 2 der während andernfalls das Ausgangssignal am Ausgang vorbesümmte Blendenwert eingestellt wird (der im FaI- ST7 des Decodierers DE 1 auf hohen Pegel übergeht Ie eines Blitzlichtgerätes mit Lichteinstellung ein festge- 5 Auf diese Weise wird der Auslöse-Magnet Mg 2 für setzter Blendenwert ist, während er im Falle eines nor- 5 ms erregt, um den Mechanismus der Kamera in Bemalen Blitzgerätes ein der Leitzahl und dem Objektab- trieb zu setzen. Nach Ablauf dieser 5 ms geht das Ausstand entsprechender Blendenwert ist), wird mittels der gangssignal am Ausgang ST5 des Decodierers DEi auf Feder 3a der Blenden-Voreinstellring 3 gedreht, wobei hohen Pegel über. Mit der Betätigung des Mechanismus er der Drehung des Blenden-Einstellringes 1 folgt Die io der Kamera wird der vordere Verschlußvorhang geöff-Drehung des Blenden-Voreinstellringes 3 wird über den net, während der Zähl-Schalter SW4 geöffnet wird. Da-Signalhebel 29 auf den Hebel 24 übertragen, so daß an her nimmt das Ausgangssignal am Ausgang ST4 des dem veränderbaren Widerstand 25 ein dem eingestell- Decodierers DE 1 hohen Pegel an. Wenn nach dem Abten Blendenwert entsprechender Widerstandswert ein- laufen des vorderen Verschlußvorhangs der Synchronigestellt wird. Wenn dann der Auslöseknopf 58 gedrückt 15 sierschalter SWX geschlossen wird, gibt das Blitzlichtwird, wird bei der ersten Betätigungsstufe des Auslöse- gerät Licht ab. Das Ausgangssignal hohen Pegels am knopfes 58 der Schalter SWi geschlossen, wodurch der Ausgang ST4 des Decodierers DEl wird an die Transistor TA9 durchgeschaltet und die Spannung Vcc NAND-Glieder N14 und N 49 angelegt so daß das abgegeben wird. Mittels der Einschalt-Löschschaltung NAND-Glied N49 für das Ausgangssignaides NAND-erfolgt ein anfängliches Rückstellen der Schaltungen, 20 Gliedes N 36 aufnahmebereit wird. Der Blitzlicht-Schalbis die Spannung Vcc die niedrigste Garantie-Spannung ter S W60 ist geschlossen, während das Ausgangssignal erreicht hat. Sodann nimmt das Ausgangssignal am Aus- des Vergleichers CPi niedrigen Pegel hat, so daß die gang STO des Decodierers DEl hohen Pegel an, der an Ausgangssignale der UND-Glieder A 7 bis Ali alle den Rechenverstärker OPOJK zu dessen Inbetriebset- niedrigen Pegel haben, während die Ausgangssignale zung, an das NAND-Glied Nl und ferner über das 25 der NAND-Glieder N 53 und N 54 beide hohen Pegel ODER-Glied OZ? I an das NAND-Glied N 34 angelegt haben. Auf diese Weise liegen an den Eingängen A, B, C wird. Da der Schalter SlV60 geschlossen ist, hat das und D des Decodierers DE 2 die Signale »0, 0, 1, 0«, Ausgangssignal des Vergleichers CP 3 niedrigen Pegel, während der Ausgang Q 4 des Decodierers DE 2 hohen so daß der Rechenverstärker OPlAE außer Betrieb Pegel hat Über die NAND-Glieder N41, N36, N49 gesetzt wird, während der Rechenverstärker OPlEFm 30 und N51 werden die Impulse mit 512 Hz vom Zähler Betrieb gesetzt wird. Ferner wird das Ausgangssignal C1 an den Zähler C4 angelegt, der die Impulse zählt, niedrigen Pegels des Vergleichers CP3 an das NAND- Dabei wird an das Antivalenzglied E1 ein Signal hohen Glied Λ/34 angelegt, dessen Ausgangssignal auf hohen Pegels angelegt, während an das Antivalenzglied E2 ein Pegel übergeht und auf diesem gehalten wird, da das Signal niedrigen Pegels angelegt wird, so daß zu dem Ausgangssignal niedrigen Pegels vom Vergleicher CP3 35 Zeitpunkt, zu dem 9 Impulse mit 512 Hz gezählt sind, aufrechterhalten wird. Der Rechenverstärker OPlEF der Zähler C4 ein Ausgangssignal hohen Pegels über erzeugt eine Spannung, die beispielsweise einer Ver- den Ausgang Q 4 abgibt. Auf diese Weise geht das Ausschlußzeit von '/«js entspricht und an den Rechenver- gangssignal des NOR-Gliedes NR 7 auf hohen Pegel stärker OPiK angelegt wird, während vom Meßwerk über, der an das NOR-Glied NRS angelegt wird, wo-37 die Verschlußzeit von '/«jS angezeigt wird. Mittels 40 durch das Ausgangssignal des NOR-Gliedes NR 9 hodes Ausgangssignals des Rechenverstärkers OPiK hen Pegel annimmt, das zusammen mit dem NOR-Glied wird der Kondensator C1 geladen, während die Aus- NR 8 eine Flipflop-Schaltung bildet. Folglich wird zu gangsspannung des Rechenverstärkers OP4 höher als dem Zeitpunkt, zu dem das Ausgangssignal am Ausgang die Spannung VC wird. Danach wird nach dem Über- ST4 des Decodierers DE 1 hohen Pegel annimmt, nämgang des Ausgangs S7"0 des Decodierers DEl auf ho- 45 lieh nach Ablauf von ⁹/si2 s, bei denen 9 Impulse mit hen Pegel der Kondensator Cl für 9,1 ms geladen. Der 512 Hz nach dem öffnen des Zähl-Schalters SW4 geanschließende Steuerablauf erfolgt auf die gleiche Wei- zählt sind, von dem NOR-Glied NR 9 ein Ausgangssise wie bei der vorstehend beschriebenen automatischen gnal hohen Pegels abgegeben. Danach wird die Strom-Belichtung. Nach Ablauf der 9,1 ms geht der Ausgang Versorgung des Verschlußsteuer-Magneten M#3unter-57" 1 des Decodierers DE 1 auf hohen Pegel über und 50 brachen, wodurch der hintere Verschlußvorhang abzudcr Ladungspegel aus der A-D-Umsetzung nimmt mit laufen beginnt und der Spiegel- und Blenden-Stellmekonstantem Strom ab. Hierdurch wird das Ausgangssi- chanismus die Ausgangsstellung einnimmt, während gnal des Vergleichers CP5 auf hohen Pegel umgeschal- gleichzeitig das Ausgangssignal am Ausgang 5Γ8 des tet und das Ausgangssignal am Ausgang STO des Deco- Decodierers DE 1 hohen Pegel annimmt und nach Abdierers DE 1 wieder auf hohen Pegel gebracht. Wenn 55 lauf von 30 ms das Ausgangssignal am Ausgang STO nach viermaliger Wiederholung des A-D-Umsetzvor- des Decodierers DE 1 hohen Pegel annimmt,
gangs bei Erreichen der zweiten Betätigungsstufe des Im vorstehend beschriebenen Fall ist ein universelles Ausflöseknopfes 58 der Schalter SW2 geschlossen wird, Blitzlichtgerät am Zubehörschuh 56 angebracht. Falls nimmt das Ausgangssignal des Flipflops FS hohen Pe- statt Anbringung des Blitzlichtgerätes die Markiegel an, so daß das Startsignal erzeugt wird, während das 60 rung $ auf die Marke 60 gestellt wird, wird die Syn-Ausgangssignal am Ausgang STi des Decodierers DE 1 chronisierzeit mit ungefähr V₆O s gesteuert,
hohen Pegel annimmt, so daß dem Verschlußsteuer-Ma- Nachstehend wird auf den Fall eingegangen, daß am gneten Mg 3 Strom zugeführt wird. Ferner wird nach Zubehörschuh 56 ein spezielles Blitzlichtgerät für die Ablauf von 5 ms ermittelt, ob die Spannung Vcc höher Kamera gemäß Fig. 7 angebracht wird. Wenn ein solals die niedrigste Garantie-Spannung für die Steuerung 65 ches spezielles Blitzlichtgerät am Zubehörschuh 56 ander Kamera ist und ob über den Verschlußsteuer-Ma- gebracht ist, sind die Anschlüsse TC, TX und TA der gneten Mg 3 der Strom normal fließt. Bei Auftreten Kamera jeweils mit entsprechenden Anschlüssen des einer Unregelmäßigkeit geht das Ausgangssignal am Blitzlichtgerätes verbunden. Falls nur mit automatischer

33 34

Belichtung im Tageslichtbetrieb gearbeitet wird, wird signal des Vergleichers CPZ auf niedrigem Pegel gehalein Sf omversorgungs-Schalter des Blitzlichtgerätes ge- ten wird. Wenn das Ausgangssignal des Vergleichers öffnet und die Markierung A an der Betriebsart-Um- CPZ niedrigen Pegel annimmt, wird der Rechenverstärschaltscheibe 59 auf die Marke 60 gestellt Hierdurch ker OPXAE außer Betrieb gesetzt während der Reerfolgt eine automatische Belichtung auf die vorstehend 5 chenverstärker OP \EF in Betrieb gesetzt wird, so daß beschriebene Art das Meßwerk 75 eine Verschlußzeit von V₆₀S anzeigt

Falls mit automatischer Belichtung im Blitzlichtbe- Wenn dann das Ausgangssignal am Ausgang STZ des treib gearbeitet werden sou, wird der Stromversor- Decodierers DEX hohen Pegel annimmt wird wie im gungs-Schalter des Blitzlichtgerätes geschlossen und die Falle der vorstehend beschriebenen automatischen BeMarkierung A an der Betriebsart-Umschaltscheibe 59 io lichtung dem Verschlußsteuer-Magneten MgZ Strom auf die Marke 60 gestellt Danach wird im Blitzlichtbe- zugeführt Ferner wird nach Ablauf von 5 ms ermittelt trieb entsprechend dem Zeitpunkt gearbeitet zu dem ob die Spannung Vcc höher als die niedrigste Garantiedas Blitzlichtgerät geladen ist während mit automati- Spannung für die Steuerung der Kamera ist und ob dem scher Belichtung im Tageslichtbetrieb gearbeitet wird, Verschlußsteuer-Magneten MgZ der Strom normal zufalls Blitzlicht nicht erforderlich ist 15 geführt wird. Hierbei geht im Falle einer Unregelmäßig-

Wenn das spezielle Blitzlichtgerät am Zubehörschuh keit das Ausgangssignal am Ausgang 5T0 des Decodie-

56 der Kamera angebracht, der Stromversorgungs- rers DE 1 auf hohen Pegel über und die Erzeugung des

Schalter des Blitzlichtgerätes geschlossen und die Mar- Startsignals wird gesperrt, während das Ausgangssignal

kierung A für die Belichtungsautomatik an der Scheibe am Ausgang ST7 des Decodierers DE X auf hohen Pe-

59 auf die Marke 60 gestellt ist, befinden sich die Schlei- 20 gel übergeht wenn keine Unregelmäßigkeit vorliegt,

fer 64a und 646 außer Kontakt mit den Leitermustern Somit wird dem Auslöse-Magneten Mg 2 für 5 ms

63a, 636 und 63c, wodurch der B-Schalter SW12, der Strom zugeführt um den Mechanismus der Kamera in

Selbstauslöser-Schalter SW7 und der Blitzlicht-Schal- Betrieb zu setzen. Nach Ablauf dieser 5 ms nimmt das

ter SW60 geöffnet sind Wenn dann der Blenden-Ein- Ausgangssignal am Ausgang ST5 des Decodierers DE 1

stellring 1 gedreht und auf die Marke 2 ein vorbestimm- 25 hohen Pegel an. Mit der Inbetriebsetzung des Mecha-

ter Blendenwert eingestellt wird (wie beispielsweise ein nismus der Kamera wird der vordere Verschlußvorhang

festgesetzter Blendenwert von 5,6 für das betreffende geöffnet und der Zähl-Schalter SW4 geöffnet Ferner

spezielle Blitzlichtgerät), wird mittels der Feder 3a der wird das Ausgangssignal hohen Pegels vom Ausgang

Blenden-Voreinstellring 3 gedreht wobei er der Dre- ST4 des Decodierers DEX an die NAND-Glieder N14

hung des Blenden-Einstellringes 1 folgt Die Drehung 30 und N 49 angelegt so daß das NAND-Glied N 49 für

desBlenden-VoreinstellringesSwirdüberdenSignalhe- das Ausgangssignal des NAND-Gliedes NZS aufnah-

bel 29 auf den Hebel 24 übertragen, so daß an dem mebereit ist Da das Ausgangssignal des Vergleichers

veränderbaren Widerstand 25 ein dem vorbestimmten CPZ niedrigen Pegel hat, haben die Ausgangssignale

Blendenwert entsprechender Widerstandswert einge- sämtlicher UND-Glieder A 7 bis A X1 niedrigen Pegel,

stellt wird. 35 während die Ausgangssignale der NAND-Glieder N 53

Wenn dann der Auslöseknopf 58 gedrückt wird, wird und N 54 hohen Pegel haben. Auf diese Weise haben die bei Erreichen der ersten Betätigungsstufe des Auflöse- Eingangssignale an den Eingängen A, B, C und D des knopfes 58 der Schalter SW !geschlossen und der Tran- Decodierers DE2 die Pegel »0, 0, 1, 0«, während der sistor 77? 9 durchgeschaltet so daß er die Spannung Vcc Ausgang QA des Decodierers DE2 hohen Pegel anabgibt. Mittels der Einschalt-Löschschaltung erfolgt das 40 nimmt Daher werden die Impulse mit 512 Hz des Zähanfängliche Rückstellen der Schaltungen, bis die Span- Iers CX über die NAND-Glieder NAX, N36, /V49 und nung Vcc die niedrigste Garantie-Spannung erreicht. N5X an den Zähler CA angelegt der die Impulse zählt. Sodann nimmt das Ausgangssignal am Ausgang STO Zu diesem Zeitpunkt wird an das Antivalenzglied E1 des Decodierers DE 1 hohen Pegel an, wodurch mittels ein Signal hohen Pegels angelegt während an die Antider A-D-Umsetzschaltung das Lichtmeß-Rechenaus- 45 valenzglieder E2 und EZ ein Signal niedrigen Pegels gangssignal für 9,1 ms geladen, nach Ablauf der 9,1 ms angelegt wird, so daß zu dem Zeitpunkt zu dem der der Pegel am Ausgang STX des Decodierers DEX auf Zähler CA neun Impulse mit 512 Hz gezählt hat, ein hohen Pegel gebracht und der Ladepegel aus der A-D- Signal hohen Pegels am Ausgang QA abgegeben wird. Umsetzung mit konstantem Strom entladen wird. Hier- Dadurch nimmt das Ausgangssignal des NOR-Gliedes durch wird das Ausgangssignal des Vergleichers CP5 50 NR7 hohen Pegel an, der an das NOR-Glied NRS anauf hohen Pegel umgeschaltet, während das Ausgangs- gelegt wird, wodurch das Ausgangssignal des NOR-signal am Ausgang STO des Decodierers DE 1 wieder Gliedes NR 9 niedrigen Pegel annimmt, das zusammen hohen Pegel annimmt Wenn bei der zweiten Betäti- mit dem NOR-Glied NR 8 eine Flipflop-Schaltung bilgungsstufe des Auslöseknopfes 58 der Schalter SW2 det. Folglich wird zu dem Zeitpunkt zu dem das Ausnach viermaliger Wiederholung des vorstehend be- 55 gangssignal am Ausgang STA des Decodierers DEX schriebenen A-D-Umsetzungsvorgangs geschlossen hohen Pegel angenommen hat, nämlich nach Ablauf von wird, wird das Startsignal erzeugt, wobei das Ausgangs- ⁹/_5t2 s, bei denen vom Öffnen des Zähl-Schalters SWA signal am Ausgang STZ des Decodierers DEX hohen an neun Impulse mit 512 Hz gezählt worden sind, von Pegel annimmt. Wenn hiprbei das Blitzlichtgerät ausrei- dem NOR-Glied NR 9 ein Ausgangssignal hohen Pegels chend geladen worden ist, wird der Pegel am Anschluß 60 abgegeben. Danach wird auf die gleiche Weise wie bei rCniedrig. Wenn der Pegel am Anschluß TCniedrig ist, automatischer Belichtung die Stromversorgung des während das Ausgangssignal des NAND-Gliedes N35 Verschlußsteuer-Magneten MgZ unterbrochen, so daß niedrigen Pegel hat, ist der Vergleicher CPZ außer Be- der hintere Verschlußvorhang abzulaufen beginnt und trieb, so daß beim Übergang des Ausgangssignals des der Spiegel-Stellmechanismus sowie der Blenden-Stell-NAND-Gliedes N35 auf hohen Pegel das Ausgangssi- 65 mechanismus ihre Ausgangsstellungen einnehmen, wähgnal des Vergleichers CPZ niedrigen Pegel annimmt. rend zugleich das Ausgangssignal am Ausgang ST6 des Danach wird das Ausgangssignal des NAND-Gliedes Decodierers DEX hohen Pegel annimmt und nach Ab-/V 34 auf hohem Pegel gehalten, während das Ausgangs- lauf von 30 ms das Ausgangssignal am Ausgang STO

des Decodierers DE 1 hohen Pegel annimmt

Wenn ferner das Ausgangssignal am Ausgang ST3 des Decodierers DEi hohen Pegel annimmt, da der Schalter SW2 geschlossen wird, wenn das Blitzlichtgerät noch nicht geladen ist, während der A-D-Umsetz- Vorgang wiederholt wird, nimmt das Ausgangssignal des NAND-Gliedes Λ/34 hohen Pegel an, wodurch aufgrund des Sperrzustandes des Transistors 7K 5 die Ausgangsspannung KVCdes Rechenverstärkers OPS über den Widerstand R 29 am Anschluß 7C ansteht Au' diese Weise wird das Ausgangssignal des Vergleichers CP 3 auf hohem Pegel gehalten. Danach nimmt der Ausgang ST3 des Decodierers DEX hohen Pegel an, und dem Verschlußsteuer-Magneten Mg3 wird Strom zugeführt Ferner wird nach Ablauf von 5 ms ermittelt, ob die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist und ob dem Verschlußsteuer-Magneten Mg3 der Strom normal zugeführt wird. Wenn hierbei eine Unregelmäßigkeit auftritt, geht das Ausgangssignal am Ausgang STO des De- codierers DEt auf hohen Pegel über, und die Erzeugung des Startsignais wird gesperrt, während das Ausgangssignal am Ausgang ST7 des Decodierers DE 1 auf hohen Pegel übergeht, falls keine Unregelmäßigkeit auftritt Auf diese Weise wird dem Auslöse-Magneten Mg 2 für 5 ms Strom zugeführt um den Mechanismus der Kamera in Betrieb zu setzen. Nach Ablauf dieser 5 ms geht das Ausgangssignal am Ausgang ST3 des Decodierers DEi auf hohen Pegel über. Mit der Betätigung des Mechanismus der Kamera wird der vordere Verschlußvorhang und damit der Zähl-Schalter SW4 geöffnet Daher geht das Ausgangssignal am Ausgang ST4 des Decodierers DE i auf hohen Pegel über. Wenn der vordere Verschlußvorhang abgelaufen ist wird der Synchronisierschalter SWXgeschlossen. Wegen des hohen Pegels des Ausgangssignals am Ausgang STA des Decodierers DEi wird ferner der A-D-Umsetzungswert länger gespeichert und nach Ablauf dieser verlängerten Zeit die Stromversorgung des Magneten Mg 3 unterbrochen. Danach beginnt mit dem Unterbrechen der Stromversorgung des Magneten Mg 3 der hintere Verschlußvorhang abzulaufen, während das Ausgangssignal am Ausgang ST6 des Decodierers DE 1 hohen Pegel annimmt und nach Ablauf von 30 ms das Ausgangssignal am Ausgang STO des Decodierers DE i auf hohen Pegel übergeht Sobald der Auslöseknopf 58 gedruckt ist, nachdem das Ausgangssignal am Ausgang STO des Decodierers DE 1 hohen Pegel angenommen hat, nimmt der Ausgang STi des Decodierers DEi hohen Pegel an. Danach nimmt auf die vorstehend beschriebene Weise der Ausgang STO des Decodierers DE 1 hohen Pegel an, wobei dieser Vorgang wiederholt wird. Wenn die Ladung abgeschlossen ist und der Ausgang STO des Decodierers hohen Pegel angenommen hat, nachdem der Ausgang ST6 des Decodierers DEi hohen Pegel angenommen hat, nimmt das Ausgangssignal des Vergleichers CP3 niedrigen Pegel an. Folglich besteht selbst dann, wenn im Falle einer kurzen Verschlußzeit die Stromversorgung des Magneten Mg3 unterbrochen wird, bevor der Verschluß abgelaufen ist, aufgrund des Übergangs des Ausgangs 5T0 des Decodierers DE 1 auf hohen Pegel nach Ablauf von 30 ms nach Unterbrechung der Stromversorgung des Magneten Mg3 keine Gefahr einer Fehlbetätigung des Blitzlichtgerätes.

Nachstehend wird näher auf automatische Belichtung mit Blitzlicht und Selbstauslösung eingegangen, wobei zunächst das universelle Blitzlichtgerät am Zubehörschuh 56 angebracht ist

Wenn zunächst die Betriebsart-Umschaltscheibe 59 gedreht und die Markierung SELF $ an der Scheibe 59 auf die Marke 60 gestellt wird, wird der Schleifer 64a mit dem Leitermuster 636 in Kontakt gebracht, während der Schleifer 646 mit dem Leitermuster 63c in Kontakt gebracht wird. Damit werden der Blitzlicht-Schalter SW60 und der Selbstauslöser-Schalter SW7 geschlossen, während der B-Schalter SW12 geöffnet bleibt. Wenn dann der Blenden-Einstellring 1 gedreht und auf die Marke 2 ein vorbestimmter Blendenwert eingestellt wird (der im Falle eines Blitzlichtgerätes mit Lichteinstellung ein festgesetzter Wert und ansonsten ein der Leitzahl und dem Objektabstand entsprechender Blendenwert ist), wird mittels der Feder 3a der Blenden-Vorein&ellring 3 gedreht wobei er der Drehung des Blenden-Einstellringes 1 folgt Die Drehung des Blenden-Voreinstellringes 3 wird über den Signalhebel 29 auf den Hebel 24 übertragen, so daß an dem veränderbaren Widerstand 25 ein dem eingestellten Blendenwert entsprechender Widerstandswert eingestellt ist Wenn dann der Aus'cscknopf 58 gedruckt wird, wird mit der ersten Betätigungsstufe des Auslöseknopfes 58 der Schalter 5IVl geschlossen, wodurch der Transistor TR 9 durchgeschaltet und die Spannung Vcc abgegeben wird. Mittels der Einschalt-Löschschaltung erfolgt ein anfängliches Rückstellen der Schaltungen, bis die Spannung Vcc ein anfängliches Rückstellen der Schaltungen, bis die Spannung Vcc die niedrigste Betriebs-Garantie-Spannung erreicht Sodann nimmt das Ausgangssignal am Ausgang 5Γ0 des Decodierers DE 1 hohen Pegel an. Das Ausgangssignal hohen Pegels am Ausgang STO des Decodierers DE i wird dem Rechenverstärker OP3UK zugeführt, um diesen in Betrieb zu setzen. Ferner wird das Ausgangssignal hohen Pegels am Ausgang 57¹O des Decodierers DEi an das NAND-Glied Ni und auch über das ODER-Glied OR 1 an das NAND-Glied N 34 angelegt Da der Blitzlicht-Schalter SW60 geschlossen ist nimmt das Ausgangssignal des Vergleichers CP 3 niedrigen Pegel an, so daß der Rechenverstärker OP iAE außer Betrieb gesetzt wird, während der Rechenverstärker OPi EF in Betrieb gesetzt wird. Ferner wird das Ausgangssignal niedrigen Pegels des Vergleichers CP 3 an das NAND-Glied N 34 angelegt, dessen Ausgangssigual auf hohem Pegel gehalten wird. Dadurch wird das Ausgangssignal des Vergleichers CP 3 auf niedrigem Pegel gehalten. Der Rechenverstärker OPlEFgibt eine einer Verschlußzeit von beispielsweise '/βο s entsprechende Spannung an das Meß werk 57 ab, das die Verschlußzeit anzeigt. Dadurch wird mit dem Ausgangssignal des Rechenverstärkers OP3UK der Kondensator Ci geladen und die Ausgangsspannung des Rechenverstärkers OP 4 höher als die Spannung VC. Der Kondensator Cl wird während 9,1 ms nach dem Übergang des Ausgangs STO des Decodierers DE i auf hohen Pegel geladen. Der anschließende Steuerablauf erfolgt wie bei der vorstehend beschriebenen automatischen Belichtung. Nach Ablauf der 9,1 ms nimmt das Ausgangssignal am Ausgang 571 des Decodierers DE 1 hohen Pegel an, wodurch der Ladungspegel aus der A-D-Umsetzung mit einem konstanten Strom entladen wird. Hierdurch wird das Ausgangssignal des Vergleichers CP5 auf hohen Pegel umgeschaltet, während das Ausgangssignal am Ausgang STO des Decodierers DE 1 wieder hohen Pegel annimmt. Wenn mit Erreichen der zweiten Betätigungsstufe des Auslöseknopfes 58 nach viermaligem Wiederholen des vorstehend beschriebenen A-D-Umsetzvorgangs der

Schalter SW2 geschlossen wird, nimmt das Ausgangssignal des Flipflops FS hohen Pegel an, wodurch die Steuerung vom Schließen des Schalters 5Wl an wie im Falle der Einstellung der Markierung SELFA auf die Mrke 60 ausgeführt wird. Da zu diesem Zeitpunkt der Selbstauslöser-Schalter SW 7 geschlossen ist, nimmt das Ausgangssignal des NAND-Gliedes N9 niedrigen Pegel an, wenn das Ausgangssignal des Flipflops F8 hohen Pegel annimmt, während das Ausgangssignal am Ausgang STO des Decodierers DE 1 hohen Pegel annimmt; das Ausgangssignal des NAND-Gliedes N 7 nimmt niedrigen Pegel an, wenn das Ausgangssignal des Flipflops F8 hohen Pegel annimmt, während das Ausgangssignal am Ausgang STi des Decodierers DEi hohen Pegel hat. Das Ausgangssignal am Ausgang ST2 des Decodierers DE 1 nimmt jedoch hohen Pegel an, wenn das Ausgangssignal des NAND-Gliedes N9 oder des NAND-Gliedes Λ/7 niedrigen Pegel annimmt Wenn daher die Spannung Vcc niedriger als die niedrigste Betriebsspannung für die Steuerung der Kamera ist, ist das UND-Glied A 2 und damit der Auslösevorgang gesperrt, während das Ausgangssignal am Ausgang 5T0 des Decodierers DE i hohen Pegel annimmt. Wenn die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist, nimmt nach Ablauf von 10 s nach dem Übergang des Ausgangssignals am Ausgang ST2 des Decodierers DE 1 auf hohen Pegel das Ausgangssignal am Ausgang ST3 des Decodierers DEi hohen Pegel an. Während dieser 10 s flakkert die Leuchtdiode LED 2, und zwar für die letzten zwei Sekunden schneller. Der Steuervorgang nach dem Schließen des Schalters SW2 bis zum Übergang des Ausgangssignals am Ausgang 57"0 oder ST3 des Decodierers DE 1 erfolgt wie bei der Einstellung der Markierung SELFA an der Umschaltscheibe 59 auf die Marke 60. Der Steuerablauf nach dem Übergang des Ausgangssignals am Ausgang 5Γ3 des Decodierers DEi auf hohen Pegel erfolgt wie im Falle der Einstellung der Markierung £ an der Umschaltscheibe 59 auf die Marke 60.

Bei Einstellung der Markierung j auf die Marke 60 ohne Anbringung des Blitzlichtgerätes wird die Verschlußzeit bei Selbstauslöser-Betrieb auf 7«) s eingesteuert.

Nachstehend wird der Fall beschrieben, daß am Zubehörschuh 56 das spezielle Blitzlichtgerät angebracht und eine automatische Blitzbelichtung mit Hilfe eines Selbstauslösers ausgeführt wird.

Wenn am Zubehörschuh 56 das spezielle Blitzlichtgerät angebracht ist, sind die Anschlüsse TC, TX und TA jeweils mit dem Blitzlichtgerät verbunden. Falls hierbei mit automatischer Belichtung im Tagesüchtbetrieb unter Verwendung des Selbstauslösers gearbeitet wird, wird der Stromversorgungs-Schalter des Blitzlichtgerätes abgeschaltet und die Markierung SELFA an der Umschaltscheibe 59 auf die Marke 60 gestellt Danach kann mit der vorstehend beschriebenen automatischen Belichtung photographiert werden.

Falls mit automatischer Blitzbelichtung unter Verwendung des Selbstauslösers gearbeitet wird, wird der Stromversorgungs-Schalter des Blitzlichtgerätes umgeschaltet und die Markierung SELFA an der Betriebsart-Umschaltscheibe 59 auf die Marke 60 gestellt Danach kann entsprechend dem Ladeabschluß des Blitzlichtgerätes eine automatische Blitzbelichtung mit Hilfe des Selbstauslösers erfolgen, während ohne Blitzbelichtung mit automatischer Belichtung im Tagesüchtbetrieb gearbeitet werden kana

Wenn am Zubehörschuh 56 der Kamera das spezielle Blitzlichtgerät angebracht, dessen Stromversorgungs-Schalter eingeschaltet, die Betriebsart-Umschaltscheibc 59 gedreht und die Markierung SELFA an der Scheibe 59 auf die Marke 60 gestellt wird, wird der Schleifer 64a mit dem Leitermuster 63b in Kontakt gebracht, so daß der Selbstauslöser-Schalter SW7 geschlossen wird, während der B-Schalter 5W12 und der Blitzlicht-Schalter 5W60 geöffnet bleiben. Wenn dann der Blenden-Einstellring 1 gedreht und auf die Marke 2 ein vorbestimmter Blendenwert eingestellt wird (nämlich ein durch das verwendete spezielle Blitzlichtgerät festgesetzter Blendenwert von beispielsweise 5,6 für ein Lichteinstellungs-BHtzlichtgerät), wird der Blenden-Vorcinstellring 3 mittels der Feder 3a gedreht, wobei er der Drehung des Blenden-Einstellringes 1 folgt. Die Drehung des Blenden-Voreinstellringes 3 wird über den Signalhebel 29 auf den Hebel 24 übertragen, so daß an dem veränderbaren Widerstand 25 ein dem eingestellten Blendenwert entsprechender Widerstandswert eingestellt wird.

Wenn der Auslöseknopf 58 gedrückt wird, wird mit der ersten Betätigungsstufe des Auslöseknopfes 58 der Schalter 5IVl geschlossen, so daß der Transistor TR 9 durchgeschaltet und die Spannung Vcc erzeugt wird. Danach erfolgt mittels der Einschalt-Löschschaltung ein anfängliches Rückstellen der Schaltungen, bis die Spannung Vcc die niedrigste Garantie-Spannung erreicht. Sodann nimmt das Ausgangssignal am Ausgang 5Γ0 des Decodierers DE 1 hohen Pegel an, wobei mittels der A-D-Umsetzschaltung mit dem Lichtmeß-Rechenausgangssignal für 9,1 ms geladen wird. Nach Ablauf der 9,1 ms geht der Ausgang 5Γ1 des Decodierers DEi auf hohen Pegel über, und der Ladungspegel aus der A-D-

Umsetzung wird mit konstantem Strom entladen. Hierdurch wird das Ausgangssignal des Vergleichers CP5 auf hohen Pegel umgeschaltet, während das Ausgangssignal am Ausgang 5Γ0 des Decodierers DE 1 wieder hohen Pegel annimmt Nachdem der vorstehend bcschriebene A-D-Umsetzvorgang mindestens viermal wiederholt ist, wird mit Erreichen der zweiten Betätigungsstufe des Auslöseknopfes 58 der Schalter 5W2 geschlossen, so daß das Ausgangssignal des Flipflops FS hohen Pegel annimmt. Der Steuervorgang nach dem Schließen des Schalters 5Wl erfolgt auf die gleiche Weise wie bei automatischer Belichtung. Da in diesem Fall der Selbstauslöser-Schalter SW7 geschlossen ist, nimmt wie bei automatischer Belichtung mit Selbstauslösung das Ausgangssignal am Ausgang 5Γ2 des Decodierers DfI hohen Pegel an. Wenn zu diesem Zeitpunkt die Spannung Vcc niedriger als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist, wird der Auslösevorgang gesperrt und das Ausgangssignal am Ausgang 5Γ0 des Decodierers DE 1 nimmt hohen Pegel an, während, wenn die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist, nach Ablauf von 10 s nach dem Übergang des Ausgangssignals am Ausgang 5Γ2 des Decodierers DEi auf hohen Pegel das Ausgangssignal am Ausgang ST3 des Decodierers DE 1 hohen Pegel annimmt Während dieser Zeitdauer flackert die Leuchtdiode LED 2 Gemäß vorstehender Beschreibung bleibt das Ausgangssignal am Ausgang 5T2 auf hohem Pegel und wird an das NAND-Glied /V35 angelegt Dem NAND-Glied N35 werden ferner die Impulse mit 4 Hz vom Zähler C2 zugeführt und über das NAND-Glied Λ/35 und den Inverter /13 an das NAND-Glied /V34 angelegt, das ein Ausgangssigna! abgibt Da der Vergleicher

CP3 außer Betrieb ist, wenn im Falle eines niedrigen Pegels des Ausgangssignals des NAND-Gliedes N35 der Anschluß TC niedrigen Pegel annimmt, nimmt das Ausgangssignal des Vergleichers CP3 niedrigen Pegel an, wenn das Ausgangssignal des NAND-Gliedes N35 auf hohen Pegel umgeschaltet wird. Danach wird das Ausgangssignal des NAND-Gliedes /V34 auf hohem Pegel gehalten, während das Ausgangssignal des Vergleichers CP auf niedrigem Pegel gehalten wird. Da bei hohem Pegel des Ausgangssignals des NAND-Gliedes to N 35 der Transistor 77? 5 auch dann gesperrt ist, wenn das Blitzlichtgerät ausreichend aufgeladen ist, wird die Ausgangsspannung KVC des Rechenverstärkers OPS über den Anschluß TC abgegeben und das Ausgangssignal des Vergleichers CP3 auf hohem Pegel gehalten. Wenn dann das Ausgangssignal des NAND-Gliedes N 35 niedrigen Pegel annimmt, wird der Vergleicher CP3 außer Betrieb gesetzt, während der Transistor TR 5 durchgeschaltet wird, so daß der Anschluß TC niedrigen Pegel erhält.

Wenn das Ausgangssignal des NAND-Gliedes Λ/35 hohen Pegel annimmt, nimmt das Ausgangssignal des Vcrgleichers CP3 niedrigen Pegel an. Danach wird der Pegel des NAND-Gliedes N 34 auf hohem Pegel gehalten, während das Ausgangssignal des Vergleichers CP3 auf niedrigem Pegel gehalten wird. Wenn das Ausgangssignal des Vergleichers CP 3 niedrigen Pegel annimmt, wird der Rechenverstärker OP XAE außer Betrieb gesetzt, während der Rechenverstärker OPXEFm Betrieb gesetzt wird, so daß das Meßwerk 57 die Verschlußzeit Vbo s anzeigt. Wenn dann das Ausgangssignal am Ausgang ST3 des Decodierers DE 1 hohen Pegel annimmt, wird wie bei der vorstehend beschriebenen automatischen Belichtung dem Verschlußsteuer-Magneten Mg3 Strom zugeführt. Ferner wird nach Ablauf von 5 ms ermittelt, ob die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist und ob dem Verschlußsteuer-Magneten Mg3 Strom zugeführt wird. Wenn hierbei eine Unregelmäßigkeit auftritt, geht das Ausgangssignal am Ausgang STQ des Decodierers DE X auf hohen Pegel über und die Abgabe des Startsignals wird gesperrt, während das Ausgangssignal am Ausgang ST7 des Decodierers DE 1 auf hohen Pegel übergeht, wenn keine Unregelmäßigkeit auftritt Daher wird dem Auslöse-Magneten Mg2 für 5 ms Strom zugeführt, um den Mechanismus der Kamera zu betätigen. Nach Ablauf dieser 5 ms nimmt das Ausgangssignal am Ausgang ST5 des Decodierers DEX hohen Pegel an. Mit der Betätigung des Mechanismus der Kamera wird der vordere Verschlußvorhang und da mit der Zähl-Schalter 5 W 4 geöffnet Sodann wird der Synchronisierkontakt SWX geschlossen, sobald der vordere Verschlußvorhang abgelaufen ist Ferner wird das Signal hohen Pegels vom Ausgang ST4 des Decodierers DEX an die NAND-Glieder N14 und N 49 angelegt, so daß das NAND-Glied N 49 das Ausgangssignal des NAND-Gliedes N 36 aufnehmen kann. Da das Ausgangssignal des Vergleichers CP3 niedrigen Pegel hat haben die Ausgangssignale aller UND-Glieder A 7 bis A XX niedrigen Pegel, während die Ausgangssignale der NAND-Glieder N 53 und N54 hohen Pegel haben. Auf diese Weise haben die Eingangssignale an den Eingängen A, B, C und D des Decodierers DE 2 die Pegel »0, 0,1, 0«, während der Ausgang Q 4 des Decodierers DE 2 hohen Pegel annimmt Auf diese Weise wird das Ausgangssignal mit 512 Hz des Zählers CX über die NAND-Glieder N41, Λ/36, N49 und N5X an den Zähler C4 angelegt, der die Impulse zählt Da zu dieser Zeit an das Antivalenzglied E1 ein Signal hohen Pegels angelegt ist, während an die Antivalenzglieder E 2 und £3 Signale niedrigen Pegels angelegt sind, gibt der Zähler C4 ein Ausgangssignal hohen Pegels am Ausgang Q 4 zu dem Zeitpunkt ab, zu dem er neun Impulse gezählt hat. Auf diese Weise nimmt das Ausgangssignal des NOR-Gliedes NR 7 hohen Pegel an, der an das NOR-Glied NR 8 angelegt wird, wodurch das Ausgangssignal des NOR-Gliedes NR 9 auf hohen Pegel übergeht, das zusammen mit dem NOR-Glied NR 8 eine Flipflop-Schaltung bildet. Folglich wird zu dem Zeitpunkt, zu dem das Ausgangssignal am Ausgang ST4 des Decodierers DE 1 hohen Pegel angenommen hat, nämlich nach Ablauf von ⁹/si2 s, bei denen neun Impulse mit 512 Hz nach dem öffnen des Zähl-Schalters SW4 gezählt sind, von dem NOR-Glied NR 9 ein Ausgangssignal hohen Pegels abgegeben. Danach wird wie im Falle der automatischen Belichtung die Stromversorgung des Verschlußsteuer-Magneten Mg 3 unterbrochen, so daß der hintere Verschlußvorhang abzulaufen beginnt und der Spiegelstellmechanismus sowie der Blendenstellmechanismus in ihre Anfangsstellungen zurückgebracht werden, während das Ausgangssignal am Ausgang ST6 des Decodierers DE 1 hohen Pegel annimmt und nach Ablauf von 30 ms das Ausgangssignal am Ausgang STO des Decodierers DE X hohen Pegel annimmt.

Wenn das Blitzlichtgerät noch nicht aufgeladen ist, während A-D-Umsetzvorgang wiederholt wird und der Schalter SW2 geschlossen wird und das Ausgangssignal am Ausgang ST3 des Decodierers DE 1 hohen Pegel annimmt, nimmt das Ausgangssignal des NAND-Gliedes N 34 hohen Pegel an. Da hierbei der Transistor TR 5 gesperrt ist, wird die Ausgangsspannung .K VC des Rechenverstärkers OP 8 über den Widerstand R 29 dem Anschluß TC zugeführt und das Ausgangssignal des Vergleichers CP3 auf hohem Pegel gehalten. Danach nimmt der Ausgang ST3 des Decodierers DE 1 hohen Pegel an, und dem Verschlußsteuer-Magneten Mg 3 wird Strom zugeführt Ferner wird nach Ablauf von 5 ms ermittelt, ob die Spannung Vcc höher als die niedrigste Garantie-Spannung für die Steuerung der Kamera ist und ob dem Verschlußsteuer-Magneten Mg3 Strom zugeführt wird; dabei geht im Falle des Auftretens einer Unregelmäßigkeit das Ausgangssignal am Ausgang STO des Decodierers DE X auf hohen Pegel über, so daß die Erzeugung des Startsignals gesperrt wird, während das Ausgangssignal am Ausgang ST7 des Decodierers DE 1 auf hohen Pegel übergeht, wenn keine Unregelmäßigkeit auftritt. Daher wird dem Auslöse-Magneten Mg2 für 5 ms Strom zugeführt um den Mechanismus der Kamera zu betätigen. Nach Ablauf dieser 5 ms nimmt das Ausgangssignal am Ausgang ST5 des Decodierers DEX hohen Pegel an. Mit der Betätigung des Mechanismus der Kamera wird der vordere Verschlußvorhang und damit der Zähl-Schalter SW4 geöffnet Dadurch nimmt der Ausgang ST4 des Decodierers DE 1 hohen Pegel an. Wenn der vordere Verschlußvorhang abgelaufen ist, wird der Synchronisierschalter SWX geschlossen, wobei jedoch kein Blitzlicht abgegeben wird. Wenn das Ausgangssignal am Ausgang ST4 des Decodierers DE 1 hohen Pegel annimmt, wird der A-D-Umsetzungswert langer gespeichert, so daß die Stromversorgung des Magneten Mg 3 nach dieser verlängerten Zeit unterbrochen wird. Danach beginnt der hintere Verschlußvorhang abzulaufen, während der Spiegelstellmechanismus und der Blendenstellmechanismus in ihre Ausgangsstellungen zurückgebracht werden, wobei mit dem Unterbrechen der

Stromversorgung des Magneten Mg 3 das Ausgangssignal am Ausgang 5T6 des Decodierers DEi hohen Pegel annimmt. Dann nimmt nach Ablauf von 30 ms das Ausgangssignal am Ausgang 5T0 des Decodierers DE 1 hohen Pegel an. Wenn das Ausgangssignal am Ausgang STO des Decodierers DEi hohen Pegel annimmt, nimmt nach Ablauf von 9,1 ms der Pegel am Ausgang 57" 1 des Decodierers DE 1 hohen Pegel an, solange der Auslöseknopf 58 gedrückt ist; dabei nimmt auf die vorstehend beschriebene Weise der Ausgang 5T0 des Decodierers DEi hohen Pegel an. Der vorstehend beschriebene Vorgang wird wiederholt, so daß, wenn das Laden abgeschlossen ist, nach dem Übergang des Ausgangs 57"0 des Decodierers DE i auf hohen Pegel das Ausgangssignal des Vergleichers CP 3 niedrigen Pegel annimmt. Folglich nimmt selbst dann, wenn die Stromversorgung des Magneten Mg 3 unterbrochen wird, bevor der Verschluß abgelaufen ist, nach Ablauf von 30 ms nach dem Unterbrechen der Stromversorgung des Magneten Mg 3 im Falle einer kurz gewählten Verschlußzeit der Ausgang 57*0 des Decodierers DE 1 hohen Pegel an, so daß keine Gefahr besteht, daß vor Ablauf des Verschlusses das Blitzlichtgerät betätigt wird.

Nachstehend wird auf den Filmtransport- und Spannvorgang nach der Bildaufnahme eingegangen.

Bei Betätigung des in der Zeichnung nicht gezeigten Aufzughebels werden die Welle 14 und der Spannocken 13 in Pfeilrichtung gedreht, wodurch über einen in der Zeichnung nicht gezeigten Mechanismus der Filmtransport und das Spannen des Verschlusses erfolgen und der Zähl-Schalter SW4 und der Filmtransport-Abschlußschalter 5W5 geschlossen werden. Gleichzeitig wird die Betätigung des Spannockens 13 über die Rolle 15, den Zwischenhebel 16 und den Anschlußhebel 17 auf den Übertragungshebel 18 übertragen, durch den über die Spannplatte 18a der Stift 23b des Starthebels 23 angestoßen wird. Der koaxial zu dem Starthebel 23 angebrachte Haltehebel 22 wird gegen die Kraft der Feder 22a in Uhrzeigerrichtung geschwenkt, wodurch der Anker 21 vom Permanentmagneten 20 angezogen und festgehalten wird. Die Spannplatte 18a des Übertragungshebels 18 besteht aus elastischem Material, so daß eine Ungleichmäßigkeit am Übertragungshebel 18 ausgeglichen wird. Folglich wird der Anker 21 immer mit konstanter Kraft vom Magneten Mg 2 angezogen. Ferner dreht der Anschlußhebel 17 den Spannhebel 12 in Uhrzeigerrichtung, so daß der Stellenenergie-Speicherhebel 5 gegen die Kraft der Feder 5a vom Stift 12a in Gegenuhrzeigerrichtung gedreht wird, bis er mittels der Halteklinke festgehalten wird. Bei der Drehung des Speicherhebels 5 wird der Spiegelstellhebel 31 in Uhrzeigerrichtung gedreht, wodurch die Halteklinke 33 gedreht wird, bis sie vorn Spiegelschwenkhebel 32 festgehalten wird. Der Vordervorhang-Auslösehebel 37 wird gegen die Kraft der Feder 37a vom Stellhebel 40 in Wirkverbindung mit dem in der Zeichnung nicht gezeigten Filmtransportmechanismus gedreht, bis er mittels des Vordervorhang-Haltehebels 36 festgehalten wird. Das Vordervorhang-Zahnrad 39 und das Hintervorhang-Zahnrad 42 werden durch die Verschlußspannung gedreht, wobei das Vordervorhang-Zahnrad 39 mittels des Vordervorhang-Spannhebels 38 festgehalten wird. Hierbei wird das Hintervorhang-Zahnrad 42 mittels des Anzughebels 44 festgehalten, der in Wirkverbindung mit dem in der Zeichnung nicht gezeigten Filmtransportmechanismus in einer Stellung gehalten wird, bei der der Anker 45 mit dem Magneten Mg 3 in Berührung ist Der Anker 45 wird freigegeben, wenn dem Magneten Mg'S Strom zugeführt wird.

Neben der vorstehend beschriebenen Einzelbild-Photographie ist auch kontinuierliches Photographieren mit Hilfe einer Motorantriebseinheit möglich. In diesem Fall werden der Belichtungsvorgang und der Spannvorgang bei der jeweiligen Betriebsart wie im vorstehend beschriebenen Fall ausgeführt, wobei jeweils eine bestimmte festgelegte Verzögerungszeit zwischen dem Abschluß des Spannvorgangs und dem Beginn des Belichtungsvorgangs vorgesehen ist.

Bei kontinuierlichem Photographieren wird der Spannvorgang beendet, während der Auslöseknopf 58 gedrückt ist, wodurch die Schalter SWi und SW2 geschlossen bleiben. Wenn der Spannvorgang noch nicht abgeschlossen ist, bleibt somit auch bei geschlossenen Schaltern 5Wl und SW2 der Schalter 5W5 geöffnet, wobei ein dem öffnen des Schalters SWS entsprechendes Signal hohen Pegels vom Inverter / 23 invertiert und an die NAND-Glieder Λ/23 und Λ/25 sowie das NOR-Glied NR 3 angelegt wird. Da zu diesem Zeitpunkt die A-D-Umsetzung nach Beendigung des Belichtungsvorgangs ausgeführt ist, hat das Ausgangssignal des NAND-Gliedes A/33 niedrigen Pegel, während das Ausgangssignal des NOR-Gliedes Λ/Λ33 hohen Pegel

:5 hat, so daß der Zähler C 2 rückgesetzt wird. Das Ausgangssignal des NAND-Gliedes N26 hat niedrigen Pegel, wenn das Ausgangssignal am Ausgang 5T0 da-Decodierers DEi hohen Pegel hat, und hohen Pegel, wenn das Ausgangssignal am Ausgang 5Tl des Decodierers DEi hohen Pegel hat. Folglich hat das Ausgangssignal des NAND-Gliedes /V 24 hohen Pegel, wenn das Ausgangssignal des NAND-Gliedes Λ/26 niedrigen Pegel hat, und niedrigen Pegel, wenn das Ausgangssignal des NAND-Gliedes Λ/26 hohen Pegel hat.

Auch bei hohem Pegel des NAND-Gliedes N24 sind der Zähl-Schalter SWA usw. geschlossen, so daß das UND-Glied A 2 und damit der Auslösevorgang gesperrt ist Beim Abschluß des Spannvorgangs wird der Schalter SW5 geschlossen, so daß das dem Schließen dieses Schalters entsprechende Signal niedrigen Pegels vom Inverter /23 invertiert und an die NAND-GliederN23 und N 25 sowie das NOR-Glied NR 3 angelegt wird. Auf diese Weise nimmt das Ausgangssignal des NOR-Gliedes NR 3 niedrigen Pegel an, so daß der rückgesetzte Zähler C2 freigegeben wird und zu zählen beginnt Wenn die Ausgangssignale mit 4 Hz und 8 Hz des Zählers C2 hohen Pegel annehmen, wird von dem UND-Glied A 1 ein Signal hohen Pegels an das NAND-Glied Λ/23 angelegt dessen Ausgangssignal auf niedrigen Pegel übergeht während das Ausgangssignal des NAND-Gliedes Λ/24 hohen Pegel annimmt und auch das Ausgangssignal des UND-Gliedes A 2 auf hohen Pegel übergeht, so daß der Auslösevorgang der Kamera herbeigeführt wird. Der Auslösevorgang ist somit gesperrt bis nach Beendigung des Filmtransportsvorgangs der Film vollständig stillsteht

Zur Batterieprüfung wird der Knopf 71 gedruckt und damit der Schalter SWS auf den Kontakt NO umgeschaltet so daß dem Widerstand R 46 Strom zugeführt und der Spannungspegel am Meßwerk 57 ablesbar wird.

Wie vorstehend ausführlich beschrieben ist sind der

Zähl-Schalter SW4 und der B-Schalter 5VV12 parallel geschaltet so daß sie eine Signalgeberschaltung bilden, die ein Detektorsignal abgibt wenn beide Schalter geöffnet sind. Das Detektorsignal dieser Signalgeberschaltung wird an eine Unterscheidungsschaltung angelegt die bewirkt daß, wenn dem Einleiten der Auslösebetätigung die Abgabe des Detektorsignals folgt die autorna-

tische Belichtung eingestellt wird, während, wenn kein
Detektorsignal zugeführt wird, nachdem vom Einleiten
der Auslösebetätigung eine vorbestimmte Zeitdauer
verstrichen ist, die B-Belichtung eingestellt wird. Somit
kann unterschieden werden, ob nach Einleiten der Aus- 5 lösung die B-Belichtung oder die automatische Belichtung einzustellen ist. Da der B-Schalter SW12 für den
B-Einstellvorgang parallel zum Zähl-Schalter SW 4 geschaltet ist, ist es möglich, bei der Herstellung der Schaltung in integrierter Bauweise die üblicherweise erfor- io derliche Anzahl von AnschluBstiften um 1 zu verringern.

Hierzu 6 Blatt Zeichnungen

15

20

25

30

35

40

50

55

60

65

Claims (3)

Patentansprüche:

1. Belichtungssteuerschaltung für automatische oder B-Belichtung bei einer Kamera, bei der durch einen Einstellvorgang an einer Einstelleinrichtung mit einem in Abhängigkeit vom Verschlußöffnungsvorgang zur Steuerung der Verschlußzeit von einem ersten in einen zweiten Schaltzustand schaltbaren Zählschalter und einem bei B-Belichtung einen ersten Schaltzustand und bei automatischer Belichtung einen zweiten Schaltzustand aufweisenden B-Schalter über eine Signalgeberschaltung wahlweise ein erstes und ein zweites Signal erzeugbar und einer Unterscheidungsschaltung zuführbar sind, die bei Feststellung des ersten Signals die automatische Belichtung und bei Feststellung des zweiten Signals die B-Belichtung auswählt, dadurch gekennzeichnet, daß die Signalgeberschaltung (CPl, JV28, Λ/6, NS, CN 2. SW4, SW12) einen Zeitgeber {CN 2) aufweist, der nach Ablauf einer Verzögerungszeit nach Beginn eines Auslösevorgangs ein Signal erzeugt, daß der Zählschalter (SW4) dem B-Schalter (51V12) parallel geschaltet ist und daß die Signalgeberschaltung im ersten Schaltzustand sowohl des Zählschalters als auch des B-Schalters das erste Signal und bei Abgabe des Zeitgebersignals das zweite Signal erzeugt und jeweils der Unterscheidungsschaltung (N 1 bis N 20, Fl bis F7, DE 1, C 2) zuführt.

2. Belichtungssteuerschaltung anch Anspruch 1, dadurch gekennzeichnet, daß die Signalgeberschaltung die beiden Schalter (SW4, SW12) umfaßt und das zweite Signal erzeugt, wenn bei Abgabe des Zeitgeber-Signals zumindest einer der beiden Schalter in den ersten Schaltzustand versetzt ist

3. Belichtungssteuerschaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Zeitgeber ein Zähler (CN 2) ist.