DE2946506A1

DE2946506A1 - Vorrichtung zur synchronisation von uhrwerken mit gangregler

Info

Publication number: DE2946506A1
Application number: DE19792946506
Authority: DE
Inventors: Prof. Dipl.-Phys. Dr. Hansrichard 7730 Villingen Schulz
Original assignee: JAUCH DR HEINZ
Current assignee: JAUCH DR HEINZ
Priority date: 1979-11-17
Filing date: 1979-11-17
Publication date: 1981-05-27

Description

Vorrichtung zur Synchronisation von Uhrwerken
mit Gangregler Die Erfindung betrifft eine Vorrichtung zur Synchronisation von Uhrwerken mit Gangregler gemäß Oberbegriff des Patentanspruches 1.
Es ist bekannt, eine hohe Ganggenauigkeit eines Uhrwerkes dadurch zu erreichen, daß als Gangregler ein Quarzoszillator verwendet wird. Weiter ist es bekannt, Uhrwerke mit einem mechanischen Schwingsystem als Gangregler mit Hilfe eines Quarzoszillators zu synchronisieren, um einen quarzgenauen Gang zu erhalten. Um auch eine absolute Ganggenauigkeit solcher quarzgenauen Uhrwerke zu erhalten, ist es schließlich bekannt, Uhrwerke mit einer Einrichtung zum Empfang der durch eine Atomuhr erzeugten Funk-Zeitzeichensignale auszustatten, wobei eine Synchronisation durch einen Phasenvergleich mit diesen Zeitzeichensignalen durchgeführt wird.
Der Erfindung liegt die Aufgabe zugrunde, eine Synchronisation eines Uhrwerkes mit Hilfe eines Funk-Zeitzeichensignales durch eine Vorrichtung zu erreichen, die einfach aufgebaut ist, einen großen Synchronisationsbereich aufweist und auch bei Ausfall des Zeitzeichensignales einen genauen Gang des Uhrwerkes gewährleistet.
Diese Aufgabe wird bei eine Vorrichtung der eingangs genannten Gattung erfindungsgemäß gelöst durch die Merkmale des kennzeichnenden Teiles des Anspruches 1.
Vorteilhafte Ausführungsformen und Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Bei der erfindungsgemäßen Vorrichtung wird der Phasenvergleich zwischen dem Ist-Signal, das von einem an der Uhr angebrachten Stellungsmelder gewonnen wird, mit dem Zeitzeichensignal in zwei parallelen Phasenvergleichskanälen durchgeführt. Zur Beeinflussung der Frequenz, d.h. des Ganges des Uhrwerkes, sind zwei Stellschaltungen vorgesehen, die jeweils durch die zwei Phasenvergleichskanäle angesteuert werden. Beide Stellschaltungen weisen jeweils einen den Gang des Uhrwerkes beschleunigenden und einen den Gang verlangsamenden Schaltzustand auf.
Es sind somit insgesamt vier verschiedene Schaltzustände möglich, d.h., die Zustände, in denen beide Stellschaltungen beschleunigend und beide Stellschaltungen verlangsamend wirken, sowie die Schaltzustände in denen jeweils die eine Stellschaltung verlangsamend und die andere beschleunigend wirkt.
Ergibt der Phasenvergleich einen zu schnellen Gang des Uhrwerkes, so werden beide Stellschaltungen in den verlangsamenden Zustand gebracht. Ergibt der Phasenvergleich einen zu langsamen Gang des Uhrwerkes, so werden beide Stellschaltungen in den beschleunigenden Zustand gebracht. Durch eine im wesentlichen symmetrische Ausgestaltung der Stellschaltungen wird erreicht, daß in den anderen Schaltzuständen, wenn eine Stellschaltung im beschleunigenden und die andere im verlangsamenden Zustand ist, das Uhrwerk mit der gewünschten, bei der Herstellung abgeglichenen Sollfrequenz geht.
Dadurch ergibt sich eine Vier-Punkt-Regelung mit einem beschleunigenden und einem verlangsamenden Zustand und zwei im wesentlichen zusammenfallenden Zuständen, in welchen die Frequenz unbeeinflußt bleibt.
Es ist dabei auch möglich, die beiden die Frequenz im wesentlichen unbeeinflußt lassenden Zustände zu einem einzigen Betriebszustand zusammenzufassen, so daß sich eine Drei-Punkt-Regelung ergibt.
Wenn das Zeitzeichensignal ausfällt, z.B. weil der Sender abgeschaltet wird oder eine Empfangsstörung auftritt, so nimmt die Vorrichtung zwangsläufig den Betriebszustand oder einen der Betriebszustände ein, in welchen die Gangfrequenz des Uhrwerkes nicht beeinflußt wird. Das Uhrwerk läuft daher mit der bei der Herstellung abgeglichenen Eigenfrequenz und der eigenen Ganggenauigkeit weiter, so daß Ausfallzeiten des Zeitzeichensignales bis zu einigen Tagen überbrückt werden können.
Beim Wiederauftreten des Zeitzeichensignales erfolgt die atomgenaue Synchronisation wieder auf die richtige Minute.
Die Verwendung des Minutenimpulses des Zeitzeichensignales und der Phasenvergleich mit einem Ist-Signal mit einer Periode von einer Minute bringt gegenüber der Verwendung des Sekundenimpulses einen sechzigmal größeren Synchronisationsbereich. Auch nach länger dauerndem Ausfall des Zeitzeichensignales erfolgt die Synchronisation wieder auf die richtige Minute, so lange die während der Ausfallszeit eingetretene Gangabweichung des Uhrwerkes eine Minute nicht überschreitet.
Auch in den Fällen, in denen beim Jahreswechsel eine Schaltsekunde bei dem Zeitzeichensignal eingefügt wird, erfolgt eine zuverlässige Synchronisation auf die korrigierte Zeit innerhalb der ersten Stunden des neuen Jahres.
Die erfindungsgemäße Vorrichtung ist einfach aufgebaut und aufgrund ihrer rein digitalen Funktionsweise äußerst unempfindlich und zuverlässig im Betrieb.
Weitere Merkmale und Vorteile der Erfindung gehen aus der nachfolgenden Beschreibung von in der Zeichnung dargestellten Ausführungsbeispielen hervor. Es zeigen: Figur 1 den prinzipiellen Aufbau einer Vorrichtung gemäß der Erfindung in einem Blockschaltbild, Figur 2 den Schaltplan einer ersten Ausführungsform der Erfindung und Figur 3 den Schaltplan einer zweiten Ausführungsform der Erfindung.
In Figur 1 ist schematisch die gesamte Vorrichtung zur Synchronisation dargestellt. Uber eine Antenne 1, die vorzugsweise als Ferritantenne ausgebildet ist, gelangt das über Funk ausgesendete Hochfrequenzsignal, das mit dem atomgenauen Zeitzeichensignal moduliert ist, zu der Einrichtung 2 zum Empfang und zur Demodulation. Dort wird das Hochfrequenzsignal (Trägerfrequenz z.B. für DCF 77 : 77,5 KHz oder für WWVB : 60 KHz) selektiv verstärkt und demoduliert. Das durch die Demodulation erhaltene Zeitzeichensignal wird einem Minutenimpulsdecoder 3 zugeführt, der aus einem Integrator mit anschließendem Schwellwertschalter besteht. Der auf diese Weise erhaltene Minuten impuls des Zeitzeichensignales 4 wird parallel zwei Phasenvergleichskanälen 5 und 6 zugeführt.
Die momentane Stellung des Sekundenzeigers des Uhrwerkes 13 wird durch einen Stellungsmelder 7 abgegriffen. Der Stellung melder 7 liefert ein Ist-Signal 8, welches die Form eines Rechtecksignales aufweist, dessen Länge 30 Sekunden beträgt und das jeweils beim Erreichen einer vollen Minute von H (HIGH LEVEL) auf L (LOW LEVEL) springt.
Das Ist-Signal wird einerseits dem zweiten Eingang des PhasenvergleicAkanales 5 direkt zugeführt und andererseits über einen Inverter 9 als komplementäres Ist-Signal 10 dem zweiten Eingang des anderen Phasenvergleichskanales 6. Das invertierte Ist-Signal 10 springt jeweils bei jeder vollen Minute für 30 Sekunden von L auf H.
In den Phasenvergleichskanälen 5 und 6 wird das Ist-Signal 8 bzw. das invertierte Ist-Signal 10 mit dem Zeitzeichensignal 4 in der Phase verglichen. Die Ausgangssignale der Phasenvergleichskanäle 5 bzw. 6 werden Stellschaltungen 11 bzw. 12 zugeführt, die jeweils zwischen zwei Betriebszuständen umschaltbar sind. Die Stellschaltungen 11 und 12 wirken auf den Gangregler des Uhrwerkes 13 ein und bewirken jeweils im einen Betriebszustand "schnell" eine höhere Frequenz des Gangreglers und im anderen Betriebszustand "langsam" eine niedrigere Frequenz des Gangreglers. Der Gangregler des Uhrwerkes 13 wird bei der Herstellung so eingestellt, daß er mit der gewünschten Sollfrequenz schwingt, wenn sich jeweils eine der Stellschaltungen 11 und 12 im Zustand "schnell" und die andere im Zustand "langsam" befindet. Befinden sich beide Stellschaltungen 11 und 12 im Zustand "schnell", so schwingt der Gangregler mit einer Frequenz, die über der Sollfrequenz liegt. Befinden sich beide Stellschaltungen 11 und 12 im Zustand "langsam" so schwingt der Gangregler mit einer unter der Sollfrequenz liegenden Frequenz.
Ein erster Ausführungsbeispiel der Schaltung wird im folgenden anhand von Figur 2 erläutert.
In Figur 2 ist die erfindungsgemäße Synchronisation einer analogen Quarzuhr dargestellt.
Der Stellungsmelder 7 besteht aus einer halbkreisförmigen Sektorscheibe, die auf der Welle des Sekundenzeigers angebracht ist und einem durch diese Sektorscheibe betätigten Kontakt.
Das von dem Stellungsmelder 7 erzeugte Ist-Signal 8 und das aus Minutenimpulsen bestehende Zeitzeichensignal 4 werden dem ersten Phasenvergleichskanal zugeführt, der aus einem NAND-Gatter 14 und einem sich an dessen Ausgang anschließenden Monoflop (monostabiler Multivibrator) 16 besteht. Das Monoflop 16 ist aus einem NAND-Gatter und einem über ein RC-Glied mit diesem verbundenen Inverter zusammengesetzt, dessen Ausgang zu dem einen Eingang des NAND-Gatters rückgekoppelt ist.
Weiter wird das Ist-Signal 8 über den Inverter 9 geführt und gelangt als invertiertes Ist-Signal 10 an einen Eingang des zweiten Phasenvergleichskanales 6, dessen zweitem Eingang ebenfalls das Zeitzeichensignal 4 zugeführt wird. Der zweite Phasenvergleichskanal 6 stimmt mit dem ersten Phasenvergleichskanal 5 überein und besteht aus einem NAND-Gatter 15 sowie einem Monoflop 17, der mit dem Monoflop 16 übereinstimmt.
Der Gangregler des Uhrwerkes 13 besteht aus einem Quarzoszillator, der aus einem Quarz 27 und einer integrierten Schaltung 28 zusammengesetzt ist. An die Ausgänge 29 und 30 ist ein Schrittmotor 31 angeschlossen, der den Sekundenzeiger des Uhrwerkes 13 antreibt. Zwischen den Ausgang 30 und den Schrittmotor 31 ist ein Differenzierkondensator 32 geschaltet.
Der Quarz 27 liegt einerseits über den Kondensator 48 und andererseits über den Kondensator 49 an Massepotential. Zu dem Kondensator 48 sind Kondensatoren 23 und 24 parallel geschaltet und zu dem Kondensator 49 sind Kondensatoren 25 und 26 parallel geschaltet. Der Kondensator 23 liegt über die Emitter-Kollektor-Strecke eines Transistors 18, der Kondensator 26 über die Emitter-Kollektor-Strecke eines Transistors 19, der Kondensator 24 über die Emitter-Kollektor-Strecke eines Transistors 21 und der Kondensator 25 über die Emitter-Kollektor-Strecke eines Transistors 22 jeweils an Massepotential.
Die Basis der Transistoren 18 und 19 wird durch den Ausgang des Monoflops 16 und die Basis der Transistoren 21 und 22 wird durch den Ausgang des Monoflops 17 über einen Inverter 20 angesteuert.
Die Kondensatoren 48 und 49 sowie die Kondensatoren 23, 24, 25 und 26, sofern diese durch Durchschalten der entsprechenden Transistoren 18, 21, 22 bzw. 19 zu den Kondensatoren 48 bzw. 49 parallel geschaltet sind, bestimmen die Schwingfrequenz des aus dem Quarz 27 und der integrierten Schaltung 28 bestehenden Quarzoszillators. Die aus den Kondensatoren 23 und 26 sowie den Transistoren 18 und 19 gebildete Stellschaltung 11 und die aus den Transistoren 24 und 25 sowie den Transistoren 21 und 22 gebildete Stellschaltung 12 sind symmetrisch aufgebaut. Die Schwingfrequenz des Quarzoszillators ist daher im wesentlichen die gleiche, wenn die Kondensatoren 23 und 26 der ersten Stellschaltung 1 oder die Kondensatoren 24 und 25 der zweiten Stellschaltung 12 zugeschaltet und die Kondensatoren der jeweils anderen Stellschaltung abgeschaltet sind. Der Quarzoszillator wird durch einen variablen Kondensator 50 bei der Herstellung so abgestimmt, daß seine Schwingfrequenz in diesem Zustand der Sollfrequenz möglichst genau entspricht.
Die in Figur 2 dargestellte Schaltung arbeitet in folgender Weise.
Geht das Uhrwerk 13 mit dem Zeitzeichensignal 4 synchron, so fällt dessen Minuten impuls mit der rückwärtigen Flanke des Ist-Signales 8 bzw. mit der vorderen Flanke des invertierten Ist-Signales 10 zusammen.
Neigt das Uhrwerk zum Nachgehen, ist die Frequenz des Ist-Signales 8 geringer als die Frequenz des Zeitzeichensignales 4. Der Minutenimpuls des Zeitzeichensignales 4 verschiebt sich daher zeitlich gegenüber dem Ist-Signal 8 und fällt mit dessen H-Zustand zusammen. An dem NAND-Gatter 14 des ersten Phasenvergleichskanales 5 fällt somit zeitlich der H-Zustand des Ist-Signales 8 mit dem H-Zustand des Minutenimpulses des Zeitzeichensignales 4 zusammen. Der Ausgang des NAND-Gatters 14 geht auf L. Dadurch wird das Monoflop 16, dessen Ausgangssignal im Ruhezustand H ist, angetriggert. Am Eingang des Monoflops 16 steht das rückgekoppelte Ausgangssignal H und das vom NAND-Gatter 14 kommende Signal L an. Der Ausgang des NAND-Gatters des Monoflops 16 geht auf H und sein Ausgang über den Inverter auf L. Aufgrund der Zeitkonstante des Monoflops 16 wird dieser Zustand L des Ausgangssignales für mehrere Minuten aufrechterhalten.
Das Ausgangssignal L des Monoflops 16 gelangt an die Basen der Schalttransis-toren 18 und 19 und sperrt diese. Dadurch werden die Kondensatoren 23 und 26 abgeschaltet und die Stellschaltung 11 geht in den Zustand "schnell".
Am NAND-Gatter 15 des zweiten Phasenvergleichskanales 6 fällt bei diesem Nachgehen des Uhrwerkes der L-Zustand des invertierten Ist-Signales 10 mit dem H-Zustand des Zeitzeichensignales 4 zusammen. Der Ausgang des NAND-Gatters 15 ist im Zustand H. Am NAND-Gatter des Monoflops 17 fällt dieses Ausgangssignal H des NAND-Gatters 15 mit dem vom Ausgang des Monoflops 17 rückgekoppelten Signal H zusammen, so daß das Ausgangssignal des Monoflops 17 im Zustand H bleibt. Dieses Signal H wird über den Inverter 20 als Signal L an die Basen der Schalttransistoren 21 und 22 geführt und sperrt diese. Auch die Kondensatoren 24 und 25 sind daher abgeschaltet und auch die zweite Stellschaltung 12 befindet sich im Zustand "schnell".
Da sowohl die Kondensatoren 23 und 26 als auch die Kondensatoren 24 und 25 abgeschaltet sind, schwingt der Quarzoszillator mit einer Frequenz, die höher ist als die Sollfrequenz. Das Uhrwerk holt dadurch gegenüber dem Zeitzeichensignal auf und der Minutenimpuls des Zeitzeichensignales 4 verschiebt sich wieder gegen die Rückflanke des Ist-Signales 8.
Dieser Zustand bleibt bestehen, bis der Minutenimpuls des Zeitzeichensignales 4 wieder mit der Rückflanke des Ist-Signales 8 zusammenfällt und das Monoflop 16 entsprechend seiner Zeitkonstanten wieder in den Ruhezustand mit dem Ausgangssignal H zurückspringt.
Neigt das Uhrwerk 13 dagegen zum Vorgehen, so ist die Frequenz des Ist-Signales 8 größer als die Frequenz des Zeitzeichensignales 4. Der Minutenimpuls des Zeitzeichensignals 4 verschiebt sich daher zeitlich gegenüber dem Ist-Signal bis er mit dem L-Zustand des Ist-Signales 8 bzw. dem H-Zustand des invertierten Ist-Signales 10 zusammenfällt.
Nun fällt an dem NAND-Gatter 15 der Zustand H des invertierten Ist-Signales 10 mit dem Zustand H des Zeitzeichensignales 4 zusammen, der Ausgang des NAND-Gatters 15 geht in den Zustand L und das Ausgangssignal des Monoflops 17 springt in der oben für den Phasenyergleichskanal 1 beschriebenen Weise für die durch die Zeitkonstante des Monoflops 17 bestimmte Dauer in den Zustand L. Das Ausgangssignal L des Monoflops 17 gelangt über den Inverter 20 als Signal H an die Basen der Schalttransistoren 21 und 22 und schaltet diese durch. Dadurch werden die Kondensatoren 24 und 25 zu den Kondensatoren 48 bzw. 49 parallel zugeschaltet. Die Stelischaltung 12 geht somit in den Zustand "lanam".
Da am Eingang des NAND-Gatters 14 des ersten Phasenvergleichskanales 5 der Zustand L des Ist-Signales 8 mit dem Zustand H des Zeitzeichensignales 4 zusammenfällt, bleibt der Ausgang des Monoflops 16 im Zustand H, wie dies zuvor beim Nachgehen des Uhrwerkes für den zweiten Phasenvergleichskanal 6 beschrieben wurde. Das Ausgangssignal H des Monoflops 16 gelangt an die Basen der Transistoren 18 und 19 und schaltet diese durch.
Dadurch werden auch die Kondensatoren 23 und 26 zugeschaltet und auch die erste Stellschaltung 11 geht in den Zustand "langsam".
Da beide Stellschaltungen 11 und 12 im Zustand "langsam" sind, d.h. sowohl die Kondensatoren 23 und 26 als auch die Kondensatoren 24 und 25 parallel zu den Kondensatoren 48 und 49 zugeschaltet sind, schwingt der Quarzoszillator mit einer Frequenz, die niedriger als die Sollfrequenz liegt. Das Uhrwerk geht daher langsamer und der Minuten impuls des Zeitzeichensignals 4 verschiebt sich wieder auf die Rückflanke des Ist-Signales 8 zu.
Dieser Zustand bleibt bestehen, bis der Minutenimpuls des Zeit zeichens ignales 4 wieder mit der Rückflanke des Ist-Signales 8 zusammenfällt, d.h. das Uhrwerk wieder mit dem Zeitzeichensignal synchron geht, und das Monoflop 17 entsprechend seiner Zeitkonstante wieder in den Ruhezustand mit dem Ausgangssignal H zurückspringt.
So lange das Uhrwerk mit dem Zeitzeichensignal 4 synchron läuft, fällt die Rückflanke des Ist-Signales 8 mit dem Minuten impuls des Zeitzeichensignales 4 zusammen und teilt diesen in zwei Teile. Während des ersten Teils fällt am NAND-Gatter 14 des ersten Phasenvergleichskanales 5 der Zustand H des Ist-Signales 8 mit dem Zustand H des Zeitzeichensignales zusammen. Das Monoflop 16 wird in der oben beschriebenen Weise getriggert, die Schalttransis-toren 18 und 19 werden gesperrt und die Stellschaltung 11 wird in den Zustand "schnell" versetzt. Im zweiten Teil des Minutenimpulses fällt dagegen am NAND-Gatter 15 des zweiten Phasenvergleichskanales 6 der Zustand H des invertierten Ist-Signales 10 mit dem Zustand H des Zeitzeichensignales 4 zusammen. Das Monoflop 17 wird getriggert und in der oben beschriebenen Weise werden über den Inverter 20 die Schalttransistoren 21 und 22 durchgeschaltet, so daß die Stellschaltung 12 in den Zustand "langsam" umschaltet.
So lange das Uhrwerk 13 daher mit dem Zeitzeichensignal 14 synchron ist, befindet sich die Stellschaltung 11 im Zustand "schnell" und die Stellschaltung 12 im Zustand "langsam", d.h.
die Kondensatoren 23 und 26 sind abgeschaltet, während die Kondensatoren 24 und 25 zugeschaltet sind. In diesem Zustand schwingt der Quarzoszillator mit der bei der Herstellung abgeglichenen Frequenz, die im wesentlichen der Sollfrequenz entspricht.
Fällt das Zeitzeichensignal 4 aus, so befindet sich der Eingang, dem dieses Zeitzeichensignal 4 zugeführt wird, sowohl beim NAND-Gatter 14 des ersten Phasenvergleichskanales 5 als auch beim NAND-Gatter 15 des zweiten Phasenvergleichskanales 6 immer im Zustand L. Unabhängig vom jeweiligen Zustand des Ist-Signales 8 bzw. des invertierten Ist-Signales 10 befinden sich die Ausgänge der NAND-Gatter 14 und 15 daher immer im Zustand H. Die Monoflops 16 und 17 bleiben in ihrem Ruhezustand mit dem Ausgangssignal H. Die Schalttransistoren 18 und 19 werden durchgeschaltet und die Schalttransistoren 21 und 22 werden aufgrund des Inverters 20 gesperrt. Die Stellschaltung 11 befindet sich daher im Zustand "langsam" und die Stellschaltung 12 im Zustand "schnell". Da die Stellschaltungen 11 und 12 symmetrisch aufgebaut sind, schwingt auch in diesem Fall der Quarzoszillator mit der Sollfrequenz wie im synchronisierten Zustand.
Falls sich die bei der Herstellung eingestellte Frequenz des Uhrwerkes infolge von Temperaturschwankungen, Abgleichfehlern, Alterung oder dergl. ändert, so erfolgt durch die beschriebene Vorrichtung eine genaue Synchronisation mit dem atomgenauen Zeitzeichensignal. Falls das Zeitzeichensignal ausfällt, läuft das Uhrwerk mit seiner eingestellten Frequenz weiter, die im allgemeinen der Sollfrequenz ausreichend nahekommt, so daß über die Ausfallzeit des Zeitzeichensignales keine allzu grossen Gangabweichungen auftreten. Sofern diese Gangabweichungen beim Wiederauftreten des Zeitzeichensignales die Dauer des Ist-Signales, d.h. im vorliegenden Beispiel 30 Sekunden, nicht überschreiten, wird das Uhrwerk wieder zuverlässig auf die richtige Minute synchronisiert. Die Vorrichtung weist somit einen Synchronisationsbereich von i 30 Sekunden auf.
In Figur 3 ist die Schaltung einer zweiten Ausführungsform der Erfindung dargestellt. Diese Schaltung stimmt mit der Schaltung der Figur 2 in den Phasenvergleichskanälen 5 und 6, d.h. in den NAND-Gattern 14 und 15 sowie den Monoflops 16 und 17 überein. Auf deren Beschreibung im Zusammenhang mit Figur 2 wird daher verwiesen.
Im folgenden sollen daher nur die Unterschiede erläutert werden, die im wesentlichen in der Ausbildung der Stellschaltungen 11 und 12 sowie deren Ansteuerung bestehen.
Außerdem handelt es sich beim Ausführungsbeispiel der Figur 3 um ein Uhrwerk mit einem mechanischen Schwingsystem, nämlich einem Pendel als Gangregler.
Die Ausgangssignale der Phasenvergleichskanäle 5 und 6, d.h.
der Monoflops 16 und 17 werden einerseits direkt den Eingängen eines ersten NAND-Gatters 35 und andererseits über Inverter 33 bzw. 34 den Eingängen eines zweiten NAND-Gatters 36 zugeführt. Die Ausgänge der NAND-Gatter 35 und 36 werden den Eingängen eines dritten NAND-Gatters 37 zugeführt.
Weiter sind zwei NOR-Gatter 38 und 39 vorgesehen. Dem NOR-Gatter 38 wird einmal das durch den Inverter 33 invertierte Ausgangssignal des Monoflops 16 und andererseits das Ausgangssignal des dritten NAND-Gatters 37 zugeführt. Dem NOR-Gatter 39 wird einerseits das durch den Inverter 34 invertierte Ausgangssignal des Monoflops 17 und andererseits ebenfalls das Ausgangssignal des NAND-Gatters 37 zugeführt.
An dem Pendel des Uhrwerkes ist ein Permanentmagnet 47 befestigt. Eine in zwei Hälften unterteilte Spule 46 ist so angeordnet, daß sich ihre beiden Hälften zu beiden Seiten des Magnets 47 befinden. Je nach der Richtung des die Spule 46 durchfließenden Stroms wirkt das von der Spule 46 erzeugte Magnetfeld daher über den Permanentmagneten 47 verlangsamend oder beschleunigend auf die Schwingung des Pendels.
Die Spule 46 wird durch eine Doppelgegentakt-Endstufe gespeist, die von Transistoren 40, 41, 42 und 43 gebildet ist. Dabei liegt die Spule 46 einmal zwischen den Transistoren 42 und 41 in Reihe und kann über diese Transistoren in eine Richtung, in Figur 3 von links nach rechts, von Strom durchflossen werden. Zum zweiten liegt die Spule 46 zwischen den Transistoren 43 und 40 in Reihe und kann über diese in der entgegengesetzten Richtung, d.h. in Figur 3 von rechts nach links, von Strom durchflossen werden.
Das NOR-Gatter 38 steuert die Basis des Transistors 41 direkt und die Basis des Transistors 42 über einen Inverter 44 an.
Das NOR-Gatter 39 steuert die Basis des Transistors 40 direkt und die Basis des Transistors 43 über einen Inverter 45 an.
Die Doppelgegentakt-Endstufe aus den Transistoren 40, 41, 42, 43 ist symmetrisch aufgebaut.
Die Schaltung der Figur 3 arbeitet in folgender Weise.
Geht die Uhr nach, so fällt, wie oben anhand der Figur 2 beschrieben, der Zustand H des Zeitzeichensignales 4 mit dem Zustand H des Ist-Signales 8 einerseits und dem Zustand L des invertierten Ist-Signales 10 andererseits zusammen. Am Ausgang des ersten Phasenvergleichskanales 5, d.h. am Ausgang des Monoflops 16, entsteht das Signal L und am Ausgang des zweiten Phasenvergleichskanales 6, d.h. am Ausgang des Monoflops 17, entsteht das Signal H. Das NAND-Gatter 35 liefert somit das Ausgangssignal H. Zum NAND-Gatter 36 gelangen die durch die Inverter 33 bzw. 34 invertierten Signale, so daß auch das NAND-Gatter 36 das Ausgangssignal H liefert. Das dritte NAND-Gatter 37 liefert das Ausgangssignal L.
Am NOR-Gatter 38 stehen somit das vom Inverter 33 kommende Signal H und das vom NAND-Gatter 37 kommende Signal L an.
Das NOR-Gatter 38 liefert daher das Ausgangssignal L. Am NOR-Gatter 39 stehen das vom Inverter 34 kommende Signal L und das vom NAND-Gatter 37 kommende Signal L an. Das NOR-Gatter 39 liefert daher das Ausgangssignal H. Dieses Ausgangssignal H schaltet einerseits den Transistor 40 und andererseits über den Inverter 45 den Transistor 43 durch. Das Ausgangssignal L des NOR-Gatters 38 sperrt einerseits den Transistor 41 und andererseits über den Inverter 44 den Transistor 42. Es fließt somit über die Transistoren 43 und 40 ein Strom in Figur 3 von rechts nach links durch die Spule 46. Das Magnetfeld der Spule ist dem Magnetfeld des Permanentmagneten 47, dessen Nordpol links und dessen Südpol rechts angeordnet ist, entgegengesetzt gerichtet, so daß die Pendelfrequenz erhöht wird.
Das Uhrwerk holt gegenüber dem Zeitzeichensignal auf. Dieser Zustand bleibt aufrechterhalten, bis der Minutenimpuls des Zeitzeichensignales mit der abfallenden Flanke des Ist-Signales 8 zusammenfällt und das Monoflop 16 wieder in seinen Grundzustand zurückgefallen ist.
Geht das Uhrwerk vor, so fällt, wie oben im Zusammehang mit Figur 2 beschrieben, der Zustand H des Zeitzeichensignales 4 einerseits mit dem Zustand L des Ist-Signales 8 und andererseits mit dem Zustand H des invertierten Ist-Signales 10 zusammen. Der Ausgang des Monoflops 16 bleibt im Zustand H, während der Ausgang des Monoflops 17 in den Zustand L geht. Die NAND-Gatter 35 und 36 liefern ebenfalls das Ausgangssignal H und das dritte NAND-Gatter 37 das Ausgangssignal L. Am NOR-Gatter 38 liegt weiter vom Inverter 33 kommend das Signal L an, so daß das NOR-Gatter 38 das Ausgangssignal H liefert. Am NOR-Gatter 39 liegt weiter vom Inverter 35 kommend das Signal H an, so daß das NOR-Gatter 39 das Ausgangssignal L liefert. Nun werden durch das Ausgangssignal des NOR-Gatters 38 der Transistor 41 direkt und der Transistor 42 über den Inverter 44 durchgeschaltet. Die Transistoren 40 und 43 bleiben dagegen aufgrund des Ausgangssignales L des NOR-Gatters 39 gesperrt. Der Strom fließt daher über die Transistoren 42 und 41 von links nach rechts durch die Spule 46. Das Magnetfeld der Spule 46 zieht den Permanentmagneten 47 an, so daß die Pendelschwingung verlangsamt wird. Dieser Zustand bleibt aufrechterhalten, bis der Minutenimpuls des Zeitzeichensignales 4 mit der rückwärtigen Flanke des Ist-Signales 8 zusammenfällt und das Monoflop 17 wieder in seinen Grundzustand zurückfällt.
Befindet sich das Uhrwerk im synchronen Zustand mit dem Zeitzeichensignal 4, so fällt der Minutenimpuls mit der rückwärtigen Flanke des Ist-Signales 8 zusammen und wird durch diese unterteilt. Wie bereits anhand von Figur 2 beschrieben, wird daher während des ersten Teils des Minuten impulses des Zeitzeichensignales 4 das Monoflop 16 des ersten Phasenvergleichskanales 5 und während des zweiten Teiles des Minuten impulses das Monoflop 17 des zweiten Phasenvergleichskanals 6 getriggert.
Die Ausgänge beider Monoflops 16 und 17 gehen in den Zustand L. Das erste NAND-Gatter 35 liefert daher den Ausgang H. An beiden Eingängen des zweiten NAND-Gatters 36 liegen aufgrund der Inverter 33 und 34 die Signale H, so daß dieses NAND-Gatter 36 den Ausgang L liefert. Das dritte NAND-Gatter 37 liefert daher das Ausgangssignal H. An beiden Eingängen der NOR-Gatter 38 und 39 liegen nun die Singale H, so daß beide NOR-Gatter 38 und 39 das Ausgangssignal L liefern.
Alle vier Transistoren 40, 41, 42, 43 bleiben daher gesperrt.
Die Spule 46 bleibt stromlos und das Pendel des Uhrwerkes 13 schwingt unbeeinflußt mit seiner Eigenfrequenz.
Falls das Zeitzeichensignal 4 aus irgend einem Grund ausfällt, kann, wie anhand von Figur 2 erläutert wurde, keines der Monoflops 16 und 17 getriggert werden. Der Ausgang beider Monoflops 16 und 17 bleibt daher im Zustand H. Das erste NAND-Gatter liefert den Ausgang L. Am zweiten NAND-Gatter 36 liegen infolge der Inverter 33 und 34 die Signale L an, so daß dessen Ausgang in den Zustand H geht. Der Ausgang des dritten NAND-Gatters 37 befindet sich im Zustand H. An den beiden NOR-Gattern 38 und 39 liegt jeweils einerseits von den Invertern 33 bzw. 34 kommend das Signal L und andererseits vom dritten NAND-Gatter 37 kommend das Signal H an. Der Ausgang beider NOR-Gatter 38 und 39 bleibt im Zustand L. Sämtliche Transistoren 40, 41, 42, 43 sind gesperrt und die Spule 46 bleibt stromlos.
Auch beim Ausfallen des Zeitzeichensignales 4 schwingt daher das Pendel des Uhrwerkes 13 unbeeinflußt mit seiner Eigenfrequenz weiter.
Bei der Schaltung der Figur 3 stimmen somit die Betriebszustände der von den Schalttransistoren 41 und 42 gebildeten ersten Stellschaltung 11 und der von den Schalttransistoren 40 und 43 gebildeten zweiten Stellschaltung 12 bei Ausfall des Zeitzeichensignales 4 und im synchronisierten Zustand überein. Es handelt sich somit um eine Drei-Punkt-Regelung, die die drei Betriebszustände "Beschleunigung", "Verlangsamung" und "Keine Beeinflussung" aufweist.
Die Vorteile der Schaltung der Figur 3 entsprechen den zuvor anhand der Figur 2 erläuterten Vorteilen. Insbesondere entspricht der Synchronisationsbereich dem Synchronisationsbereich der Schaltung der Figur 2.
Ein wesentlicher Vorteil der Schaltung der Figur 3 besteht darin, daß die Doppelgegentakt-Endstufe eine optimale Spannungsausnutzung ermöglicht. Da die Spule 46 im synchronisierten Zustand stromlos ist, wird die Spannungsquelle wenig belastet, was für die im allgemeinen batteriebetriebene Synchronisationsvorrichtung wichtig ist.
Leerseite

Claims

PATENTANSPRUCHE Vorrichtung zur Synchronisation von Uhrwerken mit Gangregler mit einer Einrichtung zum Empfang und zur Demodulation eines Funk-Zeitzeichensignales, mit einer Einrichtung zur Erzeugung eines die Stellung des Uhrwerkes wiedergebenden Ist-Signales, mit einer Phasenvergleichsstufe zum Phasenvergleich zwischen Zeitzeichensignal und Ist-Signal und mit einer Einrichtung zur synchronisierenden Beeinflussung des Gangreglers entsprechend dem Phasenvergleich, dadurch gekennzeichnet, daß die Phasenvergleichsstufe zwei paralle Phasenvergleichskanäle (5 und 6) aufweist, denen jeweils das Zeitzeichensignal (4) zugeführt wird, daß das Ist-Signal (8) ein Rechtecksignal ist, dessen Signallänge etwa der halben Signalperiode entspricht, daß das Ist-Signal (8) dem ersten Phasenvergleichskanal (5) direkt und dem zweiten Phasenvergleichskanal (6) über einen Inverter (9) zugeführt wird und daß die Einrichtung zur synchronisierenden Beeinflussung zwei Stellschaltungen (11 und 12) aufweist, die jeweils einen beschleunigend und einen verlangsamend auf den Gangregler des Uhrwerkes (13) einwirkenden Schaltzustand aufweisen, von denen jede durch die Ausgangssignale jeweils eines der Phasenvergleichskanäle (5 bzw. 6) angesteuert wird und die sich bei entgegengesetztem Schalt zustand in ihrer Wirkung gegenseitig im wesentlichen aufheben.
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Phasenvergleichkanäle (5 bzw. 6) jeweils ein NAND-Gatter (14 bzw. 15) aufweisen.
3. Vorrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Ausgangssignale der Phasenvergleichskanäle (5 bzw. 6) eine vorgegebene Länge aufweisen.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß die Phasenvergleichskanäle (5 bzw. 6) ein Monoflop (16 bzw. 17) aufweisen.
5. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Zeitzeichensignal (4) ein Minutenimpuls ist und das Ist-Signal (8) eine Signalperiode von einer Minute aufweist.
6. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Gangregler einen Quarzoszillator (27, 28) aufweist, daß die Stellschaltungen (11 bzw. 12) Schalttransistoren (18, 19 bzw. 21, 22) aufweisen, die durch die Ausgangssignale der Phasenvergleichskanäle (5 bzw. 6) angesteuert werden und im durchgeschalteten Zustand jeweils Kondensatoren (23, 26 bzw. 24, 25) zur Frequenzverrinoerunades Quarzoszillators (27, 28) zu diesem zuschalten.
7. Vorrichtung nach Anspruch 6, dadurch gekennzeichnet, daß im durchgeschalteten Zustand der Schalttransistoren (18, 19 bzw. 21, 22) beider Stellschaltungen (11 bzw. 12) die Frequenz des Quarzoszillators (27, 28) unter und im nicht durchgeschalteten Zustand über der gewünschten Frequenz liegt.
8. Vorrichtung nach Anspruch 6 und 7, dadurch gekennzeichnet, daß die Stellschaltungen (11 bzw. 12) und die durch diese zugeschalteten Kondensatoren (23, 26 bzw. 24, 25) im wesentlichen symmetrisch aufgebaut sind und daß im durchgeschalteten Zustand der Schalttransistoren (18, 19 bzw.

21, 22) nur einer Stellschaltung (11 bzw. 12) die Frequenz des Quarzoszillators (27, 28) der gewünschten Frequenz entspricht.
9. Vorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Gangregler ein mechanisches Schwingsystem aufweist, an welchem ein Permanentmagnet (47) befestigt ist, der sich im Feldbereich einer Spule (46) bewegt, und daß die Stellschaltungen (11 bzw. 12) Schalttransistoren (41, 42 bzw. 40, 43) aufweisen, die jeweils durch die Ausgangssignale der Phasenvergleichskanäle (5 bzw. 6) angesteuert werden, die in Reihe zur Spule (46) geschaltet sind und diese mit entgegengesetzter Polarität mit einer Stromquelle verbinden.
10. Vorrichtung nach Anspruch 9, dadurch gekennzeichnet, daß die Ausgangssignale der Phasenvergleichskanäle (5 bzw. 6) jeweils über einen Inverter (33 bzw. 34) zu einem Eingang eines NOR-Gatters (38 bzw. 39) geführt sind, daß die Ausgangssignale der Phasenvergleichskanäle (5 bzw. 6) weiter direkt zu den Eingängen eines ersten NAND-Gatters (35) und über die Inverter (33 bzw.

34) zu den Eingängen eines zweiten NAND-Gatters (36) geführt sind, daß die Ausgänge dieser ersten und zweiten NAND-Gatter (35 und 36) mit den Eingängen eines dritten NAND-Gatters (37) verbunden sind und daß der Ausgang dieses dritten NAND-Gatters (37) mit dem jeweils anderen Eingang der NOR-Gatter (38 und 39) verbunden ist.
11. Vorrichtung nach Anspruch 9 und 10, dadurch gekennzeichnet, daß die Schalttransis-toren (41, 42 bzw. 40, 43) eine die Spule (46) treibende symmetrische Doppelgegentakt-Endstufe bilden, wobei die Schalttransis-toren (41, 42) der ersten Stellschaltung (11) durch das erste NOR-Gatter (38) direkt bzw. über einen Inverter (44) und die Schalttransis-toren (40, 43) der zweiten Stellschaltung (12) durch das zweite NOR-Gatter (39) direkt bzw. über einen Inverter (45) angesteuert werden.