DE2944572C2 - Digitaler Herzschrittmacher - Google Patents

Description

• Die Erfindung betrifft einen digitalen Herzschrittmacher gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiger Herzschrittmacher ist aus der DE-OS 27 07 052 bekannt.
• Bei dem bekannten Herzschrittmacher wird die Refraktärzeit jeweils neu gestartet, wenn in eine mit der Refraktärzeit beginnende Festzeit ein weiteres erfaßtes Signal fällt, wobei die Festzeit damit ebenfalls neu gestartet wird. Dadurch wird erreicht, daß sowohl kontinuierliche Störsignale als auch Störsignale, die in unterbrochener Folge auftreten, beispielsweise periodisch auftreten und wieder verschwinden, unwirksam gemacht werden. Das erste nach dem Ablaufen einer vorausgegangenen Refraktärzeit eingehende Meßsignal ist aber im Falle des bekannten Herzschrittmachers immer wirksam. Insbesondere bei periodisch auftretenden und wieder verschwindenden Störsignalen kann dadurch das Betriebsverhalten des Schrittmachers empfindlich gestört werden, vor allem wenn eine kurze Refraktärzeit programmiert ist.
• Es ist ferner ein Herzschrittmacher mit Meßverstärker bekannt (DE-OS 25 19 606), bei dem zur Vermeidung eines Übersteuerns des Meßverstärkers durch Reizimpulse eine Austastschalteinrichtung vorgesehen ist, die nach jedem von dem Herzschrittmacher abgegebenen Reizimpuls den Meßverstärkereingang für eine fest vorgegebene kurze Austastzeit auftrennt und einen Ableitkreis für die Meßsignale schließt.
• Des weiteren ist ein Bedarfsherzschrittmacher mit Störerkennungsstufe bekannt (DE-OS 26 28 629), die auf jedes Meßsignal einer Meßeinrichtung hin eine kurze Festzeit startet, innerhalb welcher jedes weitere Meßsignal als Störsignal gewertet wird. Wird innerhalb der Festzeit kein weiteres Meßsignal festgestellt, wird die Wartezeit für den Bedarfsbetrieb gestartet, falls der Anfang dieser Festzeit nicht in eine vorhergehende Festzeit fällt. Dies hat zur Folge, daß vom Reizimpuls oder dem QRS- Komplex verursachte Nachfolgesignale zum eigentlichen Meßsignal (sogenannte Artefakte) dazu führen, daß bei normal schlagendem Herzen unnötigerweise in den Asynchronbetrieb übergegangen wird. Asynchrone Reizimpulse können dann in die vulnerable Phase des normal schlagenden Herzens fallen und damit eine lebensgefährliche Fibrillation verursachen.
• Der Erfindung liegt die Aufgabe zugrunde, einen digitalen Herzschrittmacher der im Oberbegriff des Patentanspruchs 1 angegebenen Art zu schaffen, bei dem bei auftretenden Störsignalen einerseits bereits der Beginn des Störsignals erkannt und unschädlich gemacht wird, indem der die Reizimpulsfolgefrequenz bestimmende Zähler nicht zurückgesetzt wird und somit im Asynchronbetrieb arbeitet, andererseits aber Artefakte, die als Nachfolgesignale zum Reizsignal oder QRS-Komplex im Meßsignal auftreten, als solche erkannt werden, so daß bei ihrem Auftreten nicht vom Bedarfs- in den Asynchronbetrieb umgeschaltet wird.
• Diese Aufgabe wird bei einem digitalen Herzschrittmacher nach dem Oberbegriff des Patentanspruchs 1 durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
• Bei dem Herzschrittmacher nach der Erfindung ist gewährleistet, daß schon das Einsetzen von Störsignalen ermittelt und dementsprechend rechtzeitig in den Asynchronbetrieb umgeschaltet wird. Zugleich ist aber sichergestellt, daß beim Auftreten von Nachfolgesignalen (Artefakten) die vom Reizsignal oder vom QRS-Komplex verursacht sind, selbst bei kurzprogrammierter Refraktärzeit der Schrittmacher im Bedarfsbetrieb weiterarbeitet, also nicht in den Asynchronbetrieb übergeht.
• Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 6.
• Ein Ausführungsbeispiel der Erfindung ist anhand der Zeichnungen näher erläutert. Es zeigt
• Fig. 1 eine schematische perspektivische Darstellung eines implantierten digitalen Herzschrittmachers und eines zugehörigen externen Programmiergerätes,
• Fig. 2 die gegenseitige Verbindung zwischen einer digitalen und einer analogen Schaltungsstufe des Herzschrittmachers sowie die zwischen diesen beiden Schaltungsstufen ausgetauschten Signale,
• Fig. 3A bis 3C nebeneinandergelegt ein Blockschaltbild der digitalen Schaltungsstufe des Herzschrittmachers und
• Fig. 4A bis 4F Schaltbilder der vorliegend besonders wichtigen Schaltungskomponenten.
• Die in Fig. 1 dargestellte Schrittmacheranordnung 10 weist ein Programmiergerät 12, einen damit über eine Leitung 30 verbundenen Programmierkopf 14 und einen implantierbaren, programmierbaren digitalen Herzschrittmacher 16 auf. Von dem Herzschrittmacher 16 erzeugte Signale werden über eine Leitungsanordnung 18 dem Herz zugeführt, um dessen Kontraktion zu bewirken. Das Programmiergerät 12 gibt HF-Signale ab, und es ist mit Parametertasten 22, numerischen Tasten 24, Funktionstasten 26 und einem Sichtgerät 28 versehen, das anzeigt, welche Tasten gedrückt wurden. Zum Programmieren des Herzschrittmachers 16 werden bestimmte der Tasten 22, 24, 26 gedrückt. Mit den Parametertasten 22 lassen sich Rate (Impulsfolgefrequenz), Impulsbreite und Amplitude der Herzreizimpulse, die Empfindlichkeit des Meßverstärkers, die Refraktärdauer, ein Arbeiten des Herzschrittmachers mit oder ohne Hysterese, im kammersynchronen (R-sync)- oder im kammergesperrten (Bedarfs)-Betrieb, im asynchronen Betrieb oder im Bedarfsbetrieb, die Durchführung einer Schwellwertkontrolle und ein Sperren des Herzschrittmachers 16 programmieren. Bei Drücken der numerischen Tasten 24 erzeugt das Programmiergerät 12 Signale, die einen bestimmten Wert kennzeichnen, auf den der gewählte Parameter, z. B. die Impulsrate, programmiert werden soll. Mit den Funktionstasten 26 wird das Programmiergerät 12 veranlaßt, den Herzschrittmacher 16 permanent oder temporär zu programmieren.
• Zum Programmieren des Herzschrittmachers 16 wird der Kopf 14 unmittelbar über den Herzschrittmacher 16 gebracht. Der Programmierkopf 14 weist einen Permanentmagneten auf, der einen magnetischen Zungenschalter 46 (Fig. 2) im Herzschrittmacher 16 schließt und dadurch den Herzschrittmacher in die Lage versetzt, dem Kopf 14 zugeführte HF.-Signale zu erfassen und zu verarbeiten. Die Programmiersignale bestehen vorliegend aus jeweils 32 binären Ziffern (Bits), die durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen dargestellt werden. Jedes 32-Bit-Wort umfaßt vier gleichlange Teile, und zwar einen Parametercode, einen Datencode, einen Zugriffscode und einen Paritätscode. Die drei ersten Bits des Parametercodes sind 0-Bits. Das vierte Bit des Parametercodes kennzeichnet einen Temporär- oder Permanentprogrammierbefehl. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar. Der Datencode kennzeichnet einen bestimmten Wert für den gewählten Parameter. Der Zugriffscode besteht aus dem Oktalcode "227"; er leitet die Programmierung des Herzschrittmachers 16 ein und sorgt ebenso wie der Paritätscode für eine Sicherung gegen Umprogrammieren durch Fremdsignale.
• Der Herzschrittmacher 16 weist entsprechend Fig. 2 eine digitale Schaltungsstufe 40 und eine Ausgangseinrichtung in Form einer analogen Schaltungsstufe 42 auf. Zu der analogen Schaltungsstufe 42 gehören eine Batterieüberwachungsstufe, ein Quarztaktgeber, ein Taktgeber mit einem spannungsgesteuerten Oszillator (VCO), ein QRS-Meßverstärker, eine Ausgangsschaltung mit einer Ratenbegrenzerstufe und einem Spannungsverdoppler sowie ein HF-Demodulator. Die digitale Schaltungsstufe 40 ist anhand der Fig. 3A, 3B und 3C näher beschrieben. Eine Batterie 44, die eine Spannung +V von etwa 2,8 V liefert, ist zwischen Masse und die Schaltungsstufen 40, 42 geschaltet.
• Der Zungenschalter 46 liegt zwischen der positiven Seite der Batterie 44 und den Schaltungsstufen 40, 42. Die analoge Schaltungsstufe 42 weist zwei Ausgänge 48 und 50 auf, an denen Signale erscheinen, die der Leitungsanordnung 18 zugehen. Der Ausgang 48 ist über einen Kondensator 52 an die Schaltungsstufe 42 und das Herz angekoppelt. Zwischen den Ausgängen 48, 50 liegen zwei Dioden 54, 56, die eine Beschädigung des Herzschrittmachers 16 durch große Fremdsignale verhindern.
• Wenn der Zungenschalter 46 geschlossen wird, indem der im Kopf 14 untergebrachte Magnet dicht an den Herzschrittmacher 16 herangebracht wird, geht ein ZUNGENSCHALTER-Signal +V oder logisch "1" an die Schaltungsstufen 40, 42. Bei Wegnehmen des Kopfes 14 öffnet der Zungenschalter 46; ein Massesignal oder logisch "0" wird den Schaltungsstufen 40, 42 zugeführt. Die analoge Schaltungsstufe 42 gibt die Signale XTAL, VCO, MESSEN, RATENBEGRENZUNG, BATTERIE und DATEN an die digitale Schaltungstufe 40. Letztere versorgt ihrerseits die analoge Schaltungsstufe 42 mit den Signalen VCO-ENTSPERRUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH. Das XTAL-Signal ist ein Rechteckimpulssignal mit einer Frequenz von 32 768 Hz, während es sich bei dem VCO-Signal um ein Rechteckimpulssignal handelt, das bei einer Spannung der Batterie 44 von 2,8 V eine Frequenz von 40 000 Hz hat und dessen Frequenz kleiner wird, wenn die von der Batterie 44 abgegebene Spannung mit der Zeit abnimmt. Das Signal MESSEN wird vom Ausgang des Meßverstärkers als ein normales logisches "1"-Signal abgegeben, das jedesmal zu logisch "0" wird, wenn der Meßverstärker ein natürlich auftretendes QRS-Signal ermittelt. Das Signal AUSTASTEN wird von der digitalen Schaltungsstufe 40 abgegeben. Es ist normalerweise ein Signal logisch "1", das für etwa 100 ms zu logisch "0" wird, nachdem der Herzschrittmacher 16 einen Reizimpuls angeliefert hat oder ein natürlicher QRS-Komplex erfaßt wurde. Das AUSTAST-Signal wird benutzt, um zu verhindern, daß der Meßverstärker der analogen Schaltungsstufe 42 während des 100-ms-Zeitintervalls irgendwelche Signale erfaßt, so daß sich die Komponenten des Meßverstärkers nach Ermitteln eines Signals zurückstellen können.
• Der Parameterteil des DATEN-Signals bestimmt einen von 11 zu modifizierenden Parametern und gibt, wenn eine entsprechende Wahlmöglichkeit gegeben ist, außerdem vor, ob diese Modifikation temporär oder permanent durchzuführen ist. Bei den 11 Parametern handelt es sich um den Inhibit-, Refraktär- und Hystereseparameter, die Parameter für Asynchron/ Bedarfs-Betrieb, Impulsbreite, hohe Rate, Schwellwertkontrolle, normale Rate und R-Synchron/Bedarfsbetrieb sowie um die Parameter für die Empfindlichkeit und den Ausgangsspannungswert. Von diesen Parametern können der Inhibit-Parameter, der Parameter für hohe Rate und der Schwellwertkontroll-Parameter nur temporär verarbeitet werden, während die Verarbeitung des Hysterese-Parameters nur permanent erfolgt. Die anderen Parameter können entweder permanent oder temporär sein. Eine temporäre Programmierung bewirkt, daß der Herzschrittmacher 16 so lange auf die betreffenden Sollbedingungen programmiert wird, wie sich der Kopf 14 über dem Herzschrittmacher 16 befindet, um den Zungenschalter 16 geschlossen zu halten, oder bis ein anderes Programmierwort angeliefert wird. Nach dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Programmierwortes arbeitet der Herzschrittmacher 16 entsprechend den durch die vorangegangene permanente Programmierung bestimmten Sollbedingungen, es sei denn, daß eine Modifikation durch das neue Programmwort erfolgt.
• In den Fig. 3A, 3B und 3C sind die von der analogen Schaltungsstufe 42 empfangenen oder an diese angelegten Signale eingekreist. Für jeden der Blöcke der Fig. 3A, 3B, 3C werden Datensignale an der linken Seite des Blockes, Rückstellsignale an der Unterseite des Blockes und Setzsignale an der Oberseite des Blockes angelegt, während die Ausgangssignale an der rechten Seite des Blockes erscheinen. Sofern mehrere Leitungen von einem bestimmten Block abgehen oder zu diesem hinführen, beispielsweise parallele Ausgänge von einem Zähler, Schieberegister oder einer Speicherschaltung, ist die entsprechende Leitungsgruppe durch breite Linien angedeutet.
• Fig. 3A zeigt die Programmaufnahme- und -Verarbeitungslogik 100. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und über eine NOR-Schaltung 112 an ein dreizehnstufiges Schieberegister 116. Eine NOR-Schaltung gibt ein logisches "1"-Signal ab, wenn alle Eingangssignale logisch "0" sind, und liefert ein logisches "0"-Signal, wenn mindestens ein Eingangssignal logisch "1" ist.
• An die Datendecodierlogik 108 geht ferner das rasche Taktsignal (SCHNELLTAKT). Die Datendecodierlogik 108 liefert an ihrem oberen Ausgang unmittelbar nach der Rückflanke jedes mit der Taktsteuerung der Schaltung synchronisierten DATEN-Impulses ein Datentaktsignal, das an die Takteingänge einer Zugriffscode-Prüflogik 114 und eines Impulszählers 118 geht. Das Datensignal vom unteren Ausgang der Datendecodierlogik 108 bildet den Dateneingang des Schieberegisters 110, an dessen Takteingang das DATEN-Signal angelegt wird. Aufgrund der Vorderflanken der DATEN-Signalimpulse wird der jeweilige Binärwert am Dateneingang des Schieberegisters 110 in dessen erster Stufe eingespeichert, während der zuvor in der ersten Stufe befindliche Wert in die zweite Stufe geschoben wird. Entsprechendes gilt für die weiteren Schieberegisterstufen. Das Ausgangssignal des Schieberegisters 110 wird dem Dateneingang des Schieberegisters 116 zugeführt, dessen Takteingang an den Ausgang der NOR-Schaltung 112 angekoppelt ist. Solange die NOR-Schaltung 112 mittels eines logischen "0"-Signals von der Zugriffscode-Prüflogik 114 entsperrt ist, laufen die Daten im Takt der DATEN-Signalimpulse in das Schieberegister 116 ein.
• Der Impulszähler 118 wird mittels des Signals vom Datentaktausgang der Datendecodierlogik 108 weitergeschaltet. Weicht der Zählwert des Impulszählers 118 von Null ab, wird das Signal am mittleren Ausgang des Zählers zu logisch "0", und es wird eine Zeitmeßlogik 120 entsperrt. Bei Erreichen des Zählwerts 24 wird die Zugriffscode-Prüflogik 114 von einem Signal am unteren Zählerausgang entsperrt.
• Die Zugriffscode-Prüflogik 114 gibt ein logisch "1"-Signal ab, wenn der von dem Schieberegister 110 gespeicherte Code gleich dem Zugriffscode ist. Der untere Ausgang des Impulszählers 118 entsperrt die Prüflogik 114 vom Erreichen des Zählwerts 24 bis zum Überlaufen des Zählers nach Erreichen des Zählwerts 32. Ermittelt die Zugriffs-Prüflogik 114 den Zugriffscode, wird die NOR-Schaltung 112 gesperrt. Dem Takteingang des Schieberegisters 116 werden keine weiteren DATEN-Signale zugeführt. Mittels des Signals logisch "1" von der Prüflogik 114 wird die Rückstellogik 106 gesetzt, die ihrerseits ein Signal zum Zurückstellen des Impulszählers 118 auf den Zählwert 24 abgibt.
• Nachdem der dem Zugriffscode folgende Paritätscode in dem Schieberegister 110 eingespeichert ist, hat der Impulszähler 118 auf 32 gezählt. Dadurch springt das Signal am Überlaufausgang (OF) des Zählers 118 um. Ein Zählerüberlauflatch (Speicherflipflop) 104 wird gesetzt, das dann eine Fehlerprüflogik 122 entsperrt. Diese stellt fest, ob das empfangene DATEN-Programmiersignal die vorgesehenen Kontrollen durchlaufen hat. Die Logik 122 spricht ferner auf ein 128-Hz-Langsamtaktsignal SLO CLK der Schaltungsanordnung gemäß Fig. 3B an, so daß entweder ein ANNAHME- oder ein FEHLER-Signal erscheint.
• An einer Paritätsprüflogik 124 liegen die Ausgangssignale der Schieberegister 110 und 116 an. Die Paritätsprüflogik 124 prüft die Parität der dreizehn in dem Schieberegister 116 eingespeicherten Parameterdaten- Testbits gegenüber dem in dem Schieberegister 110 eingespeicherten Paritätscode. Das FEHLER-Signal der Fehlerprüflogik 122 geht ferner an eine Rückstellogik 126. Das ANNAHME-Signal gelangt von der Fehlerprüflogik 112 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 130 und zu dem Entsperreingang eines Zwischenspeichers 132, so daß dieser die Daten- und Parametersignale von den ersten zwölf Stufen des Schieberegisters 116 aufnehmen kann. Die Rückstellogik 126 spricht ferner auf die Signale der Zeitmeßlogik 120 und des Schreiblatch 128 sowie auf das ZUNGENSCHALTER-Signal an. Der untere Ausgang der Rückstellogik 126 ist mit dem Rückstelleingang des Impulszählers 118, einem Eingang der Rückstellogik 106 und dem Rückstelleingang der Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstellogik 126 ist an den Rückstelleingang einer Sperr- oder Inhibitlogik 134 und an den Rückstellausgang des Testlatch 130 angeschlossen. Ein Signal erscheint an beiden Ausgängen der Rückstellogik 126, wenn von der Zeitmeßlogik 120 ein Signal angeliefert wird, wenn das FEHLER-Signal erscheint, oder wenn das ZUNGENSCHALTER-Signal erkennen läßt, daß der Zungenschalter 46 geschlossen ist. Ein Signal tritt nur an dem unteren Ausgang der Rückstellogik 126 auf, wenn das Schreiblatch 128 ein Signal anliefert.
• Dem Dateneingang des Schreiblatch 128 geht das ANNAHME-Signal von der Fehlerprüflogik 122 zu, während an dem Takteingang des Schreiblatch das LANGSAMTAKT-Signal anliegt. Der Ausgang des Schreiblatch 128 ist mit je einem Eingang der Rückstellogik 126, der Inhibitlogik 134 und einer Speicherabtaststufe 136 gekoppelt. Letztere gibt an eine Parameterdecodierlogik 138 (Fig. 3B) jedesmal dann ein Signal, wenn das Schreiblatch 128 ein Signal anliefert, während von dem Tastlatch 130 kein Signal abgegeben wird. Das Signal der Speicherabtaststufe 136 veranlaßt die Parameterdecodierlogik 138, den ihr von dem Zwischenspeicher 132 zugeführten Parametercode zu decodieren und ein Signal abzugeben, das erkennen läßt, welche permanente Parameteränderung auftreten soll. Das Testlatch 130 spricht auf das Testsignal von der dreizehnten Stufe des Schieberegisters 116 und auf das ANNAHME-Signal der Fehlerprüflogik 122 an. Es gibt ein Signal an die Parameterdecodierlogik 138, das bewirkt, daß die dieser Logik von dem Zwischenspeicher 132 zugeführten Parametersignale decodiert werden und ein Signal erscheint, das angibt, welche temporäre Parameteränderung auftreten soll. Das Ausgangssignal des Testlatch 130 geht ferner der Speicherabtaststufe 136 und der Inhibitlogik 134 zu.
• Der Zwischenspeicher 132 speichert nach dem Auftreten des ANNAHME-Signals von der Fehlerprüflogik 122 die vier Parameterbits und die acht Datenbits ein, die im Schieberegister 116 stehen. Die im Zwischenspeicher 132 eingespeicherten Parameterbits werden der Parameterdecodierlogik 138 zugeführt, wo sie in Verknüpfung mit den Signalen der Speicherabtaststufe 136 oder des Testlatch 130 decodiert werden. Von der Parameterdecodierlogik 138 geht ein Signal an einen Speicher 140, das erkennen läßt, welche permanente oder temporäre Parameteränderung auftreten soll. Außerdem werden von der Parameterdecodierlogik 138 die Parameter HOHE RATE, TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER, TEMPORÄR R-SYNCHRON, AUTOMATISCHER SCHWELLWERT, PERMANENT-BEDARFSBETRIEB, TEMPORÄR-BEDARFSBETRIEB, &udf53;lu,4,1,100,5,1&udf54;BEDARFSBETRIEB&udf53;lu&udf54; und INHIBIT als unabhängige Signale angeliefert.
• Die von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 140 (Fig. 3B) und eine Inhibit-Decodierlogik 142. Beim Decodieren einer permanenten Parameteränderung werden die Datenbits in dem durch das decodierte Parametersignal entsperrten Teil des Speichers 140 eingespeichert. Wird eine temporäre Parameteränderung decodiert, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor im Speicher 140 eingespeicherten Daten zu bewirken. Der Speicher 140 weist 22 Stufen auf, wobei sechs Stufen Impulsbreitendaten, acht Stufen Ratendaten, eine Stufe R-Synchron-Daten, jeweils zwei Stufen Refraktär-, Hysterese- und Empfindlichkeitsdaten und eine Stufe den Ausgangsspannungsamplitudendaten zugeordnet sind. Die Parametersignale bestimmen, welche der Stufen für das Einspeichern der vom Zwischenspeicher 132 angelieferten neuen Daten zu entsperren sind.
• Die Zwischenspeicherdaten gehen auch der Inhibit-Decodierlogik 142 zu, deren Ausgangssignal an einen Eingang der Inhibitlogik 134 gelangt. Letztere wird von der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Signal des Schreiblatch 128 und den Signalen des Testlatch 130 sowie dem Signal der Parameter-Decodierlogik 138 gesetzt. Die Inhibitlogik 134 liefert ein Signal zum Sperren einer Ausgangslogik 178 (Fig. 3c).
• Die Fig. 3B und 3C zeigen den Impulserzeugerteil 150 des Herzschrittmachers 16. Die Taktfolge zur Steuerung der Reizimpulsbreite, der Reizimpulsrate, der Refraktärdauer, der niedrigeren Hystereserate und der Verstärkeraustastdauer wird durch einen schnellen Zähler 152, eine Langsamtaktlogik 154 und einen langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die von einer Taktlogik 158 zugeführten Taktimpulse. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein dem externen Quarzoszillatorsignal (XTAL) oder dem VCO-Signal entsprechendes Taktsignal ab. Ein zweites Eingangssignal des schnellen Zählers 152 kommt von einer Schwellwertprüflogik 160, die den Zähler 152 veranlaßt, während eines bestimmten Teils der Schwellwertprüfdauer mit höherer Geschwindigkeit zu zählen. Ein drittes Eingangssignal des Zählers 152 ist das Signal einer Zungenschalterlogik 159, das gestattet, daß das Schnelltaktsignal FST CLK als Takteingangssignal an die Datendecodierlogik 109 angelegt wird, wenn der Zungenschalter 46 geschlossen ist.
• Der schnelle Zähler 152 ist ein neunstufiger Binärzähler. Die Ausgänge der sieben niedrigeren Stufen des Zählers 152 führen zu einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt. Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 an die Langsamtaktlogik 154. Letztere gibt ein 128-Hz-Langsamtaktsignal SLO CLK ab, solange die Spannung der Batterie 44 einen gewissen Mindestwert übersteigt. Das Ausgangssignal der Langsamtaktlogik 154 geht an den langsamen Zähler 156, der ein achtstufiger Binärzähler ist, der auf den Zählwert 208 gesetzt werden kann, indem seinem Setzeingang von einer Nachladelogik 164 ein Signal logisch "1" zugeführt wird. Bestimmte Ausgangssignale der 8 Stufen des Zählers 156 werden einer Überlauflogik 166, einer Refraktärlogik 168, einer Austastlogik 169, einer Ratendecodierlogik 172 und einer Hystereselogik 174 zugeführt.
• Die Ausgangssignale von den sechs Stufen des Impulsbreitenteils des Speichers 140 gehen an die Impulsbreitendecodierlogik 157, während die Ausgangssignale der acht Stufen des Ratenteils des Speichers 140 der Ratendecodierlogik 172 zugeführt werden. Das Ausgangssignal der R-Synchron-Stufe des Speichers 140 wird auf ein R-Synchron-Gatter 176 gegeben. Die Signale der beiden Refraktärspeicherstufen gehen an die Refraktärlogik 168. Die Signale der beiden Hysteresespeicherstufen werden der Hystereselogik 174 zugeführt. Die Signale der beiden Empfindlichkeitsspeicherstufen werden kombiniert; ein einziges EMPFINDLICHKEITS-Signal wird an den Meßverstärker der analogen Schaltungsstufe 42 angelegt. Das Signal der Ausgangsstufe des Speichers 140 geht an die Ausgangslogik 178.
• Die Anordnung nach den Fig. 3B und 3C umfaßt ferner eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 180, ein Hysteresegatter 182, eine Vorresynchronisierlogik 184, eine Impulsbreitenlogik 186, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 190 und ein Gatter 192.
• Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürliche Herzaktivität ermittelt wird, werden der Zähler 152 auf den Zählwert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so gewählt, daß der Zähler 156 von dem vollen Zählwert 255 auf den Zählwert Null zu einem Zeitpunkt überläuft, der genutzt werden kann, um ein 400-ms-Zeitsteuersignal zu erhalten, das einen oberen Ratengrenzwert festlegt und als eine der programmierbaren Refraktärzeiten dient. Nach dem Rückstellen zählt der Zähler 152 die ihm von der Taktlogik 158 zugeführten Taktimpulse, die zu diesem Zeitpunkt von dem externen Oszillator abgegeben werden und die Frequenz von 32 768 Hz haben. Solange das Batterielatch 162 gesetzt bleibt, geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, d. h. mit einer Frequenz von 128 Hz, ein Signal von dort zu der Langsamtaktlogik 154. Einen Taktimpuls später wird für eine Taktsignal-Impulsperiode ein SLO CLK-Impuls angeliefert, der den Zähler 152 auf Null zurückstellt. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152 wieder zu zählen.
• Mit den Ausgangsimpulsen der Langsamtaktlogik 154 wird der Zähler 156 von dem Anfangszählwert 208 aus weitergeschaltet. Während des Zählens von dem Setzwert 208 auf den vollen Zählwert 255 liefern die Austastlogik 169 und die Refraktärlogik 168 zu bestimmten Zeitpunkten entsprechend bestimmten Zählwerten des Zählers 156 Signale an die Reversionslogik 170, um für die Refraktär- und Reversionsfunktionen zu sorgen. Während der an einen Herzreizimpuls oder einen natürlichen Herschlag anschließenden Refraktärzeit erfolgt kein Ansprechen auf erfaßte elektrische Signale. Durch die Reversionsfunktion wird jedes Ansprechen auf erfaßte elektrische Signale gesperrt, wenn ein kontinuierliches Wellensignal ermittelt wird. Wenn der Zähler 156 überläuft, entsperrt die Überlauflogik 166 die Ratenbegrenzerlogik 180. Der Zähler 156 zählt dann von Null aus weiter, bis er einen Zählwert entsprechend dem Zählwert im Ratenteil des Speichers 140 erreicht. Die Ratendecodierlogik 172 erzeugt ein Signal, wenn der nächste Langsamtaktimpuls auftritt, nachdem der im Zähler 156 stehende Zählwert gleich dem im Speicher 140 eingespeicherten Code ist. Das Signal der Ratendecodierlogik 172 läuft über das Hysteresegatter 182, das entsperrt wird, wenn keine Hysterese programmiert ist oder der vorausgehende Herzschlag künstlich stimuliert war. Andernfalls wird durch Setzen der Hystereselogik 174 das Hysteresegatter 182 während der Hysteresedauer gesperrt.
• Der Ausgangsimpuls des Hysteresegatters 182 geht an die Ratenbegrenzerlogik 180, die, wenn sie durch ein Signal der Überlauflogik 166 entsperrt ist, die Vorresynchronisierlogik 184 setzt. Letztere liefert ein Signal an die Taktlogik 158, so daß das VCO-ENTSPERRUNGS-Signal gegeben wird. Der spannungsgesteuerte Oszillator beginnt, Taktsignale an die Taktlogik 158 und die Impulsbreitenlogik 186 zu geben. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik 154, wodurch der Zähler 152 auf Null zurückgestellt wird. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signal AUSTASTEN 100 ms lang zu geben. Die Impulsbreitenlogik 186 wird entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des Signals logisch "1" der Impulsbreitenlogik 186 (PW) auftritt.
• Wenn der Zähler 152 ausgehend von Null weitergeschaltet wird, wird das Ausgangssignal der zweiten bis siebten Zählerstufen von der Impulsbreitendecodierlogik 157 mit den im Impulsbreitenteil des Speichers 140 angespeicherten Signalen verglichen. Bei Übereinstimmung gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, so daß deren Ausgangssignal beim Auftreten des nächsten VCO-Taktimpulses auf logisch "0" zurückspringt. Das Ausgangssignal der Impulsbreitenlogik 186 bewirkt, daß die Ausgangslogik 178 ein Impulssignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des AUSGANGS-Signals vom Speicher 140 über den EINFACH- oder den DOPPELT-Ausgang gibt. Ein Impuls, dessen Amplitude der Batteriespannung oder dem doppelten Wert der Batteriespannung entspricht, wird von dem Herzschrittmacher 16 über die Leitungsanordnung 18 an das Herz geschickt.
• Beim Zurückspringen des Signals der Impulsbreitenlogik 186 auf logisch "0" wird das Signal VCO-ENTSPERRUNG abgeschaltet; vom Taktausgang der Taktlogik 158 wird wieder das Taktsignal XTAL abgegeben. Die Impulsbreitenlogik 186 bewirkt beim Zurückspringen auf logisch "0", daß die Nachresynchronisierlogik 187 die Langsamtaktlogik 154 veranlaßt, beim nächsten XTAL-Taktsignal den Zähler 152 zurückzustellen. Aufgrund des Signals der Nachresynchronisierlogik 187 wird die Nachladelogik 164 beim nächsten Signal der Langsamntaktlogik 154 gesetzt. An den Spannungsverdopplerteil der analogen Schaltungsstufe 42 geht ein Signal zum Nachladen des dort befindlichen Verdopplungskondensators. Mit dem Signal der Nachladelogik 164 wird die Nachresynchronisierlogik 187 zurückgestellt. Bei dem nächsten Signal der Langsamtaktlogik 154 erfolgt ein Zurückstellen der Nachladelogik 164. Mit dem Ausgangssignal der Nachladelogik 164 wird der Zähler 156 auf den Zählwert 208 zurückgestellt. Die Refraktärlogik 168 und die Reversionslogik 170 werden entsperrt. Die Ratendecodierlogik 172 und die Überlauflogik 166 werden zurückgestellt. Die oben geschilderten Vorgänge wiederholen sich dann.
• Die Verifizierimpulslogik 188 bewirkt, daß am Ende der 100-ms-Austastdauer ein zusätzlicher Impuls bereitgestellt wird, falls das Signal der Speicherabtaststufe 136 auftritt. Dadurch wird dem Bediener des Programmiergerätes 12 angezeigt, daß das Programm angenommen wurde. Die Bedarfslogik 190 verhindert, daß bei Schließen des Zungenschalters 46 jedes Ansprechen auf das von dem Meßverstärker in der analogen Schaltungsstufe 42 angelieferte MESS-Signal unterbunden wird. Trotz Schließens des Zungenschalters wird dessen Sperrfunktion unwirksam gemacht, wenn die Verstärkerempfindlichkeit im R-Synchronbetrieb oder die Refraktärdauer temporär programmiert werden, oder wenn der Bedarfsbetrieb temporär oder permanent programmiet wird. Das Gatter 192 wird in Abhängigkeit von dem Parametersignal HOHE RATE der Parameterdecodierlogik 138 oder in Abhängigkeit von einem Signal der Verifizierimpulslogik 188 geschlossen. Wenn das Gatter 192 schließt, legt es den RATENBEGRENZUNGS-Ausgang an Masse, wodurch die Funktionen der analogen Ratenbegrenzerschaltung in der analogen Schaltungsstufe 42 und der digitalen Ratenbegrenzerlogik 180 gesperrt werden. Der Ratenbegrenzungsschutz muß beseitigt werden, wenn die Rate auf einen hohen Wert programmiert werden soll, oder nachdem ein Verifizierimpuls auftritt.
• Wenn der Bedarfsbetrieb programmiert wird, spricht die Nachresynchronisierlogik 187 auf das Signal des R-Synchron-Gatters 176 durch Anliefern eines Ausgangsimpulses an, der ein Rückstellen der verschiedenen Zeitsteuerfunktionen der Anordnung nach den Fig. 3B und 3C bewirkt, wenn ein natürliches Herzsignal ermittelt wird. Die Austastlogik 169, die Refraktärlogik 168, die Reversions- und Meßrückstellogik 170 sowie das R-Synchron-Gatter 176 stehen in gegenseitiger Wechselwirkung, um nach dem Anliefern eines Herzreizimpulses und vor Abgabe des nächsten Herzreizimpulses die sich aufgrund des Erfassens von natürlicher Herzaktivität einstellenden Ereignisse zu steuern.
• Die Austastlogik 169 spricht auf bestimmte Ausgangssignale des Zählers 156, das Signal des Batterielatch 162, das Signal der Langsamtaktlogik 154, das Ausgangssignal des R-Synchron-Gatters 176 und das Signal der Vorresynchronisierlogik 184 an. Sie gibt an ihrem oberen Ausgang das Signal AUSTASTEN und an ihrem unteren Ausgang ein Austasttaktsignal in Form eines Impulses ab, der zum Zeitpunkt der Anlieferung des Signals der Vorresynchronisierlogik 184 oder der Abgabe eines Signals durch das R-Synchron-Gatter 176 aufgrund des Erfassens von natürlicher Herzaktivität erscheint und die Vorderflanke des Signals AUSTASTEN auslöst. Die Rückflanke des Signals AUSTASTEN (Austastsignal) erscheint 100 ms nach der Vorderflanke unabhängig davon, ob das Batterielatch 162 gesetzt oder zurückgestellt ist. Das Signal AUSTASTEN geht an die analoge Schaltungsstufe 42 und bewirkt ein Sperren des QRS-Meßverstärkers während der durch dieses Signal vorgegebenen Austastzeit von 100 ms.
• Die Refraktärlogik 168 spricht auf den Zählwert des Zählers 156, das Signal der Langsamtaktlogik 154, das Signal der Überlauflogik 166, die vom Speicher 140 kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2, das Signal des Batterielatch 162 und das Signal der Nachladelogik 164 an und gibt ein Signal eine vorbestimmte Zeitspanne nach dem Anliefern des Herzreizimpulses ab. Diese vorbestimmte Zeitspanne wird durch den Code der Signale REFRAKTÄR 1 und REFRAKTÄR 2 vom Speicher 140 bestimmt. Diese Signale entsperren Codiergatter der Refraktärlogik 168. Die auswählbaren Refraktärzeiten sind Null (keine Refraktärzeit), 325 ms, 400 ms und unendlich. Die Refraktärzeit von 400 ms wird durch das Ausgangssignal der Überlauflogik 166 vorgegeben. Die Refraktärzeit von 325 ms wird durch Decodiergatter der Refraktärlogik 168 bestimmt, die den Zählwert des Zählers 156 decodieren. Diese Gatter werden in Abhängigkeit davon entsperrt, ob das Batterielatch 162 gesetzt ist, um die Refraktärzeit von 325 ms unabhängig von der Folgefrequenz der Impulse der Langsamtaktlogik 154 konstant zu halten. Die Refraktärzeit wird von dem Zeitpunkt an gemessen, zu dem das Signal der Nachladelogik 164 abgegeben wird, um die Refraktärlogik 168 zurückzustellen. Wenn keine Refraktärzeit eingestellt ist, wird die Refraktärdauer durch den 210-ms-Zähler in der Reversions- und Meßrückstellogik 170 gemessen.
• Die Reversions- und Meßrückstellogik 170 spricht auf das Signal der Bedarfslogik 190, das Signal der Langsamtaktlogik 154, das von der analogen Schaltungsstufe 42 kommende Signal MESSEN (Meßsignal), das Signal der Refraktärlogik 168, das von der Austastlogik 169 kommende Signal AUSTASTEN und das Signal der Nachladelogik 164 an. Sie liefert an ihrem Ausgang ein Meßrückstellsignal jedesmal, wenn nach der Refraktärzeit ein Meßsignal erscheint, falls die Reversionsfunktion nicht übersteuert wird. Die Reversionsfunktion wird durch einen Zähler gesteuert, der in Abhängigkeit von den Signalen der Langsamtaktlogik 154 zählt, bis er einen Zeitpunkt erreicht, der etwa 210 ms nach der Anlieferung des Nachladesignals oder dem Auftreten eines Meßsignals liegt. Wenn ein Meßsignal nach der Austastzeit und vor dem Zeitpunkt erscheint, zu dem der Reversionszähler auf 210 ms zählt, wird der Reversionszähler auf den Zählwert Null zurückgestellt. Erst nachdem der Reversionszähler die Zeit von 210 ms erreicht hat, kann ein Meßrückstellsignal angeliefert werden. Infolgedessen veranlaßt jedes Störsignal mit einer Frequenz von mehr als eine etwa 5 Hz die Reversions- und Meßrückstellogik 170, auf alle Meßsignale nicht anzusprechen, d. h., in den asynchronen Betrieb überzugehen. Die Reversions- und Meßrückstellogik 170 unterbindet, auf das Signal der Refraktärlogik 168 ansprechend, das Anliefern des Meßrückstellsignals aufgrund eines Meßsignals, das vor dem Ablauf der Refraktärzeit erscheint. Auf diese Weise wird das Meßrückstellsignal am Ausgang der Reversions- und Meßrückstellogik 170 angeliefert, um das Erfassen von natürlicher Herzaktivität erst anzuzeigen, nachdem sowohl die Reversionszählerzeit als auch die Refraktärzeit abgelaufen sind. Wenn die Refraktärzeit auf unendlich eingestellt wird, erfolgt kein Ansprechen auf das Meßsignal; der Herzschrittmacher arbeitet im asynchronen Betrieb.
• Dem R-Synchron-Gatter 176 gehen das Signal der Reversions- und Meßrückstellogik 170, das als Entsperrsignal wirkende R-Synchron-Signal vom Speicher 140 und ein Signal von der Verifizierimpulslogik 188 zu. Wenn der Bedarfsbetrieb programmiert ist, wird das Signal vom R-Synchron-Gatter 176 der Nachresynchronisierlogik 187 und der Austastlogik 169 zugeführt, um ein Zurückstellen der Zeitsteuerfunktionen der Schaltungskomponenten der Fig. 3B und 3C zu bewirken.
• Anhand der Fig. 4A bis 4F sind nachstehend diejenigen der Blöcke der Fig. 3A, 3B und 3C näher erläutert, die vorliegend von besonderer Wichtigkeit sind. Dabei sind die Fig. 4A bis 4C nebeneinanderzulegen. Die Fig. 4D, 4E und 4F sind unter die Fig. 4A, 4B bzw. 4C zu legen. In den Fig. 4A bis 4F sind die zu einem bestimmten Block der Fig. 3A bis 3C gehörenden logischen Elemente zusammengefaßt und von einer Umrandung umgeben, deren Bezugszeichen der Blocknummer in den Fig. 3A bis 3C entspricht. Zu den Komponenten der Blöcke gehören Latchs (Speicherflipflops), NAND-Schaltungen, NOR-Schaltungen, Inverter, exklusive ODER-Schaltungen und exklusive NOR-Schaltungen. Jedes Latch ist als Rechteck dargestellt. Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang, der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Seite. Der obere Ausgang ist der Q-Ausgang, der untere Ausgang der ≙-Ausgang. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rückstelleingang befindet sich an der Unterseite des Rechtecks; der Setzeingang liegt an der Oberseite des Rechtecks. Jedes dem Rückstelleingang zugeführte logische "1"- Signal bewirkt, daß der Q-Ausgang den Zustand logisch "0" und der ≙-Ausgang den Zustand logisch "1" annimmt. Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch "1" zur Folge, daß der Q- Ausgang den Zustand logisch "1" und der ≙-Ausgang den Zustand logisch "0" annimmt. Wenn ein von logisch "0" auf logisch "1" springendes Signal dem Takteingang zugeführt wird, nimmt der Q-Ausgang einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der ≙-Ausgang den entgegengesetzten logischen Wert annimmt.
• NAND-Schaltungen haben zwei oder mehr Eingänge und einen Ausgang. Der Ausgang einer NAND-Schaltung steht normalerweise auf logisch "1"; nur wenn die jedem der Eingänge zugeführten Signale logisch "1" sind, ist das Ausgangssignal logisch "0". Ein Inverter gibt ein Ausgangssignal ab, dessen logischer Wert entgegengesetzt demjenigen des Eingangssignals ist. Eine NOR-Schaltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Ausgangssignal liegt normalerweise auf logisch "0". Nur wenn alle Eingangssignale logisch "0" sind, ist das Ausgangssignal logisch "1".
• Eine exklusive ODER-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "1", wenn Signale mit unterschiedlichen logischen Werten an den Eingängen anliegen, und logisch "0", wenn alle Eingangssignale den gleichen logischen Wert haben. Eine exkulsive NOR-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "0", wenn den Eingängen Signale mit unterschiedlichen logischen Werten zugehen, und logisch "1", wenn alle Eingangssignale den gleichen logischen Wert haben. Ein Übertragungsgatter ist als Quadrat dargestellt. Es handelt sich dabei um eine Torschaltung, die durch ein dem Entsperreingang zugeführten Signal logisch "1" entsperrt wird und dann das am Dateneingang liegende Signal zum Ausgang weitergibt. Das Entsperrsignal wird entweder an der Oberseite oder der Unterseite des Quadrats zugeführt.
• In Fig. 4D sind ein zweistufiger Empfindlichkeitsspeicher und ein zweistufiger Refraktärspeicher dargestellt, die Teile des Speichers 140 sind. Die erste Stufe des Refraktärspeichers weist eine aus Invertern 140 A und 140 B und einem Übertragungsgatter 140 C bestehende Speicherschleife auf. Der Ausgang des Inverters 140 A ist mit dem Eingang des Inverters 140 B verbunden, dessen Ausgang an den Eingang des Übertragungsgatters 140 C angeschlossen ist. Der Ausgang des Gatters 140 C ist zum Eingang des Inverters 140 A zurückgeführt. Das Übertragungsgatter 140 C wird normnalerweise mittels eines Logisch-"1"-Signals entsperrt, das ihm von der Parameterdecodierlogik 138 zugeht, solange keine permanente Refraktärprogrammänderung programmiert ist. Wird eine solche permanente Änderung der Refraktärzeit programmiert, wird das Übertragungsgatter 140 C durch ein Logisch-"0"-Signal von der Parameterdecodierlogik 138 gesperrt. Dieses Signal wird mittels eines Inverters 140 E invertiert und an ein entsperrtes Übertragungsgatter 140 D angelegt. Dem Eingang des Übertragungsgatters 140 D geht ein Ausgangssignal von dem Zwischenspeicher 132 zu. Während der Dauer eines Impulses, während deren das Übertragungsgatter 140 D entsperrt ist, wird ein neues Bit von dem Zwischenspeicher 132 angelegt und in der ersten Stufe des Refraktärteils des Speichers 140 eingespeichert. Das Ausgangssignal der ersten Refraktärspeicherstufe geht von dem Inverter 140 A über einen weiteren Inverter 140 H und ein normalerweise entsperrtes Übertragungsgatter 140 G an einen Ausgang dieser Stufe. Es stellt das Signal REFRAKTÄR 1 dar, das an die Refraktärlogik 168 angelegt wird. Das Übertragungsgatter 140 G wird mittels eines Logisch-"1"-Signals entsperrt, das seinem Entsperreingang von der Parameterdecodierlogik 138 zugeht. Soll eine temporäre Programmierung erfolgen, sperrt ein Logisch-"0"-Signal von der Parameterdecodierlogik 138 das Übertragungsgatter 140 G; nach Invertieren des betreffenden Signals mittels eines Inverters 130 I wird ein Übertragungsgatter 140 F gesperrt. Ein Ausgangssignal des Zwischenspeichers 132 geht an den Eingang des Übertragungsgatters 140 F, das im entsperrten Zustand ein Signal an die Ausgangsstufe des Refraktärteils des Speichers 140 gibt.
• Die zweite Refraktärspeicherstufe stimmt mit der ersten Stufe mit der Ausnahme überein, daß das Eingangssignal der den Gattern 140 D und 140 F entsprechenden Übertragungsgatter von einer anderen Stufe des Zwischenspeichers 132 kommt und das Ausgangssignal das Signal REFRAKTÄR 2 ist. Das Ausgangssignal des Inverters 140 I bildet das der Bedarfslogik 190 zugeführte Signal TEMPORÄR REFRAKTÄR.
• Der in Fig. 4A dargestellte schnelle Zähler 152 besteht aus neun Latchs 152 A bis 152 I und drei NOR-Schaltungen 152 J, 152 K und 152 L. Die Takteingänge der Latchs 152 A und 152 B werden mit dem Taktsignal am Ausgang der Taktlogik 158 beaufschlagt. Der Takteingang der Latchs 152 C bis 152 I ist jeweils an den ≙-Ausgang der vorausgehenden Stufe angeschlossen. Die Dateneingänge der Latchs 162 C bis 152 I sind mit dem ≙-Ausgang der betreffenden Stufe verbunden. Der Dateneingang des Latch 152 A ist mit dem Ausgang der NOR-Schaltung 152 K verbunden, während der Dateneingang des Latch 152 B mit dem Q-Ausgang des Latch 152 A in Verbindung steht. Die Rückstelleingänge der Latchs 152 A bis 152 I stehen untereinander in Verbindung; sie werden mit dem Signal der Langsamtaktlogik 154 beaufschlagt. Der eine Eingang der NOR- Schaltung 152 J ist mit dem ≙-Ausgang des Latch 152 A verbunden, während der zweite Eingang an einen Ausgang der Schwellwertprüflogik 160 angeschlossen ist. Der Ausgang der NOR-Schaltung 152 J ist mit einem Eingang der NOR-Schaltung 152 K verbunden, deren anderer Eingang mit dem Q-Ausgangssignal vom Latch 152 B beaufschlagt wird. Der eine Eingang der NOR-Schaltung 152 L ist an den ≙-Ausgang des Latch 152 C angeschlossen, während der zweite Eingang mit einem Ausgang der Zungenschalterlogik 159 verbunden ist.
• Der schnelle Zähler 152 stellt eine durch 256 teilende Dividierschaltung dar, die am ≙-Ausgang des Latch 152 I bei jedem 256. Taktimpuls, der dem Takteingang des Latch 152 A zugeht, einen einzelnen Impuls abgibt, solange das Ausgangssignal von der Schwellwertprüflogik 160 logisch "1" ist. Der Ausgang des Zählers 152 ist der ≙-Ausgang des Latch 152 I, der auf logisch "0" übergeht, nachdem dem Takteingang des Latch 152 A die Divisoranzahl an Impulsen zugeführt wurde. Die ≙-Ausgangssignale der Latchs 152 B, 152C, 152D und 152 E gehen an die vier Eingänge einer NOR-Schaltung 154 A der Langsamtaktlogik 154 (Fig. 4B). Der Ausgang der NOR-Schaltung 154 A ist mit dem einen Eingang einer NOR-Schaltung 154 B gekoppelt, an deren anderem Eingang das Q-Ausgangssignal des Batterielatch 162 A anliegt. Das Ausgangssignal der NOR-Schaltung 154 B geht dem einen Eingang einer NOR-Schaltung 154 C zu. Das ≙-Ausgangssignal des Latch 152 I wird dem zweiten Eingang der NOR-Schaltung 154 C zugeführt.
• Bei gesetztem Batterielatch 162 A gibt die Langsamtaktlogik 154 einen Impuls jedesmal ab, wenn das Zeitlatch 152 I des Zählers 152 gesetzt wird. Dies geschieht normalerweise mit einer Rate von etwa 127 Hz. Das Ausgangssignal der NOR-Schaltung 154 C geht dem einen Eingang einer NOR-Schaltung 154 D zu, deren anderer Eingang mit dem normalerweise auf logisch "0" liegenden Signal vom Ausgang einer NAND-Schaltung 154 E beaufschlagt ist. Das Ausgangssignal der NOR-Schaltung 154 D geht dem einen Eingang einer NOR-Schaltung 154 F zu, deren Ausgangssignal am Dateneingang eines Latchs 154 G anliegt, dessen Q-Ausgang mit dem anderen Eingang der NOR-Schaltung 154 F verbunden ist. Die Langsamtaktlogik 154 weist ferner NOR-Schaltungen 154 H und 154 I sowie einen Inverter 154 J auf, der in dem Taktkreis des Latch 154 G liegt. Die beiden Eingänge der NOR-Schaltung 154 I stehen mit dem Ausgang der NOR-Schaltung 154 H und dem Taktsignal von der Taktlogik 158 in Verbindung.
• Das Ausgangssignal der NOR-Schaltung 154 I geht über den Inverter 154 J zum Takteingang des Latch 154 G. Das Q-Ausgangssignal des Latch 154 G geht an den Rückstelleingang der Latchs 152 A bis 152 I des Zählers 152, um diese zurückzustellen, so daß der Zählwert des Zählers 152 Null ist, nachdem jeder langsame Taktimpuls abgegeben ist. Zwei zusätzliche Impulsperiodendauern der Taktlogik 158 sind erforderlich, um das Rückstellen des Zählers 152 zu veranlassen und das Setzen des Latch 154 G zu ermöglichen. Die Folgefrequenz der Impulse der Langsamtaktlogik 154 beträgt daher 32 768 Hz geteilt durch (256+2) = 127 Hz.
• Die beiden Eingangssignale der NAND-Schaltung 154 E kommen vom ≙-Ausgang eines Latch 184 A der Vorresynchronisierlogik 184 und dem ≙-Ausgang eines Latch 187 A der Nachresynchronisierlogik 187. Diese Latchs dienen dem Resynchronisieren der Zeitsteuerung des Systems, wenn der spannungsgesteuerte Oszillator entsperrt und später während der Impulsbreiten-Zeitmessung gesperrt wird.
• Der in Fig. 4E dargestellte langsame Zähler 156 weist acht Latchs 156 A bis 156 H auf. Das Signal der Langsamtaktlogik vom Latch 154 G in Fig. 4B wird dem Takteingang des Latch 156 A zugeführt. Das ≙-Ausgangssignal von jedem Latch 156 A bis 156 G geht an den Takteingang des nächstfolgenden Latch 156 B bis 156 H. Der Dateneingang jedes Latch 156 A bis 156 H ist mit dem ≙-Ausgang des betreffenden Latch gekoppelt. Die Setzeingänge der Latchs d156 A, 15tB, 156C, 156D, 156G und 156 H sowie die Rückstelleingänge der Latchs 156 E und 156 F sind untereinander und mit dem Q-Ausgang eines Latch 164 A der Nachladelogik 164 verbunden, die außerdem einen Inverter 164 B aufweist. Auf diese Weise wird der Zähler 156 auf den Zählwert 208 jedesmal zurückgestellt, wenn das Signal von der Nachladelogik 164 zu seinen Setz- und Rückstelleingängen geht. Bei einem Zählwert von 208 braucht der Zähler 156 gerade etwas weniger als 400 ms, um das 127-Hz-Signal der Langsamtaktlogik 154 zu zählen, bis der Zähler 156 einen vollen Zählwert erreicht und zurück zum Zählwert Null überläuft. Diese 400-ms-Zeitspanne wird als Refraktärzeit von 400 ms und als Ratengrenzwertdauer genutzt. Die Q-Ausgänge der Latchs 156 A bis 156 H des Zählers 156 sind mit der Ratensteuer- oder -decodierlogik 172 verbunden.
• Die Impulsbreitendecodierlogik 157 (Fig. 4A) ist aus exklusiven NOR- Schaltungen 157 A bis 157 G, NOR-Schaltungen 157 H, 157K, 157L, 157M,157 N und 157 O, einer NAND-Schaltung 157 I und einem Inverter 157 J aufgebaut. Die Verifizierimpulslogik 188 besteht aus zwei Latchs 188 Aund 188 B, NAND-Schaltungen 188 C und 188 E sowie NOR-Schaltung 188 D. Die Bedarfslogik 190 weist NOR-Schaltungen 190 A und 190 B, ein Latch 190 C und einen Inverter 190 D auf. Zu der Hystereselogik 174 (Fig. 4E) gehören NAND-Schaltungen 174 A, 174B, 174C, 174D, 174G und 174 I, Inverter 174 E und 174 F sowie Latches 174 H und 174 J.
• Die in Fig. 4F veranschaulichte Austastlogik 169 hat vor allem die Aufgabe, an den Ausgangsanschluß AUSTASTEN einen Logisch-"0"-Impuls mit einer Dauer von 100 ms, gerechnet von der Vorderflanke eines künstlichen Reizimpulses oder von der Erfassung eines natürlichen Herzschlages, anzulegen. Das impulsförmige Austastsignal der Austastlogik 169 geht von dem Ausgangsanschluß AUSTASTEN an die analoge Schaltungsstufe 42, um deren Meßverstärker während der Austastzeit von 100 ms zu sperren, so daß keine Herzaktivität ermittelt werden kann. Die Austastlogik 169 weist NAND-Schaltungen 169 B, 169C und 169 D, ein Latch 169 A, eine NOR-Schaltung 169 E sowie Inverter 169 F und 169 G auf. Die Eingänge der NAND-Schaltung 169 B sind mit dem ≙-Ausgang des Batterielatch 162 A und den Q-Ausgängen der Latchs 156 D, 156E, 156G und 156 H des Zählers 156 verbunden. An den Eingängen der NAND-Schaltung 169 C liegen Signale von den Q-Ausgängen der Latchs 156 B, 156D, 156F, 156G und 156 H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 169 B und 169 C sind mit zwei der Eingänge der NAND-Schaltung 169 D verbunden. Der dritte Eingang der NAND-Schaltung 169 D ist an den ≙-Ausgang des Latch 169 A angeschlossen. Der Ausgang der NAND-Schaltung 169 D ist mit dem Dateneingang des Latch 169 A verbunden. Der Takteingang des Latch 169 A steht mit dem Ausgang der Langsamtaktlogik 154 in Verbindung. Der Rückstelleingang des Latch 169 A ist an den Ausgang des Inverters 169 F angeschlossen, der das von der NOR-Schaltung 169 E kommende Signal invertiert. Die beiden Eingänge der NOR-Schaltung 169 E sind mit dem Ausgang einer NOR-Schaltung 176 B des R-Synchron-Gatters 176 (Fig. 4C) und dem Ausgang eines Inverters 184 C der Vorresynchronisierlogik 184 (Fig. 4B) verbunden, zu der neben dem Latch 184 noch eine NAND-Schaltung 184 B gehört. Der ≙-Ausgang des Latch 169 A steht über den Inverter 169 G mit dem Ausgangsanschluß AUSTASTEN in Verbindung.
• Im Betrieb ist das Latch 169 A normalerweise gesetzt, so daß am ≙-Ausgang ein Logisch-"0"-Signal ansteht, das zu der NAND-Schaltung 169 D zurückgeführt wird und das dem Dateneingang des Latch 169 A zugeführte Signal auf logisch "1" hält. Jedesmal wenn ein Signal der Langsamtaktlogik 154 auf den Takteingang des Latch 169 A gegeben wird, wird das Latch daher in gesetztem Zustand gehalten. Während dieser Zeitspanne sind die der NOR-Schaltung 169 E zugehenden Signale normalerweise beide logisch "0", so daß am Ausgang ein Logisch-"1"-Signal erscheint, das nach Umkehren durch den Inverter 169 F an den Rückstelleingang des Latch 169 A geht. Wenn ein Reizimpuls abgegeben werden soll, wird das Latch 184 A der Vorresynchronisierlogik 184 gesetzt, wodurch der Ausgang des Inverters 184 C zu logisch "1" wird. Infolgedessen springt der Ausgang der NOR-Schaltung 169 E auf logisch "0", während der Ausgang des Inverters 169 F auf logisch "1" geht und das Latch 169 A zurückstellt. Wird ein natürlicher Herzschlag ermittelt, springt der Ausgang der NOR-Schaltung 176 B des R-Synchron-Gatters 176 auf logisch "1", so daß das Ausgangssignal der NOR-Schaltung 169 E zu logisch "0" wird, wodurch das Latch 169 A über den Inverter 169 F zurückgestellt wird. Der ≙-Ausgang des Latch 169 A springt auf logisch "1". Zu diesem Zeitpunkt stehen die Ausgänge der NAND-Schaltungen 169 B und 169 C auf logisch "1", so daß der Ausgang der NAND-Schaltung 169 D auf logisch "0" geht. Anschließende Impulse der Langsamtaktlogik 154 halten das Latch 169 A in zurückgestelltem Zustand.
• Der langsame Zähler 156 erreicht schließlich einen Zählwert, bei dem an den Eingängen einer der NAND-Schaltungen 169 B oder 169 C lauter logische "1"-Signale anstehen. Bei welcher der NAND-Schaltungen 169 B, 169 C dies der Fall ist, hängt davon ab, ob das Batterielatch 162 A gesetzt oder zurückgestellt ist. Wenn eine der NAND-Schaltungen 169 B oder 169 C ein Logisch-"0"-Signal abgibt, springt der Ausgang der NAND-Schaltung 169 D auf logisch "1". Der nächste Impuls der Langsamtaktlogik 154 bewirkt dann das Setzen des Latch 169 A. Weil das ≙-Ausgangssignal vom Latch 169 A über die NAND-Schaltung 169 D geführt wird, bleibt der Setzzustand erhalten, bis das Latch 169 A mittels eines Logisch-"1"-Signals vom Inverter 169 F zurückgestellt wird. Die den NAND-Schaltungen 169 B und 169 C von den betreffenden Stufen des Zählers 156 zugehenden Eingangssignale bewirken, daß an den betreffenden NAND-Schaltungen ein Logisch-"0"-Ausgangssignal 100 ms nach einem Herzreizimpuls oder dem Erfassen eines natürlichen Herzschlags erscheint.
• Die Refraktärlogik 168 (Fig. 4F) ist so aufgebaut, daß ein Signal erzeugt werden kann, das die Reversions- und Meßrückstellogik 170 veranlaßt, für eine eingestellte Refraktärzeit jede ermittelte natürliche Herzaktivität (Meßsignal) unberücksichtigt zu lassen. Die Refraktärlogik 168 weist NAND-Schaltungen 168 A bis 168 G, ein Latch 168 H und zwei Inverter 168 I, 168J auf. Mittels der NAND-Schaltung 168 D wird die 220-ms-Refraktärzeit gesteuert. Die NAND-Schaltung 168 E dient der Vorgabe der 325-ms-Refraktärzeit, während mittels der NAND-Schaltung 168 F die 400-ms-Refraktärzeit bestimmt wird. Das Signal REFRAKTÄR 1 von der oberen Stufe des Refraktärteils des Speichers 140 (Fig. 4D) geht einem Eingang der NAND-Schaltung 168 F sowie über den Inverter 168 I den NAND-Schaltungen 168 D und 168 E zu. Das Signal REFRAKTÄR 2 von der unteren Stufe des Refraktärteils des Speichers 140 wird dem einen Eingang der NAND-Schaltung 168 E sowie über den Inverter 168 J dem einen Eingang der NAND-Schaltungen 168 D und 168 F zugeführt. Der Ausgang der NAND-Schaltung 168 C ist an den verbleibenden Eingang der NAND-Schaltung 168 E angeschlossen. Das Überlauflogiksignal am Ausgang einer NAND-Schaltung 166 B der außerdem eine NAND- Schaltung 166 A und ein Latch 166 C aufweisenden Überlauflogik 166 geht als drittes Eingangssignal an die NAND-Schaltung 168 F. Die Ausgangssignale der NAND-Schaltungen 168 D, 168E und 168 F werden zusammen mit dem ≙-Ausgangssignal vom Latch 168 H den Eingängen der NAND-Schaltung 168 G zugeleitet. Das Ausgangssignal der NAND-Schaltung 168 G geht an den Dateneingang des Latch 168 H. Ein Signal der Langsamtaktlogik 154 wird an den Takteingang des Latch 168 H angelegt. Der Rückstelleingang des Latch 168 H wird mit dem Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164 A beaufschlagt.
• Die Eingangssignale der NAND-Schaltung 168 A kommen von dem ≙-Ausgang des Batterielatch 162 A und von den Q-Ausgängen der Latchs 156 B, 156 E, 156 F, 156G und 156 H des Zählers 156. An den Eingängen der NAND-Schaltung 168 B liegen die Q-Ausgangssignale der Latchs 156 B, 156C, 156E, 156F, 156G und 156 H des Zählers 156 an. Die Ausgänge der NAND-Schaltung 168 A und 168 B gehen auf logisch "0", wenn ihnen lauter Logisch- "1"-Signale zugeführt werden, 325 ms, nachdem der Zähler 156 mittels des Nachladesignals auf den Zählwert 208 eingestellt wird. Die NAND- Schaltung 168 B gibt das Signal so lange ab, wie eine normale Batteriespannung angeliefert wird und das Batterielatch 162 A gesetzt bleibt. Wird das Batterielatch 162 A zurückgestellt, erscheinen am Ausgang der NAND-Schaltung 168 A 325-ms-Signale.
• Diejenige der NAND-Schaltungen 168 D, 168E oder 168 F, die entsperrt werden kann, wird durch den Code der vom Refraktärteil des Speichers 140 kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2 bestimmt. Wenn der Code dieser Signale "0-0" ist, wird die NAND-Schaltung 168 D entsperrt; sie gibt dann ständig ein Logisch-"0"-Signal ab. Lautet der Code "0-1", wird die NAND-Schaltung 168 E entsperrt und zur Abgabe eines Logisch-"0"-Signals veranlaßt, wenn von der NAND-Schaltung 168 C ein Logisch-"1"-Signal angelegt wird, weil, wie durch die NAND-Schaltungen 168 A und 168 B festgestellt, die Zeit von 325 ms verstrichen ist. Lautet der Refraktärsignalcode "1-0", wird die NAND-Schaltung 168 F entsperrt. Diese liefert ein Logisch-"0"-Signal an, wenn die 400-ms- Zeitdauer verstrichen ist, was von der Überlauflogik 166 ermittelt wird. Bei einem Refraktärcode "1-1" wird keine der NAND-Schaltungen 168 D, 168E, 168F entsperrt; alle geben ständig an ihren Ausgängen Logisch-"1"-Signale ab. Am Ausgang der NAND-Schaltung 168 G steht dann immer ein Logisch-"0"-Signal; das Latch 168 H kann durch keinen der Impulse der Langsamtaktlogik 154 gesetzt werden. Dies verhindert jedes Ansprechen auf das Erfassen von natürlicher Herzaktivität.
• Im Betrieb wird das Latch 168 H der Refraktärlogik 168 durch das Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164 A nach Anliefern jedes künstlichen Reizimpulses oder nach Erfassen jedes natürlichen Herzschlags zurückgestellt. Wenn die NAND-Schaltung 168 D durch den Refraktärteil des Speichers 140 entsperrt wird, erfolgt ein sofortiges Setzen des Latch 168 H, so daß dessen Q-Ausgang auf logisch "1" springt. Wenn eine der NAND-Schaltungen 168 E oder 168 F durch den Refraktärteil des Speichers 140 entsperrt wird, sind alle an die NAND- Schaltung 168 G gehenden Signale logisch "1"; der Ausgang geht auf logisch "0". Das Latch 168 H wird so durch den Impuls der Langsamtaktlogik 154 im zurückgestellten Zustand gehalten, bis die betreffende der NAND-Schaltungen 168 E oder 168 F ein Logisch-"0"-Signal an einen der Eingänge der NAND-Schaltung 168 G nach der gewählten Zeitdauer abgibt. Dann geht der Ausgang der NAND-Schaltung 168 G auf logisch "1"; bei dem nächsten Impuls der Langsamtaktlogik 154 wird das Latch 168 H gesetzt. Sein Q-Ausgang springt auf logisch "1", während sein ≙-Ausgang zu logisch "0" wird. Da der ≙-Ausgang über die NAND-Schaltung 168 G zurückgeführt wird, wird das Latch 168 H im gesetzten Zustand gehalten, bis es durch ein Signal der Nachladelogik 164 wieder zurückgestellt wird.
• Der Reversions- und Meßrückstellogik 170 geht das Signal MESSEN von der analogen Schaltungsstufe 42 zu. Wenn dies zur richtigen Zeit geschieht, wird ein Latch 170 A gesetzt, um erkennen zu lassen, daß ein natürlicher Herzschlag festgestellt wurde. Die Reversions- und Meßrückstellogik 170 weist einen Festzeitgeber in Form eines Reversionszählers auf, der aus Latchs 170 B bis 170 F besteht, bei denen jeweils der ≙-Ausgang zum Dateneingang zurückgeführt ist, während jeweils der Takteingang an den ≙-Ausgang der vorhergehenden Stufe angeschlossen ist. Der Takteingang des Latch 170 B ist mit dem Ausgang einer NOR-Schaltung 170 G verbunden, an deren Eingängen die Ausgangssignale einer NOR-Schaltung 170 H und ein vom ≙-Ausgang des Latch 154 G kommendes Signal der Langsamtaktlogik 154 anliegen. Die vier Eingänge der NOR-Schaltung 170 H sind mit den ≙-Ausgängen der Latchs 170 B, 170C, 170E und 170 F verbunden. Die Rückstelleingänge der Latchs 170 B bis 170 F sind an den Ausgang einer NAND-Schaltung 170 I angeschlossen, die jedesmal ein Logisch-"1"-Signal liefert, wenn natürliche Herzaktivität ermittelt wird oder von dem ≙-Ausgang des Latch 164 A ein Nachladesignal kommt.
• Die Latchs 170 B bis 170 F sowie die NOR-Schaltungen 170 G und 170 H bilden einen zurückstellbaren monostabilen 212-ms-Multivibrator. Wenn die Latchs 170 B bis 170 F durch ein von der NAND-Schaltung 170 I kommendes Logisch-"1"-Signal zurückgestellt werden, geht der Ausgang der NOR- Schaltung 170 H auf logisch "0". Die NOR-Schaltung 170 G wird entsperrt, um Signale der Langsamtaktlogik 154 durchzulassen. Diese Signale werden mittels des von den Latchs 170 B bis 170 F gebildeten Zählers gezählt, bis alle Latchs 170 B, 170C, 170E und 170 F gesetzt sind und das Latch 170 D zurückgestellt wird. Dies erfordert von dem Zeitpunkt der letzten Rückstellung des Zählers etwa 220 ms. Die zusätzlichen 8 ms werden dadurch verursacht, daß ein Extra-SLO CLK-Intervall zugefügt wird, weil das Nachladesignal den Zähler zurücksetzt. Der Ausgang der NOR-Schaltung 170 H springt jetzt auf logisch "1", nachdem an allen ihren Eingängen logisch "0" anliegt. Dies hindert die NOR-Schaltung 170 G daran, weitere Signale der Langsamtaktlogik durchzulassen. Der von den Latchs 170 B bis 170 F gebildete Zähler hört daher zu zählen auf. Wenn jedoch vor dem Verstreichen der Festzeit von 220 ms am Ausgang der NAND-Schaltung 170 I ein Logisch-"1"-Signal erschienen ist, werden die Latchs 170 B bis 170 F zurückgestellt; es ist eine weitere Zeitspanne von 212 ms erforderlich, bevor die NOR-Schaltung 170 H ein Logisch-"1"- Signal abgibt.
• Die Reversions- und Meßrückstellogik 170 weist ferner eine NAND-Schaltung 170 J auf, die mit den ≙-Ausgangssignalen der Latchs 170 B bis 170 F sowie mit dem vom ≙-Ausgang des Latch 154 G kommenden Signal der Langsamtaktlogik 154 beaufschlagt wird. Die NAND-Schaltung 170 J gibt ein mit dem Signal der Langsamtaktlogik 154 zusammenfallendes Logisch-"0"- Signal jedesmal ab, wenn der von den Latchs 170 B bis 170 F gebildete Zähler zurückgestellt wird. Das Ausgangssignal der NAND-Schaltung 170 J geht einem Eingang einer NAND-Schaltung 170 K zu, deren anderer Eingang mit dem Q-Ausgangssignal des Latch 169 A der Austastlogik 169 beaufschlagt wird. Der Ausgang der NAND-Schaltung 170 K ist mit dem Rückstelleingang eines Latch 170 L verbunden. Der Dateneingang des Latch 170 L wird mit der Batteriespannung (d. h. dem Signal logisch "1") beaufschlagt. Der Takteingang des Latch 170 L ist mit dem Ausgang einer NOR-Schaltung 170 M verbunden, an deren einem Eingang das Meßsignal von der analogen Schaltungsstufe 42 und an deren anderem Eingang das Signal vom Ausgang der NOR-Schaltung 190 A der Bedarfslogik 190 anliegt. Normalerweise steht der Ausgang der NOR-Schaltung 190 A auf logisch "0", wodurch die NOR-Schaltung 170 M entsperrt wird.
• Das ≙-Ausgangssignal des Latch 170 L geht zum einen Eingang der NAND- Schaltung 170 I, an deren anderem Eingang das vom ≙-Ausgang des Latch 164 A kommende Signal der Nachladelogik 164 anliegt. Die NAND-Schaltung 170 I gibt an ihrem Ausgang ein Logisch-"1"-Signal zum Zurückstellen des Reversionszählers immer dann ab, wenn entweder das Latch 170 L infolge der Anlieferung eines Meßsignals gesetzt wird, oder wenn aufgrund der Anlieferung eines Signals der Impulsbreitenlogik 186 ein Nachladesignal von der Nachladelogik 164 kommt, oder wenn ein natürlicher Herzschlag ermittelt wird.
• Der Q-Ausgang des Latch 170 L ist an den Takteingang des Latch 170 A angeschlossen. Der Dateneingang des Latch 170 A steht mit dem Ausgang einer NAND-Schaltung 170 N in Verbindung, an deren einem Eingang das Ausgangssignal der NOR-Schaltung 170 H und an deren anderem Eingang das Ausgangssignal des Refraktärlogiklatch 168 H anliegt. Der Setzeingang des Latch 170 A wird mit dem Signal der Nachladelogik 164 vom Q-Ausgang des Nachladelatch 164 beaufschlagt. Jedesmal, wenn ein Reizimpuls angeliefert oder natürliche Herzaktivität ermittelt wird und die Nachladelogik 164 für das Nachladesignal sorgt, wird das Latch 170 A zwangsweise gesetzt, so daß sein Q-Ausgang auf logisch "1" springt, während der ≙-Ausgang auf logisch "0" übergeht. Das Latch 170 A kann nur dadurch zurückgestellt werden, daß das Dateneingangssignal von der NAND-Schaltung 170 N logisch "0" wird, bevor über die NOR-Schaltung 170 M das Signal MESSEN angeliefert wird, um das Latch 170 L zu setzen. Damit der Dateneingang des Latch 170 A auf logisch "0" geht, müssen beide Eingangssignale der NAND-Schaltung 170 N auf logisch "1" stehen. Der aus den Latchs 170 B bis 170 F bestehende Reversionszähler muß daher über die 212-ms-Zeitspanne hinweg gezählt haben; außerdem muß das Latch 168 H der Refraktärlogik aufgrund des Ablaufs der gewählten Refraktärdauer gesetzt sein. Wenn nach Ablauf dieser Zeitspannen das Meßsignal vom Meßverstärker der analogen Schaltungsstufe 42 angeliefert wird, wird das Latch 170 L gesetzt, so daß sein Q-Ausgang auf logisch "1" springt. Dies taktet seinerseits das Signal logisch "0" von der NAND-Schaltung 170 N in das Latch 170 A ein, so daß dessen Ausgang Q auf logisch "0" übergeht, während sein ≙-Ausgang auf logisch "1" springt.
• Bei Auswahl der NAND-Schaltung 168 D der Refraktärlogik 168 durch den Code des Refraktärteils des Speichers 140 ist das Latch 168 H immer gesetzt, und nur die 220-ms-Zeit des Reversionszählers 170 D würde die Refraktärdauer steuern. Infolgedessen wäre eine Refraktärdauer von 220 ms ausgewählt. Wird mittels des Codes des Refraktärteils des Speichers 140 eine unendliche Refraktärzeit gewählt, kann das Latch 168 H nie gesetzt werden; infolgedessen kann das Ausgangssignal der NAND-Schaltung 170 N nie zu logisch "0" werden. Das Latch 170 A läßt sich dann nie zurückstellen, um das Erfassen von natürlicher Herzaktivität anzuzeigen. Dementsprechend arbeitet der Herzschrittmacher 16 im asynchronen Betrieb.
• Wird natürliche Herzaktivität ermittelt, bevor die Festzeit von 220 ms des von den Latchs 170 B bis 170 F gebildeten Reversionszählers abgelaufen ist, wird der Reversionszähler zurückgestellt; es wird eine weitere Festzeit von 212 ms erforderlich. Dies wird wichtig, wenn der Meßverstärker der analogen Schaltungsstufe ein kontinuierliches Störsignal ermittelt. Falls dieses kontinuierliche Störsignal eine Frequenz von mehr als etwa 5 Hz hat, wird der von den Latchs 170 B bis 170 F gebildete Reversionszähler ständig zurückgestellt; er kann daher die Festzeit von 212 ms nie auszählen. Infolgedessen gibt die NOR-Schaltung 170 H nie ein Signal logisch "1" ab, das es der NAND-Schaltung 170 N gestattet ein Logisch-"0"-Signal anzuliefern. Der Herzschrittmacher arbeitet daher im asynchronen Betrieb, oder er wird auf den asynchronen Betrieb durch das Vorhandensein des kontinuierlichen externen Störsignals zurückgeschaltet.
• Das R-Synchron-Gatter 176 (Fig. 4C) weist neben der NOR-Schaltung 176 B eine NAND-Schaltung 176 A und eine ODER-Schaltung 176 C auf. Einer der Eingänge der NAND-Schaltung 176 A und der NOR-Schaltung 176 B ist mit dem Ausgang der ODER-Schaltung 176 C verbunden. Der andere Eingang der NAND-Schaltung 176 A ist an den ≙-Ausgang des Latch 170 A der Reversions- und Meßrückstellogik 170 angeschlossen, während der andere Eingang der NOR-Schaltung 176 B an den Q-Ausgang des Latch 170 A angeschlossen ist. Bei entsperrter NOR-Schaltung 176 B arbeitet der Herzschrittmacher im Bedarfsbetrieb. Bei jedem Setzen des Latch 170 A aufgrund des Erfassens von natürlicher Herzaktivität wird ein Logisch- "1"-Signal von der NOR-Schaltung 176 B an das Latch 187 A der Nachresynchronisierlogik 187 gegeben. Dadurch wird das Nachladesignal angeliefert, das den langsamen Zähler 156 zurückstellt; es beginnt eine Auszählperiode für einen neuen Impuls.

Claims (6)

1. Digitaler Herzschrittmacher mit zwei Ausgangsanschlüssen, von denen mindestens einer über eine Leitungsanordnung an das Herz elektrisch ankoppelbar ist; einer digitalen Steuervorrichtung, die einen Taktgeber zum Anliefern einer Folge von Taktsignalen mit fester Frequenz, einen die Folge von Taktsignalen auszählenden, mittels eines Zählerrückstellsignals auf einen Anfangszählwert zurückstellbaren Zähler, eine das Zählerrückstellsignal anliefernde Zählerrückstelleinrichtung und eine Ausgangsstufe aufweist, die auf das Erreichen eines bestimmten Zählwerts durch den Zähler ansprechend ein Ausgangssignal an die Ausgangsanschlüsse abgibt und die Zählerrückstelleinrichtung mit einem Signal beaufschlagt, das die Abgabe des Zählerrückstellsignals bewirkt; einer Meßeinrichtung zum Anliefern eines das Erfassen von elektrischen Herzsignalen an den Ausgangsanschlüssen kennzeichnenden Meßsignals; einer auf den Zählwert des Zählers ansprechenden, programmierbaren Refraktäreinrichtung zum Anliefern eines Refraktärsignals, wenn der Zähler nach seiner Rückstellung einen einer vorgegebenen programmierten Refraktärzeit entsprechenden Refraktärzählwert erreicht; sowie einer Festzeiteinrichtung zum Erkennen und Unschädlichmachen von kontinuierlichen oder nichtkontinuierlichen periodischen Störsignalen, die einen zurückstellbaren Festzeitgeber aufweist, der ein das Anliefern eines den Zähler zurückstellenden Meßrückstellsignals entsperrendes Festzeitsignal nach einer an das Zurückstellen des Festzeitgebers anschkließenden vorbestimmten Festzeit abgibt und der sowohl durch ein Ausgangssignal der Ausgangsstufe als auch durch ein Meßsignal zurückgestellt wird, dadurch gekennzeichnet, daß eine auf den Zählwert des Zählers (154, 156) ansprechende Austastsignaleinrichtung (169) vorgesehen ist, die ein die Meßeinrichtung (42) sperrendes Austastsignal für eine Austastzeit anliefert, die mit dem Rückstellen des Zählers beginnt und die endet, wenn der Zähler einen vorgegebenen Austastzählwert erreicht, der kleiner als der Refraktärzählwert ist; daß ein Rückstellen des Festzeitgebers (170 B-F) durch ein Meßsignal erfolgt, wenn dieses nach der an das Rückstellen des Zählers anschließenden Austastzeitspanne auftritt; und daß ein Rückstellen des Zählers durch ein Meßsignal nur erfolgt, wenn nach Ablauf der Refraktärzeit auch die Festzeit abgelaufen ist, die mit dem letzten Ausgangssignal der Ausgangsstufe oder mit dem nach Ablauf der Austastzeit im Anschluß an das Rückstellen des Zählers aufgetretenen letzten Meßsignal begonnen hat.

2. Herzschrittmacher nach Anspruch 1, dadurch gekennzeichnet, daß eine Meßrückstelleinrichtung (170 A, K, L, N) eine entweder einen ersten oder einen zweiten Zustand einnehmende erste bistabile Einrichtung (170 L) aufweist, die mittels des Austastsignals unabhängig von einer Beaufschlagung mit dem Meßsignal in dem zweiten Zustand gehalten ist, und daß der Festzeitgeber (170 B-F) von einer Festzeitrückstelleinrichtung (170 I) beim Übergang der ersten bistabilen Einrichtung in den ersten Zustand zurückgestellt wird.

3. Herzschrittmacher nach Anspruch 2, dadurch gekennzeichnet, daß die Meßrückstelleinrichtung (170 A, K, L, N) eine Torschaltung (170 K) aufweist, die bei Beaufschlagung mit dem Austastsignal und einem das Zurückstellen des Festzeitgebers (170 B-F) anzeigenden Signal ein Signal abgibt, das die erste bistabile Einrichtung (170 L) den zweiten Zustand einnehmen läßt.

4. Herzschrittmacher nach Anspruch 3, dadurch gekennzeichnet, daß die Torschaltung (170 K) das die erste bistabile Einrichtung (170 L) im zweiten Zustand haltende Signal so lange anliefert, wie sie mit dem Austastsignal beaufschlagt ist.

5. Herzschrittmacher nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die Festzeitrückstelleinrichtung (170 I) eine auf die Beaufschlagung mit einem Signal von der ersten bistabilen Einrichtung (170 L) und dem Zählerrückstellsignal ansprechende Torschaltung zum Anliefern eines Signals für das Rückstellen des Festzeitgebers (170 B-F) bei jedem Übergang der ersten bistabilen Einrichtung in den ersten Zustand oder bei Anlieferung des Zählerrückstellsignals aufweist.

6. Herzschrittmacher nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, daß die Meßrückstelleinrichtung (170 A, K, L, N) eine zweite bistabile Einrichtung (170 A) aufweist, die bei Überwechseln der ersten bistabilen Einrichtung (170 L) vom zweiten in den ersten Zustand zum Umspringen von einem ersten in einen zweiten Zustand gebracht wird, solange die Anlieferung sowohl des Refraktärsignals als auch des Festzeitsignals erfolgt.