DE2944615A1 - Programmierbarer herzschrittmacherimpulsgenerator - Google Patents

Description

MEDTRONIC, INC. 3055 Old Highway Eight, Minneapolis, Minn. 5544O/V.St.A.

Programmierbarer Herzschrittmacherimpulsgenerator

Die Erfindung betrifft einen programmierbaren Herzschrittmacherinnpulsgenerator mit Ausgangsanschlüssen zur Abgabe von Signalen und zur Aufnahme von vom Herz kommenden Signalen sowie mit einem auf die von den Ausgangsanschlüssen aufgenommenen, vom Herz kommenden Signale ansprechenden Meßverstarker zum Anliefern eines das Auftreten von na türlicher Herzaktivitüt kennzeichnenden Signals.

Ein implantierbarer Herzschrittmacher wurde erstmals in der 1962 veröffentlichten US-PS 3 O57 356 beschrieben. Dieser Herzschrittmacher weist einen relativ einfachen Kippgenerator auf, der elektrische Impulse mit fester Folgefrequenz erzeugt. Diese Impulse werden dem Herz über eine Leitung zugeführt, die aus einem Drahtleiter und einer Elektrode besteht, um das Herz bei jedem Auftreten eines Impulses zu einer Kontraktion zu veranlassen. Seit 1962 wurden Herzschrittmacher in vielgestaltiger Weise verbessert. Im Zuge dieser Verbesserungen kam es zu der Entwicklung von komplizierter aufgebauten Schaltungsanordnungen beispielsweise unter Einschluß eines Meßverstärkers, der mit dem Oszillator zusammenwirkt, um Reiz-

030020/085B

impulse nur im Bedarfsfall anzuliefern (Bedarfsschrittmacher). Die Verläßlichkeit und Lebensdauer der Schrittmacher wurden verbessert. Es wurden verbesserte Abpackungsverfahren, bessere Stromquellen sowie verbesserte Leitungen und dergleichen entwickelt. Eine weitere Verbesserung stellen Mittel dar, die es gestatten, den Schrittmacher nach dem Implantieren umzuprogrammieren. So ist aus der US-PS 3 805 796 eine Schaltungsanordnung bekannt, mittels deren die Schrittmacherfrequenz ohne chirurgischen Eingriff geändert werden kann, nachdem der Schrittmacher implantiert wurde. Die Frequenz ändert sich dabei in Abhängigkeit von der Anzahl von Malen, die ein magnetisch betätigbarer Zungenschalter geschlossen wird. Die Anzahl der Schließvorgänge des Zungenschalters wird gezchlt und in einem binären Zähler eingespeichert. Jede Stufe des Zäh lers ist so angeschlossen, daß ein Widerstand einer in Serie geschalteten Widerstandskette entweder wirksam gemacht oder überbrückt wird. Die Widerstandskette stellt einen Teil eines RC-Zeitkonstantengliedes dar, das die Schrittmacherrate steuert.

Das vorstehend genannte Konzept wurde durch die Anordnung gemäß der US-PS 4 066 086 weiter verbessert. Es handelt sich dabei um einen programmierbaren Herzschrittmacher, der auf das Anlegen von HF-Impulsfolgen anspricht, während ein magnetisches Feld, das dicht bei einem einen Teil des Schrittmachers bildenden, magnetisch betätigten Zungen-

030O2Ö/OÖ3B

schalter ausgebildet wird, den Zungenschalter geschlossen hält. Bei dieser Anordnung ist wiederum nur die Frequenz in Abhängigkeit von der Anzahl der angelegten HF-Impulsfolgen programmierbar. Der Einsatz von HF-Signalen zum Programmieren von Herzschrittmachern wurde erstmals in der US-PS 3 833 OO5 beschrieben. Dieses Gerät ist in der Lage, sowohl die Impulsfrequenz als auch die Impulsbreite zu programmieren. Bis jetzt ist jedoch kein Schrittmacher bekannt, bei dem es möglich ist, für eine universelle Programmierung in der Weise zu sorgen, daß mehr als zwei Parameter oder ausgewählte Merkmale oder Testprogramme auf Befehl programmiert werden können.

Ein Bereich, wo die Schrittmachertechnologie hinter dem konventionellen Stand der Technik auf dem Gebiet der Elektronik hinterherhinkt, ist der Einsatz von digitalen elektrischen Schaltungen. Ein Grund dafür war die hohe Energie, die für den Betrieb von digitalen elektrischen Schaltungen notwendig war. Angesichts der jüngsten technologischen Fortschritte bei Komplementär-Metalloxid-Halbleiterkomponenten (CMOS), die in Form von Großschaltkreisen hergestellt werden, beginnen, zusammen mit Verbesserungen der Herzschrittmacherbatterien, digitale elektronische Schaltungen bei kommerziellen Schrittmachern angewendet zu werden. Digitale Schaltungen zeichnen sich insbesondere durch ihre Genauigkeit und Verläßlichkeit aus. Typischerweise arbeitet die digitale Schal-

030020/0835

tung in Abhängigkeit von einem Quarzoszillator, der über ausgedehnte Zeitspannen hinweg eine sehr stabile Frequenz liefert. Seit mindestens 1966 wurden Vorschläge gemacht, digitale Techniken bei Herzschrittmachern zu benutzen. Beispielsweise sei auf den Aufsatz von Leo F. Walsh und Emil Moore mit dem Titel "Digital Timing Unit for Programming Biological Stimulators" in The American Journal of Medical Electronics, 1. Vierteljahr 1977, Seiten 29 bis 34, verwiesen. Das erste Patent, das die Anwendung von Digitalverfahren schildert, ist das US-Patent 3 557 796. Dort wird mittels eines Oszillators ein Binärzähler angesteuert. Wenn der Zähler einen vorbestimmten Zählwert erreicht, wird ein Signal angeliefert, das die Abgabe eines Herzreizimpulses bewirkt. Gleichzeitig wird der Zähler zurückgestellt; er beginnt wieder, die Oszillatorimpuls.e zu zählen. Außerdem sind dort ein digitales Bedarfskonzept, bei dem der Zähler nach dem Erfassen eines natürlichen Herzschlags zurückgestellt wird, und ein digitales Refraktärkonzept beschrieben, entsprechend dem der Ausgang für eine beliebige vorbestimmte Zeitspanne gesperrt wird, nachdem ein Herzreizimpuls abgegeben oder ein natürlicher Schlag erfaßt ist.

Digitale Programmiermaßnahmen gehen aus den US-PSen 3 805 796 und 3 833 005 hervor. Die US-PS 3 833 OO5 zeigt ferner eine digitale Steuerschaltung zum Steuern der FoI-

030Ö2Ö/083S

gefrequenz der Reizimpulse, indem ein rückstellbarer Zähler vorgesehen wird, der ständig bis zu einem vorbestimmten Wert hochzählt, der mit einem in ein Speicherregister einprogrammierten Wert verglichen wird. Ferner kann die Ausgangsimpulsbreite eingestellt werden, indem der Widerstand in dem die Impulsbreite bestimmenden RC-Kreis umgeschaltet wird.

Zu weiteren Literaturstellen betreffend die Anwendung von digitalen Anordnungen bei Herzschrittmachern gehören die US-PSen 3 631 86O, 3 857 399, 3 865 119, 3 87O 050, 4 O38 991, 4 O43 347, 4 049 003, 4 O49 004 und 4 O74 72O.

Es ist auf dem Gebiet der Herzschrittmachertechnik bekannt, mit Hysterese zu arbeiten. Dabei erzeugt der Schrittmacher künstliche Reizimpulse mit einer konstanten Rate, solange keine natürliche Herzaktivität erfaßt wird. Wenn jedoch ein natürlicher Herzschlag ermittelt wird, bewirkt eine im Schrittmacher vorgesehene Schaltungsstufe, daß eine im Vergleich zu der Zeitspanne zwischen den mit konstanter Rate auftretenden Herzreizimpulsen längere Zeitspanne verstreicht, bevor ein weiterer Reizimpuls angeliefert wird. Nachdem einmal der erste künstliche Reizimpuls abgegeben ist, werden weitere künstliche Reizimpulse mit der konstanten Rate angeliefert. Durch diese Hysteresemaßnahme wird dem Herz zusätzliche Zeit für einen natürlichen Schlag gegeben, falls zuvor natür-

030020/0835

liehe Schläge aufgetreten waren. Wenn einmal künstliche Reizung notwendig wird, erfolgt diese mit der höheren Rate. Die bekannte Hysteresefunktion ist im einzelnen in der US-Reissue-PS 28 003 erläutert. Für die Hysteresefunktion wird dabei mit Hilfe von RC-Zeitgliedern gesorgt, aie mit dem Oszillator zusammengeschaltet sind.

Der Erfindung liegt die Aufgabe zugrunde, einen Schrittmacher mit Hysteresefunktion zu schaffen, der im Hinblick auf die Hysteresefunktion ohne solche RC-Zeitglieder auskommt, da diese Zeitglieder ausfallen können und innerhalb des Schrittmachers einen nicht unerheblichen zusätzlichen Platzbedarf bedingen.

Diese Aufgabe wird durch die im Anspruch 1 genannten Maßnahmen gelöst. Entsprechend einer bevorzugten Ausführungsform wird ein Bedarfsschrittmacher-Impulsgenerator geschaffen, der eine auf das Signal des Meßverstärkers ansprechende digitale Zeitsteuerung aufweist, mittels deren den Ausgangsanschlüssen ein Ausgangssignal eine gesteuerte Zeitspanne nach Abgabe entweder des Meßverstärkersignals oder Abgabe des vorausgehenden Signals der digitalen Zeitsteuerung zugeht. Des weiteren ist eine auf einen ersten oder einen zweiten Zustand triggerbare bistabile Einrichtung vorgesehen, die auf das Meßverstärkersignal ansprechend in den ersten Zustand übergeht. Die digitale Zeitsteuerung stellt bei in dem ersten Zustand befindli-

Ö3002Ö/0836

eher bistabiler Einrichtung die gesteuerte Zeitspanne auf einen größeren Wert ein, während sie bei in dem zweiten Zustand befindlicher bistabiler Einrichtung die gesteuerte Zeitspanne auf einen kleineren Wert einstellt. Die bistabile Einrichtung ist nach der längeren Zeitspanne im Anschluß an die Abgabe des letzten Meßverstärkersignals von dem ersten in den zweiten Zustand überführbar. Der Schrittmacher nach der Erfindung erlaubt das wahlweise Ein- oder Ausprogrammieren einer Hysteresefunktion auch bei unterschiedlichen Raten mittels eines Befehlswortes. Gesonderte Zungenschalter für die Hysteresefunktion sind nicht erforderlich.

Die Erfindung ist im folgenden an Hand eines bevorzugten Ausführungsbeispiels näher erläutert. In den beiliegenden Zeichnungen zeigen:

Fig. 1 eine Anordnung bestehend aus einem Programmiergerät und einem implantierbaren. Herzschrittmacher ,

Fig. 2 die Art des Codes, der von dem Programmiergerät an den Herzschrittmacher geht,

Fig. 3 in Blockformat ein Programmierwort und die verschiedenen Teile dieses Wortes,

Fig. 4 die gegenseitige Verbindung zwischen der digitalen und der analogen Schaltungsstufe sowie die zwischen diesen beiden Schal-

030020/0035

tungsstufen ausgetauschten Signale,

Fig. 5 die gegenseitige Zuordnung der Fig. 5A

bis 5C₁

Fig. 5A bis 5C ein Blockschaltbild der digitalen Schaltungsstufe ,

Fig. 6 die gegenseitige Zuordnung der Fig. 6A

bis 6N und

Fig. 6A bis 6N ein Schaltbild der digitalen Schaltungsstufe.

Wie aus Fig. 1 hervorgeht, umfaßt die gesamte programmierbare Schrittmacheranordnung 10 ein Programmiergerät 12, einen Programmierkopf 14 und einen Impulsgenerator 16. Von dem Impulsgenerator 16 erzeugte Signale werden über Leitungen 18 dem Herz (nicht dargestellt) zugeführt, um dessen Kontraktion zu bewirken. Die Art der vom Impulsgenerator 16 über die Leitung 18 angelieferten Signale sowie das Ansprechverhalten des Herzens auf diese Signale sind bekannt und bedürfen infolgedessen keiner näheren Erläuterung.

Bei der beschriebenen Ausführungsform ist der Impulsgenerator 16 als implantierbares Gerät ausgebildet. Er wird

030020/0935

dabei unterhalb der Oberfläche der Haut 20 angeordnet. Die Erfindung ist jedoch nicht auf implantierbare Impulsgeneratoren beschränkt.

Bei dem Programmiergerät 12 kann es sich um einen Generator beliebiger Bauart zur Erzeugung von HF-Impulsfolgen handeln. Das Programmiergerät gibt eine Reihe von HF-Signalen der in Verbindung mit den Fig. 2 und 3 erläuterten Art ab. Das Programmiergerät 12 ist an seiner Oberseite mit einer Mehrzahl von Tasten versehen. Zu diesen Tasten gehören Parametertasten 22, numerische Tasten 24 und Funktionstasten 26. Außerdem ist ein Sichtgerät 28 vorhanden, so daß eine Wiedergabe der gedrückten Tasten beobachtet werden kann.

Um den Impulsgenerator 16 zu programmieren, werden vorbestimmte Parametertasten, numerische Tasten und Funktionstasten gedrückt. Zu den Parametertasten gehören Tasten für das Programmieren der Rate (Impulsfolgefrequenz), Impulsbreite und Amplitude der Herzreizimpulse, zum Programmieren der Empfindlichkeit des Verstärkers, zum Programmieren der Refraktärperiode sowie Tasten, die den Impulsgenerator 16 veranlassen, mit oder ohne Hysteresefunktion oder entweder im kammersynchronen (R-sync)- oder im kammergesperrten (Bedarfs)-Betrieb oder aber im asynchronen Betrieb oder im Bedarfsbetrieb zu arbeiten. Außerdem sind Parametertasten vorhanden, die die Durch-

030020/08^5

führung einer Schwellwertkontrolle veranlassen und die den Betrieb des Impulsgenerators 16 sperren.

Die numerischen Testen 24 werden gedrückt, um das Programmiergerät 12 zu veranlassen, Signale zu erzeugen, die einen bestimmten Wert kennzeichnen, auf den der gewählte Parameter programmiert werden soll. Wenn beispielsweise die Ratenparametertaste 22 gedrückt wird, müssen numerische Tasten 24 gedruckt werden, welche den Ratensollwert angeben.

Die Funktionstasten 26 werden benutzt, um das Programmiergerät 12 zu veranlassen, den Impulsgenerator 16 entweder permanent oder temporär zu programmieren. Außerdem wird eine der Funktionstasten beim Sperren des Impulsgenerators 16 derart verwendet, daß sie gedruckt gehalten werden muß, um ständig Sperrprogrammiersignale vom Programmiergerät 12 über den Kopf 14 an den Impulsgenerator 16 zu geben, damit der Sperrzustand aufrechterhalten bleibt.

Um den Impulsgenerator 16 zu programmieren, muß der Kopf 14 in eine geeignete Lage unmittelbar über dem Impulsgenerator 16 gebracht werden. Vom Programmiergerat 12 aus muß dem Kopf 14 eine Reihe von HF-Signal folgen über eine Leitung 30 zugeführt werden. Der Kopf 14 weist einen Permanentmagneten von ausreichender Große auf, um einen im Impulsgenerator 16 befindlichen, magnetisch betätigten

f)30020/083ß

Zungenschalter zu schließen. Durch das Schließen des im Impulsgenerator 16 vorgesehenen Zungenschalters wire eine gleichfalls innerhalb des Impulsgenerators 16 untergebrachte Schaltungsanordnung in die Lage versetzt, über die Leitung 30 dem Kopf 14 zugeführte HF-Signale zu erfassen und zu verarbeiten.

An Hand der Fig. 2 und 3 sei die Art der von dem Programmiergerät 2O erzeugten Daten erläutert. Jede Programrr.iaroperation bedingt die Übermittlung eines aus 32 binären Ziffern (Bits) bestehenden Wortes durch das Programmiergerät 12, wobei jedes Bit eine Binärzahl in Form einer logischen "1" oder einer logischen "0" ist. Die vom Programmiergerät 12 tatsächlich erzeugten Signale sind Folgen von HF-Signalen mit einer Frequenz von etwa 175 kHz. Für jedes vom Programmiergerät 12 zu erzeugende Wort werden 32 praktisch identische HF-Signalfolgen angelegt. Jedes Bit wird seinerseits durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen definiert. Entsprechend der vorliegend erläuterten bevorzugten Ausführungsform entspricht eine relativ lange Zeitdauer einer logischen "1", während eine relativ kurze Zeitdauer als eine logische "O" gewertet wird. Die Dauer der Signalfolgen kann etwa 0,35 ms betragen. Die relativ lange Zeitspanne kann etwa 2,2 ms lang sein. Die relativ kurze Zeitspanne kann etwa 1,0 ms betragen. So ist beispielsweise in Fig. 2 oben eine willkürliche Reihe von neun HF-Signal-

Π30020/0Θ3Β

folgen veranschaulicht. Diese neun Signalfolgen werden durch eine HF-Demodulationsstufe im Impulsgenerator 16 in Impulse verarbeitet; sie sind in Fig. 2 unten als eine Impulsfolge dargestellt. Unterhalb des unteren Signalverlaufs in Fig. 2 ist eine Folge von acht Binärzahlen engegeben, von denen jede am Anfang jedes des zweiten bis neunten Impulses steht. Jede dieser Zahlen stellt das Bit dar, das durch den zeitlichen Abstand zwischen diesem Impuls und dem vorangehenden Impuls gekennzeichnet ist. So lautet beispielsweise für das Signal gemäß dem oberen Kurvenverlauf der Fig. 2 der Binarcode "1OO1OIOO". Diese Binärzahl kann in konventioneller Weise in einem oktalen Zahlensystem als "224" geschrieben werden. Die erste Ziffer der Oktalzahl gibt die beiden ersten höchstwertigen Bits an. Die mittlere Ziffer der Oktalzahl stellt die drei nächsten Bits dar. Die letzte Ziffer der Oktalzahl stellt die drei niedrigstwertigen Bits dar. Im folgender, sind äer Einfachheit halber alle Programmiercodes in dem Oktalzahlensystem angegeben.

An Hand der Fig. 3 seien die von dem Programmiergerät 12 zum Impulsgenerator 16 übermittelten 32 Bit-Wörter erläutert. Die 32 Bit-Wörter bestehen aus vier Teilen, von aenen jeder acht Bit lang ist. Diese vier Teile sind der Parametercode, der Datencode, der Zugriffscode und der Paritätscode. Sie werden in dieser Reihenfolge erzeugt, wobei das niedrigstwertige Bit zuerst steht. Die drei er-

030020/0838

sten Bits des 8-3it-Parametercodes werden nicht benutzt; sie werden immer eis Logisch-"0"-Bits erzeugt. Das vierte 3it des Parametercodes ist entweder ein Logisch-"1"- oder ein Logisch-"O"-Bit, das entweder einen Temporaroder Permanentprogrammierbefehl kennzeichnet. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar, die bei der Bedienung des Programmiergeräts 12 gedrückt wurde.

Der Datencodeteil des Programmierworts besteht aus acht Bits, die einen bestimmten Wert für den gewählten Parcmeter kennzeichnen.

An den Datenteil des Programmierwortes schließt sich das 8-Bit-Zugriffswort an, das stets aus dem Oktalcode "227" besteht. Dieses Wort wird, wie an Hand der Fig. 5 und 6 naher erläutert ist, benutzt, um den ProgrammierprozeS des Impulsgenerators 16 zu starten. Das Zugriffswort hat u. a. den Zweck zu verhindern, daß Fremdsignale, die vom Impulsgenerator 16 erfaßt werden können, eine Umprogrammierung bewirken.

Der letzte 8-Bit-Teil der Programmierwörter besteht aus einem 8-Bit-Paritätscode, der erzeugt wird, um für eine geeignete vertikale Parität, basierend auf den Parameter- und Datenteilen des Wortes, zu sorgen. Der Paritätsteil wird wiederum als Kontrolle benutzt, um eine unerwünschte

030020/08^8

Programmierung des Impulsgenerators 16 auszuschließen.

Fig. 4 zeigt die wechselseitigen Verbindungen zwischen einer digitalen Schaltungsstufe 40 und einer analogen Schaltungsstufe 42 des Impulsgenerators 16. Die analoge Schaltungsstufe 42 besteht aus verschiedenen getrennten elektrischen Einheiten. Zu diesen gehören eine Batterieüberwachungsstufe, ein Quarztaktgeber, ein Taktgeber mit einem spannungsgesteuerten Oszillator (VCO), ein QRS-MeS-verstärker, eine Ausgangsschaltung mit einer Rater.begrenzerstufe und einem Spannungsverdoppler,sowie ein HF-Demodulator. Diese analogen Schaltungsteile sind an sich bekannt und sind vorliegend nicht näher erläutert. Bezuglich Einzelheiten dieser Schaltungsteile sei auf die DE-OS (am gleichen Tag wie die vorliegende Anmeldung eingereichte deutsche Patentanmeldung mit dem Titel "Bedarfsherzschrittmacher mit verminderter Polaritätsdisparität", US-Priorität vom 6. Nov. 1978 aus den US-Anmeldungen 957 812, 957 813 und 957 814) verwiesen.

Die digitale Schaltungsstufe 4O umfaßt alle digitalen Logikstufen, die für eine Programmänderung notwendig sind, einen Speicher zum Einspeichern des digitalen Codes, der die Sollwerte für die programmierten Parameter vorgibt, und digitale Zeitstufen, die bewirken, daß Impulse von dem Impulsgenerator 16 auf die programmierte Weise erzeugt werden. Die digitale Schaltungsstufe 40 ist an Hand der

030020/003B

Fig. 5A, 5B und 5C sowie der Fig. 6A bis 6N weiter unten näher beschrieben.

Fig. 4 zeigt auch eine Batterie 44, bei der es sich um eine konventionelle Lithiumjodidbatterie handeln kann, die eine Spannung +V von etwa 2,8 V liefert. Die Batterie 44 ist zwischen eine Bezugspotentialquelle, beispielsweise Masse, und die digitale sowie die analoge Schaltungsstufe 40 bzw. 42 geschaltet. Die digitale Schaltungsstufe 40 und die analoge Schaltungsstufe 42 sind ferner an Masse angeschlossen.

Ein mittels eines Magnetfelds betätigter Zungenrelaisschalter 46 ist zwischen die positive Seite der Batterie 44 und die digitale Schaltungsstufe 40 sowie die analoge Schal .ungsstufe 42 gelegt. Die analoge Schaltungsstufe 42 weist zwei Ausgänge 48 und 5O auf, an denen Signale erscheinen, die der in üblicher Weise einem Herzschrittmacher zugeordneten Leitung zugehen. Der Ausgang 50 kann mit dem metallischen Außengehäuse des Impulsgenerators 16 verbunden oder an einen zweiten Draht der Leitung angeschlossen sein. Dies hängt von dem im Einzelfall verwendeten Leitungstyp ab. Der Ausgang 48 ist über einen Kondensator 52 an die analoge Schaltungsstufe 42 und das Herz (nicht veranschaulicht) angekoppelt. Es sind ferner zwei Dioden 54 und 56 vorgesehen, deren Anoder, miteinander verbunden sind und deren Kathoden mit den Aus-

03002Ö/083B

gangen 48 bzw. 50 in Verbindung stehen. Die Dioce.n 54 und 56 verhindern in herkömmlicher Weise eine Beschädigung der Schaltungsanordnung des Impulsgenerators 16 bei Vorhandensein von großen Fremdsignalen, wie sie beispielsweise bei einer Elektrokaustik verursacht werden.

Wenn der Zungenschalter 46 geschlossen wird, indem ein Magnet, wie er beispielsweise im Kopf 14 untergebracht ist, dicht an den Impulsgenerator 16 herangebracht wire, wird ein ZUNGE.MSCHALTER-Signal +V oder logisch "1" an die digitale Schaltungsstufe 40 und die analoge Schaltungsstufe 42 angelegt. Bei Wegnehmen des Kopfs 14 Öffnet der Zungenschalter 46. Ein Massesignal oder logisch "O" wira der digitalen Schaltungsstufe 40 und der analogen Schcltungsstufe 42 zugeführt. Die analoge Schaltungsstufe 42 gibt die Signale XTAL, VCO, MESSEN, RATENBEGREMZUiNiG, BATTERIE und DATEN an die digitale Schaltungsstufe 40. Die digitale Schaltungsstufe 40 versorgt ihrerseits die cnaloge Schaltungsstufe 42 mit den Signalen VCO-ENTSPERRUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH.

Das ZUNGENSCHALTER-Signal ist eine logische "1", wenn der Zungenschalter 46 geschlossen ist und eine logische "C", wenn der Zungenschalter 46 offen ist, wie dies normalerweise der Fall ist. Das XTAL-Signal ist im wesentlichen ein Rechteckimpulssignal mit einer Frequenz von 32766 Hz,

030020/0836

während es sich bei dem VCO-Signal um ein Rechteckimpulssignal mit einer Frequenz vcn 40 0OO Hz handelt, wenn die Spannung der Batterie 44 gleich 2,8 V ist. Wenn die Spannung der Batterie 44 mit der Zeit abnimmt, wird auch oie Frequenz des VCO-Signals entsprechend der Formel F _c » 5,92 χ (V-O,2) kleiner, wobei V die von der Baxterie 44 abgegebene Istspannung ist. Wie im einzelnen naher erläutert ist, wird das VCO-Signal im Rahmen der Tcktgabe benutzt, um die genaue Breite des Impulses zu bestimmen, der von dem Impulsgenerator 16 bereitgestellt wird. Um eine konstante Energie des Impulses aufrechtzuerhalten, muß die Impulsbreite erhöht werden, wenn die von der Batterie 44 abgegebene Spannung sinkt. Es wire also ein spannungsgesteuerter Oszillator (VCO) benutzt, der bei sinkender Spannung eine kleiner werdende Frequenz liefert.

Das von der digitalen Schaltungsstufe 4O an die analoge Schaltungsstufe 42 gegebene Signal VCO-ENTSPERRUNG ist normalerweise eine logische "1". Wenn jedoch der Reizimpuls abgegeben werden soll, wird das VCO-ENTSPERRUNGS-Signal zu logisch ¹¹O". Der spannungsgesteuerte Oszillator wird entsperrt, um mit der Anlieferung von Impulsen zu beginnen. Das Signal VCO-ENTSPERRUNG bleibt gleich logisch "O" bis die Abgabe des Reizimpulses beendet ist. Dann springt das Signal auf logisch "1" zurück. Der spcnnungsgesteuerte Oszillator wird gesperrt.

030Q2Ö/083B

Das Signal MESSEN wird vom Ausgang des Meßverstärkers als ein normales logisches "1"-Signal abgegeben, das jedesmal zu logisch "O" wird, wenn der Meßverstarker ein natürlich auftretendes QRS-Signal ermittelt. Bei dem Signal EMPFINDLICHKEIT handelt es sich um ein digitales Signal mit einem von drei Zuständen, nämlich logisch "1", logisch "O" oder potentialfrei. Es wird unmittelbar von dem Speicher der digitalen Schaltungsstufe 40 gegeben. Der Zustand des Signals EMPFINDLICHKEIT zeigt die Empfindlichkeit an, die der Meßverstarker annehmen soll.

Das Signal AUSTASTEN wird von der digitalen Schaltungsstufe 4O gegeben. Es ist normalerweise ein Signal logisch "1", das für etwa 1CO ms zu logisch "O" wird, nachdem der Impulsgenerator 16 einen Reizimpuls angeliefert hat oder ein natürlicher QRS-Komplex erfaßt wurde. Das AUSTAST-Signal wird benutzt, um zu verhindern, daß der Meßverstarker der analogen Schaltungsstufe 42 wahrend des 1OO-ms-Zeitintervalls irgendwelche Signale erfaßt, so daß sich die Komponenten des Meßverstärkers nach Ermittlung eines Signals zurückstellen können.

Das Signal NACHLADEN ist normalerweise ein logisches "O"-Impulssignal, das für etwa 7,8 ms auf logisch "1 " springt, nachdem der Reizimpuls abgegeben oder ein natürlicher QRS-Komplex erfaßt wurde. Das NACHLADE-Signal hat die

03002Ö/083B

Aufgabe, einen Schalter zu öffnen und das rasche Wiederaufladen eines Kondensators in dem Spannungsverdopplerteil der analogen Schaltungsstufe 42 zu ermöglichen. Die von der digitalen Schaltungsstufe 4O auf die analoge
Schcltungsstufe 42 gegebenen Signale DOPPELT und EIMFACH bewirken, daß zwischen den Ausgängen 48 und 5O ein Reizimpuls mit einer Amplitude entsprechend dem zweifachen
Wert der von der Batterie 44 angelieferten Spannung bzw. ein Reizimpuls erscheint, dessen Amplitude gleich dem
Wert der von der Batterie 44 abgegebenen Spannung ist.
Die Signale DOPPELT und EINFACH sind Impulse mit einer Impulsbreite, die gleich der Sollimpulsbreite des Reizsignals ist, das zwischen den Ausgängen 48 und 5O erscheinen soll.

Bei dem von der analogen Schaltungsstufe 42 an die digitale Schaltungsstufe 40 gehenden Signal RATENBEGRENZUNG
handelt es sich normalerweise um ein logisches "O"-Signal, das nach der Anlieferung des Reizimpulses 462 ms lcng zu logisch "1" wird, um einen oberen Ratengrenzwert von 130 Impulsen pro Minute für den Impulsgenerator 16 vorzugeoen. Das von der analogen Schaltungsstufe 42 an die digitale
Schaltungsstufe 40 gehende Signal BATTERIE ist ein logisches "1"-Signal, solang die von der Batterie 44 abgegebene Spannung über einem kritischen Mindestwert von beispielsweise 2,O V liegt. Es wird zu logisch "O", wenn die Spannung der Batterie 44 unter 2,0 V absinkt.

030020/0836

Des DATEIV-Sigr.cl vor. der cr.clcgen Schcltungsstufe 42 z^r digitclen Schal tur.gsstufe 4O ist ein Impulssignal , das ahnlich wie im unseren Kurvenverlauf dor Fig. 2 von logisch "O" auf logisch "1 " springt, wenn das Progrcr™ic-rgerat 12 eine Impulsfolge cr.liefert. In den Zeitspannen zwischen der Abgabe der Impuls folgen liegt des Sigr.cl auf dem Pegel logisch "O". Jecesmal , wenn aer I;TipuIsgenerator 16 programmiert wird, werden 33 Impulse, aie 22 Bits kennzeichnen, von aer cnclogen Schalxur.gsstufe 42 über die DATEN-Lei tu ng an cie digitale SchaltuncsstuTe 40 angelegt. Diese- Impulse werden von dem HF-Denodulcxcrteil der anclogen Schaltungsstufe 42 in bekannter Weise angel ie fe rt.

Der Parameterteil aes DATEN-Signals bestimmt einen vor, 11 zu modifizierenden Parametern und gibt, wenn eine entsprechende Wahlmöglichkeit gegeben ist, außerdem vor, oo diese Modifikation temporar oder permanent durcr.zuf „r.ren ist. Bei cen 11 Parametern handelt es sich um den Inhibit-, Refrcktcr- und Hystereseparameter, die Pcrcmeter fur Asynchron/Secarfs-Betrieo, Impulsbreite, hone Rate, SchwellwertkontrclIe, normale Rcte und R-Synchron/Bedarfscetrieb sowie um die Parameter für die Empfindlichkeit und den Ausgangsspcnnungswert. Von den vcrstehnd genannten 11 Parcmetern können der Inhibit-Parameter, der Parameter für hohe Rate und der Schwellwertkontrollparameter nur cuf temporarer Basis verarbeitet werden,

(130020/0836

BAD ORIGINAL

während die Verarbeitung des Hysteresepcrameters nur auf permanenter Basis erfolgt. Alle anderen Porcmeter können entweder permanent oder temporär sein. Die temporäre Programmierung bewirkt, da3 der Impulsgenerator 16 solcr.ge programmiert wird, wie sich der Kopf 14 über dem Impulsgenerator 16 befindet, um den Zungenschalter 46 geschlossen zu halten, oder bis ein anderes Programmierwort cngeiiefert wird. Ncch dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Progrcnmierwortes übernehmen die ursprünglich in den Impulsgenerator 16 einprogrammierten Bedingungen wieder die Steuerung, es sei der.n, daß eine Modifikation durch das neue Programmierwort erfolgt.

In der untenstehenden Tabelle I sind die elf verschiedenen Parameter, die variiert werden können, zusammengestellt. Für jeden ist der Parametercode für eine temporäre Parameteränderung oder fur eine permanente Parameteränderung angegeben. Ferner sind die verschiedenen Datenwerte, die gewählt werden können, und der Code aufgeführt, der in dem Datenteil aes Programmiersignals vorhanden sein muß, um die betreffende Datenänderung zu bewirken. Alle temporären und permanenten Parametercoaes und Datencodes sind im Oktalzahlensystem angegeben, um auf einfache Weise zu einer 8-Bit-Binarzahl mit drei Ziffern zu kommen. Bei den in der Datenwertspalte angegebenen Zahlen handelt es sich um Dezimalzahlen.

Ö30020/083B

29U615

TABELLE I

Program.-:-erparcmetercodes und Wertecoces

Parameter	t emp. Code	perm. Coae	Datenwert	immer	Dcten- code
I η h i s i t	OI O	--	220 ms	377
Refraktor	030	020	325 ms	CCO
			4CO ms	OCT.
			asynchron	OO2
			keine Hysterese	OO3
Hysterese	__	060	40 Schläge/min unterer Grenzwert	OCO
			50 Scnlage/min unterer Grenzwert	CO1
			60 Schlage/min unterer Grenzwert	C02
			Bedarfsbetrieb	OO3
Asynchron/	110	1OO	Asynchronbetrieb	OOO
Bedarf			50 fjs BOL	OCI
Impulsbreite	13Ο	120	1OO yus BOL	OCC
			15Ο jus BOL	COI
			2OO /us BOL	OO2
			250 /JS BOL	003
			3150 /JS BOL	OO4
			3200 /JS BOL	C76
			150 nominel1 (tatsächl. 149,4)	Ο77
Hohe Rate	170	—	OCC

030020/0838

TABELLE I (Fortsetzung)

	temp .	perm.	155	Dc t envye r t	Impuls/min	Dcten-
Ρα r ame-ce r	Cede	Code	16Ο	(155,5)	Il	coce
Hohe Rate			165	(158,7)	• I	376
			170	(165,6)	Il	375
			175	(169,3)	Il	373
			18C	(173,2)	Il	372
			185	(181 ,4)	Il	37'.
			19Ο	(185,8)	π	367
			195	(190,5)	η	3c7
			2üO	(195.4)	Il	365
			205	(200,5)	Il	364
			210	(205,9)	It	363
			215	(211,6)	Il	362
			220	(217,7)	11	301
			225	(217,7)	Il	3oO
			23Ο	(224,1)	11	3OC
			235	(230,9)	11	357
			24Ο	(233,1)	Il	356
			245	(238,1)	"	355
			250	(245,8)	ti	555
			200	(254,O)	Il	354
			270	(262,O)	Il	35 3
			280	(272,1)	Il	352
			29Ο	(282,2)	Il	551
			300	(293,O)	M	550
			310	(3Ο4,7)	Il	347
			32Ο	(304,7)	Il	346
			33Ο	(317,4)	Il	345
			340	(331 ,2)	Il	345
			360	(346,3)	Il	344
			36Ο	(362,8)	Il	343
			400	(380,9)	Il	342
				(400,9)	341
				340

030020/083&

TABELLE I (Fortsetzung)

Parameter	terr.p . Code	perm. Cede	Datenwert	Defen ce a e
Schwellwert- kontrolle	21 O	--	50 /JS BOL 1OO /JS 3CL	OCO Oü1
			1 50 /JS BOL	CC2
			2OO /JS BOL	Coj
			250 /JS BOL	CC4

3150	/JS	BCL	C7p
32CO	/JS	BOL	077
3O	(3O	.o)	313
31	(31	.0)
32	(32	.0)	273
33	(33	.0)	264
34	(34	.0)	255
35	(35	,C)	247
36	(35	.9)	241
37	(37	.0)	233
38	(37	,9)	226
39	(39	.1)	220
40	(39	,9)	21 4
41	(41	,0)	207
42	(42	.1)	202
43	(43	■ o)	170
44	(44	.O)	172
45	(45	.1)	166
46	(45	,9)	163
47	(47	■ o)	157
48	(47	,9)	154
49	(43	.9)	151
50	(50	,1)	145

230

22O

030020/0836

TABELLE I (Fortsetzung)

temp.	perm.	Datenwert	Dcten-
Parameter Code	Code	51 (51,1)	c oäe
Rate		52 (51,8)	142
		53 (52,9)	14O
		54 (54,0)	«t — —
		55 (54,8)	132
		56 (56,O)	13Ο
		57 (56,9)	125
		58 (58,2)	123
		59 (59,1)	120
		60 (6O,O)	11 6
		61 (61,O)	114
		62 (62,0)	112
		63 (63,0)	110
		64 (64,0)	106
		65 (65,1)	104
		66 (66,3)	1Ο2
		67 (66,8)	100
		68 (63,0)	077
		69 (69,3)	075
		70 (69,9)	073
		71 (71,2)	072
		72 (71,9)	070
		73 (73,3)	067
		74 (74,O)	Οό5
		75 (74,7)	Οό4
		76 (76,2)	Ο63
		77 (77,O)	CoI
		78 (77,8)	C60
		79 (79,4)	057
		80 (80,2)	Ο55
		81 (81 ,1 )	05 4
		05 3

030020/083S

TABELLE I (Fortsetzung)

t emp. Parameter Code	perm. Code	Datenwert	Daten code
Rate		82 (81,9)	O52
		83 (82,8)	O51
		84 (83,7)	O5O
		85 (84,7)	047
		86 (85,6)	O46
		87 (86,6)	O45
		88 (87,6)	044
		89 (88,6)	043
		90 (89,7)	O42
		91 (90,7)	041
		92 (91,8)	040
		93 (92,9) <	O37
		94 (94,1)	036
		95 (95,3)	O35
		96 (96,5)	034
		97 (96,5)	034
		98 (97,7)	O33
		99 (99,0)	032
		1OO (1OO.3)	O31
		101 (1O1 ,6)	O3O
		1O2 (101 ,6)	030
		1O3 (103,0)	027
		1ü4 (104,4)	026
		105 (104,4)	026
		106 (105,8)	025
		1O7 (107,3)	024
		1O8 (1O7.3)	024
		1O9 (108,9)	02 3
		110 (110,4)	O22
		11 1 (110,4)	022
		112 (112,1 )	021

030020/083S

TABELLE I (Fortsetzung)

temp.	perm.	Datenwert	Dcten-
Parameter Code	Code	113 (113,7)	coae
Rate		114 (113,7)	O2O
		115 (115,5)	C2O
		116 (115,5)	O17
		117 (117,2)	OI 7
		118 (117,2)	016
		119 (119,1 )	016
		12O (121 ,O)	Ο-;ί
		121 (121 ,0)	014
		122 (122,9)	014
		123 (122,9)	013
		124 (124,9)	O13
		125 (124,9)	O12
		126 (127,O)	O12
		127 (127,0)	on
		128 (127,0)	011
		129 (129,2)	C11
		13O (129,2)	010
		131 (131,4)	O1ü
		132 (131 ,4)	OO7
		133 (133,7)	O07
		134 (133,7)	OGo
		135 (136,1)	OO6
		136 (136,1)	005
		137 (136,1)	005
		138 (138,5)	OO5
		139 (138,5)	O04
		14O (141 ,1 )	OO4
		141 (141,1)	OO3
		142 (141 ,1 )	OO3
		143 (143,8)	OO 3
		144 (143,8)	002
		OO2

Ö30020/083S

TABELLE I (Fortsetzung)

Parameter	temp. Code	perm. Code	Datenwert	Dcten- code
Rate			145 (143,8)	OO2
			146 (146,5)	OO1
			147 (146,5)	OC,
			148 (149,4)	0OO
			149 (149,4)	OCO
			150 (149,4)	CCO
R-Synchron	270	260	nicht synchron	OCO
			synchron	ΟΟΊ
Empfind lichkeit	330	32O	mittel niedrig	CCO GOI
			mi ttel	OO2
			hoch	003
Ausgang	370	36O	einfach	CCO
			doppelt	OO1

In der obigen Tabelle I sind bei den Datenwerten sowohl für die hohe Rate als auch für die normale Rate eine nicht in Klammer und eine in Klammer stehende Zahl angegeben. Die in Klammer stehende Zahl stellt die tatsächlich auftretende Impulsanzahl pro Minute dar. Diese Größe ist durch die Frequenz des Taktsignals und die Stufencnzahl der Schieberegister begrenzt. Die nicht in Klammern gesetzte Zahl ist der nachstliegende Nennwert, der von einem Arzt ausgewählt würde, wenn der in einem Patienten implantierte Impulsgenerator 16 programmiert wird. Wenn beispielsweise der Arzt beabsichtigt, den Impulsgenerator

030020/0835

16 auf eine Rate von 72 Impulsen pro Minute zu programmieren, drückt er die Ratenparametertaste 22 und dann die Zahl 72 auf den numerischen Tasten 24 des Programmiergeräts 12. Anschließend drückt er eine der Permanent- oder Temporärtasten, um erkennen zu lassen, ob eine permanente oder eine temporäre Ratenänderung erfolgen soll. Angenommen, es ist eine permanente Ratenänderung erwünscht, üosrträgt das Programmiergerät 12 einen Parametercode von "22O", gefolgt von einem Datenwertcode von "O67", einem Zugriffscode von "227" und einem Paritätscode von "247". Der Impulsgenerator 16 spricht auf diesen Code in der Weise an, daß er Impulse mit einer Rate von 71,9 Impulsen pro Minute abgibt. Dies ist der dem gewünschten Nennwert von 72 Impulsen pro Minute am nächsten kommende Impulsfolgefrequenzwert, mit dem auf Grund der internen Schaltungsauslegung und der Frequenzwerte des Impulsgenerators 16 Reizimpulse angeliefert werden können.

Fig. 5 zeigt, wie die Fig. 5A, 5B und 5C zusammenzulegen sind, um das gesamte Blockschaltbild der digitalen Schaltungsstufe 4O zu erhalten. In den Fig. 5A, 5B und 5C sind alle Signale, die von der analogen Schaltungsstufe 42 empfangen oder an diese angelegt werden, eingekreist. Ferner sind für jeden der Blöcke die Speisespannungs- oder Masseanschlüsse weggelassen, obwohl sich versteht, daß entsprechende Signale notwendig sind und den digitalen

Ö30020/083S

logischen Schaltungskomponenten in üblicher Weise zugeführt werden müssen. Für jeden der Blöcke dar Fig. 5A, 5B und 5C werden Datensignale an der linken Seite des Blockes, Rückstellsignale an der Unterseite des Blockes und Setzsignale an der Oberseite des Blockes angelegt, während die Ausgcngssignale an der rechten Seite des Blockes erscheinen. Sofern mehrere Leitungen von einem bestimmten Schaltungsblock abgehen oder zu diesem hinführen, beispielsweise parallele Ausgänge von einem Zahler, Schieberegister oder einer Speicherschaltung, ist eine entsprechende Leitungsgruppe durch breite Linien angedeutet .

In Fig. 5A ist die Programmaufnahme- und -verarbeitungslogik 100 veranschaulicht. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und üoer eine NOR-Schaltung 112 an ein 13stufiges Schieberegister 116. Bei einer NOR-Schaltung handelt es sich in bekannter Weise um eine Schaltungsstufe, die ein logisches "1"-Signal abgibt, wenn alle an den Eingang angelegten Signale logisch "O" sind, und die ein logisches "O"-Signal liefert, wenn eines oder mehrere der dem Eingang zugeführten Signale sich im Zustand logisch "1" befinden. Die Vorderflanke des DATEN-Signals stellt die Rückstellogik 106 zurück, so daß an deren Ausgang das Signal logisch "O" ansteht. Die

Ö30020/0835

Rückflanke jedes DATEN-Signalimpulses stellt die Datendecodierlogik 103 zurück, so daß eine Zeitmessung zwischen der Rückflanke eines DATEN-Signalimpulses und der Vorderflanke des nächsten DATEN-Signalimpulses erfolgen kann.

An die Datendecodierlogik 1O8 geht außer dem DATEN-Signal das rasche Tcktsignal, bei dem es sich um ein 4096 Hz-Taktsignal handelt, das mit der Systemtaktgabe syncnronisiert ist. Die Darendecodierlogik 108 liefert an ihrem oberen Ausgang ein Datentaktsignal unmittelbar nach der Rückflanke jedes DATEN-Impulses, das mit der Taktsteuerung der Schcltung synchronisiert ist. Am unteren Ausgang der Datendecodierlogik erscheint ferner ein digitales Datensignal, das den Datenwert zwischen den beiden letzten aufeinanderfolgenden Datenimpulsen kennzeichnet. Das Datentaktsignal geht von dem oberen Ausgang der Datendecodierlogik 1O8 an den Takteingang einer Zugriff scode-Prüflogik 114 sowie den Takteingang eines Im-" pulszählers 118.

Das Datensignal vom unteren Ausgang der Datendecodierlogik 108 bildet den Dateneingang des achtstufigen Schieberegisters 110. Das DATEN-Signal wird an den Takteingang des Schieberegisters 110 angelegt. Nach dem Auftreten der Vorderflanke jedes DATEN-Signalimpulses wird der Binärwert am Dateneingang des Schieberegisters 110 in

030020/0835

dessen erster Stufe eingespeichert. Der zuvor in der ersten Stufe befindliche Wert wird in die zweite Stufe geschoben. Entsprechendes gilt für alle acht Stufen äes Schieberegisters 110. Das Signal, das in der echten Stufe des Schieberegisters 110 erscheint, wird als Ausgangssignal des Schieberegisters 110 dem Dateneingang des 13stufigen Schieberegisters 116 zugeführt. Der Takteingang des Schieberegisters 116 ist an den Ausgang der NOR-Schalrung 112 angekoppelt, welcher das DATEN-Signal und ein ncrrr.clerweise auf logisch "O" stehendes Signal von dem Ausgang der Zugriffscode-Prüflogik 114 zugeht. Solange die NOR-Schaltung 112 mittels des logischen "O"-Signals von der Zugriffscode-Prüflogik 114 entsperrt ist, laufen die an den Dateneingang des Schieberegisters 116 angelegten Daten beim Auftreten der Vorderflanke jedes DATEN-Signalimpulses in das Schieberegister 116 ein.

Der obere oder Detentaktausgang der Datendecodierlogik 108 ist mit dem Impulszähler 118 verbunden, dessen Zählwert beginnend mit einem Zänlwert Null jedesmal weitergeschaltet wird, wenn ein Impuls an dem Datentaktausgong erscheint. Wenn der im Impulszahler 118 stehende Zahlwert von Null aDweicht, wird das Signal am mittleren Ausgang des Zahlers zu logisch ¹¹O". Mittels dieses Signals wird eine Zeitmeßlogik 120 entsperrt. Nachdem der Impulszähler 118 den Zählwert 24 erreicht, wird vom unteren Ausgang des Zählers ein Signal logisch "1" der Zugriffscode-Prüf-

030020/083Ö

logik 114 zugeführt, um diese zu entsperren.

An der Zugriffscoda-Prüflogik 114 liegen die parallelen Ausgänge von jeder der acht Stufen des Schieberegisters 11O an. Die Prüflogik 114 weist eine Decodiereinrichtung auf, die die Anlieferung eines logischen "1"-Signals immer dann bewirkt, wenn der von dem Schieberegister 110 gespeicherte Code der Zugriffscode von oktal 227 ist. Der untere Ausgang des Impulszählers 118 bleibt auf logisch "1" stehen, um die Zugriffscode-Prüflogik 114 von dem Zeitpunkt, zu dem der Impulszähler 118 den Zahlwert 24 erreicht, bis zum Überlaufen des Zählers nach Erreichen des Zählwerts 32 zu entsperren.

Wenn die Zugriffscode-Prüflogik 114 den Zugriffscode ermittelt und ein logisches "1 "-Signal abgibt, wird die .\Cri-Schaltung 112 gesperrt. Über die NOR-Schaltung werden keine weiteren DATEN-Signale dem Takteingang des'Schieoeregisters 116 zugeführt. Die dem Zugriffscode vorausgehenden 13 Datenwerte bleiben in dem Schieberegister 116 eingespeichert. Aus der Erläuterung des Datenworts an Hcnd der Fig. 3 folgt, daß zu den 13 dem Zugriffscode vorausgehenden Datenwerten acht die Daten bestimmende Bits, vier Bits, welche den zu modifizierenden Parameter angeben, und ein Bit gehören, dos erkennen läßt, od die Modifikation permanent oder temporär sein soll. Die anfänglichen drei Datenbits im Parameterteil des Wortes sind

030020/0838

inrcmer Nullen; während des Verschiebevorgangs werden sie durch das achtstufige Schieoeregister 11O und das 13stufige Schieberegister 116 voll hindurchgeschoben. Sie gehen auf diese Weise verloren.

Die von der Datendecodierlogik 108 angelieferten Daten laufen im Anschluß an die Ermittlung des Zugriffscodes weiter in das Schieberegister 110 ein. Die in dem Schieberegister 116 eingespeicherten Daten bleiben jedoch fest weil die NOR-Schai tung 112 jetzt durch das Signal logisch "1" von der Zugriffscode-Prüflogik 114 gesperrt ist. Dem Zugriffscode folgt der Paritätscode, der acht Bitzeiten später in dem Schieberegister 110 eingespeichert wird.

Mittels des Signals logisch "1" von der Zugriffscode-Prüflogik 114 wird die Rückstellogik 106 gesetzt, die ihrerseits ein Signal zum Zurückstellen des Impulszählers 118 auf den Zählwert 24 abgibt. Dies ist notwendig, weil es sein kann, daß einige Fremdimpulse unmittelbar vor dem Programmieren auftreten, die bewirken könnten, daß der Zählwert des Impulszählers 118 zum Zeitpunkt der Ermittlung des Zugriffscodes durch die Prüflogik 114 größer als 24 ist.

Nachdem das achte Bit des Paritätscodes in dem Schieberegister 110 eingespeichert ist, hat der Impulszähler 118 32 Datenbits gezählt. Dies verursacht einen Sprung des

Ö30020/083S

Signals am oberen oder Überlaufausgcng (OF) des Impulszählers 118 von logisch "0" auf logisch "1". Mittels des OF-Ausgangssignals des Impulszählers 118 wird ein Zählerüberlcuflatch oder -speicherflipflop 1O4 gesetzt, des dann ein Signal logisch "1" an eine Fehlerprüflogik 122 gibt, um diese zu entsperren. Die FehlerprüflogiK 122 stellt fest, ob des empfangene DATEN-Programmiersignal alle notwendigen Kontrollen durchlaufen hat. Diese Kontrollen bestehen darin, daß sowohl das Signal äer Zugriffs code-Prüflogik 114 als auch das Signal einer Paritätsprüflogik 124 auf logisch "1" springen, wenn das Signal des Zählerüberlauflatch 104 zu logisch "1" wird. Die Fehlerprüflogik 122 spricht ferner auf ein 128-Hz-Langsamtcktsignal SLO CLK an, das von der Schaltungsanordnung gemä3 Fig. 5ß angeliefert wird, so daß entweder ein ANNAHME- oder ein FEHLER-Signal in Form eines Logisch "1"-Impulses erscheint, dessen Impulsbreite gleich der Zeitdauer zwischen SLO CLK-Impulsen ist.

An der Paritätsprüflogik 124 liegen die Ausgangssignale von den acht Stufen des Schieberegisters 110 und die Ausgangssignale von den 13 Stufen des Schieberegisters 116 an. Die Funktion der Paritätsprüflogik 124 besteht darin, die vertikale Parität der 13 Parameterdaten-Testbits, aie in dem Schieberegister 116 eingespeichert sind, gegenüber dem Paritätscode zu prüfen, der in dem Schieberegister 11O eingespeichert ist. Wenn die Parität vorliegt,

030020/083S

gibt die Paritatsprüflogik 124 ein Signal logisch "1" ab.

Wenn zum Zeitpunkt des Setzens des Zählerüberlcuflatch 104 die Prüfungen in der Fehlerprüflogik 122 ergeben, dc3 das Programmiersignal angenommen wird, wird an den unteren Ausgang der Fehlerprüflogik das ANNAHME-Signal angelegt. Andernfalls erscheint am oberen Ausgang der Fehlerprüflogik 122 ein FEHLER-Signal. Das Zählerüberlauf latch 104 wird sowohl durch das FEHLER-Signal als euch curch das ANNAHME-Signal zurückgestellt. Das FEHLER-Signal geht ferner an eine Rückstellogik 126. Das ANNAHME-Signal gelangt von der Fehierprüflogik 122 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 130 und zu dem Entsperreingang eines Zwischenspeichers 132, so daß dieser die Daten- und Parametersignale von den ersten 12 Stufen des Schieberegisters 116 aufnehmen kann.

Die Rückstellogik 126 spricht zusätzlich auf das Signal von der Zeitmeßlogik 120, auf das Signal von dem Schreiblatch 128 und auf das ZUNGENSCHALTER-Signal an, das logisch "1" ist, wenn der Zungenschalter 46 geschlossen ist. Die Rückstellogik 126 weist einen oberen und einen unteren Ausgang auf. Der untere Ausgang ist mit dem Rückstelleingang des Impulszählers 118, mit einem Eingang der Rückstellogik 106 und mit dem Rückstelleingang der

Ü3002Ö/083S

29U615

Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstellogik 126 ist an den Rückstelleingang einer Sperr- oder Inhibitlogik 134 und an den Rückstelleingcng des Testlatch 130 angeschlossen. Ein Signal erscheint an beiden Ausgängen der Rückstellogik 126 immer dann, wenn von der ZeitrneBlcgik 12O ein Signal angeliefert wird, wenn das FEHLER-Signal erscheint oder wenn das ZUNGEN-SCHALTER-Signal erkennen läßt, daß der Zungenschalter geschlossen ist. Ein Signal tritt nur an dem unteren Ausgang der Rücksteliogik 126 auf, wenn das Schreiblatch 128 ein Signal anliefert.

Dem Dateneingang des Schreiblatch 128 geht das AiNiINiAHME-Signal von der Fehlerprüflogik 122 zu, während an dem Takteingang des Schreiblatch das LANGSAMTAKT-Signal anliegt. Beim Auftreten jedes LANGSAMTAKT-Impulses wird das Schreiblatch 128 getaktet, so daß der Ausgang den Datenwert eines seinem Dateneingang zugeführten Signals angibt. Es handelt sich dabei um das ANNAHME-Signal von der Fehlerprüflogik 122. Der Ausgang des Schreiblatch ist mit einem Eingang der Rückstellogik 126, mit einem Eingang der Inhibitlogik 134 und mit einem Eingang einer Speicherabtaststufe 136 gekoppelt.

Der andere Eingang der Speicherabtaststufe 136 ist an den Ausgang des Testlatch 130 angeschlossen. Die Speicherabtaststufe 136 gibt an eine Parameterdecodierlo-

030020/0836

gik 138 in Fig. 5B jedesmal dann ein Signal, wenn des Schreiblatch 128 ein Signal anliefert, während von dem Testlatch 13O kein Signal abgegeben wird. Das Signal der Speicherabtaststufe 136 veranlaßt die Parameterdecodierlogik 138,den ihr von dem Zwischenspeicher 132 zugeführten Parametercode zu decodieren und ein Signal abzugeben, das erkennen läßt, welche permanente Parametercnderung auftreten soll. Das Testlatch 130 spricht auf aas Testsignal von der 13. Stufe des Schieberegisters 116 und auf das ANIMAHME-Signal von der Fehlerprüf logik 122 an. Es gibt ein Signal an die Parameterdecodierlogik in Fig. 5B, um zu bewirken, daß die dieser Logik von dem Zwischenspeicher 132 zugeführten Parametersignale decodiert werden und ein Signal erscheint, das angiot, weiche temporäre Parameteränderung auftreten soll. Außerdem wird das Ausgangssignal des Testlatch 130 der Speicherabtaststufe 136 und der Inhibitlogik 134 zugeführt.

Der Zwischenspei cner 132 speichert nach dem Auftreten des ANNAHME-Sig.nals von der Fehlerprüf logik 122 die vier Parameterbits und die acht Datenbits ein, die im Schieberegister 116 stehen. Die im Zwischenspeicher 132 eingespeicherten Parameterbits werden der Parameteraecodierlogik 138 zugeführt, wo sie in Verknüpfung mit den Signalen von der Speicherabtaststufe 136 oder dem Testlatch 130 decodiert werden. Von der Parameterdecodierlogik 138 geht ein Signal an einen Speicher 140, das erken-

030020/083S

29U615

nen läßt, welche permanente Parameteränderung oder temporäre Parameteränderung auftreten soll. Die möglichen Parameteränderungen, die von der Parameterdecodierlogik 138 decodiert und dem Speicher 1 4O zugeführt werden können, sind in der obigen Tabelle I angegeben. Außerdem werden von der Parameterdecodierlogik 138 bestimmte Parameter als unabhängige Signale angeliefert, und zwar die Parameter HOHE RATE, TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER, TEMPORÄR R-SYNCHRON, AUTOMATISCHER SCHWELLWERT, PERMANENT-BEDARFSBETRIEB, TEMPORÄR-BEDARFS-BETRIEB, BEDARFSBETRIEB und INHIBIT.

Die acht von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 14O in Fig. 5B und an eine Inhibit-Decodierlogik 142. Falls eine permanente Parameteränderung decodiert wird, werden die dem Speicher 14O zugehenden Datenbits in demjenigen Teil des Speichers 140 eingespeichert, der durch das decodierte Parametersignal entsperrt wird. Falls eine temporäre Parameteränderung decodiert wird, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor vorhandenen, im Speicher 140 eingespeicherten Daten zu bewirken.

Der Speicher 140 weist 22 Stufen auf, von denen jede entweder ein logisch "1"-oder ein logisch "O"-Datensigncl

030020/0838

abgibt. Der Speicher 140 ist so organisiert, dc3 sechs Stufen Irr.pulsbreitendaten zugeordnet sind, acht Stufen Ratendaten zugeordnet sind, eine Stufe R-Synchrcn-Daten zugeordnet ist, zwei Stufen jeweils Refrcktär-, Hysterese- und Empfindlichkeitsdaten zugeordnet sind und eine Stufe den Ausgangsspannungsamplitudendaten zugeordnet ist. Die Parametersignale bestimmen, welche der Stufen zu entsperren sind, um die vom Zwischenspeicher 132 angelieferten neuen Daten einzuspeichern und so für ein Umprogrammieren und die Anlieferung von anderen Datensigr.alen zu sorgen.

Die Daten vom Zwischenspeicher 132 werden auch der Inhibit-Decodierlogik 142 zugeführt, die ein logisch "O"-Signal nur dann abgibt, wenn alle Datenbits logisch "1" sind. Das Ausgangssignal der Inhibit-Decodierlogik 142 geht der Inhibit-Logik 134 als eines der Eingangssignale zu. Die Inhibit-Logik 134 wird über den oberen Ausgang der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Schreibsignal und Testsignalen, die von dem Schreiblatch 128 und dem Testlatch 130 kommen, sowie dem Inhibit-Parametersignal von der Parameter-Decodierlogik 138 gesetzt. Die Inhibit-Logik 134 liefert ein Signal zum Sperren der Ausgangs logik 178 in Fig. 5C. Außerdem geht das Signal der Inhibit-Logik 134 an die Zeitmeßlcgik 120.

0300^0/0038

" ⁴⁵ " 29U615

Die Zeitmeßlogik 120 spricht darauf an, daß in dem Impulszähler 118 ein von Null abweichender Zählwert steht, daß die Inhibitlogik 134 gesetzt ist und daß das Schreiblaxch 123 gesetzt ist. Außerdem spricht die Zeitmeßlogik 12O auf ein von der Ncchladelogik 164 in Fig. 5C kommendes Signal an, das nach jedem von dem Impulsgenerator 16 cbgegebenen künstlichen Reizimpuls oder einem vom Impulsgenerator 16 ermittelten natürlichen Herzschlag abgegeben wird. Die Zeitmeßlogik 120 liefert an ihrem Ausgang ein Zeitmeßsignal, nachdem ihr das zweite Signal der Nachladelogik 164 im Anschluß an jedes Schreibsignal zugeführt wird, und zwar in Koinzidenz mit dem Setzen der Inhibitlogik 134, nachdem der Impulszähler 118 einen von Null abweichenden Zählwert erreicht hat. Das vom Ausgang aer Zeitmeßlogik 120 abgehende Zeitmeßsignal geht an die Rückstellogik 126, die an beiden Eingängen ein Rückstellsignal liefert. Diese Signale stellen den Impulszähler 118, die Zugriffscode-Prüflogik 114, die Inhibitlogik 134 und das Testlatch 130 zurück. Dies bewirkt seinerseits eine generelle Abschaltung der in Fig. 5A gezeigten Programmiere chaltung.

Die Aufgabe der Zeitmeßlogik 12O besteht darin, eine Rückstellung der Programmaufnahme- und -verarbeitungslogik 1OO in Fig. 5A nach Abgabe von zwei Herzreizimpulsen in den folgenden beiden Situationen zu bewirken:

Ö30Ö2Ö/0SS8

29Λ4615

(1) das Inhibitmerkmal ist programmiert und (2) Fremdimpulse bewirken, daß in dem Impulszähler 118 ein von Null abweichender Zählwert steht. Wenn mehr als zwei Ausgangsimpulse inhibiert werden sollen, wird es daher notwendig, für ein neues Inhibitprogrammiersignal zu sorgen, bevor die beiden Impulse gesperrt wurden, um die Zeitmeßlogik zurückzustellen. In der Praxis kann das Programmiergerät 12 für das Programmieren des Inhibitmerkmals so ausgelegt sein, daß es ständig Inhibitprogrammiersignale anliefert, solange die Inhibit-Funktionstaste 26 gedruckt gehalten wird.

Die Fig. 5B und 5C zeigen den Impulserzeugerteil 150 aes Impulsgenerators 16. Die Taktfolge zur Steuerung der Impulsbreite, der Rate (Impulsfolgefrequenz), der Refrcktärdauer, der niedrigeren Hystereserate und der Verstärkeraustastdauer wird durch einen schnellen Zähler 152, eine Langsamtaktlogik 154 und einen langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die Taktimpülse, die ihm von einer Taktlogik 158 zugeführt werden. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein Taktsignal ab, das gleich dam externen Quarzoszillatorsignal (XTAL) oder dem VCO-Signal ist, die beide der Taktlogik 158 zugehen. Ein zweites Eingangssignal des schnellen Zählers 152 kommt von einer SchwelIwertprüflogik 160, die den Zähler 152 veranlaßt, während eines bestimmten Teils der Schwellwertprüfdauer mit höherer Geschwindig-

Ö3Ü02Ö/083B

29U615

keit zu zählen. Ein drittes Eingangssignal des Zählers 152 ist das Signal einer Zungenschalterlogik 159, das gestattet, daß das 4096-Hz-Schnelltaktsignal FST CLK eis Takteingangssignal an die Datendecodierlogik 108 in Fig. 5A angelegt wird, wenn der Zungenschalter 46 geschlossen ist.

Der schnelle Zähler 152 ist ein in bekannter Weise aufgeoauter, neunstufiger Binärzähler. Die Ausgänge von den sieben niedrigeren Stufen des Zählers 152 führen zu einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt. Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 als Eingangssignale an die Langsamtaktlogik 154. Die Langscmtaktlogik 154 spricht auf das Ausgangssignal des Zählers 152 in der Weise an, daß sie ein 128-Hz-Langsamtaktsignal SLO CLK abgibt, solange die Spannung der Batterie über einem gewissen Mindestwert liegt. Wenn die von der Batterie 44 angelieferte Spannung unter diesen Mindestwert absinkt, bewirkt das von dem Batteriezustandsteil der analogen Schaltungsstufe 42 abgegebene BATTERIE-Signal, daß das Batterielatch 162 zurückgestellt wird. Dies hat seinerseits zur Folge, daß die Frequenz des von der Langsamtaktlogik 154 angelieferten Signals um etwa 1O % vermindert wird oder einen Wert von etwa 113 Hz annimmt.

030020/0836

Das Ausgangssignal der Langsamtaktlogik 154 geht als Eingangssignal an den langsamen Zahler 156. Der Zähler 156 ist ein in bekannter Weise aufgebauter, achtstufiger Binärzähler, der auf einen Zählwert von 208 gesetzt werden kann, indem seinem Setzeingang von der Nachladelogik 1 64 a'is ein Signal logisch "1 " zugeführt wird. Vorbestimrr.te
Ausgangssignale der acht Stufen des Zählers 156 v/erden
einer Überlauflogik 166, einer Refraktcrlogik 168, einer Austcstlogik 169, einer Ratendecodierlogik 172 und einer Hystereselogik 174 zugeführt.

Die Ausgangssigncle von den sechs Stufen des Impulsbreitenteils des Speichers 140 gehen an die Impulsbreiter.decodierlogik 157, während die Ausgangssignale von den echt Stufen des Ratenteils des Speichers 14O der Ratendecodierlogik 172 zugeführt werden. Das Ausgangssigncl der
R-Synchron-Stufe des Speichers 140 wird cuf ein R-Synchron-Gatter 176 gegeben. Die Signale von den beiaen Refraktärstufen des Speichers 140 gehen an die Refraktärlogik 168. Die Signale von den beiden Hysteresestufen
des Speichers 140 werden der Hystereselogik 174 zugeführt. Die Signale von den beiden Empfindlichkeitsstufen des Speichers 14O werden kombiniert und ein einziges
EMPFINDLICHKEITS-Signal wird an den MeSverstärker der
analogen Schaltungsstufe 42 nach Fig. 4 angelegt. Das
Signal der Ausgangsstufe des Speichers 14O geht schließ-

030020/083

- ⁴⁹ - 29U615

lieh an die Ausgangslogik 178.

Das Grundprinzip eier Programmierung der in den Fig. 5A₁ 5B und 5C veranschaulichten Schaltungsanordnung besteht darin, die vom Speicher 140 gespeicherten Werte zu cnaern, um die Änderung eines Parameters zu bewirken. Die programmierte Änderung erfolgt dann, indem einzelne Schaltungsstufen der Fig. 5B und 5C auf verschiedene Wertegruppen ansprechen, die ihnen von dem Speicher 14O zugeführt werden. Neben den oben genannten Schaltungsteilen umfaßt die Anordnung nach den Fig. 5B und 5C eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 180, ein Hysteresegatter 182, eine Vorresynchronisierlogik 184, eine Impulsbreitenlogik 136, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 19O und ein Gatter 192.

Die übrigen Teile des Blockschaltbilds nach den Fig. 5B und 5C sind an Hand der Funktionsweise erläutert. Aufbau und Arbeitsweise jedes einzelnen Blockes sind an Hand der Fig. 6A bis 6N geschildert.

Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürliche Herzaktivität ermittelt wird, werden der Zähler 152 auf den Zählwert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so

030020/0Ö3S

gewählt, daß der überlauf des Zahlers 156 von einem vollen Zähiwert 255 auf den Zdhlwert Null zu einem Zeitpunkt erfolgt, der genutzt werden kann, um ein 400-ms-Zeitsteuersignal zu erhalten. Dieses 400-ms-Zeitsteuersignal wird benutzt, um einen oberen Ratengrenzwert festzulegen; es dient ferner als eine der programmierbaren Refraktärzeiten.

Nach dem Rückstellen fangt der Zähler 152 an, die ihm von der Taktlogik 158 zugeführten Taktimpulse zu zählen. Zu diesem Zeitpunkt werden logische Impulse von dem externen Oszillator abgegeben; sie haben eine Frequenz von 32768 Hz. Nimmt man an, daß die Batteriespannung nicht abgesunken ist und das Batterielatch 162 gesetzt bleibt, geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, ein Signal von dort zu der Langsamtaktlogik 154. Dies geschieht mit einer Frequenz von 128 Hz. Einen Taktimpuls später wird ein SLO CLK-Impuls für eine Taktsignal-Impulsperiode angeliefert. Dieser SLO CLK-Impuls stellt den Zähler 152 zurück auf den Zählwert Null. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152, wieder zu zählen. Die Frequenz der SLO CLK-Impulse liegt daher tatsächlich näher bei 127 Hz.

Die Impulse vom Ausgang der Langsamtaktlogik 154 gehen an den Eingang des Zählers 156, dessen Zählwert von dem Anfangszählwert 208 jedesmal weitergeschaltet wird, wenn

030020/0830

ihm von der Langsamtaktlogik 154 ein Impuls zugeht. Während der Zeitdauer, während deren der Zähler 156 von seinem Setzwert 208 auf den vollen Wert 255 zählt, liefern die Austastlogik 169 und die Refraktärlogik 168 zu den geeigneten Zeitpunkten, basierend auf dem Decodieren von bestimmten Zählwerten des Zählers156, Signale an die Reversionslogik 170, so daß die Refraktor- und Reversionsfunktionen ablaufen können. Bekanntlich handelt es sich bei der Refraktärperiode um eine bestimmte Zeitdauer, nachdem entweder ein künstlicher Impuls angeliefert wurde oder ein natürlicher Kerzschlag auftritt, während deren kein Ansprechen auf erfaßte elektrische Signale erfolgt. Durch die Reversionsfunktion wird jedes Ansprecher, auf erfaßte elektrische Signale für den Fall gesperrt, daß ein kontinuierliches Wellensignal ermittelt wird.

Wenn der Zähler 156 einen vollen Zählwert erreicht und zurück auf den Zählwert Null überläuft, spricht die überlauflogik 166 an. Sie gibt ein Signal zum Entsperren der digitalen Ratenbegrenzerlogik 180, so daß an deren Ausgang ein Impuls auftreten kann. Wie im folgenden erläutert ist, ist es der Impuls der Ratenbegrenzerlogik 180, der die Kette von Ereignissen einleitet, die zu der Anlieferung eines Reizimpulses durch den Impulsgenerator 16 führen.

Der Zähler 156 beginnt dann, seinen Zählwert ausgehend

030020/0 83 8

von Null zu inkrementieren, bis er einen Zahlwert ähnlich dem Zählwert erreicht, der in den acht Stufen des Rctenteils des Speichers 140 enthalten ist. Signale von dem Ratenteil des Speichers 14O und von jeder Stufe des Zahlers 156 werden der Ratendecoaierlogik 172 zugeführt, die ein Signal erzeugt, wenn der nächste Langsamtakt impuls auftritt, nachdem der im Zchler 156 stehende Zahlwert gleich dem im Speicher 140 eingespeicherten Code ist. Dabei wird angenommen, daß von der Schwellwertpruf logik 1 oC kein Signal an die Ratendeccdierlogik 172 angelegt wire. Das Signal von der Ratendeccdierlogik 172 lauft üoer des Hysteresegatter 182, das entsperrt wird, wenn keine Hysterese programmiert ist oder wenn der vorausgehende herzschlag kunstlich stimuliert war. Wenn jedoch Hysterese programmiert ist und es sich bei dem zuletzt auftretenden Herzschlag um einen naturlichen Scnlag gehcndelt hat, wird aie Hystereselogik 174 gesetzt, wodurch das Hysteresegatter 182 gesperrt wird, so daß kein Signal das Hysteresegatter 182 passieren kann, bis eine Zeitspanne cbgelaufen ist, die gleich der von dem letzten naturlichen Schlag aus gemessenen Hystereseperiode ist.

Der am Ausgang ces Hysteresegatters 182 auftretende Impuls geht an die digitale Ratenbegrenzerlogik 1SO, die, wenn Sie durch ein Signal von der Überlauf logik 166 entsperrt ist, ein Signal abgibt, welches die Vorresynchronisierlogik 184 setzt. Die Logik 184 liefert ein Signal

030020/0836

an die Tcktlogik 153, so daß das VCO-ENTSPERRUNGS-Signal gegeben wird, was zur Folge hat, daß der spannungsgesxeuerte Oszillator damit beginnt, Tcktsignale cn die Taktlogik 158 und an die Impulsbreitenlogik 186 zu geben. Das VCO-ENTSPERRUNGS-Signal wird innerhalb der Takxlcgik 158 genutzt, um zu bewirken, daß die von dieser Logik abgegebenen Taktinpulse die VCO-Impulse statt der externen Oszillatorimp-lse sind. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik 154, wodurch die Anlieferung eines Extralangscmtaktirr.pulses bewirkt wird, um aen schnellen Zuhler 152 auf den Zcniwert Null zurückzustellen. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signcl AUSTASTEN 100 ms lang zu geben. Ferner wird die Impulsbreitenlogik 186 entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des Logisch-"1"-Signals der Impulsbreitenlogik 186 (PW) auftritt. Die Hauptaufgabe der Vorresynchronisierlogik 184 besteht also dcrin, die Zeitsteuerlogik zu einer Resynchronisation auf die Änderung von den externen Oszillatortaktimpulsen auf die VCO-Taktirr.pulse zu veranlassen. Die VCO-Taktimpulse treten mit einer Nennfrequenz von 40 OOO Hz auf, während die externen Taktsteuerimpulse eine Frequenz von 32768 Hz haben.

Wenn der Zahlwert des Zählers 152 ausgehend von Null in Abhängigkeit von den VCO-Zeitsteuerimpulsen weiterge-

030020/0838

29U615

schaltet wird, die dem Zahler 152 von der Taktlogik 15S zugehen, wird das Ausgangssignal der zweiten bis siebten Stufe des Zahlers mittels aer Impulsbrei ter.decodierlcgik 157 mit den Signalen verglichen, die in dem Impulsbreitenteil des Speichers 140 eingespeichert sind. Wenn ein Vergleich erfolgt, bei dem der Zählwert des Zahlers 152 äquivalent der Dauer des gewünschten Impulses ist, gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, wodurch das von dieser Logik abgegebene und zu diesem Zeitpunkt auf logisch "1" stehende Signal beim Auftreten des nächsten VCO-Taktimpulses auf logisch "O" zurückspringt. Das am Ausgang der Impulsbreitenlogik 186 erscheinende PW-Signal ist also ein Signal mit einer Impulsbreite gleich der programmierten Impulsbreite für das von dem Impulsgenerator 16 anzuliefernde Signal.

Das Signal vom Ausgang der Impulsbreitenlogik 186 geht an die Ausgangslogik 178, die ein Impuissignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des ALJSGANGS-Signals vom Speicher 140 über den EINFACH- oder den DOPPELT-Ausgang gibt. Die EINFACH- und DOPPELT-Ausgangssignale der Ausgangslogik 178 gehen an die analoge Scnaltungsstufe 42 nach Fig. 4. Sie bewirken, daß ein Spannungsimpuls mit entweder der Spannung der Batterie 44 oder dem doppelten Wert der Spannung der Batterie 44 von dem Im-

030020/083S

pulsgenerator 16 über die Leitung 18 an des Herz geschickt wird.

Das Signal der Impulsbreitenlogik 186 wird außerdem der Taktlogik 158 zugeführt, um dafür zu sorgen, daß das Signal VCO-ENTSPERRUNG weiter angeliefert wird. Wenn das Signal der Impulsbreitenlogik 186 auf logisch "0" zurückkehrt, wird das Signal VCO-ENTSPERRUNG abgeschaltet; das Taktsignal XTAL vom Quarzoszillator wird wieder vom Taktausgang der Taktlogik 158 abgegeben. Des weiteren geht das Signal der Impulsbreitenlogik 186 an die Machresynchronisierlogik 137, so daß ein Signal von dieser Logix zu dem Zeitpunkt angeliefert wird, wenn das Signal der Impulsbreitenlogik 186 auf logisch "O" zurückkehrt. Das Signal der Nachresynchronisierlogik 187 veranlaßt die Langsamtaktlogik 154, einer. Extraimpuls beim Auftreten des nächsten XTAL-Taktsignals bereitzustellen, um den Zahler 152 zurückzustellen, so daß er wieder mit den dann anfallenden XTAL-Taktimpulsen synchronisiert wird. Das Signal der Nachresynchronisierlogik 187 gelangt außerdem an die Nachladelogik 164, die beim Auftreten des nächster. Signals der Lcngsamtaktlogik 154 gesetzt wird und ein Signal logisch "1" an den Spannungsverdopplerteil der analogen Schaltungsstufe 42 gibt, so daß der dort befindliche Verdopplungskondensator nachgeladen werden kann. Das Signal der Nachladelogik 164 wird ferner zum Rückstellen der Nachresynchronisierlogik 187 benutzt, so

030020/0838

29U615

daß bei dem nächsten Signal der Langsamtaktlogik 154 die Nachladelogik 164 zurückgestellt wird und nicht langer ein Logisch "1"-Signal anliefert. Das Ausgangssignal der Nachlcdelogik 164 wird außerdem herangezogen, um den Zuhler 156 auf den Zahlwert 208 zurückzustellen, um die Refraktarlogik 163 und die Reversions logik 17ü zu entsperren sowie um die Ratendecodierlogik 172 und aie Lberlauflogik 166 zurückzustellen. Der oben geschilderte Prozeß wird dann wiederholt.

Zusatzlich zu den ooen genennten Schaltungsteilen der Fig. 5B sind die Verifizierimpulslogik 163 und die Bedarfslogik 190 vorgesehen. Die Verifizierimpulslogik 168 wird benutzt, um zu bewirken, daß am Ende der 1OO-ms-Austastdauer ein zusätzlicher Impuls bereitgestellt wird, falls das Signal der Speicherabtaststufe 136 der Fig. 5A auftritt. Dieser zweite Impuls wird vorgesehen, um dem Bediener des Programmiergerätes 12 anzuzeigen, daß das Programm angenommen wurde. Der Extraimpuls der Verifizierimpulslogik 188 kann eine so kleine Impulsbreite haben, daß er nicht als Reizimpuls wirkt. Er kann zeitlich außerdem so gelegt sein, daß er an einer unkritischen Stelle des Elektrokardialsignalprozesses erscheint. Außerdem ist es möglich, nur das Intervall zwischen aufeinanderfolgenden Reizimpulsen um 100 ms auszudehnen, statt einen Extraimpuls anzuliefern, um auf diese .Weise für eine Anzeige der Programmannahme zu sorgen.

030020/083B

Die Bedarfslogik 190 hat die Funktion, die normalen Auswirkungen des SchlieSens des Zungenschalters 46 zu übersteuern, um jedes Ansprechen auf das von dem Meßverstärker in der analogen Schaltungsstufe 42 angelieferte MESS-Signal zu unterbinden. Der Inhibiereffekt des Zungenschalters wird jedoch trotz des SchlieSens des Zungenschalters übersteuert, wenn eine temporäre Programmierung entweder der Verstärkerempfindlichkeit des R-Synchronbetriebs oder der Refraktärdauer erfolgt oder falls der Bedarfsbetrieb auf temporärer oder permanenter Basis programmiert wird.

Eine weitere Baugruppe der Fig. 5C ist dos Gatter 192, das in Abhängigkeit von dem Parametersignal HOHE RATE der Parameterdecodierlogik 138 in Fig. 5A oder in Abhängigkeit von einem Signal der Verifizierimpulslogik 188 geschlossen wird. Wenn das Gatter 192 schließt, legt es den RATENBEGRENZUNGS-Ausgang an Masse, wodurch die Funktionen der analogen Ratenbegrenzungsschaltung in der analogen

Schaltungsstufe 42 und der digitalen Ratenbegrenzerlogik 180 gesperrt werden. Der Ratenbegrenzungsschutz muß beseitigt werden, wenn die Rate auf einen hohen Wert programmiert werden soll oder nachdem der Verifizierimpuis auftritt.

Im folgenden sei jeder der Blöcke nach den Fig. 5B und 5C näher erläutert. Die Impulsbreitendecodierlogik 157

030020/0838

spricht auf den Ausgang der ersten sieben Stufen des Zahlers 152 und die Signale von den sechs Ausgängen des Impulsbreitenteils des Speichers 140 an. Außerdem reagiert die Impulsbreitendecodierlogik 157 auf die Anlieferung des Signals von der Verifizierimpulslogik 188 und des Signals VCO-ENTSPERRUNG von der Taktlogik 158. Die Impulsbreitendecodierlogik 157 stellt ein Impulssignal mit einer Vorderflanke bereit, die das Auftreten der gewünschten Rückflanke des Schrittmacherreizimpulses bewirkt. Dieses Signal wird entweder auf Grund des Signals von der Verifizierimpulslogik 188 oder auf Grund eines Vergleichs zwischen dem Zählwert des Zählers 152 und dem digitalen Code gegeben, der in dem Impulsbreitenteil des Speichers 140 eingespeichert ist. Das Ausgangssignal der Impulsbreitendecodierlogik 157 wird der Impulsbreitenlogik 186 als ein Eingangssignal zugeführt.

Die SchwellwertprÜflogik 100 spricht auf das Signal der Impulsbreitenlogik 186, das Signal des Schreiblatch 128 der Fig. 5A, das Signal AUTOMATISCHER SCHWELLWERT von der Parameterdecodierlogik 138, das Signal der Zungenschalterlogik 159, das Signal der Zugriffscode-Prüflogik 114 der Fig. 5A und das Signal der Nachladelogik 164 an. Die SchwellwertprÜflogik 160 gibt zwei Ausgangssignale ab. Das obere geht dem Zähler 152 zu, um zu bewirken, daß die ersten beiden Stufen des Zählers 152 zu einem Geteilt-durch-drei- statt zu einem Geteilt-durch-vier-

030020/0836

29Λ4615

Netzwerk werden. Das obere Ausgangssignal der Schwellwertprüflogik ist ein Impulssignal, das in zeitlicher Koinzidenz mit dem dritten Signal der Impulsbreitenlogik 186 in Anschluß an des Schließen des Zungenschalters oder die Anlieferung des Signals des Schreiblatch 128 und des Signals AUTOMATISCHER SCHWELLWERT auftritt.

Das untere Ausgangssignal der Schwellwertprüflogik 160 ist ein Signal, das unmittelbar nach dem ersten angelieferten Reizimpuls beginnt, und zwar im Anschluß an entweder das Schließen des Zungenschalters 46, das sich in einem Signal der Zungenschalterlogik 159 niederschlagt, oder der Abgabe des Signals des Schreiblatch 128 zusammen mit der Anlieferung des Parametersignais AUTOMATISCHER SCHWELLWERT. Das Signal dauert an, bis vier weitere Impulssignale von (.er Impulsbreitenlogik 186 abgegeben wurden. Dieses untere Signal der Schwellwertprüflogik 160 geht dem einen Eingang der Ratendecodierlogik 172 zu.

Die Schwellwertprüfsequenz ist eine Folge von vier Impulsen, die mit einer Rate von 1OO Schlagen pro Minute auftreten, wobei die drei ersten Impulse der Folge die normale programmierte Impulsbreite haben, während die Impulsbreite des vierten Impulses 75 % der programmierten Breite beträgt. Wenn das Signal AUTOMATISCHER SCHWELLWERT angeliefert wird, bezeichnet der Datenteil des Programmwortes AUTOMATISCHER SCHWELLWERT die gewünschte temporäre

030020/0836

Impulsbreite für cie drei anfänglichen Impulse der Folge, wahrend der vierte· Impuls der Folge eine 3reite von 75 % der Sollimpulsbreite hat. Die Funktion AUTOMATISCHER SCHWELLWERT ist für Arzte nutzlich, um den Schwellwertsicherheitsbereicn des vom Impulsgenerator 16 angelieferten Reizimpulses zu prüfen und festzustellen, bei welcher Impulsbreite keine Mitnahme mehr erfolgt. Dann kann der Arzt in permanenter Weise eine Impulsbreite einstellen, die einen angemessenen Sicherheitsbereich gewährleistet .

Die Ratendecodierlogik 172 spricht auf das Signal der Langsamtaktlogik 154, den Code in dem Ratenteil des Speichers 140, den Zänlwert des Zahlers 156, den unteren Ausgang der Schwellwertprüflogik 160 und das Signal der Nachladelogik 164 an. Die Ratendecodierlogik 172 weist ein Latch auf, das durch das Signal der Nachladelogik 164 zurückgestellt wird, das nach jedem Signal der Impulsbreitenlogik 186 oder einem ermittelten natürlichen Herzschlag auftritt. Wenn das Latch gesetzt wird, gibt es ein Signal auf das Hysteresegatter 182 und die digitale Ratenbegrenzer logik 180, um die Sequenz einzuleiten, die zu der Anlieferung des Signals der Impulsbreitenlogik 186 führt. Das Latch der Ratendecodierlogik 172 wird durch das Signal der Langsamtaktlogik 154 gesetzt, nachdem der Zählwert des Zählers 156 mit den vom Speicher 140 zugeführten, codierten Ratensignalen übereinstimmt, wenn

030020/0836

29Λ4615

kein Signal von der Schwellwertprüflogik 16O cngelegt wird, oder bei einer Rate von 1OO Schlagen pro Minute, oder der programmierten Rate, wenn diese größer als Schläge pro Minute ist, falls das Signal von der Schweilwertprüflogik 16O eingeht. Wenn das Hysteresegatter nicht durch die Hystereselogik 174 entsperrt wird, bleibt das Latch gesetzt, wodurch ein kontinuierliches Signal an das Hysteresegatter 182 geht, bis dieses entsperrt wird und das Signal der Nachladelogik 164 nach der Anlieferung des Reizimpulses auftritt. Auf diese Weise geht ein Signal an das Hysteresegatter 182, bis es durch die Hystereselogik 174 entsperrt wird, um die Anlieferung eines Reizimpulses zu bewirken.

Die Hystereselogik 174 spricht auf ausgewählte Zählwerte des Zählers 156, das Signal der Langsamtaktlogik 154, die beiden Hysteresesignale von den Ausgängen des HyS^-Cereseteils des Speichers 140, das Signal der Zungenschalterlogik 159, das Signal der Überlauflogik 166 und das Meßrückstellsignal von der Reversions- und Meßrückstelllogik 170 an. Es liefert ein Hysteresegatter-Entsperrsignal. Die Hystereselogik 174 weist eine Latchschaltung auf, die jedesmal zurückgestellt wird, wenn die Reversions- und Meßrückstellogik 17O ein Signal abgibt, des die Erfassung von natürlicher Herzaktivität erkennen läßt, und die gesetzt wird, wenn die Hystereseperiode ausläuft. Die Hystereseperiode wird durch den Code der

' 030020/0Θ3Β

HYSTERESE 1- und HYSTERESE 2-Signale vom Speicher 14O bestimmt, die ausgewählte Decodiergatter ehtsperren, welche cuf vorbestirrmte Zähiwerte des Zählers 156 und die Überlauflogik 166 ansprechen. Außerdem können die Signale HYSTERESE 1 und HYSTERESE 2 anzeigen, daß keine Hysteresefunktion vorliegt. In diesem Fall wird das Latch der Hystereselogik in gesetztem Zustand gehalten. Das Latch der Hystereselogik wird auch gesetzt gehalten, wenn der Zungenschalter 46 geschlossen wird. Das Ausgangssignal der Hystereselcgik 174 ist das Latchcusgargssignal, welches im gesetzten Zustand des Latch das Hysteresegatter 182 entsperrt hält.

Die Bedarfslogik 19O spricht auf das Schließen des Zungenschalters 46 und die Anlieferung des Signals der Zungenschalterlogik 159 an, indem sie ein Ausgangssignal abgibt, um die Reversions- und Meßrückstellogik 17O darcn zu hindern, auf das MESS-Signal vom Meßverstärker der analogen Schaltungsstufe 42 anzusprechen. Wenn es jedoch erwünscht ist, die Empfindlichkeit des Meßverstärkers temporär zu programmieren oder den Impulsgenerator 16 für ein Arbeiten im R-Synchron-Betrieb temporär zu programmieren oder für eine temporäre Programmierung einer Refraktärzeitänderung zu sorgen, könnte der Arzt ein Ansprechen wegen des Inhibierens einer Antwort auf das MESS-Signal nicht beobachten. Daher sind die Signale TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER und

030020/083B

TEMPORÄR-R-SYNCHRGN vorgesehen, die von der Parcmeterdecodierlogik 138 an die Bedarfslogik 190 gegeben werden, um die Effekte des Schließens des Zungenschalters 46 zu übersteuern. Wenn der Arzt ferner den Impulsgenerator temporär oder permanent für ein Arbeiten im Bedarfsbetrieb programmieren will, während der Zungenschalter 46 geschlossen wird, wird die Verstärkeransprechsperrung auf Grund des Schließens des Zungenschalters 46 übersteuert. Wenn der Verifizierimpuls angeliefert wird, gibt ferner die Verifizierimpulslogik 188 ein Signal ab, um die Sperrung des Meßverstärkers auf Grund des Schließens des Zungenschalters 16 zu übersteuern.

Der Zähler 152 spricht auf die Taktimpulse an, die von dem unteren Ausgang der Taktlogik 158 angeliefert werden und die während der Zeitspanne zwischen der Bereitstellung von Reizimpulsen von dem externen Oszillator in der analogen Schaltungsstufe 42 sowie während der Bereitstellung der Reizimpulse von dem spannungsgesteuerten Oszillator in der analogen Schaltungsstufe 42 kommen. Der Zähler 152 wird auf Grund jedes Signals der Langsamtaktlogik 154 zurückgestellt. Der Zähler 152 reagiert ferner auf das obere Ausgangssignal der Schwellwertprüflogik 160, das die beiden ersten Stufen des neunstufigen schnellen Zählers 152 aus einem durch vier dividierenden Netzwerk in ein durch drei dividierendes Netzwerk umstellt. Wenn die beiden ersten Stufen auf diese Weise umgestellt sind, er-

030020/0835

reicht der Zähler 152 einen vorgegebenen Zahlwert in einer Zeitspanne, die 75 % der Zeitdauer betragt, die notwendig ist, wenn die beiden ersten Stufen ein aurch vier dividierendes Netzwerk bilden. Auf diese Weise kann der Schwellwertprüfimpuls angeliefert werden, der eine Breite von 75 % der normal programmierten Impulsbreite hct.

Ein Ausgang des Zahlers 152 ist das rasche Taktsignal, das von der dritten Stufe des Zählers 152 abgenommen und immer dann angeliefert wird, wenn das von der Zungenscnciterlogik 159 kommende Signal anzeigt, daß der Zungenschalter geschlossen ist. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt, während die Ausgangssignale aer ersten sieben Stufen an die Impulsbrei tendecodier logik 157 gehen, wo die Ausgangssignale der zweiten bis siebten Stufe mit den im Speicher 140 einprogrammierten Impulsbreitendaten verglichen werden, um die Anlieferung eines Signals zu veranlassen, das den von cer Impulsbreitenlogik 186 zum richtigen Zeitpunkt abgegebenen Impuls beendet.

Die Verifizierimpulslogik 188 spricht auf das Signal der Speicherabtaststufe 136, die Ausgangssignale von der dritten und fünften Stufe des Zählers 152, das von der Austastlogik 169 angelieferte Signal AUSTASTEN, des Signal der Impulsbreitenlogik 186 und das von der Parameteraeco-

030020/0835

dierlogik 138 kommende Signal BEDARFSBETRIEB an. Die Verifizierimpulslogik 188 bewirkt, daß ein Verifizierimpuls abgegeben wird, wenn jedes von der Speicherabtaststufe 136 in Fig. 5A kommende Speicherabtastimpulssignal erscheint, es sei denn, daß der Bedarfsbetriebsparameter programmiert wird, und wenn das Signal BEDARFS3ETRIE3 logisch "O" ist. Der Verifizierimpuls wird nach dem Zeitpunkt angeliefert, zu dem das Signal AUSTASTEN von der Austastlogik 169 auf seinen normalen Wert logisch "1" zurückkehrt; er hat eine Impulsbreite, die von den Zeitsteuersignalen des Zählers 152 bestimmt ist. Das Ausgangssignal der Verifizierimpulslogik 188 geht an die digitale Ratenbegrenzerlogik 180, um die Vorderflanke eines Reizimpulses zu veranlassen, und zu dem Gatter 192, um das Inhibieren der Ratenbegrenzung zu übersteuern. Das Signal der Verifizierimpulslogik 183 wird auch an die Impuisbreitendecodierlogik 157 angelegt, um diese zu sperren. Es geht ferner an die Impulsbreitenlogik 186, um die Rückflanke des Verifizierimpulses zu bestimmen. Schließlich gelangt das Signal der Verifizierimpulslogik 188 zu dem R-Synchron-Gatter 176, wodurch sowohl die normalen als auch die Verifizierimpulse mit erfaßten R-Wellen synchronisiert werden, um die Anlieferung jedes doppelten Reizimpulses in der sogenannten vulnerablen Zone im Bereich der T-Welle zu verhindern.

Das Hysteresegatter 182 gibt das ihm von der Ratendeco-

030020/0836

dierlogik 172 zugehende Signal an die digitale Ratenbegrenzerlogik 180 weiter, falls es nicht durch ein Signal von der Hystereselogik 174 gesperrt ist.

Der langsame Zähler 156 ist ein achtstufiger Binärzähier, bei dem der im Zähler gespeicherte Zählwert jedesmal um eins weitergeschaltet wird, wenn seiner ersten Stufe das Signal von der Langsamtaktlogik 154 zugeht. Die Ausgangssignale von bestimmten Stufen des Zählers 156 werden verschiedenen anderen Schaltungsteilen zugeführt, um für eine geeignete Zeitsteuerung zu sorgen.

Insbesondere gehen die Ausgangssignale von bestimmten Stufen des Zählers 156 an die Überlauflogik 166, die Refraktärlogik 168, die Austastlogik 169, die Ratendecodierlogik 172 und die Hystereselogik 174. Nachdem jeder Reizimpuls vom Impulsgenerator 16 in Abhängigkeit von dem Signal der Impulsbreitenlogik 186 erzeugt ist, wird der Zähler 156 mittels des von der NachladelogiK 164 kommenden Signals auf den Zählwert 208 gesetzt. Danach zählt der Zähler 156 jedesmal hoch, wenn ihm ein Signal von der Longsamtaktlogik 154 zugeht, bis er den vollen Zählwert 255 erreicht. Während dieser Zeit werden die 1OO-ms-AUSTAST-Impulsdauer von der Austastlogik 169 und die von der Refraktärlogik 168 gesteuerten programmierten Refraktärdauern in Abhängigkeit von dem Zählwert des Zählers 156 vorgegeben. Nachdem der Zähler 156 einen vollen Zählwert er-

030020/083S

reicht hat, läuft er über. In dem Zähler steht der Zahlwert Null, wodurch die Überlauflogik 166 gesetzt wird. Jetzt beginnt der Zähler jedesmal hochzuzählen, wenn ein Impuls von der Langsamtaktlogik 154 angeliefert wird. Wahrend der Zähler 156 weiter hochzählt, werden die Ausgangssignale von seinen Stufen der Hystereselogik 174 und der Ratendecodierlogik 172 zugeführt und mit programmierten Werten verglichen oder durch entsperrte Gatter decodiert. Nachdem eine Ratenablaufdauer bestimmt ist, wodurch die Abgabe eines Reizimpulses veranlaßt wird, wird der Zähler 156 wieder auf den Zählwert 208 gesetzt.

Die Zungenschalterlogik 159 spricht auf die ZUNGENSCHAL-TER-Eingangsleitung an, die angibt, ob der Zungenschalter 46 offen (logisch ¹¹O") oder geschlossen (logisch "1") ist. Sie reagiert ferner auf ein Taktsignal von der Austastlogik 169, das immer dann erscheint, wenn ein Reizimpuls abgegeben oder natürliche Herzaktivität erfaßt wird. Das von der Zungenschalterlogik 159 kommende Ausgangssignal zeigt den Zustand des Zungenschalters 46 an.

Die Langsamtaktlogik 154 spricht auf die Setzsignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152, auf das Nachresynchronxsiersignal von der Nachresynchronisierlogik 187, auf das Vorresynchronisiersignal von der Vorresynchronisierlogik 184, auf aas Taktsignal von der Taktlogik 158 und auf das Batterielctch-

030020/083B

signal des Batterielctch 162 an. Sie gibt das 127-Hz-Taktsignal ab. Solange das Batterielatch 162 gesetzt ist, was normale Batteriespannung erkennen laßt, wird ein Impuls der Langsamtaktlogik 154 eine Impulsdauer der Taktlogik 158 nach dem Setzen der neunten Stufe des Zählers 152 angeliefert. Wenn jedoch das Batterielatch 162 zurückgestellt wird, was eine niedrige Batteriespannung manifestiert, soll die Rate der von dem Impulsgenerator 16 angelieferten Impulse um etwa 10 % gesenkt werden. Bei Vorliegen von niedriger Batteriespannung wird ein Impuls der Langsamtaktlogik 154 abgegeoen, wenn die zweite, dritte, vierte, fünfte und neunte Stufe des Zählers 152 gesetzt sind. In diesem Zustand erscheinen die Impulse der Langsamtaktlogik 154 mit einer Folgefrequenz, die ungefähr 10 % unter derjenigen liegt, die erhalten würde, wenn des Batterielatch 162 gesetzt ware. Außerdem wird ein Impuls der Langsamtakt logik 154 jedesmal angeliefert, wenn die Vor resynchronisier- und Nachresynchronisiersignale erscheinen, um den Zähler 152 zurückzustellen, damit das Zählen der VCO-Taktimpulse von der Taktlogik 158 beginnt.

An dem Takteingang des Batterielatch 162 liegt das Ausgangssignal der Vorresynchronisierlogik 184 an, während am Dateneingang des Batterielatch 162 das Signal BATTERIE der Batteriezustandsüberwachung der analogen Schaltungsstufe 42 anliegt. Außerdem geht das Testsignal vom Testlatch 130 in Fig. 5A an den Setzeingang des Batterielatch

030020/083B

29US15

162, um dieses bei jedem Versuch einer temporären Programmierung zu setzen und auf diese Weise festzustellen, ob der zuvor erfaßte niedrige Spannungszustand zufällig oder tatsächlich vorhanden war. Bei normalen Spannungen ist das Signal EATTERIE logisch "1",und das Bctterielctch 162 wird gesetzt gehalten. Das zum Takten des Batterielatch 162 verwendete Vorresynchronisiersignal erscheint unmittelbar vor der Anlieferung jedes Reizimpulses, so da3 die momentane Stromentnahme aus der Batterie auf Grund der Anlieferung des Reizimpulses das Signal BATTERIE nicht beeinflußt.

Das Ausgangssignal des Batterielatch 162 geht an die Langsamtaktlogik 154, so daß die von dieser Logik abgegebenen Impulse eine etwa 1O % niedrigere Folgefrequenz haben. Außerdem wird das Ausgangssignal des Batterielatch 162 der Refraktärlogik 168, der Austastlogik 169 und der Überlauflogik 166 zugeführt, um wechselnde Gatter zu entsperren und unterschiedliche Zählwerte des Zählers 156 zu decodieren. Auf diese Weise werden die decodierten Zeiten trotz der um 10 % niedrigeren Impulsfolgefrequenz der Langsamtaktlogik 154 konstant decodiert.

Die Überlauflogik 166 spricht auf das Signal der Langsamtaktlogik 154, das vom Batterielatch 162 kommende Signal, das Signal der Nachladelogik 164 und Signale von Ausgangsstufen des langsamen Zahlers 156 an. Solange das

030020/083B

ßatterielatch 162 gesetzt ist, spricht die Überlauflogik 166 auf die letzte Stufe des Zahlers 156 an, wenn ein Übergang vom Setz- zum Rückstellzustand erfolgt, nachdem der Zahler 156 mittels des Signals der Nachladelogik 164 auf den Zdhlwert 2O8 gestellt worden war. Wenn jedoch das Batterielatch 162 gesetzt wird, liefert die Überlauflogik 166 ein Ausgangssignal, wenn alle Stufen, mit Ausnahme der dritten Stufe, des langsamen Zählers 156 gesetzt sind, so daß das Ausgangssignal der Überlauf logik 166 4OO ms nach dem Setzen des Zählers 156 unabhängig von der Rate der Impulse der Langsamtaktlogik 154 erscheint. Die Überlauflogik 166 weist ein Latch auf, das mittels des Signals der Nachladelogik 164 zurückgestellt wird und das mittels des Signals der Langsamtaktlogik 154 gesetzt wird, nachdem die letzte Stufe des Zählers 156 zurückgestellt wird. Das Ausgangssignal der Überlauflogik 166 entsperrt die digitale Ratenbegrenzer logik 180 und bildet das an die Refraktärlogik 168 gehende 400-ms-Refraktärdauersignal.

Die Taktlogik 158 nach Fig. 5C spricht auf das VCO-Signal des spannungsgesteuerten Oszillators der analogen Schaltungsstufe 42 und das XTAL-Signal des Quarzoszillators der analogen Schaltungsstufe 42 an. Außerdem reagiert die Taktlogik 158 auf das Signal der Vorresynchronisierlogik 184 und das Signal der Impulsbreitenlogik 186. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein Taktsignal und an ihrem oberen Ausgang ein Signal VCO-ENTSPERRUNG ab.

030020/0835

Das Signal VCO-ENTSPERRUNG wird während der an die Anlieferung des Signals der Vorresynchronisierlogik 184 anschließenden Zeitspanne einschließlich der Zeitspanne abgegeben, während deren das Signal der Impulsbreitenlogik 186 auftritt. Die von dem unteren Ausgang der Taktlogik 158 abgegebenen Taktsignale sind die XTAL-Impulse während der Zeitspanne, während deren das Signal VCO-ENTSPERRUNG nicht angeliefert wird und die VCO-Signalimpulse während der Zeitdauer der Anlieferung des Signals VCO-ENTSPERRüNG.

Die Abgabe des Herzreizimpulses wird durch die digitale Ratenbegrenzerlogik 180, die Vorresynchronisierlogik 184 und die Impulsbreitenlogik 186 gesteuert. Das Resynchronisieren und Rückstellen der verschiedenen Komponenten der Fig. 5B und 5C wird durch die Nachresynchronisie.-logik 187 und die Nachladelogik 164 gesteuert.

Die digitale Ratenbegrenzerlogik 18O spricht auf das Signal des Hysteresegatters 182, das Signal der Verifizierimpulslogik 188, das Parametersignal HOHE RATE von der Parameterdecodierlogik 138, das Signal der Überlauflogik 166, das Signal des R-Synchron-Gatters 176 und das von der analogen Schaltungsstufe 42 kommende Signal RATENBEGRENZUNG an. Die Logik 180 gibt an ihrem Ausgang ein Signal ab, das letztlich die Anlieferung des Herzreizimpulses verursacht. Beim normalen Betrieb wird jedesmal, wenn von dem Hysteresegatter 182 ein Signal an die digitale

030020/0835

Ratenoegrenzer lcgiK 180 geht, ν.ο,τ! Ausgang der digitaler; Ratenbegrenzerlogik 1SO ein Signal abgegeben. ',Venn jedoch cie vom Hysteresegatter 182 angelieferten Signcie ,τ.it einer Folgefrequenz auftreten, die entwecer den digitalen oberen Rctengrenzwsrt von 1Ξ0 Schlagen pro Minute oder den analogen oberen Ratengrenzwert von 13ü Schlagen pro Minute überschreitet, was sich aus dem überlaufsigncl cer Über lauflogik 166 oder dem von der analogen Schaltungsstufe 42 kommenden Signal RATE.N3EGRENZUNG ergibt, bewirkt aie digitale Rctenoegrenzerlogik 180 eine Verschiebung der Abgabe eines Signals als Antwort auf des Signal ces Hysteresegctters, eis die Zfcitperiode des oberen Ratengrenzwertes abgelaufen ist.

In gewissen Situationen ist es jedoch erwünscht, die in der digitalen Rctenbegrenzerlogik 180 und der analogen Schaltungsstufe 42 vorgesehenen oberen Ratengrenzwert funktionen zu übersteuern und die Anlieferung von Signalen zu erlauben, deren Folgefrequenz den oberen Rcter.grenzwert übertrifft. Zu diesen Situationen gehören insbesondere die Anlieferung des Verifizierimpulses, äer ungefähr ICO ms nach einem normalen Impuls oder mit einer Rate von 6OO Impulsen pro Minute erscheint, oder der Fall, da,3 ein hoher Ratenparameter programmiert wird, so dcS Signale bis zu einer Folgefrequenz von 4OO Impulsen pro Minute abgegeben werden können. Wenn eine dieser Situationen vorliegt, wird die digitale Ratenbegrenzerlogik 180 durch

030020/0835

das Parametersignal HOHE RATE oder das Verifiziersignal übersteuert. Außerdem werden diese beiden Signale dem Gatter 192 zugeführt, das das Signal RATENBEGRENZUNG cuf Masse oder den Wert logisch "O" zieht, wodurch die in der analogen Schaitungsstufe 42 enthaltene analoge Ratenoegrenzung unwirksam gemacht wird.

Wenn der R-synchrone Betrieo programmiert ist, geht gleichfalls ein Signal an die digitale Ratenbegrenzer logik 180 von dem R-Synchron-Gatter 176 jedesmal dann, wenn natürliche Herzcktivität ermittelt wird. Dies veranlaßt, daß am Ausgang der digitalen Ratenbegrenzerlogik 180 ein Signal erscheint, was zur Folge hat, daß der Impulsgenerator 16 einen Herzreizimpuls anliefert.

Die Vorresynchronisierlogik 184 spricht auf das Ausgcngssignal der digitalen Ratenbegrenzerlogik 18O an und gibt ein Signal ab, das bewirkt, daß die Taktlogik 158 damit beginnt, VCO-Impulse an ihrem unteren Ausgang auszugeben. Außerdem veranlaßt das Signal der Vorresynchronisierlogik 184 die Taktlogik 158, das Signal VCO-ENTSPERRUNG anzuliefern, wodurch der spannungsgesteuerte Oszillator in die Lage versetzt wird, mit der Abgabe von Impulsen an die Taktlogik 158 zu beginnen. Die Vorresynchronisierlogik 184 spricht ferner auf das Signal der Impulsbreitenlogik 186, das Signal der Nachresynchronisierlogik 187 und das Signal der Nachladelogik 164 an. Wenn

030020/0835

eines dieser drei letztgenannten Signale erscheint, wird die Vorresynchronisierlogik 184 zurückgestellt; sie kenn nur durcn Anlieferung eines Signals von der digitalen Ratenbegrenzerlogik 180 gesetzt werden. Des Signal der Vor resynchronisierlogik 184 geht an die LangsarnLaktlogik 154 in Fig. 53, um die Anlieferung eines zusätzlichen Langsamtaktsignals zu bewirken. Die Aufgabe dieses zusatzlichen Langsamtaktimpulses ist es, den Zahler 152 zurückzustellen, so daß er die dann anzuliefernden VCO-Impulse ausgehend von einem bekannten Anfangszahlwert Null genau zahlen kann.

Die Impulsbreitenlogik 186 steuert die Breite des von dem Impulsgenerator 16 abzugebenden Ausgangsimpulses in Abhängigkeit von dem Signal der Langsamtakt logik 154, dem von der cnalogen Schaltungsstufe 42 kommenden VCO-Signal, dem Signal der Vurresynchronisierlogik 184, dem Signal der Verifizierimpulslogik 188 und dem Signal der Nachresynchronisierlogik 187. Die Vorderflanke des von der Impulsbreitenlogik 186 angelieferten Impulses erscheint in Abhängigkeit von dem Setzen der Vorresynchronisierlogik 184 durch das Signal der digitalen Ratenbegrenzerlogik 180. Die Rückflanke des von der Impulsbreitenlogik 186 abgegebenen Impulses wird in Abhängigkeit von einem Signal von der Impulsbreitendecodierlogik 157 oder der Verifizierimpulslogik 188 bestimmt.

030020/083B

~⁷⁵~ 29US15

Die Nachresynchronisierlogik 187 spricht auf das Signal der Nachladelogik 164, die Rückflanke des Signals der Iwpulsbreitenlogik 186 und das Signal des R-Synchron-Gatters 176 an. Sie gibt zum Zeitpunkt der Rückflanke des Signals der Impulsbreitenlogik 186 ein Signal an die Langsamtaktlogik 154, um die Anlieferung eines zusätzlichen Langsamtaktimpulses zu bewirken. Dieser Impuls ist erforderlich, um die Zeitgabe innerhalb des Systems auf die Anlieferung der Quarzoszillatorimpulse von der Taktlogik 158 auf Grund des Endes des Signals der Impulsbreitenlogik 186 zu resynchronisieren. Die Nachresynchronisierlogik 187 wird dann durch das Auftreten des Signals der Nachladelogik 164 zurückgestellt. Falls nicht der R-synchrone Betrieb, sondern der Bedarfsbetrieb programmiert wird, spricht die Nachresynchronisierlogik 187 auf das Signal des R-Synchron-Gatters 176 in der Weise an, daß sie die Anlieferung eines Ausgangsimpulses veranlaßt. Zweck dieses Impulses ist es, ein Rückstellen der verschiedenen Zeitsteuerfunktionen innerhalb der Fig. 5B und 5C zu bewirken, wenn ein natürliches Herzsignal ermittelt wird.

Die Nachladelogik 164 spricht auf das Signal der Nachresynchronisierlogik 187 und das Signal der Langsamtaktlogik 154 an und gibt an ihrem Ausgang ein Nachladesignal in Form eines einzigen Impulses ab, dessen Dauer gleich der Zeitspanne zwischen langsamen Taktimpulsen ist. Das Nachladesignal bildet das Hauptsignal für das Rückstellen

030020/0836

der verschiedenen Zeitsteuerfunktionen der Schaltungskomponenten der Figuren 5B und 5C.

Die Austastlogik 169, die Refraktärlogik 168, die Reversions- und Meßrückstellogik 170 sowie das R-Synchron-Gatter 176 stehen in gegenseitiger Wechselwirkung, um während der Zeitspanne nach dem Anliefern eines Herzreizimpulses und vor der Abgabe des nächsten Herzreizimpulses die Ereignisse zu steuern, die sich auf Grund des Erfassens von natürlicher Herzaktivitdt einstellen.

Die Austastlogik 169 spricht auf bestimmte Ausgangssignale des Zahlers 156, das Signal des Batterielatch 162, das Signal der Lcngsamtaktlogik 154, das Ausgangssigncl des R-Synchron-Gctters 176 und das Signal der Vorresynchronisierlogik 184 an. Sie gibt an ihrem oberen Ausgang das Signal AUSTASTEN und an ihrem unteren Ausgang ein Austasttaktsignal ab. Das von dem unteren Ausgang der Austastlogik 169 kommende Austasttaktsignal ist ein Impuls, der zum Zeitpunkt der Anlieferung des Signals der Vorresynchronisierlogik 184 oder der Abgabe eines Signals durch das R-Synchron-Gatter 176 auf Grund des Erfassens von natürlicher Herzaktivität erscheint und die Vorderflanke des Signals AUSTASTEN auslöst. Die Ruckflanke des Signals AUSTASTEN erscheint 100 ms nach der Vorderflanke, unabhängig davon, ob das Batterielatch 162 gesetzt oder zurückgestellt ist. Das Signal AUSTASTEN geht

030020/0835

2944515

an die analoge Schaltungsstufe 42, um eine Sperrung des QRS-Meßverstärkers während der durch das Signal vorgegebenen 100 ms zu bewirken.

Die Refraktärlogik 168 spricht auf den Zählwert des Zählers 156, das Signal der Langsamtaktlogik 154, das Signal der Überlauflogik 166, die vom Speicher 14O kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2, das Signal des Batterielatch 162 und das Signal der Nachladelogik 164 an und gibt ein Signal eine vorbestimmte Zeitspanne nach der Anlieferung des Herzreizimpulses ab. Diese vorbestimmte Zeitspanne wird durch den Code der Signale REFRAKTÄR 1 und REFRAKTÄR 2 vom Speicher 14O bestimmt. Diese Signale entsperren Codiergatter der Refraktärlogik 168. Die auswählbaren Refraktärdauern sind keine Refraktärdauer, 325 ms, 4OO ms oder unendlich. Die Refraktärdauer von 4OO ms wird durch das Ausgangssignal der Überlauflcgik 166 vorgegeben. Die Refraktärdauer von 325 ms wird durch Decodiergatter der Refraktärlogik 168 bestimmt, die den Zählwert des Zählers 156 decodieren. Diese Gatter werden in Abhängigkeit davon entsperrt, ob das Batterielatch 162 gesetzt ist, um die Refraktärdauer von 325 ms unabhängig von der Rate der Impulse der Langsamtaktlogik 154 konstant zu halten. Die Refraktärdauer wird von dem Zeitpunkt an gemessen, zu dem das Signal der Nachladelogik 164 abgegeben wird, um die Refraktärlogik 168 zurückzustellen. Wenn keine Refraktärzeit einge-

030020/083S

stellt ist, wird die Refraktärdauer durch den 210-ms-Zähler in der Reversions- und Meßrückstellogik 170 gemessen.

Die Reversions- und Meßrückstellogik 17O spricht auf das Signal der Bedarfslogik 190, das Signal der Langsamtaktlogik 154, das von der analogen Schaltungsstufe 42 kommende Signal MESSEN, das Signal der Refraktärlogik 168, das von der Austastlogik 169 kommende Signal AUSTASTEN und das Signal der Nachladelogik 164 an. Sie liefert an ihrem Ausgang ein Meßrückstellsignal jedesmal, wenn nach der Refraktärzeit ein Signal MESSEN erscheint, falls die Reversionsfunktion nicht übersteuert wird. Die Reversionsfunktion wird durch einen Zähler gesteuert, der in Abhängigkeit von den Signalen der Langsamtaktlogik 154 zählt, bis er einen Zeitpunkt erreicht, der etwa 21O ms nach der Anlieferung des Nachladesignals oder dem Auftreten eines Signals MESSEN liegt. Wenn ein Signal MESSEN nach der Austastzeit und vor dem Zeitpunkt erscheint, zu dem der Reversionszähler auf 210 ms zählt, wird der Reversionszähler auf den Zählwert Null zurückgestellt. Erst nachdem der Reversionszähler die Zeit von 21O ms erreicht hat, kann ein Meßrückstellsignal angeliefert werden. Infolgedessen veranlaßt jedes Störsignal mit einer Frequenz von mehr als etwa 5 Hz die Reversions- und Meßrückstellogik 170,auf alle Meßsignale nicht anzusprechen, das heißt, in den asynchronen Betrieb überzugehen.

030020/0Ö35

Die Reversions- und Meßrückstellogik 170 spricht auch auf das Signal, der Refraktärlogik 168 an, inciem sie die Anlieferung des Meßrückstellsignals auf Grund eines Signals MESSEN unterbindet, das vor dem Ablauf der Refraktärzeit erscheint. Auf diese Weise wird das Meßrückstellsignal am Ausgang der Reversions- und Meßrückstellogik 17O angeliefert, um das Erfassen von natürlicher Herzaktivität erst anzuzeigen, nachdem sowohl die Reversionszählerzeit als auch die Refraktärzeit abgelaufen sind. Wenn die Refraktärzeit auf unendlich eingestellt wird, erfolgt kein Ansprechen auf das Signal MESSEN; der Impulsgenerator arbeitet im asynchronen Betrieb.

Das Signal der Reversions- und Meßrückstellogik 170 bildet das eine Eingangssignal des mit drei Eingängen versehenen R-Synchron-3atters 176. Das R-Synchron-Signal vom Speicher 14O wird dem zweiten Eingang des R-Synchron-Gatters 176 zugeführt; es wirkt als Entsperrsignal. Dem dritten Eingang geht ein Signal von der Verifizierimpulslogik 188 zu. Wenn der Bedarfsbetrieb programmiert ist, wird das Signal vom R-Synchron-Gatter 176 der Nachresynchronisierlogik 187 und der Austastlogik 169 zugeführt, um ein Rückstellen der Zeitsteuerfunktionen der Schaltungskomponenten nach den Fig. 5B und 5C zu bewirken. Falls der R-Synchron-Betrieb programmiert ist, geht das Ausgangssignal vom R-Synchron-Gatter 176 an die digitale RatenDegrenzerlogik 180, so daß ein Herzreizimpuls in Synchro-

030020/0835

29U615

nismus mit der ermittelten natürlichen Herzaktivität angeliefert wird. Immer, wenn der Verifizierimpuls erscheint, wird der R-Synchronbetrieb sowohl für den Verifizierimpuls als auch für den diesem Impuls vorausgehenden normalen Impuls programmiert.

An Hand der Fig. 6A bis 6N ist im folgenden jeder der Blckke der Fig. 5A, 5B und 5C näher erläutert. Die Fig. 6A bis 6N sind so aufgebaut, da8 alle logischen Elemente, die zu einem bestimmten Block der Fig. 5A, 5B oder 5C gehören, zusammengefaßt und von einer Umrandung umgeben sind, deren Bezugszeichen der Blocknummer in den Fig. 5A₁ 5B und 5C entspricht. Zu den Komponenten jedes Blockes gehören Latchs (Speicher-Flipflops), NAND-Schaltungen, NOR-Schaltungen, Inverter, exklusive ODER-Schaltungen und exklusive NOR-Schaltungen. Jedes Latch, beispielsweise das Latch 106A in der unteren linken Ecke der Fig. 6A, ist als Rechteck mit längeren vertikalen Seiten dargestellt. Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang und der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Seite. Der obere Ausgang ist der übliche Q-Ausgang, während es sich bei dem unteren Ausgang um den Q-Ausgang handelt. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rückstelleingang befindet sich an der Unterseite des Rechtecks, während der Setzeingang an der Oberseite des Rechtecks liegt. Jedes

030020/0835

dem Ruckstelleingang zugeführte logische "1"-Signal bewirkt, daß der Q-Ausgang den Zustand logisch "O" und der Q-Ausgang den Zustand logisch ^H1" annimmt. Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch "1" zur
Folge, daß der Q-Ausgang den Zustand logisch "1" und der Q-Ausgang den Zustand logisch "O" annimmt. Wenn ein Signal, das von logisch "0" auf logisch "1" springt, dem
Takteingang zugeführt wird, nimmt der Q-Ausgang einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der Q-Ausgang
den entgegengesetzten logischen Wert annimmt.

Eine NAND-Schaltung ist in Form der Komponente 1O6B in
der unteren linken Ecke der Fig. 6A veranschaulicht. Eine solche Schaltung weist zwei oder mehr Eingänge und
einen Ausgang auf. Der Ausgang einer NAND-Schaltung steht normalerweise auf logisch "1", es sei denn, die jedem
seiner Eingänge zugeführten Signale sind logisch "1"; in diesem Falle ist das Ausgangssignal der NAND-Schaltung
ein Logisch-"O"-Signal.

Ein Inverter ist als Komponente 106C in der linken unteren Ecke der Fig. 6A gezeigt. Er weist einen Eingang und einen Ausgang auf, wobei der Ausgang ein Signal abgibt,
dessen logischer Wert entgegengesetzt demjenigen des Signals ist, das seinem Eingang zugeht.

030020/0Ö3S

Eine NOR-Schaltung ist als Komponente 11 4A im unteren mittleren Teil der Fig.6A dargestellt. Eine solche Schaltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Signal am Ausgang einer NOR-Schaltung ist normalerweise logisch "O", falls nicht die jedem der Eingänge zugeführten Signale alle logisch "O" sind. In diesem Fall ist das am Ausgang erscheinende Signal logisch "1".

Eine exklusive ODER-Schaltung ist als Komponente 124A in Fig .6C veranschaulicht. Eine derartige Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "1", wenn Signale mit unterschiedlichen logischen Werten an die Eingange angelegt werden, und logisch "O", wenn die den Eingängen zugehenden Signale alle den gleichen logischen Wert haben.

Eine exklusive NOR-Schaltung ist als Komponente 157A in Fig. 61 gezeigt; sie hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssigncl ist logisch "O", wenn den Eingängen Signale mit unterschiedlichen logischen Werten zugehen, und logisch "1", wenn die an die Eingänge angelegten Signale den gleichen logischen Wert haben.

An Hand der Fig. 6A bis 6N, die entsprechend Fig. 6 aneinanderzulegen sind, sei nachstehend der Impulsgenerator 16 im einzelnen erläutert. In Fig. 6B geht das von der analogen Schaltungsstufe 42 einlaufende Signal DATEN

030020/083S

über in Reihe liegende Inverter 102A, 1O2B, 1O2C und 1O2D ein, so daß das am Ausgang des Inverters 1O2C stehende Signal die entgegengesetzte Polarität wie das DATEN-Signal hat, das heißt normalerweise logisch "1" mit Logisch-"O"-Impulsen. Das Signal am Ausgang des Inverters 102D hat die gleiche Polarität wie das DATEN-Signal, das heißt normalerweise logisch "O" mit Logisch-"1"-Impulsen.

Das Ausgangssignal vom Inverter 102C wird einem Eingang von NOR-Schaltungen 112A und 112B zugeführt. Das Ausgangssignal des Inverters 102D geht an die Takteingänge jedes von acht Latchs 11OA bis 11OH, die das achtstufige Schieberegister 110 bilden. Außerdem ist der Ausgang des Inverters 102D mit dem Rückstelleingang des Latch 106A der für ein Rückstellen auf 24 sorgenden Rückstellogik 106 verbunden.

Das Ausgangssignal des Inverters 1O2C geht ferner an aen Takteingang eines Latch 108A der Datendecodierlogik 1O8. Der Dateneingang des Latch 108A liegt an der von der Batterie 44 (Fig. 4) kommenden Spannung +V. Der Q-Ausgang des Latch 108A ist mit dem Dateneingang eines Latch 108B verbunden. Dem Takteingang des Latch 108B wird das rasche Taktsignal vom Ausgang einer NOR-Schaltung 152L des schnellen Zählers 152 (Fig. 61) zugeführt. Das schnelle Taktsignal hat eine Frequenz von 4096 Hz. Der Q-Ausgang

030020/0835

des Latch 108B ist mit dem Rückstelleingang des Latch 108A verbunden. Die Latchs 108A und 108B bewirken, daß ein mit dem schnellen Taktsignal synchronisiertes Impulssignal an dem Q-Ausgang des Latch 1O8B zu einem Zeitpunkt erscheint, der mit der Vorderflanke des ersten schnellen Taktimpulses im Anschluß an die Rückflanke jedes DATEN-Impulses zusammenfällt. Das Ausgangssignal des Inverters 102C ist eine Folge von DATEN-Signalimpulsen mit einer ansteigenden Flanke an der Rückflanke jedes Impulses. Die Rückflanke jedes DATEN-Signalimpulses bewirkt daher, daß das Latch 1O8A gesetzt wird, das dann das Latch 1O8B entsperrt, so daß letzteres beim Erscheinen der Vorderflanke des nächsten schnellen Taktimpulses gesetzt wird. Wenn das Latch 1O8B gesetzt ist, stellt das auf logisch "1" liegende Q-Ausgangssignal dieses Latch das Latch 1C8A zurück, wodurch das Logisch-"1"-Signal vom Dateneingang des Latch 1O8B verschwindet. Die Vorderflanke des nächsten schnellen Taktimpulses bewirkt, daß das Latch 1O8B zurückgestellt wird und das Q-Ausgangssignal zu logisch "O" wird. Das Signal am Q-Ausgang des Latch 108B entspricht daher dem Datentaktsignal am oberen Ausgang der Datendecodierlogik 108 gemäß Fig. 5A.

Zu der Datendecodierlogik 108 gehören ferner drei Latchs 1O8C, 108D und 108E, die einen dreistufigen Binärzähler bilden. Der Q-Ausgang jedes Latch 108C, 108D und 1O8E ist mit dem Dateneingang des betreffenden Latch verbun-

030020/0835

den. Dem Takteingang des Latch 108C geht das schnelle Taktsignal von der NOR-Schaltung 152L des Zählers 152 (Fig. 61) zu. Der Q-Ausgang des Latch 1O8C ist an den Takteingang des Latch 1O8D angeschlossen, während der Q-Ausgang des Latch 1O8D mit dem Takteingang des Latch 1O8E verbunden ist. Das Ausgangssignal der Datendecodierlogik 108 wird vom Q-Ausgang des Latch 1C8E abgenommen. Die Rückstelleingänge der Latchs 108C, 108D und 108E sind an den Q-Ausgang des Latch 108B angeschlossen, so daß unmittelbar nach dem Erscheinen jedes DATEN-Signalimpulses jedes der Latchs 108C, 108D und 103E zurückgestellt wird. Die Latchs 1O8C, 108D und 108E beginnen dann, die schnellen Taktsignale zu zählen. Nachdem vier derartige schnelle Taktsignale am Eingang des Latch 1C8C eingelaufen sind, wird der Q-Ausgang des Latch 108E zu logisch "1", falls nicht die Latchs 108C, 1O8D und 108E zwischenzeitig mittels eines Impulses vom Latch 108B zurückgestellt wurden. Wenn daher zwei aufeinanderfolgende DATEN-Signalimpulse um eine Zeitspanne auseinanderliegen, die kleiner als die Zeitspanne ist, die die Latchs 108C, 108D und 108E benötigen, um vier schnelle Taktsignalimpulse zu zählen, decodiert die Datendecodierlogik 1O8 ein Logisch-"O"-Signal als Ausgangssignal des Latch 1O8E zum Zeitpunkt des Erscheinens der Vorderflanke des nächsten DATEN-Signalimpulses. Wenn dagegen eine längere Zeitspanne zwischen aufeinanderfolgenden DATEN-Signalimpulsen vorliegt, ist der Q-Ausgang des Latch 1O8E lo-

030020/0835

gisch "1". Die Datendecodierlogik 108 stellt dementsprechend ein Logisch-"1"-Bit als Datenbit fest. Der Q-Ausgang des Latch 108E entspricht daher dem decodierten
Datenwert vom unteren Ausgang der Datendecodierlogik 1C8 in Fig. 5A.

Die Daten am Q-Ausgang des Latch 108E der Datendecodierlogik 108 gehen dem Dateneingang des Latch 11OA des
Schieberegisters 110 zu. Das achtstufige Schieberegister 110 weist die Latchs 11OA, 11OB, 11OC, 110D, 11OE, 11OF, 11OG und 11OH sowie Inverter 1101 und 11OJ auf. Die Takteingänge der Latchs 11OA bis 11OH sind an den Ausgang
des Inverters 102D angeschlossen. Der Dateneingang jeder der Stufen 11OB bis 11OH ist mit dem Q-Ausgang jeder vorausgehenden Stufe 11OA bis 11OG verbunden. Der Q-Ausgang des Latch 11OH ist über die in Reihe geschalteten Inverter 1101 und 11CJ mit dem Dateneingang des
13stufigen Schieberegisters 116 verbunden, und zwar speziell mit dem Dateneingang des dort vorgesehenen Latch
116A.

Das Schieberegister 110 arbeitet derart, daß der logische Wert des dem Dateneingang des Latch 11OA zugeführten Signals nacheinander durch die acht Stufen hindurchgeschoben wird, wobei das Weiterschieben jedesmal erfolgt, wenn die Vorderflanke der DATEN-Signalimpulse
vom Inverter 102D eingeht. Der erste angelieferte Daten-

030020/0835

impuls hat zur Folge, daß ein bedeutungsloses Datenbit in das Schieberegister 110 eingebracht wird. Dieses Bit und die drei ersten wirklichen Datenbits werden ganz durch das achtstufige Schieberegister 11O und ganz durch das 13stufige Schieberegister 116 hindurchgeschoben und nicht eingespeichert oder als Teil des Programmiercodes genutzt.

Das Schieberegister 116 weist 13 Latchs 116A bis 116M auf. Der Takteingang jeder der Stufen 116A bis 116D ist mit dem Ausgang der NOR-Schaltung 112A verbunden, während der Takteir.gang jeder der Stufen 116E bis 110M an den Ausgang der NOR-Schaltung 112B angekoppelt ist. Die NOR-Schaltungen 112A und 112B sind jeweils mit einem an den Ausgang des Inverters 1O2C angeschlossenen Eingang und einem zweiten Eingang versehen, der mit dem Ausgang der Zugriffscode-Prüflogik 114, nämlich dem Q-Ausgang des Latch 114D dieser Logik,verbunden ist. Der Q-Ausgang jeder der Stufen 116A bis 116L ist mit dem Dateneingang der nächstfolgenden Stufe 116B bis 116M des Schieberegisters 116 verbunden.

Solange die NOR-Schaltungen 112A und 112B durch ein Logisch-"O^ll-Signal entsperrt sind, das ihnen von der Zugriffscode-Prüflogik 114 zugeht, werden die von der achten Stufe 11OH des Schieberegisters 11O einlaufenden Daten durch das Schieberegister 116 hindurchge-

030020/083S

schoben. Zu dem Zeitpunkt, zu dem der Zugriffscode nach 24 Bits des aus 32 Bits bestehenden Progrcmmiersignals voll übermittelt ist, befindet sich daher der Zugriffscode in den acht Stufen des Schieberegisters 110, während die 13 höchstwertigen Datenbits der verbleibenden 15 Datenbits in dem 13stufigen Schieberegister 116 stehen. Die drei niedrigstwertigen Datenbits sind aus dem Schieberegister 116 herausgeschoben. Innerhalb des Schieberegisters 116 enthalten die Stufen 116A bis 116H den Datenteil des Prcgrammiercodes. In den Stufen 1161 bis 116L befindet sich der Parameterteil des Programmiercodes. Die Stufe 116M enthält ein Datenbit, das anzeigt, ob eine permanente oder temporare Programmänderung erfolgen soll.

Die Q-Ausgänge der Stufen 11OA, 11OD, 11OF, 11OG und 11CH sowie die Q-Ausgänge der Stufen 110B, 1100 und 11OE sind an die Eingänge der NOR-Schaltung 114A (Fig. 6A) angekoppelt. Wenn das achtstufige Schieberegister auf oktal "227" steht, ist jedes der Eingangssignale der NOR-Schaltung 114A eine logische'O". Der Ausgang der NOR-Schaltung 114A ist logisch "1". Der oktale Wert "227" ist der Zugriffscode. Das achtstufige Schieberegister 110 nimmt den Zustand des Zugriffscodes nach 24 Datenwerten an, und zwar bestimmt durch das Anlegen der Vorderflanke des DATEN-Signalimpulses. Wenn alle der NOR-Schaltung 114A zugeführten Signale logisch "O" sind, liegt der Ausgang

030020/0835

dieser Schaltung auf logisch "1". Der Ausgang der NOR-Schaltung 114A steht mit dem einen Eingang einer NAND-Schaltung 114B in Verbindung. Der andere Eingang der NAND-Schaltung 114B ist an einen Ausgang des Impulszahlers angeschlossen, der auf logisch "O" steht, bis der Zählwert im Impulszähler 118 gleich 24 oder mehr ist, oder mit anderen Worten, bis nacndem der Zugriffscoae dem achtstufigen Schieberegister 11O zugegangen ist. Das Ausgangssignal der NAND-Schaltung 114B, das vor dem Ermitteln des Zugriffscodes logisch "1" ist, geht dem Eingang einer NAND-Schaltung 114C zu, an deren anderem Eingang das Q-Signal eines Latch 114D anliegt. Dieses Q-Signal ist vor dem Ermitteln des Zugriffscodes eine logische "1". Das Ausgangssignal der NAND-Schaltung 114C, das vor dem Ermitteln des Zugriffscodes eine logische "O" ist, wird dem Dateneingang des Latch 114D zugeführt. An dem Takteingang des Latch 114D liegt das Datentaktsignal vom Q-Ausgang des Latch 108B der Datendecodierlogik 1O8, so daS dem Takteingang des Latch 114D ein Impuls zugeht, unmittelbar nachdem die Rückflanke jedes DATEN-Signalimpulses erscheint. Nachdem der Zugriffscode in dem Schieberegister 110 eingespeichert ist, liegen beide Eingänge der NAND-Schaltung 114B auf logisch "1"; der Ausgang springt auf logisch "0". Infolgedessen werden das Ausgangssignal der NAND-Schaltung 114C und das Dateneingangssignal des Latch 114D zu logisch "1". Dies geschieht bei der Vor-

030020/0835

derflanke des DATEN-Signalimpulses, der das letzte Bit des Zugriffscodes bestimmt. Bei der Rückflanke des gleichen DATEN-Signalimpulses geht ein Logisch-"1"-Impulssignal an den Takteingang des Latch 114D, so daß das Latch 114D gesetzt wird, weil der Ausgang der NAND-Schaltur.g 114C zu diesem Zeitpunkt auf logisch "1" steht. Infolgedessen wird der Q-Ausgang des Latch 114D zu logisch "1", während der Q-Ausgang auf logisch "O" übergeht. Der Ausgang der NAND-Schaltung 114C wird infolgedessen auf logisch "1" gehalten; das Latch 114D bleibt gesetzt, wenn zusätzliche DATEN-Signalimpulse angelegt werden. Das Q-Ausgangssignal vom Latch 114D dient auch der Sperrung der NOR-Schaltungen 112A und 112B in Fig. 63, so daß diese keine weiteren Taktimpulse an das Schieberegister 116 durchlassen. Auf diese Weise werden die Parameter- und Datenwerte eingespeichert gehalten, wenn der Zugriffscode ermittelt wird.

Der Impulszähler 118 zählt jeden angelegten DATEN-Signalimpuls. Der Impulszähler 118 weist Latchs 118A, 118B, 118C, 118D und 118E auf, die in Form eines konventionellen Binärzählers angeordnet sind. Das heißt, der Q-Eingang jedes Latch ist mit dem Dateneingang des betreffenden Latch und mit dem Takteingang des nächstfolgenden Latch verbunden. Das dem Takteingang des Latch 118A, das heißt der ersten Stufe des Impulszählers, zugehende Signal kommt vom Ausgang des Latch 108B. Es handelt sich da-

030020/0836

2&4615

bei um den Datentaktimpuls, der in Synchronismus mit dem schnellen Taktsignal unmittelbar nach der Rückflanke jedes DATEN-Signalimpulses erscheint. Zu dem Impulszähler 118 gehört ferner eine NOR-Schaltung 118F, die zwei Eingänge aufweist, die mit den Q-Ausgängen der Latchs 113D bzw. 118E verbunden sind. Das Ausgangssignal der NOR-Schaltung 118F ist eine logische ¹¹O", bis der Zählwert im Impulszähler 118 24 erreicht, das heißt, bis beide Latchs 118D und 118E gesetzt sind. Zu diesem Zeitpunkt springt der Ausgang der NOR-Schaltung 118F auf logisch "1", wodurch die NAND-Schaltung 114B in der Zugriffscoae-Prüflogik 114 entsperrt wird, um Ausgangssignale von der NOR-Schaltung 114A der Zugriffscode-Prlflogik durchzulassen. Die NOR-Schaltung 118F gibt auch weiterhin ein Logisch-"1"-Signal ab, wenn der Zählwert des Impulszchlers 118 den Zählwert 24 überschreitet.

Der Impulszähler 118 weist ferner eine NOR-Schaltung 1186 mit fünf Eingängen auf, die an die Q-Ausgänge der Latchs 118A bis 118E angeschlossen sind. Der Ausgang der NOR-Schaltung 118G steht normalerweise auf logisch "1" und wird immer dann zu logisch ¹¹O", wenn der Zählwert des Impulszählers 118 von Null abweicht. Dieses Signal geht an die Zeitmeßlogik 12O in Fig. 6C, um zu bewirken, daß der Impulszähler 118 automatisch zurückgestellt wird, nachdem der Impulsgenerator 16 zwei Reizimpulse angeliefert hat, falls das angelegte Programmiersignal zu diesem Zeitpunkt

030020/0835

nicht angenommen ist. Ein solcher Fall könnte eintreten, wenn der Demodulator ein Fremdsignal ermittelt und als einen DATEN-Impuls weiterleitet.

Die Zugriffscode-Prüflogik 114 bewirkt normalerweise, daß ein Signal vom Q-Ausgcng des Latch 114D abgegeben wird, nachdem das 24. Datenbit an den Impulsgenerator 16 angelegt ist. Das 24. Datenbit wird durch die Vorderflanke des 25. DATEN-Signalimpulses definiert. Es ist jedoch möglich, daß beim Einstellen des Kopfes 14 über dem Impulsgenerator 16 Fremdsignale erzeugt werden, die von der HF-Demodulatorschaltung der analogen Schaltungsstufe 42 als Impulsfolgen gewertet werden könnten. Infolgedessen könnten in dem DATEN-Signal, das dem Impulsgenerator 16 zugeht und vom Impulszahler 118 gezahlt wird, zusatzliche Impulse enthalten sein. In jedem Fall zeigt, wenn der Zugriffscode aufgefunden wird, dies an, dcß 24 Bits zugeführt wurden und aer Impulszähler 118 auf den Zählwert 24 zurückgestellt werden soll.

Die Rückstellogik 106 hat die Aufgabe, den Impulszähler 118 auf den Zählwert 24 zurückzustellen. Sie enthält das Latch 106A, die NAND-Schaltung 106B und den Inverter 106C. Am Dateneingang des Latch 106A liegt die positive Betriebsspannung +V an. Das Ausgangssignal des Latch 114D geht an den Takteingang des Latch 1O6A. Der Q-Ausgang des Latch 106A ist mit einem Eingang der NAND-Schal-

030020/0835

~⁹³- 29U615

tung 106B verbunden, deren anderer Eingang an den Ausgang des Inverters 106C angeschlossen ist. Ein normalerweise auf logisch "O" liegendes Signal wird dem Inverter 106C von der Rückstellogik 126 zugeführt. Infolgedessen ist das Ausgangssignal des Inverters 106C ein Logisch-"1"-Signal, das die NAND-Schaltung 106B entsperrt hält. Der Rückstelleingang des Latch 106A ist mit dem Ausgang des Inverters 102D verbunden, so daß das Latch 106A jedesmal zurückgestellt wird, wenn an den Impulsgenerator 16 ein DATEN-Signalimpuls angelegt wird. Wenn die Zugriffscode-Prüflogik 114 den Zugriffscode ermittelt und der Q-Ausgang des Latch 114D logisch "1" wird, wird das Latch 1O6A auf den Setzzustand getaktet. Das dann auf logisch "O" liegende Q-Signal des Latch 106A bewirkt, da3 das Ausgangssignal der NAND-Schaltung 106B logisch "1" wird. Das Ausgangssignal der NAND-Schaltung 1063 geht den Rückstelleingängen der Latchs 118A, 118B und 118C des Impulszählers 118 zu. Das Q-Ausgangssignal des Latch 106A wird an den Setzeingang des Latch 118D angelegt. Wenn daher das Latch 106A gesetzt wird und das Ausgangssignal der NAND-Schaltung 106B logisch "1" wird, werden die Latchs 118A, 118B und 118C zurückgestellt, während das Latch 118D gesetzt wird. Der Impulszähler 118 wird zwangsweise auf den Zählwert 24 eingestellt.

Nachdem der Zugriffscode von der Zugriffscode-Prüflogik 114 decodiert ist und die NOR-Schaltungen 112A und 112B

030020/083B

daran gehindert werden, weitere Taktimpulse zu dem 13stufigen Schieberegister 116 durchzulassen, gibt der verbleibende Teil des DATEN-Signals den 8-Bit-Paritätscode an. Dieser Code wird dann in dem achtstufigen Schieberegister 110 eingespeichert, während der zuvor dort gespeicherte Zugriffscode herausgeschoben wird und verlorengeht. Während dieser Zeitspanne wird der Impulszahler 118 während der Übermittlung der acht Paritätsbits weitergeschaltet. Nachdem die acht Paritätsbits übermittelt sind, läuft der Impulszähler 118 über; er springt auf den Zählwert Null zurück. Wenn dies eintritt, geht der Q-Ausgang des Latch 118E von dem Wert logisch "O" auf den Wert logisch "1" über, so daß am Ausgang der NOR-Schaitung 118F eine logische "O" erscheint. Diese logische "O" wird über die NAND-Schaltungen 114B und 114C dem Dateneingang des Latch 114D als logisches "O"-Signal zugeführt. Wenn daher weitere DATEN-Signalimpulse übermittelt werden, wird in das Latch 114D eine logische "O" eingetaktet, so daß der Q-Ausgang des Latch 114D zu logisch "O" wird. Unter normalen Umständen sollte dies jedoch nicht eintreten.

Das Q-Ausgangssignal des Latch 118E des Impulszählers wird dem Zählerüberlauflatch 1O4, und zwar dem Takteingang des Latch 104A, zugeführt. Der Dateneingang des Latch 104A liegt an der Spannung +V der Batterie 44. Wenn der Impulszähler 118 nach Übermitteln des Paritätscodes

030020/0835

29U615

auf den Zählwert Null überläuft, so daß das Q-Signal des Latch 118E von logisch "O" auf logisch "1" springt, wird das Latch 104A gesetzt; sein Q-Ausgang wird zu logisch "O". Das Q-Signal des Latch 104A entsperrt Gatter der Fehlerprüflogik 122, um die Parität des übermittelten DATEN-Signals zu prüfen.

Die in Fig. 6C veranschaulichte Paritätsprüflogik 124 weist 13 exklusive ODER-Schaltungen 124A bis 124M mit jeweils zwei Eingängen und eine einzige NOR-Schaltung 1 24N mit acht Eingängen auf. Die Paritätsprüflogik 124 spricht auf die Q-Ausgänge jeder Stufe des achtstufigen Schieberegisters 110 und die Q-Ausgänge jeder Stufe des 13stufigen Schieberegisters 116 an. Im einzelnen spricht die exklusive ODER-Schaltung 124A auf die Q-Ausgangssignale der Latcis 116F und 11OF an. Die exklusive ODER-Schaltung 124B reagiert auf die Q-Ausgangssignale der Latchs 116G und 11OG. Die exklusive ODER-Schaltung 124C spricht auf Q-Ausgangssignale der Latchs 116H und 11OH an. Die exklusive ODER-Schaltung 124D wird mit den Q-Ausgangssignalen der Latchs 116A und 1161 beaufschlagt. Die exklusive ODER-Schaltung 124E spricht auf die Q-Ausgangssignale der Latchs 116B und 116J an. Der exklusiven ODER-Schaltung 124F gehen die Q-Ausgangssignale der Latchs 116C und 116K zu. Die exklusive ODER-Schaltung 124G spricht auf die Q-Ausgangssignale der Latchs 116D und 116L an. Die exklusive ODER-Schaltung 124H ist mit den Q-Ausgangssig-

030020/083$

" ⁹⁶ " 29U615

nalen der Latchs 116E und 116M beaufschlagt. Außerdem spricht die exklusive ODER-Schaltung 1241 auf die Ausgangssignale der exklusiven ODER-Schaltung 124D und das Q-Ausgangssignal des Latch 11OA an. Die exklusive ODER-Schaltung 124J wird mit den Ausgangssignalen der exklusiven ODER-Schaltung 124E und dem Q-Ausgangssignal des Latch 11OB beaufschlagt. Die exklusive ODER-Schaltung 124K spricht auf die Ausgangssignale der exklusiven ODER-Schaltung 124F und das Q-Ausgangssignal des Latch 11OC an. Der exklusiven ODER-Schaltung 1 24L gehen die Ausgangssignale der exklusiven ODER-Schaltung 124G und das Q-Ausgangssignal des Latch 11OD zu. Die exklusive ODER-Schaltung 124M spricht auf die Ausgangssignale der exklusiven ODER-Schaltung 124H und das Q-Ausgangssignal des Latch 11OE an. Die Ausgangssignale der exklusiven ODER-Schaltungen 124A, 124B₁ 124C, 1241, 124J₁ 124K₁ 124L und 124M gehen den Eingängen der NOR-Schaltung 124N zu. Das Ausgangssignal der NOR-Schaltung 124N wird dem einen Eingang einer NAND-Schaltung 1 22A der Fehlerprüflogik 122 in Fig. 6A zugeführt. Der Paritätscode, der dem achtstufigen Schieberegister 11O zugeht und dort gespeichert wird, ist derart berechnet, daß das Ausgangssignal der NOR-Schaltung 1 24N logisch "1" ist, wenn die in dem 13stufigen Schieberegister 116 eingespeicherten Daten mit dem Paritätscode mittels der exklusiven ODER-Schaltungen 124A bis 124M verglichen werden.

Ö30Ö20/Ö69S

Die in Fig. 6A veranschaulichte Fehlerprüflogik 122 weist die NAND-Schaltung 122A, einen Inverter 122B, NOR-Schaltungen 122C und 122D sowie Latchs 122E und 122F auf. Der andere Eingang der NAND-Schaltung 122A der Fehlerprüflogik 122 ist mit dem Q-Ausgang des Latch 114D verbunden, der logisch "1" sein sollte, wenn der Zugriffscode ermittelt wurde. Wenn auch die Parität stimmt, ist der Aus·*· gang der NAND-Schaltung 122A logisch "O", was über den Inverter 122B zu logisch "1" wird. Der Ausgang des Inverters 122B ist an einen Eingang der NOR-Schaltung 122C cngeschlossen. Das Ausgangssignal der NAND-Schaltung 122A wird einem Eingang der NOR-Schaltung 122D zugeführt. Die anderen Eingänge der NOR-Schaltungen 122C und 122D sind mit dem Q-Ausgang des Latch 1O4A der Zählerüberlauflogix 1O4 verbunden. Dieser Ausgang sollte auf logisch "O" stehen, wenn die richtige Anzahl von DATEN-Signalimpulsen vom Impulszähler 118 gezählt wurde. Wenn daher der Zugriffscode von der Zugriffscode-Prüflogik 114 ermittelt wird, die von der Paritätsprüflogik 124 bestimmte Parität richtig ist und der Impulszähler 118 mindestens 32 Impulse gezählt hat, wodurch das Zählerüberlauflatch 104A gesetzt wird, gibt die NOR-Schaltung 122D ein Ausgangssignal logisch "1" ab. Wenn eine oder mehrere dieser Kontrollen zu fehlerhaften Ergebnissen führen, steht der Ausgang der NOR-Schaltung 122C auf logisch "1", was erkennen läßt, daß ein Fehler eingetreten ist.

A30020/Q83IJ

Das Ausgangssignal der NOR-Schaltung 1 22C wird dem Dateneingang .des Latch 122E zugeführt. Das Ausgangssignal von der NOR-Schaltung 122D geht zum Dateneingang des Latch 122F. Die Takteingänge beider Latchs 122E und 122F werden mit dem Signal der Langsamtaktlogik 154 (Fig. 6K) beaufschlagt. Nur ein Latch 122E oder 122F wird gesetzt, je nachdem ob die NOR-Schaltung 122C oder 122D ein Logisch-"1"-Signal an den betreffenden Dateneingang anlegt. Wenn alle Prüfbedingungen erfüllt sind, wird das Latch 122F gesetzt, so daß der Q-Ausgang logisch "1" und der Q-Ausgang logisch "O" wird. Diese beiden Ausgänge sind das Annahmesignal und lassen den Rest der Schaltungsanordnung nach den Fig. 6A bis 6N erkennen, daß das DATEN-Signal angenommen wurde. Wenn dagegen eine oder mehrere Prüfbedingungen nicht erfüllt sind, wird das Latch 122E gesetzt; sein Q-Ausgangssignal wird zu logisch ¹¹O". Dieses Signal ist das Fehlersignal der Fehlerprüflogik 122. Es zeigt an, daß bei der Übermittlung oder dem Empfang des DATEN-Signals ein Fehler eingetreten ist.

Die Q-Ausgangssignale der Latchs 122E und 122F werden den Eingängen der NAND-Schaltung 104B des Zählerüberlauflatch 104 zugeführt. Das Ausgangssignal der NAND-Schaltung 104B stellt das Latch 104A zurück. Solange beide Latchs 122E und 122F zurückgestellt bleiben, ist das Ausgangssignal der NAND-Schaltung 1O4B eine logische "O". Sobald jedoch eines der beiden Latchs 122E oder 122F ge-

030020/0835

-99- 29U615

setzt wird, springt der Ausgang der NAND-Schaltung 1048 auf logisch "1", wodurch das Zählerüberlauflatch 1O4A zurückgestellt wird. Dies hat seinerseits zur Folge, daß die Ausgänge beider NOR-Schaltungen 1 22C und 1 22D logisch "O" werden und der nächste Signalimpuls der Langsamtaktlogik 154 das gesetzte der beiden Latchs 122E und 122F zurückstellt. Das Fehler- oder Annahmesignal der Latchs 122E bzw. 122F ist also ein Impulssignal mit einer Dauer einer langsamen Taktperiode.

Falls die Fehlerprüflogik 122 feststellt, daß bei der Übermittlung oder der Auswertung des DATEN-Signals ein Fehler eingetreten ist, soll ein großer Teil der in den Fig. 6A und 6B veranschaulichten Logikgruppen zurückgestellt werden. Dies geschieht, indem das Q-Ausgangssignal des Latch 122£ einem Eingang einer NAND-Schaltung 126A der Rückstellogik 126 zugeführt wird. Die beiden anderen Eingänge der NAND-Schaltung 126A sind mit den Ausgängen der in Fig. 6M veranschaulichten Zungenschalterlogik 159 und der Zeitmeßlogik 120 (Fig.6D) verbunden. Immer wenn der Zungenschalter 46 geschlossen ist, ist das der NAND-Schaltung 126A zugeführte Signal der Zungenschalterlogik 159 eine logische "1". Normalerweise ist auch das von der Zeitmeßlogik 120 kommende Signal eine logische "1". Infolgedessen steht am Ausgang der NAND-Schaltung 126A das Signal logisch "O", das mittels eines Inverters 126B invertiert und dem einen Eingang einer

030020/0838

NAND-Schaltung 126C zugeführt wird. Dem anderen Eingang der NAND-Schaltung 126C geht normalerweise ein Logisch-"1"-Signal vom Schreiblatch 128 zu, das für eine Zeitperiode des langsamen Taktsignals zu logisch "O" wird, nachdem das Schreiblatch 128 gesetzt ist.

Das Ausgangssignal der NAND-Schaltung 126C wird logisch "1", wenn das Zungenschaltersignal, das Signal der Zeitmeßlogik 120, das Fehlersignal vom Latch 122E und/oder das Schreiblatchsignal auf logisch "O" springt. Außerdem wird ein Logisch-"1"-Signal vom Ausgang der NAND-Schaltung 126A immer dann angeliefert, wenn das Zungenschaitersignal, das Signal der Zeitmeßlogik 120 oder das Fehlersignal vom Latch 122E zu logisch "O" wird. Mittels des Ausgangssignals der NAND-Schaltung 126C werden die Latchs 118D und 118E im Impulszähler 118, das Zugriffscodelatch 114D sowie über den Inverter 106C und die NAND-Schaltung 106B die Latchs 118A₁ 118B und 118C im Impulszähler 118 zurückgestellt.

Wenn die Fehlerprüflogik 122 feststellt, daß alle Prüfbedingungen erfüllt sind, wird das Latch 122F gesetzt. Das Q-Ausgangssignal des Latch 122F wird dem Dateneingang des Schreiblatch 128A und dem Takteingang des Testlatch 13OA zugeführt. Das Langsamtaktsignal geht dem Takt eingang des Schreiblatch 128A zu. Das Q-Ausgangssignal des Latch 116M des Schieberegisters 116 wird dem Daten-

030020/0835

"¹⁰¹" 29U615

eingang des Testlatch 13OA zugeführt. Das Ausgangssigncl der NAND-Schaltung 126A der Rückstellogik 126 wird an den Rückstelleingang des Testlatch 13OA angelegt. Das Testlatch wird jedesmal zurückgestellt, wenn der Zungenschalter offen ist oder die Zeitmeßlogik 120 ein Signal an die NAND-Schaltung 126A gibt oder ein Fehler gefunden und das Latch 122E gesetzt wird.

Das Schreiblatch 128A wird beim Auftreten des ersten langsamen Taktimpulses im Anschluß an das Setzen des Latch 122F gesetzt (was eine Annahme des DATEN-Signals erkennen läßt). Wenn das Schreiblatch 128A gesetzt "wird, springt der Q-Ausgang auf logisch "0". Dieses Signal geht über die NAND-Schaltung 126C der Rückstellogik 126, urr. ein Zurückstellen des Impulszählers 118 und des Latch 114D zu bewirken. Das auf logisch "1" springende Q-Ausgangssignal des Schreiblatch 128A wird an die Inhibitlogik 134 in Fig. 6C angelegt.

Das Testlatch 130A wird beim Erscheinen des l-ogisch-"1 "-Signals vom Latch 122F getaktet; es wird gesetzt, wenn der im Latch 116M des Schieberegisters 116 gespeicherte Datenwert eine logische "1" ist, was bedeutet, daß eine temporäre Programmierung erfolgen soll. Das Q-Ausgangssignal des Testlatch130A wird einem Eingang einer Speicherabtast-NOR-Schaltung 136A zugeführt. Das andere Ein-

030020/0818

29U815

gangssignal der NOR-Schaltung 136A ist das Q-Ausgangssignal vom Schreiölatch 128A. Das Ausgangssignal der NOR-Schaltung 136A wird nur dann logisch "1", wenn das Schreiblatch 128A gesetzt und das Testlatch 13CA nicht gesetzt ist, das heißt nur, wenn ein DATEN-Signal angenommen wurde und die Decodierung des Testbits anzeigt, daß eine permanente Programmänderung erfolgen soll. Das Ausgangssignal der Speicherabtast-NOR-Schaltung 136A geht ferner an die Parameterdecodierlogik 138 in Fig. 6F, um zu bewirken, daß diese ein permanentes Parametersignal abgibt. Außerdem wird das Q-Ausgangssignal des Testlaxch 13OA der Parameterdecodierlogik 138 zugeführt. Wenn das Q-Ausgangssignal des Testlatch 13OA logisch "1" ist, liefert die Parameterdecodierlogik 138 ein temporäres Parametersignal. Das im Einzelfall angelieferte Parametersignal wird durch die Daten bestimmt, die in den Latchs 1161, 116J₁ 116K und 116L des Schieberegisters 116 eingespeichert sind.

Der in Fig. 6D veranschaulichte Zwischenspeicher 132 weist 12 untereinander gleiche Stufen 132-1 bis 132-12 auf. Der Einfachheit halber ist nur die erste Stufe 132-1 näher erläutert. Die anderen Stufen sind in gleicher Weise aufgebaut und arbeiten ebenso wie die erste Stufe 132-1. Die erste Stufe 132-1 des Zwischenspeichers 132 umfaßt ein Übertragungsgatter 132A, Inverter 132B, 1 32C und 132D sowie ein Ubertragungsgqtter 132E. Unter einem Übertragungs-

030020/0835

gatter wird vorliegend eine Torschaltung verstanden, cie durch ein Logisch-"1"-Signal, das ihrem Entsperreingcng zugeführt wird, entsperrt wird, um das am Dateneingang anliegende Signal zum Ausgang weiterzugeben. Ein Übertragungsgatter ist schematisch als Quadrat dargestellt, wobei an der Eingangsseite einlaufende Daten aufgenommen und von der Ausgangsseite die Ausgangssignale abgegeben werden, während das Entsperrsignal entweder an der Oberseite -oder der Unterseite zugeführt wird.

An dem Dateneingang des Übertragungsgatters 132A liegt das Signal vom Q-Ausgang des Latch 116A des Schieberegisters 116. Die anderen dem Gatter 132A entsprechenden Übertragungsgatter sprechen jeweils auf einen der Q-Ausgänge eines entsprechenden Latch 116B bis 116L an. Das Q-Ausgangsjignal vom Latch 116M des 13stufigen Schieberegisters 116 geht nicht dem Zwischenspeicher 132 zu. Das Ausgangssignal des Übertragungsgatters 132A wird an den Eingang des Inverters 132B angelegt, dessen Ausgang mit den Eingängen der Inverter 132C und 132D verbunden ist. Das Ausgangssignal des Inverters 132C geht zum Eingang des Übertragungsgatters 132E, dessen Ausgangssignal zu der Koppelstelle zwischen dem Ausgang des Übertragungsgatters 132A und dem Eingang des Inverters 132B zurückgeführt wird. Das Übertragungsgatter 132A wird durch ein Logisch-"1"-Annahmesignal vom Q-Ausgang des Latch 122F entsperrt, während die EntSperrung des Über-

030020/0835

tragungsgatters 132E durch ein logisch "1"-Signal vom Q-Ausgang des Latch 1 22F erfolgt. Das Ausgangssignal der Stufe 132-1 des Zwischenspeichers 132 wird am Ausgang des Inverters 132D abgenommen. Die Abnahme der Ausgangssignale der Stufen 132-2 bis 132-12 erfolgt innerhalb jeder Stufe von dem dem Inverter 132D entsprechenden Inverter. Außerdem wird bei den letzten vier Stufen 132-9 bis 132-12 des Zwischenspeichers 132 ein zweites Ausgangssignal von dem Ausgang des Inverters abgenommen, der dem Inverter 132B entspricht.

Jede Stufe des Zwischenspeichers 132 arbeitet wie folgt. Die Inverter 132B₁ 132C und das normalerweise entsperrze Übertragungsgatter 132D bilden einen Speicherkreis insofern, als das dem Inverter 1323 zugeführte Signal zweimal invertiert und an den Ausgang des Übertragungsgatters 132E gelegt wird, von wo es zurückgeführt wira, um das gleiche Signal am Eingang des Inverters 132B aufrechtzuerhalten. Diese Situation bleibt bestehen, solange das Übertragungsgatter 132E dadurch entsperrt ist, daß das Latch 122F zurückgestellt ist. Wenn das Latch 122F auf Grund der Annahme des DATEN-Signals gesetzt wird, liegt der Q-Ausgang des Latch für die Zeitdauer zwischen langsamen Taktimpulsen auf logisch "1"; das Übertragungsgatter 132A wird entsperrt, während das Übertragungsgatter 132E gesperrt wird. Während dieser einen Impulsdauer läuft das am Q-Ausgang des Latch 116A des Schieberegi-

030020/083B

sters 116 erscheinende Signal über das Ubertragungsgatter 132A. Es wird vom Inverter 132B und dann erneut vom Inverter 132C invertiert. Wenn nach der Impulsperiode des langsamen Taktsignals das Latch 122F wieder zurückgestellt wird, wird das Übertragungsgatter 132A erneut gesperrt, während das Übertragungsgatter 132E wieder entsperrt wird. Dadurch wird das Signal am Ausgang des Inverters 132C zum Eingang des Inverters 1323 zurückgeführt und in dem Speicherkreis gespeichert, eier von den Invertern 132B, 132C und dem Übertragungsgatter 132E gebildet wird. Auf diese Weise werden die im Schieberegister 116 eingespeicherten Daten zum Zwischenspeicher · 132 jedesmal dann übertragen, wenn ein neues Programmiersignal angenommen und das Latch 122F gesetzt wird. Weil die den Übertragungsgattern 132A und 132E entsprechenden Übertragungsgatter durch die gleichen Signale vom Latch 122F entsperrt und gesperrt werden, erfolgt die Einspeicherung der im Schieberegister 116 stehenden Datenbits durch den Zwischenspeicher 132 gleichzeitig. Weil ferner das Ausgangssignal jeder Stufe des Zwischenspeichers 132 zwischen den Invertern 132B und 132C abgenommen wird, muß das Signal mittels des Inverters 132B nochmals invertiert werden, damit das vom Inverter 132D abgegebene Signal das gleiche wie das durch das Übertragungsgatter 132A hindurchlaufende Signal ist. Im Falle der vier letzten Stufen 132-9 bis 132-12 des Zwischen-

030020/0836

" ¹⁰⁶ " 2944S15

Speichers 132, die die den Parametercode betreffenden Datenbits speichern, wird ein zusätzliches Ausgangssignal unmittelbar von dem Koppelpunkt der Inverter 1323 und 132C abgenommen. In den vier letzten Stufen 132-9 bis 132-12 ist das Signal von dem dem Inverter 132D entsprechenden Inverter als das Ausgangssignal "1" bezeichnet, während das Signal von dem Koppelpunkt entsprechend dem Koppelpunkt zwischen den Invertern 132B und 132C mit "O" bezeichnet ist.

Im folgenden seien die Inhibitlogik 134 und die ZeitmeS-logik 120 (Fig. 6C) und die Inhibitdecodierlogik 142 (Fig. 6E) erläutert. Die Inhibitdecodierlogik 142 weist eine NAiMD-Schaltung 142A mit acht Eingängen auf, die jeweils mit einer der acht ersten Stufen des Zwischenspeichers 132 gekoppelt sind. Diese Stufen speichern den Datenteil des zu dem Impulsgenerator 16 übermittelten Programmierwortes. Immer, wenn der Datenteil des Codes durchweg aus logischen Einsen besteht oder oktal "377" ist, steht der Ausgang der NAND-Schaltung 142A auf logisch "O". Andernfalls liegt an diesem Ausgang logisch "1" an.

Die Inhibitlogik 134 weist eine NAND-Schaltung 134A₁ eine NCR-Schaltung 134B und ein Latch 134C auf. Das eine Eingangssignal der NAND-Schaltung 134A ist das Inhibitparametersignal der Parameterdecodierlogik 138 (Fig. 6F), während das zweite Eingangssignal der NAND-Schaltung 134A

030020/083B

29US15

vom Q-Ausgang des Testlatch 13OA kommt. Das Ausgangssignal der NAND-Schaltung 134A bildet das eine Eingangssignal der NOR-Schaltung 134B. Das andere Eingangssignal kommt vom Ausgang der NAND-Schaltung 142A der Inhibitdecodierlogik. Der Ausgang der NOR-Schaltung 1343 ist mit dem Dateneingang des Latch 134C verbunden. Der Takteingang des Latch 134C ist an den Q-Ausgang des Schreiolatch 128A angeschlossen. Der Rückstelleingang des Latch 134C ist mit dem Ausgang der NAND-Schaltung 126A der Rückstellogik 126 verbunden. Das Latch 134C wird jedesmal zurückgestellt, wenn der Zungenschalter geschlossen ist, ein Signal von der Zeitmeßlogik 120 angeliefert oder ein Fehler in dem empfangenen DATEN-Signal ermittelt wird, und das Latch 122E gesetzt ist.

Die Zeit.meßlogik 120 weist NAND-Schaltungen 12OA, 12O3 und 12OC mit jeweils zwei Eingängen und einem Ausgang sowie Latchs 12OD und 12OE auf. Der Q-Ausgang des Latch 134C ist mit dem einen Eingang der NAND-Schaltung 12OA verbunden. Das Ausgangssignal der NOR-Schaltung 118G des Impulszählers 118 geht zum anderen Eingang der NAND-Schaltung 12OA. Das Q-Ausgangssignal des Latch 134C wird dem einen Eingang der NAND-Schaltung 12OB zugeführt. Das Annahmesignal vom Q-Ausgang des Latch 128A gelangt zum anderen Eingang der NAND-Schaltung 12OB. Die Ausgänge der NAND-Schaltungen 12OA und 12OB sind an die beiden Eingänge der

030020/0838

NAND-Schaltung 12OC angescnlossen, deren Ausgang mit den Rückstelleingängen der Latchs 12OD und 12CE verbunden ist. Die Latchs 12OD und 12OE sind als ein zweistufiger Zähler geschaltet, das heißt der C-Ausgang jedes Latch ist mit dem Dateneingang des betreffenden Latch verbunaen, und der Q-Ausgang des Latch 12OD stellt zusätzlich den Takteingang des Latch 12OE dar. Der Takteingang des Latch 12OD wird mit dem Signal der Nachladelogik 164 Deaufschlagt, das ein Logisch-"1 "-Impulssignal jedesmal dann darstellt, wenn von der digitalen Schaltungsstufe 40 ein Nachladeirr.puls an die analoge Schaltungsstufe 42 geht. Das Q-Ausgcngssignal des Latch 12OE wird ferner der NAND-Schaltung 126A als das Zeitmeß- oder Zeitsperrensignal zugeführt, um die Anlieferung eines Rückstellsignals immer dann zu veranlassen, wenn die Latchs 12OD und 12OE nicht vor dem Auftreten von zwei Signalen der Impulsbreitenlogik 186 zurückgestellt werden.

Im normalen Betrieb ist das Latch 134C der Inhibitlogik zurückgestellt, und in dem Impulszähler 118 steht der Zählwert Null, so daß der Ausgang der NOR-Schaltung 11SG logisch "O" ist. Infolgedessen wird der aus den Latchs 12OD und 12OE bestehende Zeitmeßlogikzähler durch das Logisch-"1"-Signal zurückgestellt gehalten, das am Ausgang der NAND-Schaltung 12OC auftritt. In zwei Fällen ist es jedoch möglich, daß die logische "1" von den Rück-

030020/0836

Stelleingängen der Latchs 120D und 120E verschwindet. Dies ist zum einen der Fall, wenn die Inhibitlogik 134 ein Inhibitprogrcmmiersignal decodiert hat, und zum anderen, wenn der Impulszähler 118 nicht zurückgestellt ist.

Was die Inhibitprogrammierung anbelangt, kann entsprechend der Tabelle I die Inhibitfunktion nur im temporären Betrieb programmiert werden. Sie muß von einem Datenteil des Programmierwortes von oktal "377" begleitet sein, das heißt von lauter logischen "1"-Bits. Der 377-Datenteil des Programmierwortes wird von der Inhibitdecodierlogik 142 in Fig. 6E decodiert. Ein logisches ¹¹O"-Bit geht von der NAND-Schaltung 142A zum einen Eingang der NCR-Schaltung 134B. Wenn der Inhibitparameter von der Parameterdecodierlogik 138 entschlüsselt wird, geht er in Form einer logischen "1 " an die NAND-Schaltung 134B. Weil die Inhibitfunktion "temporär sein muß, wird das Testlatch 13OA gesetzt; sein an die NAND-Schaltung 134A gehendes Q-Ausgangssignal ist eine logische "1". Das Inhibitparametersignal von der Parameterdecodierlogik 138 wird logisch "1", wenn die Inhibitfunktion programmiert ist. Infolgedessen ist das Ausgangssignal der NAND-Schaltung 134A eine logische ¹¹O", die zusammen mit der von der NAND-Schaltung 142A kommenden logischen "O" bewirkt, daß der Ausgang der NOR-Schaltung 134B auf lo-

030020/083B

gisch "1" steht. Wenn das Schreiblatch 128A durch den nächsten auftretenden langsamen Taktimpuls gesetzt wird, setzt es das Latch 134C,um das dann an seinem Dateneingang anliegende Logisch-"1"-Signal wiederzugeben. Daher wird der Q-Ausgang logisch "1",während der Q-Ausgang auf logisch "0" springt. Das Q-Ausgangssignal logisch "0" vom Latch 134C wird der Ausgangsschaltung 178 gemäß Fig. 6K zugeführt, um die Anlieferung von Ausgangssignalen an aie analoge Schaltungsstufe 42 zu sperren, welche bewirkt, daß die Herzreizimpulse von dem Impulsgenerator 16 angeliefert werden.

Wenn der Q-Ausgang des Latch 134C logisch "O" wird, springt der Ausgang der NAND-Schaltung 12OA auf logisch "1". Wenn der Q-Ausgang des Latch 134C logisch "1" wird und das Schreiblatch 128A durch den nächsten Impuls der Langsamtaktlogik 154 zurückgestellt wird, wird der Ausgang der NAND-Schaltung 12OB logisch "1". Infolgedessen springt der Ausgang der NAND-Schaltung 12OC auf logisch ' "O", was die Rückstellbedingung an den Latchs 12OD und 12OE beseitigt, so daß der Zeitmeßzähler zwei Impulssignale der Nachladelogik 164 zählen kann. Nachdem das zweite Signal der Nachladelogik 164 gezahlt ist, springt der Q-Ausgang des Latch 12OE auf logisch "O" . Dieses Signal bewirkt, wenn es an die NAND-Schaltung 126A angelegt wird, daß die Rückstellogik 126 ein Rückstellsignal abgibt. Unter anderem bewirkt das Ausgangssignal der NAND-Schal-

030020/0835

tung 126A₁ daß das Latch 134C zurückgestellt wird, woC.-cn die Sperrung der Ausgangsschaltung 178 beseitigt und veranlaßt wird, daß der Ausgang der NAND-Schaltung 12OC auf logisch "1" springt. Dadurch wird das Rückstellsignal cn die Latchs 12OD und 12OE gegeben.

Wenn jedoch vom Programmiergerät 12 ein zweites Inhibitprogrammiersignal angeliefert wird, bevor das Zeitlatch 12OE der Zeitmeßlogik 120 durch den zweiten Impuls der Impulsbreitenlogik 186 gesetzt wird, wird das Schreiblatch 128A gesetzt, so daß an die NAND-Schaltung 12OB ein Logisch-"1"-Signal cngelegt wird. Dadurch wird der NAND-Schaltung 12OC ein Logisch-"O"-Signal zugeführt. Dies führt zu einem Logisch-"1"-Signal am Ausgang der NAND-Schaltung 120C, das die Latchs 12OD und 12OE zurückstellt, so daß einj neue Zeitspanne von zwei Impulsen eingeleitet wird und die Sperrung bestehen bleibt. Andernfalls würde die Sperrung beim Setzen des Latch 12OE automatisch beendet. Um die ständige Zufuhr von Inhibitprogrammiersignalen zu ermöglichen, ist am Programmiergerät 12 eine Funktionstaste 26 vorgesehen, die gedrückt gehalten werden muß, wenn der Inhibitparameter programmiert wird. Das Niederhalten dieser Funktionstaste bewirkt eine ständige Übermittlung der Inhibitprogrammiersignale an den Impulsgenerator 16, wodurch der Zähler in der Zeitmeßlogik 120 am Ablaufen und an der Auslosung eines Rückstellsignals

030020/0835

gehindert wird. Um den Inhibitzustand zu beseitigen, rr.uu ein neues Programmiersignal übermittelt oder die Funktionstaste 26 freigegeben werden, so daß der Zahler der Zeitmeßlogik 120 auslaufen kann.

Der zweite Fall, bei dem das Rückstellsignal von den Latchs 12OD und 12OE verschwindet, tritt ein, wenn der Impulszähler 118 einen von Null abweichenden Zählwert enthält. Dazu kommt es normalerweise während des Empfangs des DATEN-Progrcmmiersignals, das eine viel kürzere Zeit als die Zei-tmeßperiode der beiden Impulse der Nachladelogik 104 andauert. Es ist jedoch möglich, daß ein Muskelartefakt oder ein elektrisches Störsignal dazu führt, daß der MF-Demodulator einen Programmierimpuls ermittelt und ein DA-TEN-Signalimpuls angeliefert wird. Wenn dies der Fell ist, wird der Impulszähler 118 auf einen von Null abweichenden Zählwert weitergeschaltet. Dies hat zur Folge, daß die NOR-Schaltung 118G ein Logisch-"O"-Signal an die NAND-Schaltung 12OA gibt und der Ausgang der NAND-Schaltung 12OC zu logisch "O" wird, so daß das Rückstellsignal an den Latchs 12OD und 12OE verschwindet. Nach zwei Impulsen der Nachladelogik 164 wird das Latch 12OE gesetzt, so daß ein von der NAND-Schaltung 126C kommendes Rückstellsignal den Impulszähler 118 auf den Zählwert Null zurückstellt.

Entsprechend Fig. 6F weist die Parameterdecodierlogik

030020/0838

11 NOR-Schaltungen 138A, 138B, 138C, 138D, 138E, 138F, 138G, 138H, 1381, 138J und 138K auf. Jede der NOR-Schaltungen 138A bis 138K ist mit einem der beiden Ausgänge jeder der vier letzten Stufen des Zwischenspeichers 132 gekoppelt und dient dem Decodieren des betreffenden der elf Parameter, die für den Impulsgenerator 16 programmiert werden können. Normalerweise stehen die Ausgänge der NOR-Schaltungen 138A bis 138K auf logisch ¹¹O". Wenn jedoch alle Signale, die einer der NOR-Schaltungen 138A bis 138K zugehen, logisch "O" sind, springt der Ausgang auf logisch "1", was bedeutet, da3 der Parameter, dem die betreffende NOR-Schaltung zugeordnet ist, modifiziert wird.

Die "1"-Ausgangssignale von jeder der Stufen 132-9 bis 132-12 werden der NOR-Schaltung 138A zugeführt, die den Inhibitparameter decodiert, wenn lauter "O'*-Bits in den Stufen 132-9 bis 132-12 des Zwischenspeichers 132 eingespeichert sind. Die "O"-Ausgangssignale der Stufen 132-9 bis 132-12 gehen an die NOR-Schaltung 1383, die den Ausgangsparameter decodiert, wenn in den Stufen 132-9 bis 132-12 lauter "1"-3its eingespeichert sind. Die "1"-Ausgangssignale der Stufen 132-9 und 132-10 sowie die "O"-Ausgangssignale der Stufen 132-11 und 132-12 werden der NOR-Schaltung 138C zugeführt, die den Hystereseparameter decodiert. Die "O"-Ausgangssignale der Stufen 132-9,

030020/083S

132-1O₁ 132-12 und das "1"-Ausgangssignal der Stufe 132-11 gehen an die NOR-Schaltung 138D, die den Empfindlichkeitsparameter decodiert. Der "1"-Ausgang der Stufen 132-9, 132-10, 132-11 und der "O"-Ausgang der Stufe 132-12 sind mit der NOR-Schaltung 1 38E verbunden, die den Refraktarparameter decodiert. Die "O"-Ausgangssignale der Stufen 132-9, 132-11 und 132-12 sowie das "1"-Ausgangssignal der Stufe 132-10 gehen der NOR-Schaltung 138F zu, die den R-Synchron-Parameter decodiert. Die "O"-Ausgdnge der Stufen 132-9 und 132-12 sowie die "1"-Ausgänge der Stufen 132-10 und 132-11 sind mit der NOR-Schaltung 138G verbunden, die den Ratenparameter decodiert. Der "1"-Ausgang der Stufen 132-9 und 132-11 und die "O"-Ausgange der Stufen 132-10 und 132-12 führen zur NOR-Schaltung 13SH₁ die den Impulsbreitenparameter decodiert. Das "1"-Ausgangssignal der Stufe 132-9 und die "O"-Ausgangssignale der Stufen 132-10, 132-11 und 132-12 gehen an die NOR-Schaltung 1381, die den Parameter HOHE RATE decodiert. Das "O"-Ausgangssignal der Stufe 132-9 und das "1"-Ausgangssignal der Stufen 132-10, 132-11 und 132-12 gehen an die NOR-Schaltung 138J, die den automatischen Schwellwertparameter decodiert. Die "1"-Ausgange der Stufen 132-9, 132-11 und 132-12 sowie der "O"-Ausgang der Stufe 132-10 sind schließlich mit der NOR-Schaltung 132K verbunden, die den Bedarfsbetriebsparameter decodiert. Zu der Parameterdecodierlogik 138 gehören ferner 17, je-

030020/083B

■¹¹⁵' 29U615

weils mit zwei Eingängen versehene NAND-Schaltungen 138L, 138M, 138N, 1380, 138P, 138Q, 138R, 138S, 138T, 133U, 138V, 138W, 138X₁ 138Y, 1382, 138AA und 138BB. Einer der Eingänge jeder NAND-Schaltung 138L bis 138S ist mit dem Ausgang der NOR-Schaltung 136A der Speicherabtaststufe verbunden, während einer der Eingänge jeder NAND-Schaltung 138T bis 138BB an den Q-Ausgang des Testlatch 130 angekoppelt ist. Wenn ein Impuls am Ausgang der NOR-Schaltung 136A erscheint, zeigt das dem Impulsgenerator 16 zugeführte Programmiersignal an, daß eine permanente Programmänderung erfolgen soll. Wenn dagegen das Testlatch 13OA gesetzt ist, kennzeichnet das dem Impulsgenerator 16 zugeführte Programmiersignal eine temporäre Programmänderung. Infolgedessen erscheint ein Signal am Ausgang einer der NAND-Schaltungen 138L bis 138S nur, wenn eine permanente Programmänderung erfolgen soll, während ein Signal am Ausgang einer der NAND-Schaltungen 138T bis 138B3 nur auftritt, wenn es zu einer temporären Programmänderung kommen soll. Eine Ausnahme ist gegeben, wenn diese temporäre Änderung der Inhibitparameter ist. In diesem Fall geht das Ausgangssignal von der NAND-Schaltung 142A der Inhibitdecodierlogik unmittelbar an die Inhibitlogik 134.

Das Ausgangsparametersignal von der NOR-Schaltung 1383 geht an den anderen Eingang der NAND-Schaltungen 138M und 138Z. Das Hystereseparametersignal von der NOR-Schaltung

030020/0835

138C wird der NAND-Schaltung 138S zugeführt. Das Empfinclichkeitsparametersignal der NOR-Schaltung 138D liegt an den NAND-Schaltungen 1 38R und 1 38U an. Das Refraktärparametersignal von der NOR-Schaltung 138E geht an die NAND-Schaltungen 138Q und 138V. Das R-Synchron-Parametersignal der NOR-Schaltung 138F wird den NAND-Schaltungen 133P und 138W zugeführt. Des Ratenparametersignal geht von der NOR-Schaltung 138G zu den NAND-Schaltungen 1380 und 133X. Das von der NOR-Schaltung 1 38H kommende Irr.pulsbreitenpararr.etersignal wird den NAND-Schaltungen 1 38N und 1 38Y zugeführt. Das Parametersignal HOHE RATE der NCR-Schaltung 1381 geht an die NAND-Schaltung 138T. Das Parametersignal AUTOMATISCHER SCHWELLWERT läuft von der NOR-Schaltung 138J zu der NAND-Schaltung 138AA. Das Bedarfsparametersignal der NOR-Schaltung 138K geht an die NAND-Schcltur,-gen 138L und 138BB. Das Bedarfsparametersignal der NOR-Schaltung 138K wird ferner über einen Inverter 138CC geleitet und wira zu dem Parametersignal BEDARFSBETRItB.

Der Permanentspeicher 140 ist in den Fig. 6E, oG und OH veranschaulicht. Der Einfachheit halber ist der Speicher 140 in Blöcke unterteilt, die die jeweilige Funktion dieses Teils des Speichers angeben. Im Falle des Empfindlichkeitsspeichers und des Refraktärspeichers, bei denen es sich entsprechend Fig. 6E jeweils um zweistufige Speicher handelt, sind die einzelnen Schaltungskomponenten dar-

030020/083B

gestellt. Der zweistufige Hystereseteil des Speichers 14O, der einstufige Ausgangsteil des Speichers 140 und der einstufige R-Synchron-Teil des Speichers 14O sir.d in Fig. 6G in Blockform gezeigt, wobei an die Blöcke Eingangs- und Ausgangsleitungen heranführen. Es versteht sich, daß diese Speicherteile mit denjenigen nach Fig. 6Ξ übereinstimmen, mit der Ausnahme, daß der Hysteresespeicher 140, wie im folgenden erläutert, bestimmte Komponenten nicht enthält. Die sechs Stufen des Impulsbreitenteils des Speichers 14O und die acht Stufen des Ratenteils des Speichers 14O sind in Fig. 6H in Blockform gezeigt. Beide weisen Stufen entsprechend denjenigen nach Fig. 6E auf.

Im folgenden sei der zweistufige Refraktärteil des Speichers 14O gemäß Fig. 6E beschrieben. Der Kürze halcer ist nur eine Stufe erläutert. Die zweite Stufe stimmt mit der ersten hinsichtlich Aufbau und Funktion überein, soweit nichts anderes angegeben ist. Die erste Stufe des Refraktärspeichers 140 weist eine Speicherschleife, bestehend aus Invertern 14OA und 14OB und einem Übertragungsgatter 14OC auf. Der Ausgang des Inverters 14OA ist mit dem Eingang des Inverters 14OB verbunden. Der Ausgang des Inverters 14OB ist an den Eingang des Übertragungsgatters 14OC angeschlossen. Der Ausgang des Gatters 140C ist zum Eingang des Inverters 14OA zurückgeführt.

D30020/0835

Das Übertragungsgatter 14OC wird normalerweise mittels eines Logisch-"1"-Signals entsperrt, das ihm von dem Gatter 138Q der Parameterdecodierlogik 138 zugeht. Dieses liefert normalerweise ein Logisch-"1"-Signal an, solcnge Keine permanente Refraktärprogrammänderung programmiert ist. Wird eine solche permanente Refraktäränderung programmiert, wird das Ausgangssignal des Gatters 1 38Q logisch ¹¹O". In einem solchen Fall wird das Übertragungsgatter 140C durch das Logisch-"O"-Signal vom Gatter 138Q gesperrt. Dieses Signal wird mittels eines Inverters 140E invertiert und an ein entsperrtes Übertragungsgatter 14OD angelegt. Das Ausgangssignal der Stufe 132-1 des Zwischenspeichers 132 geht dem Eingang des Übertragungsgatters 14OD zu. Während der Dauer eines Impulses, während deren das Übertragungsgatter 14OD entsperrt ist, wird ein neues Bit von der Stufe 132-1 angelegt und in der ersten Stufe des Refraktärteils des Speichers 140 eingespeichert.

Das Ausgangssignal der ersten Stufe des Refraktärteils · des Speichers 140 wird vom Ausgang des Inverters 140A abgenommen und über einen zweiten Inverter 14OH sowie ein normalerweise entsperrtes Übertragungsgatter 14OG an einen Ausgang dieser Stufe gegeben. Im Falle des Refraktärteils des Speichers 140 steht an diesem Ausgang das Signal REFRAKTAR 1, das an die Refraktärlogik 168 in Fig. 6N angelegt wird. Im Falle der übrigen Speicherteile wird

03 0020/083B

das Ausgangssignal verschiedenen Teilen der in Fig. 6 veranschaulichten Schaltungsanordnung zugeleitet.

Das Übertragungsgatter 140G wird mittels eines Logisch-"1 "-Signals entsperrt, das seinem Entsperreingang vom Ausgang der NAND-Schaltung 138V der Parameterdecodierlogik 138 zugeht, die ein Logisch-"1"-Signal anliefert, fclls keine temporäre Empfindlichkeitsprogrammänderung auftreten soll. In diesem Fall steht der Ausgang der NAND-Schaltung 138V auf logisch "O", solange die temporäre Programmänderung vorliegt.

Falls eine temporäre Programmierfunktion durchgeführt werden soll, sperrt das Logisch-"O"-Signal von der NAND-Schaltung 138V das Übertragungsgatter 140G; nach Invertieren des betreffenden Signals mittels eines Inverters 1401 wird ein Übertragungsgatter 14OF entsperrt. Das Ausgangssignal der Stufe 132-1 des temporären oder Zwischenspeichers geht ferner an den Eingang des Übertragungsgatters 14OF, das, wenn es entsperrt ist, ein Signal an die Ausgangsstufe des Refraktärteils des Speichers 140 gibt.

Die zweite Stufe des Refraktärteils des Speichers 140 stimmt mit der ersten Stufe mit der Ausnahme überein, daß das Eingangssignal der den Gattern 14OD und 14OF entspre-

030020/0835

chenden Übertragungsgatter von der zweiten Stufe 132-2 des Zwischenspeichers 132 kommt und das Ausgangssignal das Signal REFRAKTÄR 2 ist. Das Ausgangssignal des Inverters 1401 erscheint gleichfalls als ein Ausgangssignai des Refraktdrteils des Speichers 140. Es handelt sich dabt-i um das der Bedarfslogik 19O zugeführte Signal TEMPORÄR REFRAKTÄR.

Der Empfindlichkeitsteil des Speichers 140 ist gleichfalls in Fig. 6E gezeigt. Er stimmt mit dem Refraktcrieil mit der Ausnahme überein, daS die ihm von der Parcmeterdecodierlogik zugeführten Parametersignale von der NAND-Schaltung 138R für die permanente Parameteränderung und von der NAND-Schaltung 1 38U für die temporäre Parameteränderung kommen. Außerdem weist der Empfindlichkeitsteil des Speichers 140 ein zusätzliches Übertragungsgatter 14OJ auf, dessen Dateneingang mit der ersten Stufe an dem Koppelpunkt der den Gattern 14OF und 14OG entsprechenden Übertragungsgatter verbunden ist, während der Entsperreingang an den Ausgang der zweiten Stufe des Empfindlichkeitsteils des Speichers 140 angeschlossen ist. Am Ausgang des Übertragungsgatters 14OJ steht das Ausgangssignal des Empfindlichkeitsteils des Speichers 140 an. Die Aufgabe des Übertragungsgatters 14OJ besteht darin, den Ausgang der ersten Stufe potential frei zu halten, wenn ein Logisch-"1"-Ausgangssignal von der zweiten Stufe vorliegt.

030020/0835

Die beiden in Fig. 6G dargestellten Stufen des Hystereseteils des Speichers 140 stimmen mit dem Refraktärteil rr.it der Ausnahme überein, daß keine den Übertragungsgattern 140F und 14GG oder den Invertern 14OH und 1401 entsprechenden Komponenten vorhanden sind. Dies hat seinen Grund darin, daß der Hystereseteil des Speichers 140 im temporären Betrieb nicht programmierbar ist. Infolgedessen brauchen keine temporären Programmierkomponenten wie die Übertragungsgatter 14OF und 14OG sowie die Inverter 14OH und 14OI vorhanden zu sein. Ferner wird kein Eingangssignal von einem temporären Parametergatter, beispielsweise der NAND-Schaltung 138U, zugeführt. Auch ist kein Ausgangssignal entsprechend dem Signal TEMPORÄR REFRAKTÄR vorgesehen.

Der Ausgangsteil und der R-Synchron-Teil des Speichers 140 sind jeweils einstufig ausgebildet und stimmen im wesentlichen mit der einen für den Refraktärspeicherteil 140 erläuterten Stufe überein, mit der Ausnahme, daß dar Ausgangsteil kein Signal abgibt, das dem Signal TEMPORÄR REFRAKTÄR entspricht. Die Eingangssignale für den Ausgangsteil und den R-Synchron-Teil des Speichers 140 kommen von der Stufe 132-1 des Zwischenspeichers 132; beide sprechen auf ein permanentes und ein temporäres Parametersignal von der Parameterdecodierlogik 138 an.

Fig. 6H zeigt den Impulsbreitenteil und den Ratenteil des

D30020/083B

Speichers 140. Der Impulsbreitenteil des Speichers 140 weist sechs Stufen auf, die jeweils mit der erläuterten einen Stufe des Refraktärteils des Speichers 1 4O in Fig.oE übereinstimmen. Die Eingangssignale für jede der sechs Stufen kommen von der ersten bis sechsten Stufe 132-1 bis 132-6 des Zwischenspeichers 132. Das Permanentparametersignal wird von der NAND-Schaltung 138N der Parameterdecodierlogik 138 angeliefert.

Das temporäre Parcneterwählsignal für den Impulsbreitenteil des Speichers 140 kommx von dem Ausgang eines Inverters 14OK, der das Ausgangssignal einer mit zwei Eingängen versehenen NAND-Schaltung 14OL invertiert. Die beiden Eingangssignale der NAND-Schaltung 14OL werden von den Ausgängen der NAND-Schaltungen 138Y und 138AA zugeführt, die ein Signal auf Grund eines temporären Impulsbreitenparameterprogrammsignals bzw. ein Signal auf Grund eines Parametersignals AUTOMATISCHER SCHWELLWERT liefern. Der Impulsbreitenteil des Speichers 14O gibt kein Signal aD, das dem Signal TEMPORÄR REFRAKTAR des Refraktärteils des Speichers 140 entspricht.

Der Ratenteil des Speichers 140 besteht aus acht Stufen, die jeweils identisch mit der erläuterten ersten Stufe des Refraktärspeichers 140 sind. Jede dieser Stufen spricht auf eine der ersten acht Stufen 132-1 bis 132-8

0 3 0020/083S

des Zwischenspeichers 132 an. Die Permanentparameterdecodierleitung ist an den Ausgang der NAND-Schaltung 1380 der Parameterdecodierlogik 138 angeschlossen, und das Temporärparametersignal wird vom Ausgang eines Inverters 14OM angeliefert, der das Ausgangssignal invertiert, das von einer zwei Eingänge aufweisenden NAND-Schaltung 14ON kommt. Die beiden Eingangssignale für die NAND-Schaltung 14OD laufen von den Ausgängen der NAND-Schaltungen 138T und 138X der Parameterdecodierlogik 138 ein, die ein Signal abgibt, wenn der Parameter HOHE RATE programmiert wird und die Ratenprogrammierung temporär erfolgt. Der Ratenteil des Speichers 140 liefert kein Signal entsprechend dem Signal TEMPORÄR REFRAKTÄR des Refraktärteils des Speichers 14O.

Die gleichfalls in Fig. 6G dargestellte Schwellwertprüflogik 160 weist einen Inverter 16OA auf, dem das Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA der Parameterdecodierlogik 138 zugeführt wird und der seinerseits normalerweise ein Logisch-"O"-Ausgangssignal auf einen Eingang einer mit zwei Eingängen versehenen NAND-Schaltung 16OB gibt. Der andere Eingang der NAND-Schaltung 16OB wird mit dem normalerweise auf logisch "O" stehenden Signal des Schreiblatch 128 der Fig. 6A beaufschlagt. Das normalerweise auf logisch "1" liegende Ausgangssignal der NAND-Schaltung 16OB geht an einen Ein-

030020/0835

gang einer zweiten NAND-Schaltung 16OC, deren anderer Eingang an den Q-Ausgang eines Latch 159A der Zungenschalterlogik 159 in Fig. 6M angeschlossen ist. Das Signal des Zungenschalterlatch 159A ist immer logisch "1", wenn der Zungenschalter 46 geschlossen ist. Der Ausgang der NAND-Schaltung 160C ist mit dem Rückstelleingang eines Latch 16OD verbunden, so daß dessen Q-Ausgang logisch "1" wird. Das Q-Ausgangssignal des Latch 16OD und das Signal logisch "1" des Zungenschalterlatch 159A gehen an die beiden Eingänge einer NAND-Schaltung 16OE, deren Ausgang an die Rückstelleingänge von Latchs 16OF und 16OG angeschlossen ist. An dem Takteingang des Latch 16OF liegt das Q-Signal eines Latch 164A der Nachladelogik 164 an, während das eigene Q-Signal an den Dateneingang des Latch geht. Das Q-Signal des Latch 16OF wird ferner dem Takteingang des Latch 16OG zugeführt, dessen eigener Q-Ausgang an seinen Dateneingang angeschlossen ist. Das Q-Signal des Latch 16OG wird dem Takteingang des Latch 16OD zugeführt. Außerdem ist der Setzeingang des Latch 16OD an den Q-Ausgang des Latch 114D der Zugriffscode-Prüflogik in Fig. 6a angeschlossen.

Die Q-Ausgänge der Latchs 16OF und 16OG und der Q-Ausgang eines Latch 186D der Impulsbreitenlogik 186 sind mit den drei Eingängen einer NAND-Schaltung 16OH verbunden, deren Ausgang an den Zähler 152 angekoppelt ist, um die Abgabe eines Impulses zu bewirken, dessen Impulsbreite 75 % der

030020/0835

programmierten Impulsbreite beträgt. Die Q-Ausgänge der Latchs 16OF und 16OG sind mit den beiden Eingängen einer NAND-Schaltung 16OI verbunden, deren Ausgang an die Ratendecodierlogik 172 angeschlossen ist, um zu bewirken, daß drei Impulse mit einer Rate von 100 Impulsen pro Minute cngeliefert werden.

Die Schwellwertprüflogik 16O tritt nur in zwei Fällen in Funktion, nämlich zum einen beim Schließen des Zungenschalters 146 und zum anderen in Abhängigkeit von dem Programmieren der Funktion AUTOMATISCHER SCHWELLWERT. Vor dem Schließen des Zungenschalters 146 und wenn das Signal des Latch 159A der Zungenschalterlogik auf logisch "O" steht, liegen die Ausgänge beider NAND-Schaltungen 16OC und 16OE auf logisch "1". Dadurch werden die Latchs 16OD, 16OF und 16OG zurückgestellt gehalten. Wenn der Zungenschalter 46 geschlossen wird und das Signal des Latchs der Zungenschalterlogik auf logisch "1" springt, werden die Ausgänge beider NAND-Schaltungen 16OC und 16OE zu logisch ¹¹O", wodurch das Rückstellsignal für die Latchs 16OD, 16OF und 16OG abgeschaltet wird. Beim Auftreten der ansteigenden Flanke des nächsten Signals vom Q-Ausgang des Nachladelogiklatch 164A wird das Latch 16OA gesetzt, wodurch der Ausgang der NAND-Schaltung 1601 logisch "O" wird. Dadurch wird die Anlieferung von Impulsen mit der größeren oder programmierten Rate von 1OO Impulsen pro Minute ermöglicht. Nach zwei weiteren Impulsen des Nachladelogiklatch

030020/083$

164A werden beide Latchs 16OF und 160G gesetzt, wodurch die NAND-Schaltung 16OH entsperrt wird, um einen Logisch-"O"-Impuls während des nächsten Signals der Impulsbreitenlogik abzugeben, der vom Q-Ausgang des Latch 186D der Irr,-pulsbreitenlogik kommt. Dieses Signal erhöht die Rate, mit welcher der Zähler 152 zählt, was dem Impuls mit 75 % Impulsbreite Rechnung trägt. Das nächste Signal des Latch 164A der Nachladelogik bewirkt, daß die Lctchs 16OF und 16OG zurückgestellt werden und das Latch 16OD gesetzt wird. Das dann auf logisch "O" stehende Q-Signal vom Latch 16OD verursacht ein Logisch-"1"-Signal am Ausgang der NAND-Schaltung 16OE₁ wodurch die Latchs 16OF und 16OG in zurückgestelltem Zustand gehalten werden. Bei zurückgestellten Latchs 16OF und 16OG gibt die NAND-Schaltung 1601 ein Logisch-"1"-Signal ab. Impulse werden mit der programmierten Rate angeliefert. Diese Situation dauert an, solange das Latch 16OD gesetzt bleibt.

Das Latch 16OD kann nur zurückgestellt werden, wenn entweder der Zungenschalter 46 geöffnet wird oder wenn die Funktion AUTOMATISCHER SCHWELLWERT programmiert ist. Beim Programmieren der Funktion AUTOMATISCHER SCHWELLWERT wird. das Signal des Schreiblatch 128A zu logisch "1". Gleichzeitig wird das Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA logisch "O". Der Inverter 16OA invertiert das Parametersignal AUTOMATISCHER SCHWELLWERT, wodurch der Ausgang der NAND-Schaltung 16OB

03002Ö/083S

auf logisch "O" springt und der Ausgong der NAND-Schaltung 16OC zu logisch "1" wird. Das Latch 16OD wird zurückgestellt, so daß am Ausgcng der NAND-Schaltung 16OE eine logische "O" erscheint. Danach arbeitet die Schweliwertprüflogik 160 in der zuvor geschilderten Weise. Wenn aus irgendeinem Grund ein rveues Programmiersignal vor Abschluß der Schwellwertprüffunktion empfangen wird, setzt das Zugriffscode-Prüfsignal vom Latch 114D das Latch 160E, wodurch die Schwellwertprüfung beendet wird.

Wie aus Fig. 61 hervorgeht, besteht der schnellte Zähler 152 aus neun Latchs 152A, 152B, 152C, 152D, 152E, 152F, 152G, 152H und 1521. Außerdem weist der Zähler 152 drei NOR-Schaltungen 152J, 152K und 152L mit zwei Eingängen auf. Die Takteingänge der Latchs 152A und 152B werden mit dem Tak-.signal am Ausgang der Taktlogik 158 beaufschlagt. Der Takteingang der übrigen Latchs 152C bis 1521 ist cn den Q-Ausgang der vorausgehenden Stufe 152B bis 152H angeschlossen. Die Dateneingänge jeder der Stufen 152C bis 1521 sind mit dem Q-Ausgang der betreffenden Stufe verbunden. Der Dater.eingang des-Latch 152A ist mit dem Ausgang der NOR-Schaltung 152K verbunden, während der Dateneingang des Latch 152B mit dem Q-Ausgang des Latch 152A in Verbindung steht. Die Rückstelleingänge der Latchs 152A bis 1521 stehen untereinander in Verbindung; sie werden mit dem Signal der Langsamtaktlogik 154 beaufschlagt.

030020/0835

- ''28 - 2SU

Der eine Eingang der NOR-Schaltung 1 52J ist mit dem Q-Ausgang des Lctch 1 52A verbunden, wahrend der zweite Eingang an den Ausgcng der NA Γ.D-Schal tung 16GH der Schwellwertprüflogik 160 angeschlossen ist. Der Ausgang der NOR-Schaltung 152J ist mit einem Eingang der NGR-Schaitung 152K verbunden, dessen anderer Eingang mit dem G-Ausgar.cssignal vom Latch 1525 beaufschlagt wird. Der eine Eingang der NOR-Schaitung 152L ist cn den Q-Ausgang des Latch 152C angeschlossen, wahrend der zweite Eingang mit dem Ausgang eines Inverters 159B der Zungenschalterlogik 159 verbunden ist. Der Ausgang der NOR-Schaltung 152L ist an die Takteingänge der Latchs 108B und 108C der Dater.decodierlogik 108 angekoppelt.

Der schnelle Zähler 152 stellt eine normale, durch 256 teilende Dividierschaltung dar, die am Q-Ausgang des Latch 1521 bei jedem 256. Taktimpuls, der dem Takteingang des Latch 152a zugeht, einen einzelnen Impuls abgibt, solange das Ausgangssignal von der NAND-Schaitung 16CH der Schwellwertprüflogik 160 logisch "1" ist. Mit anderen Worten, die Latchs 152A und 1 52B und die NCR-Schcltungen 152J und 152K arbeiten als eine durch 4 teilende Zahl-, einrichtung. Wenn jedoch des Ausgangssignal der NAND-Schaltung 16CH zu logisch "O" wird, arbeiten die Latchs 152A, 152B in Verbindung mit den NOR-Schaltungen 152J und 152K als ein durch 3 teilendes Netzwerk. Der schnelle Zähler 152 teilt dann nicht mehr durch 256, sondern

030020/0835

- 129 - 2 y ^ 4 B15

durch 192. Der Ausgang des Zählers 152 ist der Q-Ausgang des Latch 1521, eier auf logisch ¹¹O" übergeht, nachdem dem Takteingang das Latch 152A die Divisorenzahl an Impulsen zugeführt wurde.

Bei der in Fig. OK veranschaulichten Langsamtaktlogik 154 gehen die Q-Ausgangssignale der Latchs 1523, 152C, 152D und 152E an die vier Eingänge einer NOR-Schaltung 154A. Der Ausgang der NOR-Schaltung 154A ist mit dem eir.en Eingang einer NOR-Schaltung 1543 gekoppelt, an deren anderem Eingang das Q-Ausgangssignal des Batterielatch 162A anliegt. Das Ausgangssignal der NOR-Schaltung 1543 geht den einen Eingang einer NOR-Schaltung 154C zu. Das Q-Ausgcngssignal eines Latch 1541 wird dem zweiten Eingang der NOR-Schaltung 154C zugeführt.

Solange das Batterielatch 152A gesetzt bleibt, was erkennen läßt, daß die Batterie 44 eine Spannung anliefert, die über einem bestimmten Wert liegt, soll die Langsarr.-taktlogik 154 einen Impuls jedesmal abgeben, wenn aas Zeitlatch 1521 des Zählers 152 gesetzt wird. Dies geschieht normalerweise mit einer Rate von etwa 127 Hz. Nur wenn die NAND-Schaltung 16CH der Schwellwertprüflogik 16O eine logische "O" abgibt, liegt die Folgefrequenz des langsamen Taktsignals bei etwa 113 Hz. Wenn jedoch das Batterielatch 162A zurückgestellt wird, weil die von der

O30020/083S _{ommL mspeC}TED

-130- 29US15

Batterie 44 abgegebene Spannung unter einen vorgegeoenen Wert absinkt, soll die Folgsfrequenz des langsamen Taktsignals um etwa 10 % gesenkt werden. Wenn daher der G.Ausgang des Batterielatch 162A logisch "1" ist, was bei normaler Spannung der Fall ist, steht der Ausgang der NOR-Schaltung 1543 ständig auf logisch ¹¹O". Die NCR-Schalt^ng 154C gibt ein Logisch-^H1"-Ausgangssignal jedesmal ab, wenn das Latch 1521 gesetzt wird und sein Q-Ausgang zu logisch "O" wird. Wenn jedoch die Batteriespannung unter einen gewünschten Wert abfällt, wird das Batterielatch 162A nicht langer gesetzt. Von dem Batterielatch 162A geht ein Logisch-"O"-Signal an die NOR-Schaltung 154B. In diesem Fall liegt der Ausgang der NOR-Schaltung 154B auf logisch "1", bis der Ausgang der NOR-Schaltung 154A auf logisch "O" springt, was dar Fall ist, wenn alle Latchs 152B, 152C, 152D und 152E gesetzt sind. Wenn jetzt das Latch 1541 gesetzt wird, springt der Ausgang der NOR-Schaltung 154A auf logisch "1", wodurch das Ausgangssignal der NOR-Schaltung 154B zu logisch "O" wird. Ein Logisch-"1"-Ausgangssignal kann am Ausgang der NOR-Schaltung 154C erscheinen. Dadurch, daß die G-Ausgangssignale der Latchs 152B, 152C, 152D und 152E als die Eingangssignale zum Entsperren der NOR-Schaltung 154A benutzt werden, hat die am Ausgang der NOR-Schaltung 154C auftretende Impulsfolge eine Folgefrequenz, die etwa 10 % unter derjenigen liegt, mit der die Impulse anfallen, wenn das Batterielatch 162A gesetzt ist.

030020/0835

r-;r■■■:.'·: W.VPSCTED

29U515

Das Ausgangssignal der NOR-Schaltung 154C geht dem einen Eingang einer NOR-Schcltung 1540 zu, deren cnderer Eingang mit dem normalerweise cuf logisch "O" liegenden Signal vom Ausgang einer NAND-Schaltung 154E beaufschlagt ist. Das Ausgangssignal der NOR-Schaltung 154D geht dem einen Eingang ei-, ner NOR-Schaltung 154F zu, deren Ausgcngssignal am Octene ir.-gang eines Latch 154G anliegt, dessen Q-Ausgang mit dem anderen Eingang der NOR-Schaltung 154F verbunden ist. Die Lcngsamtaktlogik 154 weist ferner NOR-Schaltungen 154H und 1541 sowie einen Inverter 154J auf, der in dem Taktkreis des Latch 154G liegt. Die beiden Eingänge der NOR-Schaltung 154H sind an den Ausgang der NOR-Schaltung 154F und den Q-Ausgang des Latch 154G angeschlossen. Die beiden Eingänge der NOR-Schaltung 1541 stehen mit dem Ausgang der NOR-Schaltung 154H und dem Taktsignal von der Taktlogik 158 in Verbindung. Das Ausgangssignal der NOR-Schaltung 1541 geht über den Inverter 154J zum Takteingang des Latch 154G. Das Q-Ausgangssignal des Latch 154G geht an den Rückstelleingang der Latchs 152A bis 1521 des Zählers 152, um diese zurückzustellen, so daß der Zählwert des Zählers 152 Null ist, nachdem jeder langsame Taktimpuls abgegeben ist. Der Grund dafür, daß die Folgefrequenz der Impulse der Langsamtaktlogik 154 gleich 127 Hz ist, ist darin zu sehen, daß zwei zusätzliche Impulsperiodendauern der Taktlogik 158 erforderlich sind, und zwar eine, um das Rückstellen des Zählers 152 zu veranlassen, und eine, die das Setzen des Latch 154G erlaubt.

0 3 0020/0836

ORIGINAL INSPECTED

29US15

Die Folgefrequenz der Impulse der Langsamtakxlogik 154 beträgt daher 32763 Hz geteilt durch (256+2) oder 127 Hz.

Die beiden Eingangssignal für die NAND-Schaltung 154Ξ kommen vom Q-Ausgcr.g eines Latch 164A der Vorresynchronisierlogik und dem Q-Ausgang eines Latch 187A der Nachresynchronisierlogik. Diese beiden Latchs werden benutzt, um die Zeitsteuerung des Systems wieder zu synchronisieren, wenn der spannungsgesteuerte Oszillator entsperrt und später während der Impulsbreiten-Zeitmessung gesperrt wird. Die Resynchronisierung der Zeitsteuerung erfolgt durch Rückstellen des Zählers 152 sowohl vor als auch nach der Abgabe des Impulssignals der Impulsbreitenlogik 186 oder in anderen Worten, immer dann, wenn entweder das Vorresynchronisierlatch 184A oder das Nachresynchronisierlatch 187A gesetzt wird. Dies geschieht dadurch, da.3 das Ausgangssignal der NAND-Schaltung 154E zu logisch "O" wird, so daß das Ausgangssignal der NAND-Schaltung 154D auf logisch "1" springt, wenn entweder das Vorresynchronisierlatch 184A oder das Nachresynchronisierlatch 187A gesetzt wird. Der Ausgang der NOR-Schaltung 154D wird infolgedessen logisch "0", so daß dann das Latch 154G gesetzt werden kann. Auf diese Weise werden zwei zusätzliche Impulse der Langsamtaktlogik 154 angeliefert, um die Zeitsteuerung zu resynchronisieren, wenn VCO-Impulse angelegt werden.

030020/083$

Der in Fig. 6l_ dargestellte langsame Zähler 156 weist acht Latchs 156A₁ 150B, 156C, 156D, 156E, 156F, 156G und 156H auf. Das Signal der Langsamtaktlogik vom Latch 154G in Fig. 6K wird dem Takteingang des Latch 156A zugeführt. Das Q-Ausgangssignal von jedem Latch 156A bis 156G geht an den Takteingang aes nächstfolgenden Latch 156B bis 156h. Der Dateneingang jedes Latch 156A bis 156H ist rr.it dem G-Ausgang des betreffenden Latch gekoppelt. Die Setzeingänge der Latchs 156A, 156B₁ 156C, 156D, 150G und 156H sowie die Rückstelleingänge der Latchs 156E und 156F sind untereinander und mit dem Q-Ausgang des Latch 164A der Nachladelogik 164 verbunden. Auf diese Weise wird der Zähler 156 auf den Zählwert 208 jedesmal zurückgestellt, wenn das Signal von der Nachladelogik 164 zu seinen Setz- und Rückstelleingängen geht. Bei einem Zählwert von 206 braucht der Zähler 156 gerade etwas weniger als 4CO ms, um das 127-Hz-Signal der Langsamtaktlogik 154 zu zählen, bis der Zähler 156 einen vollen Zählwert erreicht und zurück zum Zählwert Null überläuft. Diese 400-ms-Zeitspanne wird für zwei Zwecke ausgenutzt, und zwar zum einen als eine Refraktärdauer von 4OO ms und zum anderen als Zeitspanne, während deren keine Impulse von der Impulsbreitenlogik 186 durch die digitale Schaltungsanordnung nach den Fig. 6A bis 6N abgegeben werden können, oder in anderen Worten als Ratengrenzwertdauer.

Die Q-Ausgänge der Latchs 156A bis 156H des Zählers 156

C30O2Ö/0S3B

sind mit dem einen Eingang jeder der exklusiven NOR-Schaltungen 172A₁ 172B, 172C, 172D, 172E₁ 172F, 1 72G bzw. 1 72H der Ratensteuer- oder -decodierlogik 172 der Fig. 6J verbunden. Der andere Eingang der exklusiven NOR-Schaltungen 172A Dis 172H ist an eine der Stufen des Ratenspeicherteils des Speichers 140 angeschlossen. Die Ausgangssignale der exklusiven NOR-Schaltungen 1 72A bis 172H gehen jeweils einem Eingang einer acht Eingänge aufweisenden NAND-Schal tur.g 1721 zu, deren Ausgangssignal einem Eingang einer mit drei Eingängen ausgestatteten NAND-Schaltung 1 72L zugeführt wird, deren beiden anderen Eingänge normalerweise logisch "1" sind. Das Ausgangssignal der NAND-Schaltung 172L geht an den Dateneingang eines Latch 172M₁ während das vom Ausgang des Latch 154G kommende Signcl der Langsamtaktlogik 154 dem Takteingang des Latch 172M zugeführt wird. Das Q-Ausgangs signal des Latch 164A der Nachladelogik 164, das zu den 5etz- und Rückstelleingängen der Latchs im langsamen Zähler 156 geht, wird auch an den Rückstelleingang des Latch 172M angelegt. Das Q-Ausgangssignal des Latch 1 72M geht als zweites Eingangssignal an die NAND-Schaltung 172L. Die Q-Ausgangssignale jedes Latch 156A, 156D₁ 156E und das Q-Ausgangssignal des Latch 156H des Zählers 156 werden den Eingängen einer NAND-Schaltung 172N zugeführt. Das Ausgangssignal der NAND-Schaltung 172N geht über einen Inverter 1720 an einen Eingang einer NAND-Schaltung 172P. Das andere Eingangssignal der NAND-Schaltung 172P kommt

O30020/083S

-135- 29UÖ15

von dem Ausgang der NAND-Schaltung 16OI der Schwellwertprüflogik 160. Es handelt sich dabei normalerweise um ein Lcgisch-"O"-Signal, mit der Ausnahme der Zeitdauer, wahrend deren die Schwellwertprüffunktion erfolgt. Das normalerweise auf logisch "1" stehende Ausgangssignal der NAND-Schaltung 1 72P bildet das dritte Eingangssignal der NAND-Schaltung 172L.

Die Ratendecodierlogik 172 arbeitet wie folgt. Wenn der Zählwert des Zählers 156 mit jedem Impuls der Langscmtaktlogik 154 weitergeschaltet wird, wird dieser Zählwert rr.it dem in den Ratenteil des Speichers 140 einprogrammierten Code mittels der exklusiven NOR-Schaltungen 172A bis 172H verglichen. Wenn die Übereinstimmung festgestellt wird, steht der Ausgang jeder der exklusiven NOR-Schaltungen 172A bis 172H auf logisch "1", wodurch der Ausgang der NAND-Schaltung 1721 auf logisch ¹¹O" springt. Wenn auf Grund des Vergleichs das Ausgangssignal der NAND-Schaltung 172L logisch "1" wird, wird beim nächsten Impulssignal der Langsamtaktlogik 154 das Latch 172M gesetzt, so daß der Q-Ausgang auf logisch "O" geht und der Q_rAusgang zu logisch "1" wird. Das Q-Ausgangssignal logisch "O" hält den Ausgang der NAND-Schaltung 172L auf logisch "1", so daß bei jedem anschließenden Impuls der Langsamtaktlogik 154 das Latch 172M im gesetzten Zustand gehalten wird.

&3002Ö/083B

-136- 29U615

Falls eine Folge von Schwellwertprüfimpulsen abgegeben werden soll, weil entweder der Zungenschalter 46 schlieSr oder des Parametersignal AUTOMATISCHER SCHWELLWERT von der NAND-Schaltung 138AA der Parcmeterdecodierlogik abgegeben wird, erscheint der Impuls der Impulsbreitenlogik 186, welcher dem Schließen des Zungenschalters 46 oder der Anlieferung des Parametersignals AUTOMATISCHER SCHWELLWERT unmittelbar folgt, mit normaler Rate; er setzt das Latch 1 oOF. Der nächste Impuls der Impulsbreitenlogik 186 bewirkt, daß das Latch 16OG gesetzt wird. Dies hat seinerseits zur Folge, daß der Ausgang der NA,\D-Schaltung 1601 auf logisch "1" springt, wodurch die NAND-Schaitung 172P entsperrt wird, um die mittels des Inverters 1720 invertierten Signale der NAND-Schaltung 1 72N durchzulassen. Der Ausgang der NAND-Schaltung 172N springt etwa 600 ms nach dem Rückstellen des Zahlers auf logisch "1", was einer Rate von 1OO Schlagen pro Minute entspricht. Das Ausgangssignal von der NAND-Schaltung 172P geht dann an die NAND-Schaltung 172L, so daß das Latch 172M bei dem unmittelbar folgenden Impuls der Langsamtaktlogik 154 gesetzt wird. Dies setzt sich fort, solange die NAND-Schaltung 1601 das Signal logisch "1" anliefert, was für eine Zeitspanne der Fall ist, während deren zwei weitere Impulse mit der Rate von 1OO Schlagen pro Minute über die NAND-Schaltungen 172P und 172L laufen.

03002Ö/083S

Das Q-Ausgangssignal des Latch 1 72M der Ratendecodierlogik 172 wird einem Eingang eines in Fig. 6K veranschaulichten Hysteresegatters 1S2A zugeführt. Am anderen Eingang des Hysteresegatters 1S2A liegt ein normalerweise auf logisch "1" Siehendes Signal an, das von der Hystereselogik 174 in Fig. 6L kommt. Wenn beide Signale am Eingang des Hysteresegatters 182A logisch "1" sind, erscheint an deren Ausgang eine logische "O", die an einen Eingang einer NAND-Schaltung 18OA der digitalen Ratenbegrenzerlogik 180 in Fig. 6M geht.

Die in Fig. 6l_ veranschaulichte Hystereselogik 174 kenn so programmiert werden, daß sie eine von drei unterschiedlichen niedrigeren Hystereseraten von 40, 50 oder 60 Schlagen pro Minute hat oder gesperrt wird. Die betreffende programmierte niedrigere Hystereserate oder der Sperrzustand werden von zwei Ausgangssignalen gesteuert, die vom Hystereseteil des Speichers 140 in Fig. 6G kommen. Die drei Hystereseraten werden durch NAND-Schaitungen 174A, 174B und 174C gesteuert. Die Steuerung des Hysteresesperrzustands erfolgt mittels einer NAND-Schaltung 174D. Das obere Ausgangssignal des Hystereseteils des Speichers 140 geht an einen Eingang der NAND-Schaltungen 174C und 174D. Das untere Ausgangssignal des Hystereseteils des Speichers 140 wird den NAND-Schaltungen 174B und 174D zugeführt. Außerdem wird das obere Ausgar.gssignal des Hystereseteils des Speichers 140 über einen In-

030020/0835

verter 174E an Eingänge der NAND-Schaltungen 1 74A und 174B angelegt, wehrend das untere Ausgangssignal aes Hystereseteils des Speichers 140 über einen Inverter 174F an die NA.MD-Schaltungen 174A und 174C geht. Das 4C0-ms-Signal vom Q-Ausgang des Lctch 166C der Überlauf logik 166 wird den NAND-Schal tungen 174A, 174B und 174C zugeführt. Die Q-Ausgangssignale der Latchs 156C, 156D und 156G gehen an die übrigen Eingänge der NAND-Schaltune 174A. Die Q-Ausgänge der Latchs 156B₁ 156C, 156F und 156G sind mit den übrigen Eingc.-.gen der NAND-Schaltung 174B verbunden. Die Q-Ausgangssignale der Latchs 156C, 156D und 156H werden den verbleibenden Eingängen der NAND-Schaltung 174C zugeführt.

Die Ausgangssignale der NAND-Schaltungen 174A, 174B und 174C liegen an den drei Eingängen einer NAND-Schaltung 174G an, deren Ausgang mit dem Dateneingang eines Latch 174H verbunden ist. An den Takteingang des Latch 174H geht das Signal der Langsamtaktlog'ik 154, das von dem Q-Ausgang des Latch 154G in Fig. 6K kommt.

Normalerweise sind die Ausgangssignale der NAND-Schaltungen 174A, 174B und 174C logisch "1", so daß das Ausgangssignal der NAND-Schaltung 174G auf logisch "O" steht. Dadurch wird das Latch 174H durch die seinem Takteingang zugeführten Impulssignale der Langsamtaktlogik 154 ständig

Π30020/0835

im zurückgestellten Zustand gehalten. Wenn jedoch eine der NAND-Schaltungen 174A, 1743 oder 174C durch die Ausgcngssignale vorn Hystereseteil des Speichers 140 angesteuert wird, erscheint am Ausgang ein Logisch-"O"-Signal, wenn der Zähler 156 auf einen solchen Zählwert gezählt hat, dc3 die Eingänge der betreffenden NAND-Schaltung eile auf logisch "1" stehen. Dann tritt am Ausgang der ausgewählten NAND-Schaltung 174A, 174B oder 174C ein Logisch-"0"-Signal auf, das bewirkt, daß der Ausgang der NAND-Schaltung 174G auf logisch "1" geht. Dies hat seinerseits zur Folge, daß das Latch 174H durch das nächste langsame Taktsignal gesetzt wird.

Das Q-Signal des Latch 174H geht einem Eingang einer NAND-Schaltung 1741 zu, während des Ausgangssignal der NAND-Schaltung " 74D an einem zweiten Eingang der NAND-Schaltung 1741 anliegt. Das Q-Ausgangssignal des Zungenschalterlatch 159A in Fig. 6J wird der NAND-Schaltung 1741 als drittes Eingangssignal zugeführt. Alle drei an der NAND-Schaltung 1741 anliegenden Signale stehen normalerweise auf logisch "1", so daß das Ausgangssignal der NAND-Schaltung 1741 normalerweise ein Logisch-"O"-Signal ist, das an den Setzeingang eines Latch 174J geht. Der Rückstelleingang des Latch 174J ist mit dem Q-Ausgang eines Latch 17OA der Reversions- und Meßrückstellogik 170 verbunden. Der Q-Ausgang des Latch 174J ist an den zweiten Eingang

030020/0836

des Hysteresegatters 182A in Fig. 6K angeschlossen, und "solange das Latch 174J gesetzt ist, wird das Hysteresagatter 182A entsperrt, um die Signale von der Ratendecodierlogik 172 durchzulassen.

Das Latch 17OA wird normalerweise im gesetzten Zustand gehalten. Es kann nur in Abhängigkeit von einem cnnehrr.-baren MESS-Signal von der analogen Schaltungsstufe 42 zurückgestellt werden. Das cn den Rückstelleingang des Latch 1 74J gehende Signal liegt daher normalerweise auf logisch "0". Es springt auf logisch "1", wenn der Meßverstärker ein natürlich auftretendes QRS-Signal erfaßt. Wenn ein derartiges natürliches QRS-Signal ermittelt und das Latch 174J zurückgestellt wird, springt dessen Q-Ausgang auf logisch ¹¹O", wodurch das Hysteresegatter 1S2A gesperrt wird. Das Hysteresegatter 182A bleibt jetzt gesperrt, bis das Latch 174J- durch ein Logisch-¹"! "-Signal von der NAND-Schaltung 1741 gesetzt wird. Dies gescnieht, wenn vom Ausgang einer der NAND-Schaltungen 174A, 174B oder 174C ein Logisch-"O"-Signal eingeht, so daß das Latch 174H gesetzt und ein Logisch-"O"-Signal an die NAND-Schaltung 1741 übermittelt wird. Falls in der Zwischenzeit ein weiteres natürliches QRS-Signal erfaßt worden wäre, würde der Zähler 156 zurückgestellt und keinen Zählwert erreichen, der genügt, damit die NAND-Schaltungen 174A, 174B oder 174C ein Logisch-"O"-Signal abgeben .

Π30020/083Β

Vk'enn jedoch des Letch 1 74J gesetzt und das Hysteresegarter 182A entsperrt wird, um ihm von der Ratendecodierlogik 172 zugehende Signale durchzulassen, liefert die Impulsbreitenlogik 186 Signale mit der von dem programmierten Code des Impulsgenerators 16 bestimmten Rate an. Solange Reizimpulse abgegeben werden, bleibt das Latch 174J gesetzt. Das Latch 174J verharrt im gesetzten Zustand, wenn beide der NAND-Schaltung 174D zugeführten Signale logisch "1" sind, oder wenn der Zungenschalter 4ό geschlossen ist und das Latch 159A der Zungenschalterlogik gesetzt ist.

Nimmt man an, daß das Latch 174J gesetzt und das Hysteresegatter 182A entsperrt ist, gehen die in der Ratendecodierlogik 172 decodierten Signale über die NAND-Scnaltung 182A und werden von dieser invertiert, so daß ein Logisch-"O"-Signal an den einen Eingang der NAND-Schaltung 18CA der digitalen Ratenbegrenzerlogik 180 jedesmal angelegt wird, wenn der Zähler 156 auf den in den Ratenteil des Speichers 140 eingegebenen Viert gezählt hat und die exklusiven NOR-Schcltungen 172A bis 172H der Ratendecodierlogik 172 einen Vergleich durchgeführt haben.

Die Gatterlogik 192 in Fig. 6M weist ein Übertragungsgatter 192A und eine NAND-Schaltung 192B auf, deren Ausgang an den Steuereingang des Übertragungsgatters 192A enge-

030020/083B

schlossen ist. Der Eingang des Übertragungsgatters liegt an Masse oder auf logisch "O", während der Ausgang mit dem Eingangsanschluß für das analoge Ratenbegrenzungssignal verbunden ist. Dieser Anschluß bildet den Eingangsanschluß, an den das Ratenbegrenzungssignal von der analogen Schaltungsstufe 42 angeliefert wird. Das von der analogen Schaltungsstufe 42 kommende analoge Ratenoegrenzungssignal ist ein Logisch-"1"-Signal vom Zeitpunkt der Anlieferung eines Herzreizimpulses bis zu einer vorbestimmten Ratenbegrenzungsdcuer danach, die in der Größenordnung von 462 ms entsprechend einer Grenzratenfrequenz von 130 Schlägen pro Minute liegen kann. Unter gewissen Bedingungen ist es erwünscht, Impulse mit einer höheren Ra"ce eis dem analogen Ratengrenzwert von 130 Schlägen pro Minute bereitzustellen. Dazu gehört die Anlieferung des Verifizierimpulses zu einem Zeitpunkt von 100 ms nach einem normalen Reizimpuls oder synchronisierten Impuls zur Anzeige, daß eine permanent programmierte Änderung in den Speicher 140 eingegeben wurde. Die Anlieferung von Impulsen mit einer über dem analogen Ratengrenzwert liegenden Rate ist auch erwünscht, wenn im temporären Betrieb ein Parameter HOHE RATE programmiert wird. Eine solche Art der Programmierung läßt sich benutzen, wenn der Schrittmacher als VorhofSchrittmacher eingesetzt wird, wo der Vorhof mit einer hohen Rate zum Arbeiten veranlaßt werden soll.

Ö30020/0Ö3B

Das Gatter 192 ist für die Fälle des Verifizierimpulses und der hohen Ratenprogrcmmierung vorgesehen, in denen der cnaloge Rater.grer.zwert üoersteuert werden soll. Un dies zu erreichen, werden den Eingängen der NAND-Schci-cur.g 192B zwei normale logische "1"-Signale zugeführt,· von denen das eine von der NAND-Schaltung 138T der Parameterdecodierlogik 138 und das andere von der Verifizierimpulslogik 188 kommt. Das Signal der Verifizierimpulslogik wird nach der Abgebe des normalen Impulses der Verifizierimpulsgruppe zu logisch "O" und bleibt bis nach der Anlieferung des Verifizierimpulses logisch ¹¹O". Das normalerweise auf logisch "1" stehende Ausgangssignal der NAND-Schaltung 138T der Parameterdecodierlogik 138 wird zu logisch "0^M, wenn der Parameter HOHE RATE decodiert wurde. Dieser Zustand bleibt erhalten, bis die Programmierung der hohen Rate vorüber ist. Unter normalen Umständen steht daher der Ausgang der NAND-Schaltung 192B auf logisch "O"; das Übertragungsgatter 192A ist nicht stromführend. Treten jedoch der Verifizierimpuls oder der Parameter HOHE RATE auf, springt der Ausgang der NAND-Schaltung 1923 auf logisch "1". Das Übertragungsgatter 192A wird geschlossen, wodurch das Ratenbegrenzungssignal unabhängig von dem Wert des von der analogen Schaltungsstufe 42 angelieferten Signals auf logisch "O" gezogen wird.

Die in Fig. 6M veranschaulichte Überlauflogik 166 weist eine mit acht Eingängen ausgestattete NAND-Schaitung 166A

030020/0836

auf, deren Ausgang an eine NAND-Schaltung 1663 mit drei Eingängen angeschlossen ist. Der Ausgang der NAND-Schaltung 1663 ist mit dem Dateneingang eines Latch 1 66C verbunden. Der Takteingang des Latch 166C wird mit dem Signal der Langsamtaktlogik 154 beaufschlagt, das von aem Q-Ausgang des Latch 1 54G kommt. Der Rückstelleingang aes Latch 166C ist an den Q-Ausgang des Latch 164A der Nachladelogik 164 angeschlossen. Das Latch 166C wird daher jedesmal zurückgestellt, nachdem ein Herzreizimpuls angeliefert oder ein natürlicher Schlag erfcßt wurde. Der Q-Ausgang des Latch 166C ist mit einem zweiten Eingang der NAND-Schaltung 1663 verbunden. Der dritte Eingang der NAND-Schaltung 1663 wird mit dem Q-Ausgangssignal des Latch 156H des Zählers 156 beaufschlagt. Die Q-Ausgänge der Latchs 156A, 1 56B und 156D bis 1 56H des Zählers 156 führen zu sieben der acht Eingänge der NAND-Schaltung 166A. Der achte Eingang der NAND-Schaltung 166A ist an den Q-Ausgang des Batterielctch 162 angeschlossen. Es handelt sich dabei um ein normalerweise auf logisch "O" stehendes Signal. Dadurch wird der Ausgang der NAND-Schaltung 166A unabhängig von dem im Zähler 156 stehenden Zählwert normalerweise auf logisch "1" geholten. Wenn jedoch das Batterielatch 162A zurückgestellt wird, weil die Batteriespannung unter einen Mindestwert absinkt, springt der Q-Ausgang desselben auf logisch "1". Der Ausgang der NAND-Schaltung 166A geht auf logisch "O" , wenn in dem Zähler 156 der Zählwert 151 steht, das heiSt

030020/0835

2JK4S15

wenn alle Latchs des Zahlers mit Ausnahme des Latch 1ScC gesetzt sind.

Die NAND-Schaltung 166A ist vorgesehen, weil beim Rückstellen des Batterielatch 162A auf Grund eines Abfalls der Batteriespannung die Rate des langsamen Taktsignals um etwa 10 % gesenkt wird. Diese Absenkung muß infolgedessen in der Überlauf logik 166 kompensiert werden, um das Setzen des Latch 166C auf einer konstanten Zeit von etwa 4OO ms nach der Anlieferung des Reizimpulses zu halten.

Die Überlauflogik 166 arbeitet wie folgt. Nimmt man zunächst an, daß die Batterie 44 eine ausreichende Spannung liefert, gibt die NAND-Schaltung 166A ein Logisch-"1"-Ausgangssignal ab, weil ihr vom Q-Ausgang des Batterielatch 162A das Signal logisch "O" zugeht. Wenn der langsame Zähler 156 einen langsamen Taktzyklus nach der Anlieferung des Reizimpulses auf den Zählwert 208 gesetzt wird, sind alle der NAND-Schaltung 166B zugehenden Signale logisch "1". Der Zählwert im Zähler 156 wird, nacndem dieser auf den Zählwert 208 gestellt wurde, weitergeschaltet. 49 Impulse der Langsamtaktlogik 154 später werden alle Latchs zurückgestellt; der Zähler 156 kehrt auf den Zählwert Null zurück. Jetzt springt das am Q-Ausgang des Latch 156H erscneinende Signal von logisch "1" auf logisch ¹¹O". Wenn der Q-Ausgang des Latch 156H logisch "O" wira, springt der Ausgang der NAND-Schaltung 166B auf

030020/0838

-146- 29U615

logisch "1". Bei dem nächsten Impulssignal der Langsamtaktlogik 154, das dem Takteingang des Latch 1 66C zugeht, wird das Latch 166C auf Grund der logischen "1" gesetzt, die jetzt an dem Dateneingang von der NAND-Schaltung 166B anliegt. Ungefähr 4OO ms nach der Abgabe des Reizimpulses oder dem Erfassen eines natürlichen Schlags wird also das Überlauflatch 1 66C gesetzt.

Wäre das Batterielatch 162A zurückgestellt worden, wäre der Ausgang dör NAND-Schaltung 166A auf logisch "O" gesprungen, wenn der Zähler 156 den Zählwert 251 erreicht. Die von der NAND-Schaltung 166A kommende logische "O" geht der NAND-Schaltung 1663 zu, so daß deren Ausgang auf logisch "1" übergeht. Das langsame Taktsignal bewirkt dann das Setzen des Latch 166C. In jedem Fall springt, nachdem das Latch 16OC einmal gesetzt ist, dessen Q-Ausgang auf logisch ¹¹O". Dieses Signal wird zum einen Eingang der NAND-Schaltung 166B zurückgeführt, um deren Ausgang auf logisch "1" zu halten. Infolgedessen wird das Latch 166C in gesetztem Zustand gehalten, wenn seinem Takteingang anschließend lengsame Taktimpulse zugehen.

Die in Fig. 61 dargestellte Verifizierimpulslogik 188 umfaßt zwei Latchs 188A und 188B, NAND-Schaltungen 188C und 188Ξ sowie eine NOR-Schaltung 188D. Das Speicheracfragesignal von der Speicherabtasttorschaltung 136A in Fig. 6A und das BEDARFS-Signal vom Inverter 138CC der Pa-

Ö3002Q/083S

-147- 29U615

rameterdecodierlogik 138 gehen den beiden Eingängen der ISIAND-Schaltung 1 38E zu, deren Ausgang mit dem Takteingang des Latch 188A verbunden ist. Der Q-Ausgang des Latch 188A führt zurück zum Dateneingang des Latch, während das Q-Ausgangssignal des Latch 188A an den Dateneingang des Latch 188B angelegt wird. Der Q-Ausgcng des Latch 164A der Nachladelogik 164 ist mit dem Takteingang des Latch 1835 verbunden. Das Q-Ausgangssignal des Latch 188B wird dem Rückstelleingang des Latch 188A und einem Eingang der NAND-Schaltung 188C zugeführt. Der andere Eingang der NAND-Schaltung 188C wird mit dem Signal vom Q-Ausgang des Latch 169A der Austastlogik 169 beaufschlagt. Dieses Signal steht normalerweise auf logisch "1" und wird bei der Abgabe des Reizimpulses zu logisch ¹¹O". Es bleibt während ungefähr 100 ms danach logisch ^H0". Der Q-Ausgang des Latch 188B ist mit einem Eingang der NOR-Schaltung 188D verbunden. Die anderen Eingänge der NOR-Schaltung 18SD sind an den Q-Ausgang der Latchs 152C und 152E des Zählers 152 angeschlossen.

Die Verifizierimpulslogik 188 arbeitet in Abhängigkeit von der Anlieferung des Speicherabtastsignals von der Speicherabtasttorschaltung 136A in Fig. 6A, es sei denn, da8 der BEDARFS-Parameter permanent programmiert ist. Ein logischer "1"-Impuls wird von der Speicherabtasttorschaltung 136a nur denn angeliefert, wenn ein Permanentprogrammiersignal angenommen wurde und in den Permane.ntspei-

030020/0836

cner eingeschrieben wird. Das Speichercofragesigncl wird über die NAND-SchcI tu.ng 13£E, aie mitteis des normalerweise auf logisch "1" stehenden Signals vorn Ausgang des Inverters 13SCC der Paraneterdecodierlogik 133 entsperrt wird, an den Tckteingang des Latch 188A angelegt, υπ des Latch 188A zu setzen, wodurch cm G-Ausgang des Latcn 156A ein Signal logisch "1" ansteht. Das Logisch-"1"-Signal vom Q-Ausgang des Latch 188A geht an eine ODER-Schaltung 176C des R-Synchrcn-Gatters und an die NOR-Schaltung 190A der Bedarfslogik, so daß der nächste Impuls im R-Synchron-Betrieb abgegeben wird. Dadurch wird sichergestellt, äcß beim Auftreten von natürlicher Herzaktivitat der Verifizierimpuls nicht wahrend des kritischen Teils tier Herzwelle angelegt wird. Das nächste auftretende Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164A bewirkt daher, daß das Latch 188B gesetzt wird. Das Q-Ausgangssignal vom Latch 188B₁ bei dem es sich zu diesem Zeitpunkt um ein Logisch-"C"-Signal handelt, entsperrt die NOR-Schaltung 188D, um Impulse jedesmal anzuliefern, wenn die Latchs 152C und 152E des schnellen Zählers 152 gesetzt sind. Weil das Latch 188B durch das Q-Ausgangssignal des Latch 164A der Nachladelogik 164 getaktet wird, erfolgt sein Setzen erst nach der Abgabe des Reizimpulses. V.'enn das Latch 188B gesetzt ist, wird über seinen cuf logisen "1" stehenden Q-Ausgang das Latch 188A zurückgestellt; die NAND-Schaltung 188C wird entsperrt, um an ihrem Ausgang für einen Logisch-"O"-Impuls während der Austast-

030020/083S

29US15

dauer oder für etwa 100 res nach der Abgabe des normalen Reizimpulses zu sorgen. Durch das Rückstellen des Latch 188A wird der R-Synchronbetrieb beendet.

Die in Fig. 6M veranschaulichte digitale Ratenbegrenzerlogik 18O weist eine NAND-Schaltung 18OA, einen Inverter 18O3, ΝΑΝΟ-Schaltungen 18OC und 18OD, einen Inverter 1SCE sowie NAND-Schaltungen 18OF und 18OG auf. Die Eingänge der MA.ND-Schaltung 18OA sind mit dem Ausgang der Hysterese-NAND-Schaltung 182A und dem Ausgang der NAND-Schaltung 188C der Verifizierimpulslogik 188 verbunden. Der Ausgang der NAND-Schaltung 18OA ist an einen Eingang der NANiD-Schaltung 18OF angeschlossen.

Die Eingänge der NAND-Schaltung 18OC sind mit dem Q-Ausgang des Latch 166C tier Überlauflogik 166 sowie über den Inverter 18O3 mit dem Ratenbegrenzungseingangsanschluß verbunden. Das Ausgangssigncl der NAND-Schaltung 18OC geht einem Eingang der NAND-Schaltung 18OD zu. Das ande re Eingangssignal der NAND-Schaltung 18OD kommt vom Ausgang des Inverters 18OE₁ der mit dem Ausgangssignal der NAND-Schaltung 1923 dar Gatterstufe 192 beaufschlagt wird. Der Ausgang der NAKD-Schaltung 18CD ist mit dem anderen Eingang der NAND-Schaltung 18OF verbunden. Der Ausgang der NAND-Schaltung 18OF ist mit dem einen der beiden Eingänge der NAND-Schaltung 18OG verbunden. Das andere Eingangssignal der NAKD-Schaltung 18OG kommt vom Ausgang ei-

0300 20/0836

ner NAND-Schaltung 176A des R-Synchron-Gatters 176. Der Ausgang der NAND-Schaltung 17όΑ steht normalerweise auf logisch "1". Er springt auf logisch ¹¹O", wenn ein natürliches Herzschlagsignal nach der Refraktärdauer erfaßt wird, falls aer Impulsgenerator so programmiert ist, da3 er im R-Synchronbetrieb arbeitet.

Unter normalen Bedingungen bewirkt die analoge Ratenbegrenzungsschaltung der analogen Schaltungsstufe 42, daß unmittelbar nach Anlieferung eines Reizimpulses ein Logisch-"1"-Signal cn den Ratenbegrenzungsanschluß für eine Dauer von etwa 462 ms geht. Außerdem wird das Latch 166C zurückgestellt. Sein Q-Ausgang liegt auf logisch "O" . Infolgedessen sind beide der NAND-Schaltung 18OC zugeführten Signale logisch "O". Am Ausgang der NAND-Schaltung 18OC steht das Signal logisch "1". Mit fortschreitender Zeitdauer wird das analoge Ratenbegrenzungssigncl zu logisch "O". Das Latch 166C wird gesetzt, was bewirkt, daß die beiden Eingangssignale der NAND-Schaltung 18CC logisch "1" werden. Infolgedessen springt der Ausgang der NAND-Schaltung 18OC auf logisch ¹¹O", was zur Folge hat, daß das Ausgangssignal der NAND-Schaltung 18OD auf logisch "1" springt. Dadurch wird die NAND-Schaltung 13OF entsperrt, um ein Logisch-"1"-Signal von der NAND-Schcltung 18OA zur NAND-Schaltung 18OG durchzulassen.

Im normalen Betrieb stehen die beiden Eingänge der NAND-

Ö30020/0836

29U515

Schaltung 18CA auf logisch "1", so daß am Ausgang logisch "O" cnliegt. Zu einem gewissen Zeitpunkt wird das Ausgangssignal des Hysteresegatters, das von der NAND-Schaltung 182A zum einen Eingang der NAND-Schaltung 18OA geht, logisch ¹¹O", was cnzeigt, aaß ein Reizimpuls angeliefert werden soll. Wenn Ger Verifizierimpuls angeliefert werden soll, wird in ähnlicher Weise das Ausgangssignal, des von der NAND-Schaltung 18SC zu dem anderen Eingang der NAND-Schaltung 18OA geht, logisch "O". Wenn eines aieser Signale logisch "O" wird, springt der Ausgang der NAND-Schaltung 18OA auf logisch "1"; beide Eingangssigncle der NAND-Schaltung 18OF sind dann logisch "1", so daß dessen Ausgang auf logisch "O" geht. Dies hat seinerseits zur Folge, daß ein Logisch-"1"-Signal vom Ausgang der NAND-Schaltung 18OG abgegeben wird, was den Reizimpuls einleitet.

Falls der NAND-Schaltung 18OA ein Logisch-"0"-lmpuls vor dem Ablauf der digitalen oder der analogen Ratenbegrenzungsdauer zugeführt wird, liegt der Ausgang der NAX'D-Schaltung 18OD auf logisch ¹¹O", wenn man annimmt, daß das Ausgangssignal von der NAND-Schaltung 192B logisch "O" ist. Infolgedessen wird der Logisch-"1"-Ausgangsimpuls von der NAND-Schaltung 18OA von der NAND-Schaltung 18OF nicht weitergegeben. Wenn jedoch die beiden Ratenbegrenzungszeiten auslaufen und der Ausgang der NAND-Schaltung 16OD auf logisch "1" springt, wird die NAND-

030020/0836

ORIGINAL INSPECTED

Schaltung 1SOF mittels der NAND-Schaltung 18CD entsperrt. Jedes von der NAND-Schaltung 180 zugeführte Logisch-"1 "-Signal bewirkt dcr.n, daß von der NAND-Schaltung 1SCF an die NAND-Schaltung 18OG ein Logisch-"0"-Signal geht, das seinerseits zur Abgabe eines Logisch-"1"-Signals von der NAND-Schaltung 1SC3 führt.

Das von dem Hysteresegatter 182A auf die NAND-Schaltung 18OA gegebene Signal geht von dem Q-Ausgang des Latch 1 72M der Ratendecodierlogik 172 aus und wird ständig angelegt, bis das Signcl der Nachladelogik 164 erscheint, nachdem ein Reizimpuls abgegeben oder ein natürlicher Herzschlag ermittelt wurde. Oowohl daher die NAND-Schaltung 18OF zum Zeitpunkt der Anlegung eines Signals von der NA.ND-Schcltung 18OA gesperrt sein kann, wird dieses Signal weiter zugeführt, bis die Ratenbegrenzungsdauern auslaufen. Auf diese Weise wird eine obere Rate bei dem analogen Ratengrenzwert von 130 Schlagen pro Minute stabilisiert, was im Gegensatz zu zahlreichen früheren Systemen steht, die lediglich jedes Signal unbeachtet lassen, das vor dem Ablauf der Ratenbegrenzungsdauer erscheint.

In den Fällen, in denen es erwünscht ist, Impulse mit einer den oberen Ratengrenzwert überschreitenden Rate anzuliefern, beispielsweise wenn der Parameter HOHE RATE einprogrammiert ist oder wenn ein Verifizierimpuls abgegeben werden muß, wird der Ausgang der NAND-Schaltung 192B

030020/0835

logisch "1". Der Inverter 180E bewirkt, daß ein Logisch-"O"-Signal an den anderen Eingang der NAND-Schaltung 18OD geht. Dies zieht den Ausgang der NAND-Schaltung 180D auf logisch "1". Die NAND-Schaltung 180F wird entsperrt, so daß die der NAND-Schaltung 18OA zugehenden Impulse über die NAND-Schaltung 18OF wie im normalen Betrieb laufen.

Das Ausgangssignal der NAND-Schaltung 18OG der digitalen Ratenbegrenzerlogik 180 geht an den Setzeingang des Vorresynchronisierlatch 184A in Fig. 6K, um die Abgabe des Herzreizimpulssteuersignals von der Impulsbreitenlogik 186 einzuleiten. Das Vorresynchronisierlatch 184A wird benutzt, um eine Änderung hinsichtlich der Quelle der Taktimpulse der Taktlogik 158 auszulösen. Diese Impulse sollen von dem spannungsgesteuerten Oszillator statt von dem externen Oszillator kommen. Außerdem wird die Zeitsteuerung des Systems auf das neue Taktsignal resynchronisiert. Der spannungsgesteuerte Oszillator liefert Impulse mit einer Folgefrequenz von 40 000 Hz an, während der externe Oszillator Impulse mit einer Frequenz von 32768 Hz abgibt. Außerdem sinkt die Folgefrequenz des VCO-Taktsignals entsprechend einer Abnahme der von der Batterie 44 bereitgestellten Spannung. Infolgedessen müssen sowohl die Impulsbreitensteuerlogik als auch der schnelle Zähler neu gestartet und auf die Änderung der Impulse, veranlaßt durch das Setzen des Latch 184A, resynchronisiert werden.

030020/083B

Dem Setzeingang des Vorresynchronisierlatch 184A wird das. Ausgangssignal der NAND-Schaltung 18OG zugeführt. Das Latch 184A ist so ausgebildet, daß ein seinem Rückstelleingang zugehendes Logisch-"1"-Signal den Einfluß eines Logisch-"1"-Signals am Setzeingang des Latch übersteuert. Der Rückstelleingang des Vorresynchronisierlatch 184A ist mit dem Ausgang einer NAND-Schaltung 184B verbunden, deren drei Eingänge an den Q-Ausgang des Latch 186D der Impulsbreitenlogik 186, den Q-Ausgang des Resynchronisierlatch 187A und den Q-Ausgang des Nachladelogiklatch 164A angeschlossen sind. Das Vorresynchronisierlatch 184A wird daher durch die Vorderflanke des von der Impulsbreitenlogik 186 kommenden Impulsbreitensteuersignals zurückgestellt und bis nach dem Nachladesignal zurückgestellt gehalten .

Das Q-Ausgangssignal des Latch 184A geht über einen Inverter 184C an den Takteingang des Batterielatch 162A, um eine Kontrolle der Batteriespannung zu bewirken. Dem Dateneingang des Batterielatch 162 wird das BATTERIE-Signal zugeführt, das auf logisch "1" steht, solange die Spannung der Batterie 44 den Mindestwert übersteigt. Die Batteriekontrolle wird bewirkt, indem das Batterielatch 162A auf den Wert des BATTERIE-Signals getaktet wird, unmittelbar bevor der Impulsgenerator 16 einen Reizimpuls abgibt, um eine momentane Stromentnahme aus der Batterie auf Grund des Impulses unberücksichtigt zu lassen.

030020/0835

29UG15

Der Setzeingang des Batterielatch 162A ist an den Q-Ausgang des Testlatch 13OA angeschlossen, damit das Batterielatch 162A jedesmal gesetzt werden kann, wenn eine temporäre Programmänderung eintritt.

Das Ausgangssignal des Inverters 184C der Vorresynchronisierlogik 184 geht ferner an einen Eingang einer NOR-Schaltung 158A der Taktlogik 158. Der andere Eingang der NOR-Schaltung 158A ist an den Q-Ausgang des Latch 186D der Impulsbreitenlogik angeschlossen. Am Ausgang der NOR-Schaltung 158A erscheint das Signal VCO-ENTSPERRUNG, das der analogen Schaltungsstufe 42 zugeführt wird, um dem dort vorhandenen spannungsgesteuerten Oszillator die Anlieferung von Impulsen zu ermöglichen. Normalerweise ist dieses Signal eine logische "1", weil der NOR-Schaltung 158A zwei normalerweise logische "O"-Signale zugehen. Wenn jedoch das Vorresynchronisierlatch 184A gesetzt wird, bleibt das Signal VCO-ENTSPERRUNG logisch "O" , solange das Latch 186D der Impulsbreitenlogik gesetzt ist, was die Anlieferung von VCO-Impulsen ermöglicht. Das Ausgcngssignal der NOR-Schaltung 158A geht ferner zum Steuereingang eines Übertragungsgatters 158B, an dem das Taktsignal von dem externen Quarzoszillator (XTAL) anliegt. Es wird ferner über einen Inverter 158D auf den Steuereingang eines Übertragungsgatters 158C gegeben, an dem das VCO-Taktsignal anliegt. Die Ausgänge der Übertragungsgatter 158B und 158C sind zusarnmengeschaltet und liefern das

030020/0636

2944515

Taktsignal der Taktlogik 158. Solange der Ausgang der NOR-Schaltung 158A auf logisch "1" steht, wird das Übertrcgungsgatter 153B entsperrt. Das XTAL-Signal bildet das Taktsignal der Taktlogik 153. Wenn jedoch der Ausgang der NOR-Schaltung 1 58A logisch "O" wird, erfolgt die Entsperrung des Übertrcgjngsgatters 158C, so daß das VCO-Sigr.al zu dem Taktsignal der Taktlcgik 158 wird.

Das Q-Ausgangssignal des Vorresynchronisierlatch 184A geht dem einen Eingang einer NOR-Schaltung 186A der Impulsbreitenlogik 186 zu. Die Impulsbreitenlogik 186 umfaßt ferner NAND-Schaltungen 1863 und 186C, das Latch 166D, eine NOR-Schaltung 186E und eine NAND-Schaltung 186F. Jede der Torschaltungen 186A, 186B, 186C, 186E und 18oF weist zwei Eingänge und einen Ausgang auf. Dem zweiten Eingang der NOR-Schaltung 186A wird das Q-Ausgangsignal des Latch 154G der Langsamtaktlogik 154 zugeführt. Das Ausgangssignal aer NOR-Schaltung 186A geht cn den einen Eingang der NAND-Schaltung 186B₁ deren anderer Eingang an den Q-Ausgang des Latch 186D angeschlossen ist. Der Ausgang der NAND-Schaltung 186B ist mit dem einen Eingang der NAND-Schaltung 186C verbunden. An der NOR-Schaltung 186E liegen das Ausgangssignal der NCR-Schaltung 188D der Verifizierimpulslogik 188 und das Ausgangssignal eines Inverters 157J der Impulsbreitendecodierlogik 157 an. Das Ausgangssignal der NOR-Schaltung 186E wird dem einen Eingang der NAND-Schaltung 186F zugeführt. Das

Ö30020/Q836

andere Eingangssignal der NAND-Schaltung 186F kommt von dem Q-Ausgang des Latch 186D.

Das Ausgangssignal der NAND-Schaltung 186F geht an den anderen Eingang der NAND-Schaltung 186C₁ während der Ausgang der NAND-Schaltung 186C an den Dateneingang des Latch 186D angeschlossen ist. Der Takteingang des Latch 186D wird mit dem von der analogen Schaltungsstufe 42 kommenden VCO-Taktsignal beaufschlagt.

Die Impulsbreitendecodierlogik 157 weist exklusive NOR-Schaltungen 157A₁ 157B₁ 157C, 157D, 157E, 157F und 157G mit je zwei Eingängen und einem Ausgang auf. Die Ausgänge der exklusiven ODER-Schaltungen 157A bis 157G sind an eine NOR-Schaltung 157H angescnlossen, deren Ausgang mit einem Eingang einer NAND-Schaltung 1571 verbunden ist. Der andere Eingang der NAND-Schaltung 1571 ist an den Q-Ausgang des Latch 188B der Verifizierimpulslogik 18S angekoppelt. Der Ausgang der NAND-Schaltung 1571 steht üoer den Inverter 157J mit der NOR-Schaltung 186E der Impulsbreitenlogik 186 in Verbindung.

Ein Eingang jeder der exklusiven NOR-Schaltungen 1573 bis 157G ist an jeweils eine der sechs Stufen des Impulsbreitenteils des Speichers 140 angeschlossen. Der Q-Ausgang des Latch 152G des Zählers 152 ist mit dem anderen Eingang der exklusiven NOR-Schaltung 157G verbunden. Der

030020/0838

ORIGINAL INSPECTED

- 158 - 29U615

Q-Ausgang des Latch 152F ist an den anderen Eingang der exklusiven NOR-Schaltung 157F angeschlossen. Dem anderen Eingang der exklusiven NOR-Schaltung 157E wird das Q-Ausgangssignal des Latch 152E zugeführt. Die anderen Eingänge der exklusiven NOR-Schaltungen 157B, 1 57C und 1 57D sind an den Ausgang von NCR-Schaltungen 157M₁ 157N und 157Ο angeschlossen. Beide Eingange der exklusiven NOR-Schaltung 157A stehen mit NCR-Schaltungen 157K und 157L in Verbindung. Ein Eingang jeder der NOR-Schaltungen 157K bis 1570 wird mit dem Signal VCO-ENTSPERRUNG von der Taktlogik 158 beaufschlagt. Die Q-Ausgänge der Latchs 152B, 152C und 152D sind an die anderen Eingänge der NOR-Schaltungen 157M, 157N und 1570 angeschlossen, während die Q-Ausgänge der Latchs 152A und 152B mit den anderen Eingängen der NOR-Schal~ungen 157K und 157L verbunden sind.

Die NOR-Schaltungen 157K bis 1 57Ο werden jeweils dadurch entsperrt, daß das Signal VCO-ENTSPERRUNG logisch "O" wird, so daß die exklusiven ODER-Schaltungen 157B bis 157G den Zählwert der zweiten bis siebten Stufe (Latchs 152B bis 152G) des Zählers 152 mit dem Code im Impulsbreitenteil des Speichers 140 vergleichen können. Wenn Übereinstimmung auftritt und wenn die Ausgänge der exklusiven ODER-Schaltungen 1 57A bis 1 57G jeweils auf logisch "O" stehen, springt der Ausgang der NOR-Schaltung 157H auf logisch "1". Solange die NAND-Schaltung 1571 nicht dadurch gesperrt wird, daß das Verifizierimpuls-

030020/0835

logiklatch 183B gesetzt wird, läuft das Logisch-"1 "-Signal von der NOR-Schaltung 157H über die NAND-Schaltung 1571 und den Inverter 157J zur NCR-Schaltung 186E der Impulsbreitenlogik 136.

Im Betrieb wird des Impulsbreitenlogiklatch 186D in Abhängigkeit von derr. Setzen des Vorresynchronisierlatch 184A gesetzt, um die Vorderflanke des Reizimpulses zu bestimmen. Nachdem die programmierte Impulsbreitendauer verstrichen ist, wird das Letch 186D zurückgestellt. Das Ausgangssignal des Latch 186D ist daher ein Impuls, der cie Zeit und Dauer des Herzreizimpulses steuert, der von dem Impulsgenerator 16 abzugeben ist. Wenn sowohl das Vorresynchronisierlatch 184A als auch das Latch 154G der Langsamtaktlogik gesetzt sind, stehen beide Eingänge der NOR-Schaltun"} 186A auf logisch ¹¹O", so daß der Ausgang auf logisch "1" springt. Dieses Logisch-"1"-Signal wird der NAND-Schaltung 1863 zugeführt, die zusammen mit dem Logisch-"1"-Signal vom Q-Ausgang des Latch 186D eine logische "O" an die NAND-Schaltung 186C gibt, so daß deren Ausgang auf logisch "1" springt. Beim Auftreten des nächsten dem Takteingang des Latch 186 D zugehenden VCC-Signals wird das Latch 186D gesetzt, so daß dessen Q-Ausgang auf logisch "1" springt, während der Q-Ausgang zu logisch "O" wird.

Das Ausgangssignal der NOR-Schaltung 188D der Verifizier-

030020/0835

impulslogik 1 S3 und des Ausccngssignal vom Inverter 1 d7J der Irnpulsbrei tendecodierlogik 157 gehen den beiden Eingängen der NOR-Schaltung Ί8όΕ zu. Normalerweise stenen beide diese Signale cuf logisch "0", so daß der Ausgang der NOR-Schaltung 186E auf logisch "1" liegt. Wenn des Latch I860 gesetzi wird und dessen Q-Ausgcng cuf logisch "1" übergeht, sind beide Eingange der NAND-Schaitung 'j86F logisch "1", so da.3 der Ausgang auf logisch "O" geht. Dies hält den Ausgang der ΝΑΝΟ-Schaltung 186C auf logisch "1", so daß das Latch 186D weiterhin jedesmal gesetzt wird, wenn ihm ein VCO-Signal von der Tcktlogik 153 zugeht.

Nachdem der Zähler 152 auf einen Wert gezählt hat, der gleich dem im Irr.pulsbreitenteil des Speichers 140 einprogrammierten Wert ist und der Ausgang jeder der exklusiven NOR-Schaltungen 1 57A bis 157G der Impulsbreitendecodierlogik 157 logisch "O" wird, geht der Ausgang des Inverters 1571 auf logisch "1". Dieses Logisch-"1"-Signal wird der NOR-Schaltung 186E zugeführt und bewirkt, daß deren Ausgang auf logisch "O" übergeht. Dies hat seinerseits zur Folge, daß der Ausgang der NAND-Schaltung 186F auf logisch "1 " springt und das Ausgangssignal der NA.ND-Schaltung 186C zu logisch "O" wird. Infolgedessen wird das Latch 186D beim Auftreten des nächsten VCO-Impulses zurückgestellt, der ihm von der Taktlogik 158 zugeht. Das Latch 186 wird also beim Setzen des Vorresynchronisierlatch 184A gesetzt und nach dem Verstreichen der betref-

030020/0835

- 161 - 2944515

fenden Impulsbreitendauer zurückgestellt.

Wenn ein Verifizierimpuls aogegeben werden soll, wird das Ausgangssignal der NOR-Schaltung 188D zu logisch "1", nachdem die beiden Latchs 152C und 152E zurückgestellt sind. Dies bewirkt, daß der andere Eingang der NOR-Scηaltung 186E auf logisch "1" geht; die gleiche Folge von Ereignissen tritt ein, um den Verifizierimpuls zu beenden. Der Verifizierimpuls wurde dadurch ausgelöst, da3 die NAND-Schaltung 158C ein Logisch-"O"-Signal an die NAND-Schaltung 18OA der digitalen Ratenbegrenzerlogik 16C anlegt.

Das Q-Ausgangssignal des Latch 1S6D der Impulsbreiter.iogik geht an den Takteingang des Nachresynchronisierlatch 187A, während der Dateneingang des Latch 187A an die Spannungsquelle angeschlossen ist, um ständig ein Logisch-"1"-Signal aufzunehmen. Der Setzeingang des Nachresynchronisierlatch 187A ist an den Ausgang einer NOR-Schaltung 176B des R-Synchron-Gatters 176 angeschlossen, das ein Logisch-"1"-Impulssignal immer dann abgibt, wenn ein natürlicher Herzschlag ermittelt wird, falls der Schrittmacher auf den Bedarfsbetrieb programmiert ist. Der Rückstelleingang des Nachresynchronisierlatch 187A ist mit dem Q-Ausgang des Nachladelatch 164A verbunden.

Das Nachresynchronisierlatch 187A hat die Aufgabe, die

Ö3002Ö/083S

Logikanordnung cuf die Änderung der Taktsignale von dem spannungsgesteuerten Oszillatortakt auf den externen Quarzoszillatortckt (XTAL-Takt) im Falle der Anlieferung eines künstlichen Reizimpulses zu resynchronisieren und das Setzen des Nachladelatch 164A zu veranlassen, falls ein natürlicher Herzschlag festgestellt oder ein künstlicher Reizimpuls abgegeben wird. Das Latch 187A wird in Abhängigkeit von der Rückflanke des Impulsbreitensigr.als vom Latch 186D gesetzt, das heißt zum Zeitpunkt des Zurückstellens des Latch 1SoD, oder aber in Abhängigkeit von einem von der NOR-Schaltung 1 76B kommenden Logisch-"1"-Signal, wenn ein natürlicher Herzschlag erfaßt wird. Das Q-Ausgangssignal des Latch 137A wird über die NAND-Schaltung 154E geführt, um vom Ausgang des Latch 1546 einen zusätzlichen langsamen Taktimpuls abgehen zu lassen. Dies bewirkt, daß der Zahler 152 auf den Zahlwert Null zurückgestellt wird, nachdem der Reizimpuls beendet oder ein natürlicher Schlag ermittelt ist. Das Q-Ausgangssignal vom Latch 187A lauft ferner über die NAND-Schaltung 184B, um das Vorresynchronisierlatch 184A zurückzustellen .

Das G-Ausgangssignal des Nachresynchronisierlatcn 187A wird an den Dateneingang des Nachladelatch 164 angelegt, während das Signal der Lcngsamtaktlogik 154 an den Takteingang des Nachladelatch 164A geht. Das Nachladeiatch 164A wird daher mittels des durch das Setzen des Nach-

030020/083S

resynchronisierlatch 187A bewirkten Impulses der Langsamtaktlogik 154 gesetzt und durch den nächsten Impuls der Langsamtaktlcgik ungefähr 7,8 ms später zurückgestellt.

Das Q-Ausgangssigncl des Nachladelatch 164A geht über einen Inverter 164B und wird zu dem NACHLADE-Signal, mit dem die analoge Schaltungsstufe 42 beaufschlagt wird und das eine rcsche Nachladung des Kondensators im Spannungsverdopplerteil tier analogen Schaltungsstufe 42 ermöglicht. Das Q-Adsgcngssignal vom Nachladelatch 164A wird benutzt, um das Ncchresynchronisierlatch 187A zurückzustellen und den Zähler 156 auf den Zählwert 208 zu ziehen sowie um das Ratendecodierlatch 172M und des ÜDerlauflatch 166C zurückzustellen.

Der Ausgangssteuerimpuls vom Q-Ausgang des Latch 186D der Impulsbreitenlogik 186 ist ein Logisch-"1"-Impulssignal mit einer Dauer gleich der programmierten Impulsbreite. Dieses Signal wird an den einen Eingang von NAND-Schaltungen 178A und 178B der Ausgangslogik 178 angelegt. Die Ausgangslogik '78 umfaßt ferner Inverter 178C₁ 178D und 178E. Der Inverter 178D liegt zwischen dem Ausgang der NAND-Schaltung 178A und dem Ausgangsanschluß EINFACH. Der Inverter 178E ist zwischen den Ausgcng der NAND-Schaltung 178B und den Ausgangsanschluß DOPPELT geschaltet. Wenn an den Ausgangsanschluß EINFACH ein Logisch-

030020/0835

"1"-Impulssignal und von dort zu der analogen Schaltungsstufe 42 geht, liefert der Impulsgenerator 16 einen Reizimpuls, dessen Amplitude gleich der Spannung der Batterie 44 ist. Wird an den Ausgangsanschluß DOPPELT und von Ua an die analoge Schaltungsstufe 42 ein Logisch-"1"-Impulssignal angelegt, gibt der Impulsgenerator 16 einer, künstlichen Reizimpuls mit der doppelten Batteriespannung ab.

An der NAND-Schaltung 1783 liegt ferner das vom Ausgangsteil des Speichers 140 kommende Signal an. Das gleiche Signal geht über den Inverter 178C an einen zweiten Eingang der NAND-Schcltung 178A. Wenn daher die im Ausgcngsteil des Speichers 140 gespeicherten Datenbits auf logisch "1" stehen, wird die NAND-Schaitung 178B entsperrt; das Signal der Impulsbreitenlogik 186 geht an den Ausgangsanschluß DOPPELT. Wenn dagegen die Datenbits im Ausgangsteil des Speichers 140 auf logisch "O" liegen, wird die NAND-Schaltung 175A entsperrt. Das Signal der Impulsbreitenlogik 186 läuft zu dem Ausgangsanschluß EINFACH.

Wenn die Anlieferung von Ausgangsimpulsen unterbunden werden soll, werden beide NAND-Schaltungen 178A und 1783 mittels eines Logisch-"0"-Inhibitsignals gesperrt, das ihnen vom Q-Ausgang des Latch 134C der Inhibitlogik 134 nach Fig. 6C zugeht.

An Hand der Fig. 6N seien nun die Austastlogik 169, die

0 3 0020/0835

Reversions- und MeSrückstellogik 170 sowie die Refraktcrlogik 168 erläutert. Die Austastlogik 169 hat vor allem
die Aufgabe, an den Ausgangsanschluß AUSTASTEN einen Logisch-"O"-Irrpuls mit einer Dauer von 100 ms, gemessen von der Vorderflanke eines künstlichen Reizimpulses oder von der Erfassung eines natürlichen Herzschlages, anzulegen. Der Impuls der Ausiastlogik 169 geht von dem Ausgar.gscnschluß AUSTASTEN an die analoge Schaltungsstufe 42, um deren Meßverstärker während der 100-ms-Zeitdauer zu sperren, so daß keine Herzcktivität ermittelt werden kann.

Die Austastlogik 109 weist NAND-Schaltungen 169B und 169C mit fünf Eingangen, eine NAND-Schaltung 169D mit drei Eingängen, ein Latch 169A, eine NOR-Schaltung 169E mit zwei Eingängen sowie Inverter 169F und 1696 auf.

Die Eingänge der NAND-Schaltung 169B sind mit dem Q-Ausgang des Batterielatch 162A und den Q-Ausgängen der Latcns 156D₁ 156E, 156G und 156H des Zählers 156 verbunden. An
den Eingängen der NAND-Schaltung 169C liegen Signale von den Q-Ausgängen der Latchs 156B, 156D, 156F, 156G und
156H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 169B und 169C sind mit zwei der Eingänge der NAND-Schaltung 169D" verbunden. Der dritte Eingang der NAND-Schaltung 169D ist an den Q-Ausgang des Latch 1ό9Α angeschlossen. Dar Ausgang der NAND-Schaltung 169D ist mit
dem Dateneingang des Latch 169A verbunden. Der Taktein-

030020/063S

29U615

gang des Latch 169A ist mit dem Ausgang der Langsamtaktlogik 154 verbunden. Der Ruckstelleingang des Latch 169A ist an den Ausgang des Inverters 169F angeschlossen, der das von der NOR-Schaltung 169E kommende Signal invertiert. Die beiden Eingänge der NOR-Schaltung 169Ξ sind mit dem Ausgang der NOR-Schaltung 176B des R-Synchron-Gatters 176 in Fig. 6M und dem Ausgang des Inverters 184C der Vorresynchronisierlogik 184 in Fig. 6K verbunden. Der Q-Ausgang des Latch 169A steht über den Inverter 169G mit dem AusgangsanschluS AUSTASTEN in Verbindung.

Im Betrieb ist das Latch 169A normalerweise gesetzt, so da3 am Q-Ausgang ein Logisch-"O"-Signal ansteht, das zur NAND-Schaltung 1 69D zurückgeführt wird und das dem Dateneingang des Latch 169A zugeführte Signal auf logisch "'." hält. Jedesmal, wenn daher ein Signal der Langsamtaktlogik 154 auf den Takteingang des Latch 169A gegeben wire, wird dieses in gesetztem Zustand gehalten. Während dieser Zeitspanne sind die der NOR-Schaltung 169E zugehenden Signale normalerweise beide logisch ¹¹O", so da.3 am Ausgang eine logische "1" erscheint, die nach Umkehrung durch den Inverter 169F zu einem Logisch-"0"-Signal wird, das an den Rückstelleingang des Latch 169A geht. Wenn ein künstlicher Reizimpuls abgegeben werden soll, wira die Vorresynchrcnisierlogik 184A gesetzt, wodurch der Ausgang des Inverters 184C zu logisch "1" wird. Dies bewirkt seinerseits, daß der Ausgang der NOR-Schaltung '. 69Ξ

Ö30020/0Ö35

-167- 2944815

auf logisch "O" springt, wahrend der Ausgang aes Inverters 1 69F auf logisch "1" geht und das Latch 169A zurückstellt. Wenn ein natürlicher Herzschlag ermittelt wird, springt der Ausgang der NOR-Schaltung 1 76B des R-Synchron-Gatters 176 auf logisch "1", so daß das Ausgangssignal der NOR-Schaltung 1 69E zu logisch "O" wird und der Ausgang des Inverters 169F auf logisch "1" springt und das Latch 169A zurücksetzt. Wenn das Latch Ί69A durch ein Signal vom Ausgang des Inverters 169F zurückgestellt wird, springt sein Q-Ausgang auf logisch "V. Zu diesem Zeitpunkt stehen die Ausgänge beider NAND-Schaltungen 169B und 169C auf logisch "1", so daß der Ausgang der NAiMD-Schaltung 169D auf logisch "O" geht. Anschließende Impulse der Langsamtakzlogik 154 halten das Latch 169A in zurückgestelltem Zustand.

Der langsame Zähler 156 wird schließlich auf einen solchen Zählwert weitergeschaltet, daß an den Eingängen einer der NAND-Schaltungen 169B oder 169C lauter logische "1"-Signale anstehen. Bei welcher der NAND-Schaltungen 169B, 169C dies der Fall ist, hängt davon ab, ob das Batterielatch 162A gesetzt oder zurückgestellt ist. Wenn eine der NAND-Schaltungen 169B oder 169C ein Logisch-"0"-Signal abgibt, springt der Ausgang der NAND-Schaltung 169D auf logisch "1". Der nächste Impuls der Langsamtaktlogik 154 bewirkt dann das Setzen des Latch 'i69A. Weil das Q-Ausgangssignal vom Latch 169A über die NAND-Schal-

0 3 0020/0835

"¹⁶⁸~ 29U615

tung 169B geführt wird, bleibt dieser gesetzte Zustanc erhalten, bis das Lctch 169A wieder mittels eines Logisch-"1"-Signals vom Inverter 169F zurückgestellt wird. Die den NAND-Schaltur.gen 169B und 1 69C von den betreffenaen Stufen des Zahlers 156 zugehenden Eingangssigncle sine so beschaffen, dcß an den betreffenden NAND-Schaitungen ein Logisch-"0"-Ausgangssier,al 1OO ms-nach einem Herzreizimpuls oder dem Erfassen eines natürlichen Herzschlags erscheint.

Die Refrcktärlogik 168 ist so aufgebaut, daß ein Signal erzeugt werden kenn, das die Reversions- und Meßrückstellogik 170 vercnlaSt, für eine eingestellte Refraktcrdauer jede ermittelte natürliche Herzaktivität unberücK-sichtigt zu lassen. Die Refraktdrdauer kann durch den im Refraktdrteil des Speichers 140 enthaltenen Code so gewählt werden, daß sie entweder 220 ms, 325 ms, 4CO ms oder unendlich beträgt. Wird eine unendliche Refrcktcrdauer gewählt, arbeitet der Impulsgenerator als asynchroner Schrittmacher. Auf diese Weise läßt sich der Impulsgenerator 16 für einen csynchronen Betrieb programmieren .

Die Refraktärlogik 168 weist zwei NAND-Schaltungen 168A und 1 68B mit sechs Eingängen auf, deren Ausgänge an die Eingange einer NAND-Schaltung 1 68C angeschlossen sind. Zu der Refraktärlogik 168 gehören ferner eine NAND-Schal-

0 30020/083B

-¹⁶⁹- 29US15

tung 168D mit zwei Eingängen, NAND-Schaltungen 16SE und 168F mit drei Eingängen, eine NAND-Schaltung 168G mit vier Eingängen, ein Latch 168H und zwei Inverter 168I und 168J. Die NAND-Schaltung 168D wird benutzt, um die 22O-ms-Refraktärdauer zu steuern. Die NAND-Schaltung 168E dient der Vorgabe der 325-ms-Refraktärdauer, während mittels der NAND-Schaltung 166F die 400-ms-Refraktcrdcuer bestimmt wird. Das Signal REFRAKTÄR 1 von der oberen Stufe des Refraktärteils des Speichers 14O in Fig. 6E geht einem Eingang der NAND-Schaltung 168F sowie über den Inverter 1681 den NAND-Schaltungen 168D und 168E zu. Des Signal REFRAKTÄR 2 von der unteren Stufe des Refraktärteils des Speichers 140 wird dem einen Eingang der NAND-Schaltung 168E sowie über den Inverter 168G dem einen Eingang der NAND-Schaltungen 168D und 168F zugeführt. Der Ausgang der NAND-Schaltung 168C ist an den verbleibenden Eingang der NAND-Schaltung 168E angeschlossen. Das Überlauflogiksignal am Ausgang der NAND-Schaltung 166B der Überlauflogik 166 geht als drittes Eingangssignal an die NAND-Schaltung 168F. Die Ausgangssignaie der NAND-Schaltungen 163D, 168E und 168F werden zusammen mit dem Q-Ausgangssignal vom Latch 168H den Eingängen der NAND-Schaltung 168G zugeleitet. Das Ausgangssignal der NAND-Schaltung 168G geht an den Dateneingang des Latch 168H. Ein Signal der Langsamtaktlogik 154 wird an den Takteingang des Latch 168H angelegt. Der Rückstelleingang des Latch 168H wird mit dem Signal der Nachladelogik

030020/0835

-¹⁷°- 29US15

vom Q-Ausgang des Latch 164A beaufschlagt.

Die Eingangssignale der NAND-Schaltung 168A kommen von dem Q-Ausgang des Batterielatch 1 62A und von den Q-Ausgängen der Latchs 156B, 156E, 156F, 1 56G und 156H des Zählers 156. An den Eingängen der NAND-Schaltung 168B liegen die Q-Ausgangssignale der Latchs 156B, 156C, 156E, 156F, 156G und 156H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 168A und 168B gehen auf logisch "O", wenn ihnen lauter Logisch-"1"-Signale zugeführt werden, 325 ms nachdem der Zähler 156 mittels des Nachladesignals auf den Zählwert 208 eingestellt wird. Das Latch 168B gibt das Signal solange ab, wie eine normale Batteriespannung angeliefert wird und das Batterielatch 168A gesetzt bleibt. Wenn andererseits das Batterielatch 162A zurückgestellt wird, erscheinen am Ausgang der NAND-Schaltung 168A 325-ms-Signale.

Die betreffende der NAND-Schaltungen 168D, 168E oder 168F, die entsperrt werden kann, wird durch den Code der von Refraktärteil des Speichers 140 kommenden Signale REFRAK-TAR 1 und REFRAKTAR 2 bestimmt. Wenn der Code dieser Signale, der den vom Refraktärteil des Speichers 14O eingespeicherten Code kennzeichnet, "0-0" ist, wird die NAND-Schaltung 163D entsperrt; sie gibt dann ständig ein Logisch-"O"-Signal cb. Lautet der Code "0-1", wird die NAND-Schaltung 163E entsperrt und zur Abgabe einer logischen

Ö30020/083S

"O" veranlaßt, wenn von der NAND-Schaltung 168C ein Lcgisch-"1"-Signal angelegt wird, weil die 325 ms ncch Feststellung durch die NAND-Schaltungen 168A und 16SB verstrichen sind. Lcutet der Refraktarsignalcode "1-0", wira die NAND-Schaltung 168F entsperrt. Diese liefert ein Logisch-"O"-Signal an, wenn die 400-ms-Zeitdauer verstrichen ist, was von der Überlauf logik 166 ermittelt wird. Bei einem Refraktärcode "1-1" wird keine der NAND-Schaltungen 168D, 168E oder 168F entsperrt; alle geben ständig an ihren Ausgängen Logisch-"1"-Signale ab. In diesem letztgenannten Fall steht am Ausgang der NAND-Schaltung 168G immer ein Logisch-"O"-Signal; des Latch 168H kann durch keinen der Impulse der Langsamtaktlogik 154 gesetzt werden. Dies verhindert jedes Ansprechen auf das Erfassen von natürlicher Herzaktivität.

Im Betrieb wird das Latch 168H der Refraktärlogik 168 durch das Signal der Nachladelogik 164 vom Q-Ausgang des Latch 164A nach Anlieferung jedes künstlichen Reizimpulses oder nach Erfassen jedes natürlichen Schlags zurückgestellt. Wenn die NAND-Schaltung 168D durch den Refraktärteil des Speichers 140 entsperrt wird, erfolgt ein sofortiges Setzen des Latch 168H, so daß dessen Q-Ausgang auf logisch "1" springt. Wenn eine der NAND-Schaltunger. 168E oder 168F durch den Refraktärtei1 des Speichers 14ü entsperrt wird, sind alle an die NAND-Schaltung 168G gehenden Signale logisch "1"; der Ausgang geht auf io-

030020/0835

-172- 29U815

gisch "0". Des Letch 1 63H wird so durch den Impuls eier Langscmtaktlogik 154 im zurückgestellten Zustand gehalten, bis die betreffende der NAND-Schaltungen 16SE oder 168F ein Logisch-"G"-Signcl an einen der Eingänge der NAND-Schaltung 1 6SG nach der gewählten Zeitdauer abgibt. Dann geht der Ausgang der NAND-Schaltung 15SG cuf logisch "1", und bei dem nächsten auftretenden Impuls der Langsamtaktlogik 154 wird das Latch 168H gesetzt. Sein Q-Ausgang springt auf logisch "1", wahrend sein Q-Ausgar.g zu logisch "O" wird. Da der Q-Ausgang über die NAND-Schaltung 18OG zurückgeführt wird, wird das Latch 168H im gesetzten Zustand gehalten, bis es durch ein Signal der Nachladelogik 164 wieder zurückgestellt wird.

Was die Reversions- und Mei3rückstellogik 170 anbelangt, so wird das Signcl MESSEN von der analogen Schaltungsstufe 42 angeliefert und, wenn dies zur richtigen Zeit geschieht, das Latch 17CA gesetzt, um erkennen zu lassen, daß ein natürlicher Herzschlag festgestellt wurde. Die Reversions- und MeiSrückstel logik 170 weist einen Reversionszähler bestehend aus Latchs 17OB, 17OC, 17OD, 17CE und 17OF auf, bei denen jeweils der Q-Ausgang zum Dcteneingang zurückgeführt ist, wahrend jeweils der Takteingang an den Q-Ausgang der vorhergehenden Stufe angeschlossen ist. Der Takteingang des Latch 17OB ist mit dem Ausgang einer NCR-Schaltung 17OG verbunden, an deren Eingänge die Ausgcngssignale einer NOR-Schaltung 17OH und ein

030020/0835

vom Q-Ausgang des Latch 154G kommendes Signal der Langsamtaktlogik 154 anliegen. Die vier Eingänge der NOR-Schaltung 17OH sind mit den Q-Ausgängen der Lctchs 17C3 17OC₁ 17CE und 17OF verbunden. Die Rückstelleingänge d&r Latchs 17OB bis 17OF sind cn den Ausgang einer NAND-Schaltung 17CI angeschlossen, die jedesmal ein Logisch-"1 "-Signal liefert, wenn natürliche Herzaktivität errr.ittelt wird oder von dem Q-Ausgang des Latch 164A ein Ncchladesignal kommt.

Die Latchs 17OB bis 17OF sowie die NOR-Schaltungen 17CG und 17OH bilden einen zurückstellbaren monostabilen 212-ms-Multivibrator. Wenn die Latchs 17OB bis 17OF durch ein von der NAND-Schaltung 1701 kommendes Logiscn-"1"-Signal zurückgestellt werden, geht der Ausgang der NCR-Schaltung 17OH auf logisch ¹¹O". Die NOR-Schaltung 17OG wird entsperrt, um Signale der Langsamtaktlogik 154 durchzulassen. Diese Signale werden mittels des von den Latchs 17OB bis 17OF gebildeten Zahlers gezählt, bis eile Latchs 17OB, 17OC₁ 17OE und 17OF gesetzt sind und das Latch 17OD zurückgestellt wird, was von dem Zeitpunkt der letzter. Rückstellung des Zählers etwa 220 ms erfordert. Die zusätzlichen 8 ms werden dadurch verursacht, äaQ ein Extra-SLO CLK-Intervall zugefügt wird, weil das Nachladesignal den Zähler zurücksetzt. Zu diesem Zeitpunkt springt der Ausgang der NOR-5chaltung 17OH auf logisch "1", nacha«£-rr. an allen seinen Eingängen logisch "O" anliegt. Dies hin-

03002O/O63S

dert die NGR-Schcitung 17CG daran, weitere Signale der Langsamtaktlogik durchzulassen. Der von den Latchs 1703 bis 17CF gebildete Zähler hört daher zu zählen auf. Wenn jedoch vor dem Verstreichen der Zeitspanne von 220 ms am Ausgang der NAND-Schaltung 1701 ein Logisch-"1"-Signal erschienen ist, werden die Latchs 170B bis 170F zurückgestellt; es ist eine weitere Zeitspanne von 212 ms erforderlich, bevor die NOR-Schclturig 17OH ein Logisch-"1"-Signal abgibt.

Zu der Reversions- und Meßrückstellogik 170 gehört aucn eine sechs Eingänge aufweisende NAND-Schaltung 17OJ₁ cie mit den Q-Ausgangssignalen der Latchs 170B bis 17CF sowie mit dem vom G-Ausgang des Latch 154G kommenden Signal der LangscmtcKtlogik 154 beaufschlagt wird. Die NAND-Schaltung 17OJ giot ein mit dem Signal der Langsc.m~c.kilogik 154 zuscmmenfallendes Logisch-"O"-Signal jedesmal ab, wenn der von den Latchs 17OB dis 17CF gebildete Zähler zurückgestellt wird. Das Ausgangssigncl der NAND-Schaltung Ί7CJ gent einem Eingang einer NAND-SchaltJng 17CK zu, deren anderer Eingang mit dem Q-Ausgangssignal des Latch 169A der Austastlogik 169 beaufschlagt wird. Der Ausgang der NAND-Schaltung 17OK ist mit den Ruckstelleingang eines Latch Ί7OL verbunden. Der Daieneingang des Latch 17CL wird mit der Batteriespannung oaer dem Signal logisch "1" beaufschlagt. Der Takteingang des Latch 17OL ist mit dem Ausgang einer NOR-Schcltung 17CM

030020/0836

verbunden, an deren einem Eingang das MESS-Signal vor. der analogen Schaltuncsstufe 42 und an deren anderem Eingcng das Signal vom Ausgang einer NOR-Schaltung 19OA der Bedarfslogik 190 anliegt. Normalerweise steht der Ausgang der NOR-Schaltung 19OA auf logisch "O", wodurch die NOR-Schaltung 17OM entsperrt wird.

Das Q-Ausgangssignal des Latch 17OL geht zum einen Eingang der NAND-Schciltung 1701. An dem anderen Eingang äer NAND-Schaltung 1701 liegt das vom Q-Ausgang des Latch 164A kommende Signal der Nachladelogik 164 an. Die NAND-Schaltung 17OI gibt an ihrem Ausgang ein Logisch-"1"-Signal zum Rückstellen des Reversionszählers immer dar.n cc, wenn entweder das Latch 17OL infolge der Anlieferung eines Meßsignals gesetzt wird, oder wenn auf Grund der Ar.-lieferunc eines Signals der Impulsbreitenlogik 186 ein Nachladesignal von der Nachladelogik 164 kommt, oder wenn ein natürlicher Herzschlag ermittelt wird.

Der Q-Ausgang des Latch 17OL ist an den Takteingang des Latch 17OA angeschlossen. Der Dateneingang des Latch 17OA steht mit dem Ausgang einer NAND-Schaltung 17ON in Verbindung, an deren einem Eingang das Ausgangssignal der NOR-Schaltung 17OH und an deren anderem Eingang das Ausgangssignal des Refraktärlogiklatch 168H anliegt. Der Setzeingang des Latch 17OA wird mit dem Signal der Nachladelogik 164 vom Q-Ausgang des Nachladelatch 164A becuf-

$30020/0636

29US15

schlagt. Jedesmal, wenn ein künstlicher Schlag angeliefert oder natürliche Aktivität ermittelt wird und die Nachladelogik 164 für das Nachladesignal sorgt, wird das Lctch 17OA zwangsweise gesetzt, so daß sein Q-Ausgang auf logisch "1" springt, während der Q-Ausgang auf logisch "O" übergeht. Das Latch 17OA kann nur dadurch zurückgestellt werden, daß das Dateneingangssignal von der NAND-Schaltung 17ON logisch "O" wird, bevor über die NOR-Schaltung 17CM das Signal MESSEN angeliefert wird, um das Latch 17OL zu setzen. Damit der Dateneingang des Latch 17OA auf logisch "O" geht, müssen beide Eingangssignale der NAND-Schaltung 17ON auf logisch "1" stehen. Der aus den Latcns 1703 bis 1 7OF bestehende Reversionszähler muß daher üoer die 212-ms-Zeitspanne hinweg gezählt haben; außerdem mu3 das Latch 168H der Refraktärlogik auf Grund des Ablcufs der gewählten Refraktärdauer gesetzt sein. Wenn nach Aolauf dieser Zeitspannen das Signal MESSEN vom Meßverstärker der analogen Schaltungsstufe 42 angeliefert wird, wira das Latch 17OL gesetzt, so daß sein Q-Ausgang auf logisch "1" springt. Dies taktet seinerseits das Signal logisch "O" von der NAND-Schaltung 17ON in das Latch 17OA ein, sodcS dessen Ausgang Q auf logisch "O" übergeht, während sein Q-Ausgang auf logisch "1" springt. Das Q-Ausgangssignal des Latch 17OA geht zu der Hystereselogik 174 und stellt deren Latch 174H und 174J in der zuvor erläuterten Weise zurück.

030020/0835

-^- 29U615

Was die Reversions- und MeBrückstellogik 170 anbelangt, ist festzuhalten, daß bei Auswahl der NAND-Schaltung 16SD der Refraktärlogik 168 durch den Code des Refraktärteils des Speichers 140 das Latch 16SH immer gesetzt ist und nur die 220-ms-Zeit des Reversionszählers 17OD die Refraktärdauer steuern würde. Infolgedessen wäre eine RefraKtärdauer von 22ü ms ausgewählt. Wird mittels des Codes des Refraktärteils des Speichers 14O eine unendliche Refraktärdauer gewählt, kann das Latch 16SH nie gesetzt wercien; infolgedessen kann das Ausgangssignal der NAND-Schaltung 17ON nie zu logisch "O" werden. In diesem Fall läßt sich das Latch 17OA nie zurückstellen, um das Erfassen von natürlicher Herzaktivität anzuzeigen. Dementsprechend arbeitet der Impulsgenerator 16 im asynchronen Betrieb.

Falls natürliche Herzaktivität ermittelt wird, bevor die 22O-ms-Zeitdauer des von den Latchs 17OB bis 17OF gebildeten Reversionszählers abgelaufen ist, wird der Reversionszähler zurückgestellt; es wird eine weitere Zeitspanne von 212 ms erforderlich. Dieses Merkmal wird wichtig, wenn der Meßverstärker der analogen Schaltungsstufe 42 ein kontinuierliches Störsignal ermittelt. Falls dieses kontinuierliche Störsignal eine Frequenz von mehr als etwa 5 Hz hat, wird der von den Latchs 17OB bis 17OF gebildete Reversionszähler ständig zurückgestellt; er kann daher die Zeitspanne von 212 ms nie auszählen. Infolgedessen gibt die NOR-Schaltung 17OH nie ein Signal logisch "1"

0300*0/083$

29U615

ab, das es der NAND-Schcltung 17ON! gestattet, ein Logisch-"0"-Signal anzuliefern. Der Impulsgenerator 16 arbeitet daher im asynchronen Betrieb, oder er wird auf den asynchronen Betrieb durch das Vorhandensein des kontinuierlichen externen Störsignals zurückgeschaltet.

Das in Fig. 6M veranschaulichte R-Synchron-Gatter 176 weist die NAND-Schaltung 176A, die NOR-Schaltung 176B und die ODER-Schaltung 1 76C auf, die jeweils mit zwei Eingängen und einem Ausgang versehen sind. Einer der Eingänge der NAND-Schaltung 176A und der NOR-Schaltung 176B isx mit dem Ausgang der ODER-Schaltung 176C verbunden, die mit dem R-Synchron-Teil des Speichers 140 und dem Q-Ausgang des Latch 188A der Verifizierimpulslogik 188 gekoppelt ist. Wenn der R-Synchron-Teil des Speichers 14O oder der Q-Ausgang des Latch 188A ein. Signal logisch "1" bereitstellt, gibt die ODER-Schaltung 176C ein Logisch-"1"-Signal ab, das die NAND-Schaltung 176A entsperrt, wodurch der Impulsgenerator 16 veranlaßt wird, im R-Synchron-Betrieb zu arbeiten. Falls der R-Synchronteil des Speichers ein Logisch-"O"-Signal anliefert und das Latch 188A nicht gesetzt ist, wird die NOR-Schaltung 176B entsperrt, um den Impulsgenerator 16 im Bedarfsbetrieb arbeiten zu lassen. Der andere Eingang der NAND-Schaltung 176A ist mit dem Q-Ausgang des Latch 17OA der Reversionsund Meßrückstellogik 170 verbunden, während der andere Eingang der NOR-Schaltung 176B an den Q-Ausgang des

03002Q/OÖ3Ö

Latch 17OA angeschlossen ist. Wenn die NAND-Schaltung 176A entsperrt wird, wird der R-Synchron-Betrieb programmiert. Jedesmal, wenn ein Signal MESSEN angeliefert wird, wird das Latch 17OA gesetzt; von der NAND-Schaltung 176A geht ein Logisch-"O"-Signal an die NAND-Schaltung 18OG der digitalen Ratenbegrenzerlogik 180, so daß ein Herzreizimpuls in der zuvor erläuterten Weise abgegeben wird. Wenn andererseits die NCR-Schaltung 176B durch ein Logisch-"O"-Signal von dem R-Synchron-Teil des Speichers 140 entsperrt wird, das kennzeichnend für einen Bedarfsbetrieb ist, wird bei jedem Setzen des Latch 178A auf Grund des Erfassens von natürlicher Herzaktivität ein Logisch-"1"-Signal von der NOR-Schaltung 17OB an das Latch 187A der Nachresynchronisierlogik gegeben. Dadurch wird das Nachladesignal angeliefert, das den langsamen Zähler 136 zurückstellt; es beginnt eine Auszählperioce für einen neuen Impuls. Wenn das Latch 188A gesetzt wird, treten der zusätzliche Verifizierimpuls und der diesem vorausgehende Impuls im R-Synchron-Betrieb auf, um zu gewährleisten, daß keine Impulsgabe im vulnerablen Teil des Herzzyklus erfolgt.

Die in Fig. 61 veranschaulichte Bedarfslogik 190 weist die mit sechs Eingängen versehene NOR-Schaltung 19OA, eine mit zwei Eingängen versehene NOR-Schaltung 19OB, ein Latch 19OC und einen Inverter 19OD auf. Die Bedarfslogik 190 hat die Aufgabe, die Betriebsart des Schritt-

030020/0055

machers während des SchlieSens des Zungenschalter 46 zu steuern. Normalerweise arbeitet der Impulsgenerator 16 bei geschlossenen Zungenschalter 46 im asynchronen Betrieb. In gewissen Situationen, insbesondere dann, wenn ein Arzt den Schrittmacher ständig programmiert, um gewisse diagnostische Tests durchzuführen, kenn es erwünscht sein, den Impulsgenerator 16 im Bedarfsbetrieb zu betreiben. Außerdem soll der Impulsgenerator 16 im Bedarfsbetrieb immer dann betrieben werden, wenn gewisse Parameter programmiert werden, beispielsweise EMPFINDLICHKEIT, R-SYNCHRON und REFRAKTAR im temporären Betrieb, weil diese Parameter vom richtigen Funktionieren des Meßverstärkers abhängen.

Dem Dateneingang des Latch 19OC geht das Ausgangssignal von der Stufe 132-8 des Zwischenspeichers 132 oder mit anderen Worten das niedrigstwertige Bit des Datenteils des Programmierwortes zu. Das Ausgangssignal der NAND-Schaltung 132L, das den permanenten BEDARFS-Parameter darstellt, läuft über den Inverter 190 D zum Takteingang aes Latch 19OC. Das Q-Ausgangssignal des Zungenschalterlatch 159A der Zungenschalterlogik 159 geht an den Setzeingang des Latch 19OC und den einen Eingang der NOR-Schaltung 19OA. Das Q-Ausgangssignal des Latch 19OC wird dem einen Eingang der NOR-Schaltung 19OA zugeführt. Das Ausgangssignal der Stufe 132-8 des Zwischenspeichers 132 geht gleichfalls einem Eingang der NOR-Schaltung 1903 zu. Das

030020/0635

andere Eingangssignal der NOR-Schaltung 1903 kommt vor, dem Ausgang der KAN'D-Schaltung 138BB der Parameterdecodierlogik 138; es handelt sich dabei um das temporäre BEDARFS-Paramete.-ausgangssignal. Das Ausgangssignal der NOR-Schaltung 1903 geht als drittes Eingangssignal an die NOR-Schaltung 19OA. Die anderen drei Eingange der NOR-Schaltung 19OA werden mit dem temporären REFRAKTÄR-Signal, dem temporären EMPFINDLICHKEITS-Signal una dem temporären R-SYNCHRCN-Signal beaufschlagt, die von der Parameterdecodierlogik 138 über Inverter des Speichers 14O kommen.

Wenn im Betrieb der Zungenschalter 46 in der normalerweise offenen Stellung steht, liegt der Ausgang der NOR-Schaltung 19OA auf logisch ¹¹O", wodurch die NOR-Schaltung 17OM der Reversions- und Meßrückstellogik 170 entsperrt gehalten wird. Wenn der Zungenschalter 46 schließt und das Latch 159A gesetzt wird, so daß dessen Q-Ausgang auf logisch "O" springt, gibt die NOR-Schaltung 19OA ein Logisch-"1"-Signal ab, wenn alle anderen ihm zugeführten Signale auf logisch "O" liegen. Dies ist normalerweise der Fall, es sei denn, einer der Parameter RE-FRAKTAR, EMPFINDLICHKEIT oder R-SYNCHRON ist im temporären Betrieb programmiert, so daß die Signale temporär REFRAKTÄR, temporär EMPFINDLICHKEIT und temporär R-SYN-CHRON zu logisch "1" werden. Auch wenn der temporäre BEDARFS-Parameter programmiert wird und das achte Daten-

030020/083$

bit logisch "O" ist, was den Bedarfsbetrieb anzeigt, gibt die NOR-Schaltung 19OB ein Logisch-"1"-Signal ab. Das Ausgangssignal der NOR-Schaltung 19OA wird infolgedessen zu logisch "O". Wenn der permanente BEDARFS-Parameter programmiert wird und das achte Datenbit eine logische "O" ist, was einen Bedarfsbetrieb erkennen läßt, wird aas Latch 19OC zurückgestellt. Dadurch springt dessen Q-Ausgang auf logisch "1", was seinerseits bewirkt, daß der Ausgang der NOR-Schaltung 19CA auf logisch "O" überger.t.

Des Programmieren der permanenten Bedarfsfunktion stellt in Wirklichkeit r.jr einen semipermanenten Zustand dar, weil es so lange dauert, wie der Zungenschalter geschlossen ist, während die permanante Programmierung von anderen Parametern andauert, bis diese nachfolgend geändert werden.

Die in Fig. 6M gezeigte Zungenschalterlogik 159 umfaSt das Latch 159A und den Inverter 159B. Das Zungenschaltersignal, das normalerweise bei offenem Zungenschalter 46 eine logische "O" und bei geschlossenem Zungenschalter 46 eine logische "1" ist, wird dem Dateneingang des Latch 159A und über den Inverter 159B dem Rückstelleingang des Latch 159A zugeführt. Der Takteingang des Latch 159A ist an den Ausgang des Inverters 169F der Austastlogik 169 angeschlossen. Das Latch 159A der Zungenschalterlogik wird daher jedesmal getaktet, wenn ein Reizim-

030020/083S

puls angeliefert werden soll oder ein natürlicher Herzschlag ermittelt wird. Wenn der Zungenschalter 46 geschlossen wird, wird das Latch 159A in den gesetzten Zustand getaktet, so daß sein Q-Ausgang auf logisch "1" übergeht, während der Q-Ausgang auf logisch "O" springt. Wenn der Zungenschalter 46 offen ist, wird das Latch 159A über den Inverter 159B sofort zurückgestellt.

D30020/083 6

Leerseite

Claims (8)

PATENTANWALT DIPL.-ING. GERHARD SCHWAN ELFENSTRAS5E31 - D-tOOQ MÜNCHEN M Ansprüche

1. Programmierbarer Herzschrittmacherimpulsgenerator mit zwei Ausgangsanschlüssen zur Abgabe von Signalen und zur Aufnahme von vom Herz kommenden Signalen sowie mit einem auf die von den Ausgangsanschlüssen aufgenommenen, vom Herz kommenden Signale ansprechenden Meßverstärker zum Anliefern eines das Auftreten von natürlicher Herzaktivität kennzeichnenden Signals, gekennzeichnet durch einen auf externe Signale ansprechenden Programmspeicher (140) zum Einspeichern eines eine gewünschte Betriebsweise des Impulsgenerators (16) kennzeichnenden Codes, wobei eine dieser Betriebsweisen bestimmt, ob der Impulsgenerator unter Hysteresebedingungen arbeiten soll, sowie durch eine auf die Signale des Meßverstärkers (42) und den Code des Programmspeichers (140) ansprechende digitale Zeitsteuerung (157, Ί72, 182, 180, 184, 186, 188, 187, 169, 174), mittels deren das Anliefern eines Herzreizsignals an die Ausgangsanschlusse (48, 50) entsprechend der durch den Code gekennzeichneten gewünschten Betriebsart herbeiführbar ist.

2. Herzschrittmacherimpulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die digitale Zeitsteuerung

f) 3 O Ö 2 O / O ft S ί»

FERNSPRECHER.: 089/601103» · KABEL: ELECTRICPATENT MÜNCHEN

eine mittels eines entsprechenden Codes des Programmspeichers (140) entsperrbare Hysteresestufe (174) aufweist, mittels deren in Abhängigkeit von dem Signal des Meßverstärkers (42) die digitale Zeitsteuerung veranlaßbar ist, die Herzreizsignale unter Hysteresebedingungen anzuliefern.

3. Herzschrittmacher impulsgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß bei einer Entsperrung der Hysteresestufe (174) durch einen entsprechenden Code des Programmspeichers (140) aufeinanderfolgende Herzreizsignale in Abwesenheit eines zwischenzeitigen Signals für erfaßte naturliche Herzaktivität durch ein erstes Intervall getrennt sind, und daß ein Herzreizsignal von einem Signal für erfaßte natürliche Herzaktivität durch ein längeres zweites Intervall getrennt ist, falls wahrend dieses längeren zweiten Intervalls kein Signal fur erfaßte natürliche Herzaktivität auftritt.

4. Herzschrittmacherimpulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Impulsgenerator (16) auf eine von mehreren unterschiedlichen Hystereseraten programmierbar ist.

5. Herzschrittmacherimpulsgenerator für einen Bedarfsschrittmacher nach einem der vorhergehenden Ansprüche,

030020/0830

2944815

dadurch gekennzeichnet, daß mittels der digitalen Zeitsteuerung ein Ausgangssignal an den Ausgcngsanschlussen (48, 50) eine gesteuerte Zeitspanne nach Abgabe entweder des Meßverstarkersignals oder Abgabe des vorausgehenden Signals der digitalen Zeitsteuerung anlieferbar ist, daß eine auf einen ersten oder einen zweiten Zustand triggerbare bistabile Einrichtung (174J) vorgesehen ist, die auf das Meßverstärkersignal ansprechend in den ersten Zustand übergeht, daß die digitale Zeitsteuerung bei in dem ersten Zustand befindlicher bistabiler Einrichtung die gesteuerte Zeitspanne auf einen größeren Wert und bei in dem zweiten Zustand befindlicher bistabiler Einrichtung die gesteuerte Zeitspanne auf einen kleineren Wert einstellt, und daß die bistabile Einrichtung nach der länge~en Zeitspanne im Anschluß an die Abgabe des letzten Meßverstärkersignals von dem ersten in den zweiten Zustand uberführbar ist.

6. Herzschrittmacherimpulsgenerator nach Anspruch 5, dadurch gekennzeichnet, daß die digitale Zeitsteuerung einen Taktgeber (XTAL, 158) zum Anliefern einer Folge von Takt impulsen, einen zurückstellbaren Zähler (152, 154, 156) zum Zählen jedes angelieferten Taktimpulses, eine erste Decodiereinrichtung (172) zur Abgabe eines Signals, wenn der Zählwert des Zohlers einen ersten Wert erreicht, und eine zweite Decodier-

H3ÖÖ20/0838

einrichtung ('174A₁B₁C₁G) zur Abgabe eines Signals aufweist, wenn der Zahlwert des Zählers einen höheren zweiten Wert erreicht, sowie daß eine Ausgangseinrichtung (184, 186, 178) vorgesehen ist, mittels deren das Ausgangssignal zu einem von der ersten Decodiereinrichtung bestimmten Zeitpunkt anlieferbar ist, wenn die bistabile Einrichtung in dem zweiten Zustana steht, und mittels deren bei in dem ersten Zustand befindlicher bistabiler Einrichtung das Ausgangssignal zu einem von der zweiten Decodiereinrichtung bestimmten Zeitpunkt anlieferbar ist.

7. Herzschrittmacher impulsgenerator nach Anspruch 6, dadurch gekennzeichnet, daß der Zahler (152, 154, 156) jedesmal zurückstellbar ist, wenn an den Ausgangsanschlussen (48, 5O) das Ausgangssignal erscheint oder wenn das Meßverstärkersignal angeliefert wird.

8. Herzschrittmacnerimpulsgenerotor nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß die bistabile Einrichtung (174J) eine Flipflopschaltung mit Setz- und Ruckstelleingängen aufweist, von denen der eine mit dem Signal des Meßverstärkers (42) beaufschlagt ist.

Ö3002Ö/0836