DE2944617C2

DE2944617C2 - Für Bedarfs- und Asynchronbetrieb programmierbarer Herzschrittmacher

Info

Publication number: DE2944617C2
Application number: DE2944617A
Authority: DE
Inventors: Ray S. St. Paul Minn. McDonald; Martin A. Anoka Minn. Rossing
Original assignee: Medtronic Inc
Current assignee: Medtronic Inc
Priority date: 1978-11-06
Filing date: 1979-11-05
Publication date: 1987-01-08
Also published as: DE2944617A1; EP0011938A2; CA1137172A; AU527329B2; FR2445721B1; EP0011938A3; US4236522A; EP0011938B1; AU5239279A; FR2445721A1

Description

Die Erfindung betrifft einen für Bedarfs- und Asynchronbetrieb programmierbaren Herzschrittmacher gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiger Herzschrittmacher ist aus der DE-OS 27 07 052 bekannt.
Bei dem bekannten Herzschrittmacher kann mittels des Refraktärdatenbitworts das eine oder das andere von zwei unterschiedlichen Refraktärintervallen ausgewählt werden, und es ist eine mit einem Betriebsart-Bitwort beaufschlagte zusätzliche Steuerstufe vorgesehen, die den Herzschrittmacher auf das der Asynchronbetriebsart entsprechende Datenbitwort hin vom Bedarfsbetrieb auf Asynchronbetrieb übergehen läßt.
Ein Herzschrittmacher, bei dem die Refraktärzeit in einem Programmspeicher abgespeichert wird, ist auch aus der US-PS 39 45 387 bekannt. Es ist ferner ein Herzschrittmacher mit einem Programmspeicher und einer digitalen Zeitsteuerung bekannt (US-PS 38 33 005), bei dem die digitale Zeitsteuerung in einer logischen Schaltung auf das Signal des Programmspeichers anspricht.
Der Erfindung liegt die Aufgabe zugrunde, einen Herzschrittmacher der im Oberbegriff des Patentanspruchs 1 angegebenen Art zu schaffen, bei dem die Refraktäreinrichtung zugleich für die Herbeiführung der Asynchronbetriebsart nutzbar gemacht ist.
Diese Aufgabe wird bei einem Herzschrittmacher nach dem Oberbegriff des Patentanspruchs 1 durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.
Bei dem Herzschrittmacher nach der Erfindung wird die ohnehin vorhandene Refraktäreinrichtung herangezogen, um, falls erwünscht, durch Wahl einer entsprechend langen Refraktärzeit zusätzlich für ein Arbeiten des Herzschrittmachers in der Asynchronbetriebsart zu sorgen.
Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 4.
Ein Ausführungsbeispiel der Erfindung ist anhand der beiliegenden Zeichnungen näher erläutert. Es zeigt
Fig. 1 eine schematische perspektivische Darstellung eines implantierten programmierbaren Herzschrittmachers und eines zugehörigen externen Programmiergerätes,
Fig. 2 die gegenseitige Verbindung zwischen einer digitalen und einer analogen Schaltungsstufe des Herzschrittmachers sowie die zwischen diesen beiden Schaltungsstufen ausgetauschten Signale,
Fig. 3A bis 3C nebeneinandergelegt ein Blockschaltbild der digitalen Schaltungsstufe des Herzschrittmachers und
Fig. 4A, 4B und 4C Schaltbilder der vorliegend besonders wichtigen Schaltungskomponenten.
Die in Fig. 1 dargestellte programmierbare Schrittmacheranordnung 10 weist ein Programmiergerät 12, einen damit über eine Leitung 30 verbundenen Programmierkopf 14 und einen implantierbaren, programmierbaren digitalen Herzschrittmacher 16 auf. Von dem Herzschrittmacher 16 erzeugte Herzreizimpulse werden über eine Leitung 18 dem Herz zugeführt, um dessen Kontraktion zu bewirken. Das Programmiergerät 12 gibt HF-Signale ab, und es ist mit Parametertasten 22, numerischen Tasten 24, Funktionstasten 26 und einem Sichtgerät 28 versehen, das anzeigt, welche Tasten gedrückt wurden. Zum Programmieren des Herzschrittmachers 16 werden bestimmte der Tasten 22, 24, 26 gedrückt. Mit den Parametertasten 22 lassen sich Rate (Impulsfolgefrequenz), Impulsbreite und Amplitude der Herzreizimpulse, die Empfindlichkeit des Meßverstärkers, die Refraktärdauer, ein Arbeiten des Herzschrittmachers mit oder ohne Hysterese, im kammersynchronen (R-sync)- oder im kammergesperrten (Bedarfs)-Betrieb, im asynchronen Betrieb oder im Bedarfsbetrieb, die Durchführung einer Schwellwertkontrolle und ein Sperren des Herzschrittmachers 16 programmieren. Bei Drücken der numerischen Tasten 24 erzeugt das Programmiergerät 12 Signale, die einen bestimmten Wert kennzeichnen, auf den der gewählte Parameter programmiert werden soll. Mit den Funktionstasten 26 wird das Programmiergerät 12 veranlaßt, den Herzschrittmacher 16 permanent oder temporär zu programmieren.
Zum Programmieren des Herzschrittmachers 16 wird der Kopf 14 unmittelbar über den Herzschrittmacher 16 gebracht. Der Programmierkopf 14 weist einen Permanentmagneten auf, der einen magnetischen Zungenschalter 46 (Fig. 2) im Herzschrittmacher 16 schließt und dadurch den Herzschrittmacher in die Lage versetzt, dem Kopf 14 zugeführte HF-Signale zu erfassen und zu verarbeiten. Die Programmiersignale bestehen vorliegend aus jeweils 32 binären Ziffern (Bits), die durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen dargestellt werden. Jedes 32-Bit-Wort umfaßt einen Parametercode, einen Datencode, einen Zugriffscode und einen Paritätscode, die gleiche Länge haben. Die drei ersten Bits des Parametercodes sind 0-Bits. Das vierte Bit des Parametercodes kennzeichnet einen Temporär- oder Permanentprogrammierbefehl. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar. Der Datencode kennzeichnet einen bestimmten Wert für den gewählten Parameter. Der Zugriffscode besteht aus dem Oktalcode "227"; er leitet die Programmierung des Herzschrittmachers 16 ein und sorgt ebenso wie der Paritätscode für eine Sicherung gegen Umprogrammieren durch Fremdsignale.
Der Herzschrittmacher 16 weist entsprechend Fig. 2 eine digitale Schaltungsstufe 40 und eine Ausgangseinrichtung in Form einer analogen Schaltungsstufe 42 auf. Zu der analogen Schaltungsstufe 42 gehören u. a. ein Quarztaktgeber, ein Taktgeber mit einem spannungsgesteuerten Oszillator (VCO), ein QRS-Meßverstärker, eine Ausgangsschaltung und ein HF-Demodulator. Die digitale Schaltungsstufe 40 ist anhand der Fig. 3A, 3B und 3C näher beschrieben. Eine Batterie 44, die eine Spannung +V von etwa 2,8 V liefert, ist zwischen Masse und die Schaltungsstufen 40, 42 geschaltet. Der Zungenschalter 46 liegt zwischen der positiven Seite der Batterie 44 und den Schaltungsstufen 40, 42. Die analoge Schaltungsstufe 42 weist zwei Ausgangsanschlüsse 48 und 50 auf, an denen Signale erscheinen, die der Leitung 18 zugehen. Der Ausgangsanschluß 48 ist über einen Kondensator 52 an die Schaltungsstufe 42 und das Herz angekoppelt. Zwischen den Ausgangsanschlüssen 48, 50 liegen Dioden 54, 56, die eine Beschädigung des Herzschrittmachers 16 durch große Fremdsignale verhindern.
Wenn der Zungenschalter 46 geschlossen wird, geht ein ZUNGENSCHALTER- Signal +V (logisch "1") an die Schaltungsstufen 40, 42. Bei offenem Zungenschalter 46 wird den Schaltungsstufen 40, 42 ein Massepotential (logisch "0") zugeführt. Die analoge Schaltungsstufe 42 gibt die Signale XTAL, VCO, MESSEN, RATENBEGRENZUNG, BATTERIE und DATEN an die digitale Schaltungsstufe 40. Letztere versorgt ihrerseits die analoge Schaltungsstufe 42 mit den Signalen VCO-ENTSPERRUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH. Das XTAL-Signal ist ein Rechteckimpulssignal mit einer Frequenz von 32 768 Hz, während es sich bei dem VCO-Signal um ein Rechteckimpulssignal handelt, das bei einer Spannung der Batterie 44 von 2,8 V eine Frequenz von 40 000 Hz hat und dessen Frequenz kleiner wird, wenn die von der Batterie 44 abgegebene Spannung mit der Zeit abnimmt. Das Signal MESSEN wird vom Ausgang des Meßverstärkers als ein normales logisches "1"-Signal abgegeben, das jedesmal zu logisch "0" wird, wenn der Meßverstärker ein natürlich auftretendes QRS-Signal ermittelt. Das Signal AUSTASTEN wird von der digitalen Schaltungsstufe 40 abgegeben. Es ist normalerweise ein Signal logisch "1", das für etwa 100 ms zu logisch "0" wird, nachdem der Herzschrittmacher 16 einen Reizimpuls angeliefert hat oder ein natürlicher QRS-Komplex erfaßt wurde.
Der Parameterteil des DATEN-Signals bestimmt den zu modifizierenden Parameter und gibt gegebenenfalls außerdem vor, ob die Modifikation temporär oder permanent durchzuführen ist. Bei den Parametern handelt es sich um den Inhibit-, Refraktär- und Hystereseparameter, die Parameter für Asynchron/Bedarfs-Betrieb, Impulsbreite, hohe Rate, Schwellwertkontrolle, normale Rate und R-Synchron/Bedarfsbetrieb sowie um die Parameter für die Empfindlichkeit und den Ausgangsspannungswert. Eine temporäre Programmierung bewirkt, daß der Herzschrittmacher 16 so lange auf die betreffenden Sollbedingungen programmiert wird, wie sich der Kopf 14 über dem Herzschrittmacher 16 befindet, um den Zungenschalter 46 geschlossen zu halten, oder bis ein anderes Programmierwort angeliefert wird. Nach dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Programmierwortes arbeitet der Herzschrittmacher 16 entsprechend den durch die vorangegangene permanente Programmierung bestimmten Sollbedingungen, es sei denn, daß eine Modifikation durch das neue Programmwort erfolgt.
In den Fig. 3A, 3B und 3C sind die von der analogen Schaltungsstufe 42 empfangenen oder an diese angelegten Signale eingekreist. Für jeden der Blöcke der Fig. 3A, 3B, 3C werden Datensignale an der linken Seite des Blockes, Rückstellsignale an der Unterseite des Blockes und Setzsignale an der Oberseite des Blockes angelegt, während die Ausgangssignale an der rechten Seite des Blockes erscheinen. Sofern mehrere Leitungen von einem bestimmten Block abgehen oder zu diesem hinführen, beispielsweise parallele Ausgänge von einem Zähler, Schieberegister oder einer Speicherschaltung, ist die entsprechende Leitungsgruppe durch breite Linien angedeutet.
Fig. 3A zeigt die Programmaufnahme- und -Verarbeitungslogik 100. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und über eine NOR-Schaltung 112 an ein dreizehnstufiges Schieberegister 116. Eine NOR-Schaltung gibt ein logisches "1"-Signal ab, wenn alle Eingangssignale logisch "0" sind, und liefert ein logisches "0"-Signal, wenn mindestens ein Eingangssignal logisch "1" ist.
An die Datendecodierlogik 108 geht ferner das rasche Taktsignal (SCHNELLTAKT). Die Datendecodierlogik 108 liefert an ihrem oberen Ausgang unmittelbar nach der Rückflanke jedes mit der Taktsteuerung der Schaltung synchronisierten DATEN-Impulses ein Datentaktsignal, das an die Takteingänge einer Zugriffscode- Prüflogik 114 und eines Impulszählers 118 geht. Das Datensignal vom unteren Ausgang der Datendecodierlogik 108 bildet den Dateneingang des Schieberegisters 110, an dessen Takteingang das DATEN- Signal angelegt wird. Aufgrund der Vorderflanken der DATEN- Signalimpulse wird der jeweilige Binärwert am Dateneingang des Schieberegisters 110 in dessen erster Stufe eingespeichert, während der zuvor in der ersten Stufe befindliche Wert in die zweite Stufe geschoben wird. Entsprechendes gilt für die weiteren Schieberegisterstufen. Das Ausgangssignal des Schieberegisters 110 wird dem Dateneingang des Schieberegisters 116 zugeführt, dessen Takteingang an den Ausgang der NOR-Schaltung 112 angekoppelt ist. Solange die NOR-Schaltung 112 mittels eines logischen "0"-Signals von der Zugriffscode-Prüflogik 114 entsperrt ist, laufen die Daten im Takt der DATEN-Signalimpulse in das Schieberegister 116 ein.
Der Impulszähler 118 wird mittels des Signals vom Datentaktausgang der Datendecodierlogik 108 weitergeschaltet. Weicht der Zählwert des Impulszählers 118 von Null ab, wird das Signal am mittleren Ausgang des Zählers zu logisch "0", und es wird eine Zeitmeßlogik 120 entsperrt. Bei Erreichen des Zählwerts 24 wird die Zugriffscode-Prüflogik 114 von einem Signal am unteren Zählerausgang entsperrt.
Die Zugriffscode-Prüflogik 114 gibt ein logisch "1"-Signal ab, wenn der von dem Schieberegister 110 gespeicherte Code gleich dem Zugriffscode ist. Der untere Ausgang des Impulszählers 118 entsperrt die Prüflogik 114 vom Erreichen des Zählwerts 24 bis zum Überlaufen des Zählers nach Erreichen des Zählwerts 32. Ermittelt die Zugriffs-Prüflogik 114 den Zugriffscode, wird die NOR-Schaltung 112 gesperrt. Dem Takteingang des Schieberegisters 116 werden keine weiteren DATEN-Signale zugeführt. Mittels des Signals logisch "1" von der Prüflogik 114 wird die Rückstellogik 106 gesetzt, die ihrerseits ein Signal zum Zurückstellen des Impulszählers 118 auf den Zählwert 24 abgibt.
Nachdem der dem Zugriffscode folgende Paritätscode in dem Schieberegister 110 eingespeichert ist, hat der Impulszähler 118 auf 32 gezählt. Dadurch springt das Signal am Überlaufausgang (OF) des Zählers 118 um. Ein Zählerüberlauflatch (Speicherflipflop) 104 wird gesetzt, das dann eine Fehlerprüflogik 122 entsperrt. Diese stellt fest, ob das empfangene DATEN-Programmiersignal die vorgesehenen Kontrollen durchlaufen hat. Die Logik 122 spricht ferner auf ein 128-Hz-Langsamtaktsignal SLO CLK der Schaltungsanordnung gemäß Fig. 3B an, so daß entweder ein ANNAHME- oder ein FEHLER-Signal erscheint.
An einer Paritätsprüflogik 124 liegen die Ausgangssignale der Schieberegister 110 und 116 an. Die Paritätsprüflogik 124 prüft die Parität der in dem Schieberegister 116 eingespeicherten Parameterdaten-Testbits gegenüber dem in dem Schieberegister 110 eingespeicherten Paritätscode. Das FEHLER-Signal der Fehlerprüflogik 122 geht ferner an eine Rückstellogik 126. Das ANNAHME- Signal gelangt von der Fehlerprüflogik 122 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 130 und zu dem Entsperreingang eines Zwischenspeichers 132, der dann die Daten- und Parametersignale von den ersten zwölf Stufen des Schieberegisters 116 aufnehmen kann. Die Rückstellogik 126 spricht ferner auf die Signale der Zeitmeßlogik 120 und des Schreiblatch 128 sowie auf das ZUNGENSCHALTER-Signal an. Der untere Ausgang der Rückstellogik 126 ist mit dem Rückstelleingang des Impulszählers 118, einem Eingang der Rückstellogik 106 und dem Rückstelleingang der Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstellogik 126 ist an den Rückstelleingang einer Sperr- oder Inhibitlogik 134 und an den Rückstellausgang des Testlatch 130 angeschlossen. Ein Signal erscheint an beiden Ausgängen der Rückstellogik 126, wenn von der Zeitmeßlogik 120 ein Signal angeliefert wird, wenn das FEHLER-Signal erscheint, oder wenn das ZUNGENSCHALTER-Signal erkennen läßt, daß der Zungenschalte 46 geschlossen ist. Ein Signal tritt nur an dem unteren Ausgang der Rückstellogik 126 auf, wenn das Schreiblatch 128 ein Signal anliefert.
Dem Dateneingang des Schreiblatch 128 geht das ANNAHME-Signal von der Fehlerprüflogik 122 zu, während an dem Takteingang des Schreiblatch das LANGSAMTAKT-Signal anliegt. Der Ausgang des Schreiblatch 128 ist mit je einem Eingang der Rückstellogik 126, der Inhibitlogik 132 und einer Speicherabtaststufe 136 gekoppelt. Letztere gibt an eine Parameterdecodierlogik 138 (Fig. 3B) jedesmal dann ein Signal, wenn das Schreiblatch 128 ein Signal anliefert, während von dem Testlatch 130 kein Signal abgegeben wird. Das Signal der Speicherabtaststufe 136 veranlaßt die Parameterdecodierlogik 138, den ihr von dem Zwischenspeicher 132 zugeführten Parametercode zu decodieren und ein Signal abzugeben, das erkennen läßt, welche permanente Parameteränderung auftreten soll. Das Testlatch 130 spricht auf das Testsignal von der dreizehnten Stufe des Schieberegisters 116 und auf das ANNAHME- Signal der Fehlerprüflogik 122 an. Es gibt ein Signal an die Parameterdecodierlogik 138, das bewirkt, daß die dieser Logik von dem Zwischenspeicher 132 zugeführten Parametersignale decodiert werden und ein Signal erscheint, das angibt, welche temporäre Parameteränderung auftreten soll. Das Ausgangssignal des Testlatch 130 geht ferner der Speicherabtaststufe 132 und der Inhibitlogik 134 zu.
Der Zwischenspeicher 132 speichert nach dem Auftreten des ANNAHME- Signals von der Fehlerprüflogik 122 die vier Parameterbits und die acht Datenbits ein, die im Schieberegister 116 stehen. Die im Zwischenspeicher 132 eingespeicherten Parameterbits werden der Parameterdecodierlogik 138 zugeführt, wo sie in Verknüpfung mit den Signalen der Speicherabtaststufe 136 oder des Testlatch 130 decodiert werden. Von der Parameterdecodierlogik 138 geht ein Signal an einen Speicher 140, das erkennen läßt, welche permanente oder temporäre Parameteränderung auftreten soll. Außerdem werden von der Parameterdecodierlogik 138 die Parameter HOHE RATE, TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE REFRAKTÄRDAUER, TEMPORÄR R-SYNCHRON, AUTOMATISCHER SCHWELLWERT, PERMANENT-BEDARFSBETRIEB, TEMPORÄR-BEDARFSBETRIEB, &udf53;lu,4,,100,5,1&udf54;BEDARFSBETRIEB&udf53;lu&udf54; und INHIBIT als unabhängige Signale angeliefert.
Die von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 140 (Fig. 3B) und eine Inhibit-Decodierlogik 142. Beim Decodieren einer permanenten Parameteränderung werden die Datenbits in dem durch das decodierte Parametersignal entsperrten Teil des Speichers 140 eingespeichert. Wird eine temporäre Parameteränderung decodiert, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor im Speicher 140 eingespeicherten Daten zu bewirken. Der Speicher 140 weist 22 Stufen auf, wobei sechs Stufen Impulsbreitendaten, acht Stufen Ratendaten, eine Stufe R-Synchron-Daten und jeweils zwei Stufen den Ausgangsspannungsamplitudendaten zugeordnet sind. Die Parametersignale bestimmen, welche der Stufen für das Einspeichern der vom Zwischenspeicher 132 angelieferten neuen Daten zu entsperren sind.
Die Zwischenspeicherdaten gehen auch der Inhibit-Decodierlogik 142 zu, deren Ausgangssignal an einen Eingang der Inhibitlogik 132 gelangt. Letztere wird von der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Signal des Schreiblatch 128 und den Signalen des Testlatch 130 sowie dem Signal der Parameter- Decodierlogik 138 gesetzt. Die Inhibitlogik 134 liefert ein Signal zum Sperren einer Ausgangslogik 178 (Fig. 3C).
Die Fig. 3B und 3C zeigen den zurückstellbaren Impulserzeuger 150 des Herzschrittmachers 16. Die Taktfolge zur Steuerung der Reizimpulsbreite, der Reizimpulsrate, der Refraktärdauer, der niedrigeren Hystereserate und der Verstärkeraustastdauer wird durch einen schnellen Zähler 152, eine Langsamtaktlogik 154 und einen langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die von einer Taktlogik 158 zugeführten Taktimpulse. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein dem externen Quarzoszillatorsignal (XTAL) oder dem VCO-Signal entsprechendes Taktsignal ab.
Der Zähler 152 ist ein neunstufiger Binärzähler. Die Ausgänge der sieben niedrigeren Stufen des Zählers 152 führen zu einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt. Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 an die Langsamtaktlogik 154. Letztere gibt ein 128-Hz-Langsamtaktsignal SLO CLK ab, solange die Spannung Batterie 44 einen gewissen Mindestwert übersteigt. Das Ausgangssignal der Langsamtaktlogik 154 geht an den langsamen Zähler 156, der ein achtstufiger Binärzähler ist, der auf den Zählwert 208 gesetzt werden kann, indem seinem Setzeingang von einer Nachladelogik 164 ein Signal logisch "1" zugeführt wird. Bestimmte Ausgangssignale der acht Stufen des Zählers 156 werden einer Überlauflogik 166, einer Refraktärlogik 168, einer Austastlogik 169, einer Ratendecodierlogik 172 und einer Hystereselogik 174 zugeführt.
Die Ausgangssignale des Impulsbreitenteils des Speichers 140 gehen an die Impulsbreitendecodierlogik 157, während die Ausgangssignale des Ratenteils des Speichers 140 der Ratendecodierlogik 172 zugeführt werden. Das Ausgangssignal der R-Synchron- Stufe des Speichers 140 wird auf ein R-Synchron-Gatter 176 gegeben. Die Signale der beiden Refraktärspeicherstufen gehen an die Refraktärlogik 168. Die Signale der beiden Hysteresespeicherstufen werden der Hystereselogik 174 zugeführt. Das Signal der Ausgangsstufe des Speichers 140 geht an die Ausgangslogik 178.
Die Anordnung nach den Fig. 3B und 3C umfaßt ferner eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 180, ein Hysteresegatter 182, eine Vorresynchronisierlogik 184, eine Impulsbreitenlogik 186, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 190 und ein Gatter 192.
Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürlich Herzaktivität ermittelt wird, werden der Zähler 152auf den Zählwert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so gewählt, daß der Zähler 156 von dem vollen Zählwert 255 auf den Zählwert Null zu einem Zeitpunkt überläuft, der genutzt werden kann, um ein 400- ms-Zeitsteuersignal zu erhalten, das als eine der programmierbaren Refraktärzeiten dient. Nach dem Rückstellen zählt der Zähler 152 die ihm von der Taktlogik 158 zugeführten Taktimpulse, die zu diesem Zeitpunkt von dem externen Oszillator abgegeben werden und die Frequenz von 32 768 Hz haben. Solange das Batterielatch 162 gesetzt bleibt, geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, d. h. mit einer Frequenz von 128 Hz, ein Signal von dort zu der Langsamtaktlogik 154. Einen Taktimpuls später wird für eine Taktsignal-Impulsperiode ein SLO CLK-Impuls angeliefert, der den Zähler 152 auf Null zurückgestellt. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152 wieder zu zählen.
Mit den Ausgangsimpulsen der Langsamtaktlogik 154 wird der Zähler 156 von dem Anfangszählwert 208 aus weitergeschaltet. Während des Zählens von dem Setzwert 208 auf den vollen Zählwert 255 liefern die Austastlogik 169 und die Refraktärlogik 168 zu bestimmten Zeitpunkten entsprechend dem Decodieren von bestimmten Zählwerten des Zählers 156 Signale an die Reversionslogik 170, um für die Refraktär- und Reversionsfunktionen zu sorgen. Während der an einen Herzreizimpuls oder einen natürlichen Herzschlag angeschließenden Refraktärzeit erfolgt kein Ansprechen auf erfaßte elektrische Signale. Wenn der Zähler 156 überläuft, entsperrt die Überlauflogik 166 die Ratenbegrenzerlogik 180. Der Zähler 156 zählt dann von Null aus weiter, bis er einen Zählwert entsprechend dem Zählwert im Ratenteil des Speichers 140 erreicht. Die Ratendecodierlogik 172 erzeugt ein Signal, wenn der nächste Langsamtaktimpuls auftritt, nachdem der im Zähler 156 stehende Zählwert gleich dem im Speicher 140 eingespeicherten Code ist. Das Signal der Ratendecodierlogik 172 läuft über das Hysteresegatter 182, das entsperrt wird, wenn keine Hysterese programmiert ist oder der vorausgehende Herzschlag künstlich stimuliert war.
Der Ausgangsimpuls des Hysteresegatters 182 geht an die Ratenbegrenzerlogik 180, die, wenn sie durch ein Signal der Überlauflogik 166 entsperrt ist, die Vorresynchronsierlogik 184 setzt. Letztere liefert ein Signal an die Taktlogik 158, so daß das VCO- ENTSPERRUNGS-Signal gegeben wird. Der spannungsgesteuerte Oszillator beginnt, Taktsignale an die Taktlogik 158 und die Impulsbreitenlogik 186 zu geben. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik 154, wodurch der Zähler 152 auf Null zurückgestellt wird. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signal AUSTASTEN 100 ms lang zu geben. Die Impulsbreitenlogik 186 wird entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des Signals logisch "1" der Impulsbreitenlogik 186 (PW) auftritt.
Wenn der Zähler 152 ausgehend von Null weitergeschaltet wird, wird das Ausgangssignal der zweiten bis siebten Zählerstufen von der Impulsbreitendecodierlogik 157 mit den im Impulsbreitenteil des Speichers 140 eingespeicherten Signalen verglichen. Bei Übereinstimmung gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, so daß deren Ausgangssignal beim Auftreten des nächsten VCO-Taktimpulses auf logisch "0" zurückspringt. Das Ausgangssignal der Impulsbreitenlogik 186 bewirkt, daß die Ausgangslogik 178 ein Impulssignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des AUSGANGS-Signals vom Speicher 140 über den EINFACH- oder den DOPPELT-Ausgang gibt. Ein Herzreizimpuls, dessen Amplitude der Batteriespannung oder dem doppelten Wert der Batteriespannung entspricht, wird von dem Herzschrittmacher 16 über die Leitung 18 an das Herz geschickt.
Beim Zurückspringen des Signals der Impulsbreitenlogik 186 auf logisch "0" wird das Signal VCO-ENTSPERRUNG abgeschaltet; vom Taktausgang der Taktlogik 158 wird wieder das Taktsignal XTAL abgegeben. Die Impulsbreitenlogik 186 bewirkt beim Zurückspringen auf logisch "0", daß die Nachresynchronisierlogik 187 die Langsamtaktlogik 154 veranlaßt, beim nächsten XTAL-Taktsignal den Zähler 152 zurückzustellen. Aufgrund des Signals der Nachresynchronisierlogik 187 wird die Nachladelogik 164 beim nächsten Signal der Langsamtaktlogik 154 gesetzt. An den Spannungsverdopplerteil der analogen Schaltungsstufe 42 geht ein Signal zum Nachladen des dort befindlichen Verdopplungskondensators. Mit dem Signal der Nachladelogik 164 wird die Nachresynchronisierlogik 187 zurückgestellt. Bei dem nächsten Signal der Langsamtaktlogik 154 erfolgt ein Zurückstellen der Nachladelogik 164. Mit dem Ausgangssignal der Nachladelogik 164 wird der Zähler 156 auf den Zählwert 208 zurückgestellt. Die Refraktärlogik 168 und die Reversionslogik 170 werden entsperrt. Die Ratendecodierlogik 172 und die Überlauflogik 166 werden zurückstellt. Die oben geschilderten Vorgänge wiederholen sich dann.
Die Ausgangssignale von bestimmten Stufen des Zählers 156 gehen an die Überlauflogik 166, die Refraktärlogik 168, die Austastlogik 169, die Ratendecodierlogik 172 und die Hystereselogik 174. Nachdem jeder Reizimpuls vom Impulsgenerator 16 in Abhängigkeit von dem Signal der Impulsbreitenlogik 186 erzeugt ist, wird der Zähler 156 mittels des von der Nachladelogik 164 kommenden Signals auf den Zählwert 208 gesetzt. Danach zählt der Zähler 156 jedesmal hoch, wenn ihm ein Signal von der Langsamtaktlogik 154 zugeht, bis er den vollen Zählwert 255 erreicht. Während dieser Zeit werden die 100-ms-AUSTAST-Impulsdauer von der Austastlogik 169 und die von der Refraktärlogik 168 gesteuerten programmierten Refraktärdauern in Abhängigkeit von dem Zählwert des Zählers 156 vorgegeben. Nachdem der Zähler 156 einen vollen Zählwert erreicht hat, läuft er über. In dem Zähler steht der Zählwert Null, wodurch die Überlauflogik 166 gesetzt wird. Jetzt beginnt der Zähler jedesmal hochzuzählen, wenn ein Impuls von der Langsamtaktlogik 154 angeliefert wird. Während der Zähler 156 weiter hochzählt, werden die Ausgangssignale von seinen Stufen der Hystereselogik 174 und der Ratendecodierlogik 172 zugeführt und mit programmierten Werten verglichen oder durch entsperrte Gatter decodiert. Nachdem eine Ratenablaufdauer bestimmt ist, wodurch die Abgabe eines Reizimpulses veranlaßt wird, wird der Zähler 156 wieder auf den Zählwert 208 gesetzt.
Die Langsamtaktlogik 154 spricht auf die Setzsignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152, auf das Nachresynchronisiersignal der Nachresynchronisierlogik 187, das Vorresynchronisiersignal der Vorresynchronisierlogik 184, das Taktsignal der Taktlogik 158 und das Batterielatchsignal des Batterielatch 162 an. Sie gibt das 127-Hz-Taktsignal ab. Solange das Batterielatch 162 gesetzt ist, wird ein Impuls der Langsamtaktlogik 154 eine Impulsdauer der Taktlogik 158 nach dem Setzen der neunten Stufe des Zählers 152 angeliefert. Außerdem wird ein Impuls der Langsamtaktlogik 154 jedesmal angeliefert, wenn die Vorresynchronisier- und Nachresynchronisiersignale erscheinen, um den Zähler 152 zurückzustellen, damit das Zählen der VCO-Taktimpulse von der Taktlogik 158 beginnt. An dem Takteingang des Batterielatch 162 liegt das Ausgangssignal der Vorresynchronisierlogik 184 an, während am Dateneingang des Batterielatch 162 das Signal BATTERIE der Batteriezustandsüberwachung der analogen Schaltungsstufe 42 anliegt. Bei normalen Spannungen wird das Batterielatch 162 gesetzt gehalten. Das zum Takten des Batterielatch 162 verwendete Vorresynchronisiersignal erscheint unmittelbar vor der Anlieferung jedes Reizimpulses. Das Ausgangssignal des Batterielatch 162 wird der Refraktärlogik 168, der Austastlogik 169 und der Überlauflogik 166 zugeführt, um wechselnde Gatter zu entsperren und unterschiedliche Zählwerte des Zählers 156 zu decodieren. Auf diese Weise werden die decodierten Zeiten konstant decodiert.
Die Überlauflogik 166 spricht auf das Signal der Langsamtaktlogik 154, das vom Batterielatch 162 kommende Signal, das Signal der Nachladelogik 164 und Signale von Ausgangsstufen des langsamen Zählers 156 an. Solange das Batterielatch 162 gesetzt ist, spricht die Überlauflogik 166 auf die letzte Stufe des Zählers 156 an, wenn ein Übergang vom Setz- zum Rückstellzustand erfolgt, nachdem der Zähler 156 mittels des Signals der Nachladelogik 164 auf den Zählwert 208 gestellt worden war. Wenn jedoch das Batterielatch 162 gesetzt wird, liefert die Überlauflogik 166 ein Ausgangssignal, wenn alle Stufen, mit Ausnahme der dritten Stufe, des langsamen Zählers 156 gesetzt sind, so daß das Ausgangssignal der Überlauflogik 166 400 ms nach dem Setzen des Zählers 156 unabhängig von der Rate der Impulse der Langsamtaktlogik 154 erscheint. Die Überlauflogik 166 weist ein Latch auf, das mittels des Signals der Nachladelogik 164 zurückgestellt wird und das mittels des Signals der Langsamtaktlogik 154 gesetzt wird, nachdem die letzte Stufe des Zählers 156 zurückgestellt wird. Das Ausgangssignal der Überlauflogik 166 bildet das an die Refraktärlogik 168 gehende 400-ms-Refraktärdauersignal.
Wenn der Bedarfsbetrieb programmiert wird, spricht die Nachresynchronisierlogik 187 auf das Signal des R-Synchron-Gatters 176 durch Anliefern eines Ausgangsimpulses an, der ein Rückstellen der verschiedenen Zeitsteuerfunktionen der Anordnung nach den Fig. 3B und 3C bewirkt, wenn ein natürliches Herzsignal ermittelt wird. Die Austastlogik 169, die Refraktärlogik 168, die Reversions- und Meßrückstellogik 170 sowie das R-Synchron-Gatter 176 stehen in gegenseitiger Wechselwirkung, um nach dem Anliefern eines Herzreizimpulses und vor Abgabe des nächsten Herzreizimpulses die sich aufgrund des Erfassens von natürlicher Herzaktivität einstellenden Ereignisse zu steuern.
Die Refraktärlogik 168 spricht auf den Zählwert des Zählers 156, das Signal der Langsamtaktlogik 154, das Signal der Überlauflogik 166, die vom Speicher 140 kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2, das Signal des Batterielatch 162 und das Signal der Nachladelogik 164 an und gibt ein Signal eine vorbestimmte Zeitspanne nach dem Anliefern der Herzreizimplse ab. Diese vorbestimmte Zeitspanne wird durch den Code der Signale REFRAKTÄR 1 und REFRAKTÄR 2 vom Speicher 140 bestimmt. Diese Signale entsperren Codiergatter der Refraktärlogik 168. Die auswählbaren Refraktärzeiten sind Null (keine Refraktärzeit), 325 ms, 400 ms und unendlich Die Refraktärzeit von 400 ms wird durch das Ausgangssignal der Überlauflogik 166 vorgegeben. Die Refraktärzeit von 325 ms wird durch Decodiergatter der Refraktärlogik 168 bestimmt, die den Zählwert des Zählers 156 decodieren. Diese Gatter werden in Abhängigkeit davon entsperrt, ob das Batterielatch 162 gesetzt ist, um die Refraktärzeit von 325 ms unabhängig von der Folgefrequenz der Impulse der Langsamtaktlogik 154 konstantzuhalten. Die Refraktärzeit wird von dem Zeitpunkt an gemessen, zu dem das Signal der Nachladelogik 164 abgegeben wird, um die Refraktärlogik 168 zurückzustellen. Wenn keine Refraktärzeit eingestellt ist, wird die Refraktärdauer durch den 210-ms-Zähler in der Reversions- und Meßrückstellogik 170 gemessen.
Die Reversions- und Meßrückstellogik 170 spricht auf das Signal der Bedarfslogik 190, das Signal der Langsamtaktlogik 154, das von der analogen Schaltungsstufe 42 kommende Signal MESSEN, das Signal der Refraktärlogik 168, das von der Austastlogik 169 kommende Signal AUSTASTEN und das Signal der Nachladelogik 164 an. Sie liefert an ihrem Ausgang ein Meßrückstellsignal jedesmal, wenn nach der Refraktärzeit ein Meßsignal erscheint, falls die Reversionsfunktion nicht übersteuert wird. Der 210-ms-Zähler der Logik 170 zählt in Abhängigkeit von den Signalen der Langsamtaktlogik 154 bis zu einem Zeitpunkt, der etwa 210 ms nach der Anlieferung des Nachladesignals oder dem Auftreten eines Meßsignals liegt. Die Reversions- und Meßrückstellogik 170 unterbindet, auf das Signal der Refraktärlogik 168 ansprechend, das Anliefern des Meßrückstellsignals aufgrund eines Meßsignals, das vor dem Ablauf der Refraktärzeit erscheint. Auf diese Weise wird das Meßrückstellsignal am Ausgang der Reversions- und Meßrückstellogik 170 angeliefert, um das Erfassen von natürlicher Herzaktivität erst anzuzeigen, nachdem sowohl die Reversionszählerzeit als auch die Refraktärzeit abgelaufen sind. Wenn die Refraktärzeit auf unendlich eingestellt wird, erfolgt kein Ansprechen auf das Meßsignal; der Herzschrittmacher arbeitet im asynchronen Betrieb.
Dem R-Synchron-Gatter 176 gehen das Signal der Reversions- und Meßrückstellogik 170, das als Entsperrsignal wirkende R-Synchron- Signal vom Speicher 140 und ein Signal von der Verifizierimpulslogik 188 zu. Wenn der Bedarfsbetrieb programmiert ist, wird das Signal vom R-Synchron-Gatter 176 der Nachresynchronisierlogik 187 und der Austastlogik 169 zugeführt, um ein Zurückstellen der Zeitsteuerfunktionen der Schaltungskomponenten der Fig. 3B und 3C zu bewirken.
Anhand der Fig. 4A, 4B und 4C sind nachstehend diejenigen der Blöcke der Fig. 3A, 3B und 3C näher erläutert, die vorliegend von besonderer Wichtigkeit sind. Dabei sind die Fig. 4B und 4C nebeneinanderzulegen. In den Fig. 4A und 4C sind die zu einem bestimmten Block der Fig. 3A bis 3C gehörenden logischen Elemente zusammengefaßt und von einer Umrandung umgeben, deren Bezugszeichen der Blocknummer in den Fig. 3A bis 3C entspricht. Zu den Komponenten der Blöcke gehören Latchs (Speicherflipflops), NAND- Schaltungen, NOR-Schaltungen und Inverter. Jedes Latch ist als Rechteck dargestellt. Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang, der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Seite. Der obere Ausgang ist der Q-Ausgang, der untere Ausgang der &wedgeq;-Ausgang. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rückstelleingang befindet sich an der Unterseite des Rechtecks; der Setzeingang liegt an der Oberseite des Rechtecks. Jedes dem Rückstelleingang zugeführte logische "1"-Signal bewirkt, daß der Q-Ausgang den Zustand logisch "0" und der &wedgeq;-Ausgang den Zustand logisch "1" annimmt. Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch "1" zur Folge, daß der Q-Ausgang den Zustand logisch "1" und der &wedgeq;-Ausgang den Zustand logisch "0" annimmt. Wenn ein von logisch "0" auf logisch "1" springendes Signal dem Takteingang zugeführt wird, nimmt der Q-Ausgang einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der &wedgeq;-Ausgang den entgegengesetzten logischen Wert annimmt.
NAND-Schaltungen haben zwei oder mehr Eingänge und einen Ausgang. Der Ausgang einer NAND-Schaltung steht normalerweise auf logisch "1"; nur wenn die jedem der Eingänge zugeführten Signale logisch "1" sind, ist das Ausgangssignal logisch "0". Ein Inverter gibt ein Ausgangssignal ab, dessen logischer Wert entgegengesetzt demjenigen des Eingangssignals ist. Eine NOR-Schaltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Ausgangssignal liegt normalerweise auf logisch "0". Nur wenn alle Eingangssignale logische "0" sind, ist das Ausgangssignal logisch "1". Ein Übertragungsgatter ist als Quadrat dargestellt. Es handelt sich dabei um eine Torschaltung, die durch ein dem Entsperreingang zugeführtes Signal logisch "1" entsperrt wird und dann das am Dateneingang liegende Signal zum Ausgang weitergibt. Das Entsperrsignal wird entweder an der Oberseite oder der Unterseite des Quadrats zugeführt.
In Fig. 4A sind ein zweistufiger Empfindlichkeitsspeicher und ein zweistufiger Refraktärspeicher dargestellt, die Teile des Speichers 140 sind. Die erste Stufe des Refraktärspeichers weist eine aus Invertern 140 A und 140 B und einem Übertragungsgatter 140 C bestehende Speicherschleife auf. Der Ausgang des Inverters 140 A ist mit dem Eingang des Inverters 140 B verbunden, dessen Ausgang an den Eingang des Übertragungsgatters 140 C angeschlossen ist. Der Ausgang des Gatters 140 C ist zum Eingang des Inverters 140 A zurückgeführt. Das Übertragungsgatter 140 C wird normalerweise mittels eines Logisch-"1"-Signals entsperrt, das ihm von der Parameterdecodierlogik 138 zugeht, solange keine permanente Refraktärprogrammänderung programmiert ist. Wird eine solche permanente Änderung der Refraktärzeit programmiert, wird das Übertragungsgatter 140 C durch ein Logisch-"0"-Signal von der Parameterdecodierlogik 138 gesperrt. Dieses Signal wird mittels eines Inverters 140 E invertiert und an ein entsperrtes Übertragungsgatter 140 D angelegt. Dem Eingang des Übertragungsgatters 140 D geht ein Ausgangssignal von einer ersten Stufe des Zwischenspeichers 132 zu. Während der Dauer eines Impulses, während deren das Übertragungsgatter 140 D entsperrt ist, wird ein neues Bit von dem Zwischenspeicher 132 angelegt und in der ersten Stufe des Refraktärteils des Speichers 140 eingespeichert. Das Ausgangssignal der ersten Refraktärspeicherstufe geht von dem Inverter 140 A über einen weiteren Inverter 140 H und ein normalerweise entsperrtes Übertragungsgatter 140 G an einen Ausgang dieser Stufe. Es stellt das Signal REFRAKTÄR 1 dar, das an die Refraktärlogik 168 (Fig. 4C) angelegt wird. Das Übertragungsgatter 140 G wird mittels eines Logisch-"1"- Signals entsperrt, das seinem Entsperreingang von der Parameterdecodierlogik 138 zugeht. Soll eine temporäre Programmierung erfolgen, sperrt ein Logisch-"0"-Signal von der Parameterdecodierlogik 138 das Übertragungsgatter 140 G; nach Invertieren des betreffenden Signals mittels eines Inverters 140 I wird ein Übertragungsgatter 140 F gesperrt. Ein Ausgangssignal der ersten Stufe des Zwischenspeichers 132 geht an den Eingang des Übertragungsgatters 140 F, das im entsperrten Zustand ein Signal an die Ausgangsstufe des Refraktärteils des Speichers 140 gibt.
Die zweite Refraktärspeicherstufe stimmt mit der ersten Stufe mit der Ausnahme überein, daß das Eingangssignal der den Gattern 140 D und 140 F entsprechenden Übertragungsgatter von einer zweiten Stufe des Zwischenspeichers 132 kommt und das Ausgangssignal das Signal REFRAKTÄR 2 ist. Das Ausgangssignal des Inverters 140 I bildet das der Bedarfslogik 190 zugeführte Signal TEMPORÄR REFRAKTÄR.
Der in Fig. 4B dargestellte langsame Zähler 156 weist acht Latchs 156 A bis 156 H auf. Ein Signal der Langsamtaktlogik 154 wird dem Takteingang des Latch 156 A zugeführt. Das &wedgeq;-Ausgangssignal von jedem Latch 156 A bis 156 G geht an den Takteingang des nächstfolgenden Latch 156 B bis 156 H. Der Dateneingang jedes Latch 156 A bis 156 H ist mit dem &wedgeq;-Ausgang des betreffenden Latch gekoppelt. Die Setzeingänge der Latchs 156 A, 156 B, 156 C, 156 D, 156 G und 156 H sowie die Rückstelleingänge der Latchs 156 E und 156 F sind untereinander und mit einem Ausgang der Nachladelogik 164 verbunden. Auf diese Weise wird der Zähler 156 auf den Zählwert 208 jedesmal zurückgestellt, wenn das Signal von der Nachladelogik 164 zu seinen Setz- und Rückstelleingängen geht. Bei einem Zählwert von 208 braucht der Zähler 156 gerade etwas weniger als 400 ms, um das 127-Hz-Signal der Langsamtaktlogik 154 zu zählen, bis der Zähler 156 einen vollen Zählwert erreicht und zurück zum Zählwert Null überläuft. Diese 400-ms-Zeitspanne wird als Refraktärzeit von 400 ms genutzt.
Zu der Hystereselogik 174 (Fig. 4B) gehören NAND-Schaltungen 174 A, 174 B, 174 C, 174 D, 174 G und 174 I, Inverter 174 E und 174 F sowie Latches 174 H und 174 J. Die in Fig. 4C veranschaulichte Austastlogik 169 weist NAND-Schaltungen 169 B, 169 C und 169 D, ein Latch 169 A, eine NOR-Schaltung 169 E sowie Inverter 169 F und 169 G auf.
Die Refraktärlogik 168 (Fig. 4C) ist so aufgebaut, daß ein Signal erzeugt werden kann, das die Reversions- und Meßrückstellogik 170 veranlaßt, für eine eingestellte Refraktärdauer jede ermittelte natürliche Herzaktivität unberücksichtigt zu lassen. Die Refraktärdauer kann durch den im Refraktärteil des Speichers 140 enthaltenen Code so gewählt werden, daß sie entweder 220 ms, 325 ms, 400 ms oder unendlich beträgt. Wird eine unendliche Refraktärdauer gewählt, arbeitet der Impulsgenerator als asynchroner Schrittmacher. Auf diese Weise läßt sich der Impulsgenerator 16 für einen asynchronen Betrieb programmieren.
Die Refraktärlogik 168 weist NAND-Schaltungen 168 A bis 168 G, ein Latch 168 H und zwei Inverter 168 I, 168 J auf. Mittels der NAND-Schaltung 168 D wird die 220-ms-Refraktärzeit gesteuert. Die NAND-Schaltung 168 E dient der Vorgabe der 325-ms-Refraktärzeit, während mittels der NAND-Schaltung 168 F die 400-ms-Refraktärzeit bestimmt wird. Das Signal REFRAKTÄR 1 geht einem Eingang der NAND-Schaltung 168 F sowie über den Inverter 168 I den NAND- Schaltungen 168 D und 168 E zu. Das Signal REFRAKTÄR 2 von der unteren Stufe des Refraktärteils des Speichers 140 wird dem einen Eingang der NAND-Schaltung 168 E sowie über den Inverter 168 J dem einen Eingang der NAND-Schaltungen 168 D und 168 F zugeführt. Der Ausgang der NAND-Schaltung 168 C ist an den verbleibenden Eingang der NAND-Schaltung 168 E angeschlossen. Das Überlauflogiksignal der Überlauflogik 166 geht als drittes Eingangssignal an die NAND-Schaltung 168 F. Die Ausgangssignale der NAND- Schaltungen 168 D, 168 E und 168 F werden zusammen mit dem &wedgeq;-Ausgangssignal vom Latch 168 H den Eingängen der NAND-Schaltung 168 G zugeleitet. Das Ausgangssignal der NAND-Schaltung 168 G geht an den Dateneingang des Latch 168 H. Ein Signal der Langsamtaktlogik 154 wird an den Takteingang des Latch 168 H angelegt. Der Rückstelleingang des Latch 168 H wird mit dem Signal der Nachladelogik 164 beaufschlagt.
Die Eingangssignale der NAND-Schaltung 168 A kommen von dem Batterielatch 162 und von den Q-Ausgängen der Latchs 156 B, 156 E, 156 F, 156 G und 156 H des Zählers 156. An den Eingängen der NAND- Schaltung 168 B liegen die Q-Ausgangssignale der Latchs 156 B, 156 C, 156 E, 156 F, 156 G und 156 H des Zählers 156 an. Die Ausgänge der NAND-Schaltungen 168 A und 168 B gehen auf logisch "0", wenn ihnen lauter Logisch-"1"-Signale zugeführt werden, 325 ms nachdem der Zähler 156 mittels des Nachladesignals auf den Zählwert 208 eingestellt wird. Die NAND-Schaltung 168 B gibt das Signal so lange ab, wie eine normale Batteriespannung angeliefert wird und das Batterielatch 162 gesetzt bleibt. Wird das Batterielatch 162 zurückgestellt, erscheinen am Ausgang der NAND-Schaltung 168 A 325-ms-Signale.
Diejenige der NAND-Schaltungen 168 D, 168 E oder 168 F, die entsperrt werden kann, wird durch den Code der vom Refraktärteil des Speichers 140 kommenden Signale REFRAKTÄR 1 und REFRAKTÄR 2 bestimmt. Wenn der Code dieser Signale "0-0" ist, wird die NAND- Schaltung 168 D entsperrt; sie gibt dann ständig ein Logisch-"0"- Signal ab. Lautet der Code "0-1", wird die NAND-Schaltung 168 E entsperrt und zur Abgabe eines Logisch-"0"-Signals veranlaßt, wenn von der NAND-Schaltung 168 C ein Logisch-"1"-Signal angelegt wird, weil, wie durch die NAND-Schaltungen 168 A und 168 B festgestellt, die Zeit von 325 ms verstrichen ist. Lautet der Refraktärsignalcode "1-0", wird die NAND-Schaltung 168 F entsperrt. Diese liefert ein Logisch-"0"-Signal an, wenn die 400-ms-Zeitdauer verstrichen ist, was von der Überlauflogik 166 ermittelt wird. Bei einem Refraktärcode "1-1" wird keine der NAND-Schaltungen 168 D, 168 E, 168 F entsperrt; alle geben ständig an ihren Ausgängen Logisch-"1"-Signale ab. Am Ausgang der NAND-Schaltung 168 G steht dann immer ein Logisch-"0"-Signal; das Latch 168 H kann durch keinen der Impulse der Langsamtaktlogik 154 gesetzt werden. Dies verhindert jedes Ansprechen auf das Erfassen von natürlicher Herzaktivität.
Im Betrieb wird das Latch 168 H der Refraktärlogik 168 durch ein Signal der Nachladelogik 164 nach Anliefern jedes künstlichen Reizimpulses oder nach Erfassen jedes natürlichen Herzschlags zurückgestellt. Wenn die NAND-Schaltung 168 D durch den Refraktärteil des Speichers 140 entsperrt wird, erfolgt ein sofortiges Setzen des Latch 168 H, so daß dessen Q-Ausgang auf logisch "1" springt. Wenn eine der NAND-Schaltungen 168 E oder 168 F durch den Refraktärteil des Speichers 140 entsperrt wird, sind alle an die NAND-Schaltung 168 G gehenden Signale logisch "1"; der Ausgang geht auf logisch "0". Das Latch 168 H wird so durch den Impuls der Langsamtaktlogik 154 im zurückgestellten Zustand gehalten, bis die betreffende der NAND-Schaltungen 168 E oder 168 F ein Logisch-"0"-Signal an einen der Eingänge der NAND- Schaltung 168 G nach der gewählten Zeitdauer abgibt. Dann geht der Ausgang der NAND-Schaltung 168 G auf logisch "1"; bei dem nächsten Impuls der Langsamtaktlogik 154 wird das Latch 168 H gesetzt. Sein Q-Ausgang springt auf logisch "1", während sein &wedgeq;-Ausgang zu logisch "0" wird. Da der &wedgeq;-Ausgang über die NAND- Schaltung 168 G zurückgeführt wird, wird das Latch 168 H im gesetzten Zustand gehalten, bis es durch ein Signal der Nachladelogik 164 wieder zurückgestellt wird.
Der Reversions- und Meßrückstellogik 170 geht das Signal MESSEN von der analogen Schaltungsstufe 42 zu. Wenn dies zur richtigen Zeit geschieht, wird ein Latch 170 A gesetzt, um erkennen zu lassen, daß ein natürlicher Herzschlag festgestellt wurde. Die Reversions- und Meßrückstellogik 170 weist einen Festzeitgeber in Form eines Reversionszählers auf, der aus Latchs 170 B bis 170 F besteht, bei denen jeweils der &wedgeq;-Ausgang zum Dateneingang zurückgeführt ist, während jeweils der Takteingang an den &wedgeq;-Ausgang der vorhergehenden Stufe angeschlossen ist. Der Takteingang des Latch 170 B ist mit dem Ausgang einer NOR- Schaltung 170 G verbunden, an deren Eingängen die Ausgangssignale einer NOR-Schaltung 170 H und ein von der Langsamtaktlogik 154 kommendes Signal anliegen. Die vier Eingänge der NOR-Schaltung 170 H sind mit den &wedgeq;-Ausgängen der Latchs 170 B, 170 C, 170 E und 170 F verbunden. Die Rückstelleingänge der Latchs 170 B bis 170 F sind an den Ausgang einer NAND- Schaltung 170 I angeschlossen, die jedesmal ein Logisch-"1"-Signal liefert, wenn natürliche Herzaktivität ermittelt wird oder von der Nachladelogik 164 ein Nachladesignal kommt.
Die Latchs 170 B bis 170 F sowie die NOR-Schaltungen 170 G und 170 H bilden einen rückstellbaren monostabilen 212-ms-Multivibrator. Wenn die Latchs 170 B bis 170 F durch ein von der NAND- Schaltung 170 I kommendes Logisch-"1"-Signal zurückgestellt werden, geht der Ausgang der NOR-Schaltung 170 H auf logisch "0". Die NOR-Schaltung 170 G wird entsperrt, um Signale der Langsamtaktlogik 154 durchzulassen. Diese Signale werden mittels des von den Latchs 170 B bis 170 F gebildeten Zählers gezählt, bis alle Latchs 170 B, 170 C, 170 E und 170 F gesetzt sind und das Latch 170 D zurückgestellt wird. Dies erfordert von dem Zeitpunkt der letzten Rückstellung des Zählers etwa 220 ms. Die zusätzlichen 8 ms werden dadurch verursacht, daß ein Extra-SLO CLK- Intervall zugefügt wird, weil das Nachladesignal den Zähler zurücksetzt. Der Ausgang der NOR-Schaltung 170 H springt jetzt auf logisch "1", nachdem an allen ihren Eingängen logisch "0" anliegt. Dies hindert die NOR-Schaltung 170 G daran, weitere Signale der Langsamtaktlogik durchzulassen. Der von den Latchs 170 B bis 170 F gebildete Zähler hört daher zu zählen auf. Wenn jedoch vor dem Verstreichen der Festzeit von 220 ms am Ausgang der NAND- Schaltung 170 I ein Logisch-"1"-Signal erschienen ist, werden die Latchs 170 B bis 170 F zurückgestellt; es ist eine weitere Zeitspanne von 212 ms erforderlich, bevor die NOR-Schaltung 170 H ein Logisch-"1"-Signal abgibt.
Die Reversions- und Meßrückstellogik 170 weist ferner eine NAND- Schaltung 170 J auf, die mit den &wedgeq;-Ausgangssignalen der Latchs 170 B bis 170 F sowie mit dem Signal der Langsamtaktlogik 154 beaufschlagt wird. Die NAND-Schaltung 170 J gibt ein mit dem Signal der Langsamtaktlogik 154 zusammenfallendes Logisch-"0"-Signal jedesmal ab, wenn der von den Latchs 170 B bis 170 F gebildete Zähler zurückgestellt wird. Das Ausgangssignal der NAND-Schaltung 170 J geht einem Eingang einer NAND-Schaltung 170 K zu, deren anderer Eingang mit dem Q-Ausgangssignal des Latch 169 A der Austastlogik 169 beaufschlagt wird. Der Ausgang der NAND-Schaltung 170 K ist mit dem Rückstelleingang eines Latch 170 L verbunden. Der Dateneingang des Latch 170 L wird mit der Batteriespannung (d. h. dem Signal logisch "1") beaufschlagt. Der Takteingang des Latch 170 L ist mit dem Ausgang einer NOR-Schaltung 170 Mverbunden, an deren einem Eingang das Meßsignal von der analogen Schaltungsstufe 42 und an deren anderem Eingang das Signal der Bedarfslogik 190 anliegt. Normalerweise liegt das letztgenannte Signal auf logisch "0", wodurch die NOR-Schaltung 170 M entsperrt wird.
Das &wedgeq;-Ausgangssignal des Latch 170 L geht zum einen Eingang der NAND-Schaltung 170 I, an deren anderem Eingang das Signal der Nachladelogik 164 anliegt. Die NAND-Schaltung 170 I gibt an ihrem Ausgang ein Logisch-"1"-Signal zum Zurückstellen des Reversionszählers immer dann ab, wenn entweder das Latch 170 L infolge der Anlieferung eines Meßsignals gesetzt wird, oder wenn aufgrund der Anlieferung eines Signals der Impulsbreitenlogik 186 ein Nachladesignal von der Nachladelogik 164 kommt, oder wenn ein natürlicher Herzschlag ermittelt wird.
Der Q-Ausgang des Latch 170 L ist an den Takteingang des Latch 170 A angeschlossen. Der Dateneingang des Latch 170 A steht mit dem Ausgang einer NAND-Schaltung 170 N in Verbindung, an deren einem Eingang das Ausgangssignal der NOR-Schaltung 170 H und an deren anderem Eingang das Ausgangssignal des Refraktärlogiklatch 168 H anliegt. Der Setzeingang des Latch 170 A wird mit dem Signal der Nachladelogik 164 vom Q-Ausgang des Nachladelatch 164 beaufschlagt. Jedesmal, wenn ein Reizimpuls angeliefert oder natürliche Herzaktivität ermittelt wird und die Nachladelogik 164 für das Nachladesignal sorgt, wird das Latch 170 A zwangsweise gesetzt, so daß sein Q-Ausgang auf logisch "1" springt, während der &wedgeq;-Ausgang auf logisch "0" übergeht. Das Latch 170 A kann nur dadurch zurückgestellt werden, daß das Dateneingangssignal von der NAND-Schaltung 170 N logisch "0" wird, bevor über die NOR-Schaltung 170 M das Signal MESSEN angeliefert wird, um das Latch 170 L zu setzen. Damit der Dateneingang des Latch 170 A auf logisch "0" geht, müssen beide Eingangssignale der NAND-Schaltung 170 N auf logisch "1" stehen. Der aus den Latchs 170 B bis 170 Fbestehende Reversionszähler muß daher über die 212-ms-Zeitspanne hinweg gezählt haben; außerdem muß der Latch 168 H der Refraktärlogik aufgrund des Ablaufs der gewählten Refraktärdauer gesetzt sein. Wenn nach Ablauf dieser Zeitspannen das Meßsignal vom Meßverstärker der analogen Schaltungsstufe 42 angeliefert wird, wird das Latch 170 L gesetzt, so daß sein Q-Ausgang auf logisch "1" springt. Dies taktet seinerseits das Signal logisch "0" von der NAND-Schaltung 170 N in das Latch 170 A ein, so daß dessen Ausgang Q auf logisch "0" übergeht, während sein &wedgeq;-Ausgang auf logisch "1" springt.
Bei Auswahl der NAND-Schaltung 168 D der Refraktärlogik 168 durch den Code des Refraktärteils des Speichers 140 ist das Latch 168 H immer gesetzt, und nur die 220-ms-Zeit des Reversionszählers 170 D steuert die Refraktärdauer. Infolgedessen ist eine Refraktärdauer von 220 ms ausgewählt. Wird mittels des Codes des Refraktärteils des Speichers 140 eine unendliche Refraktärzeit gewählt, kann das Latch 168 H nie gesetzt werden; infolgedessen kann das Ausgangssignal der NAND-Schaltung 170 N nie zu logisch "0" werden. Das Latch 170 A läßt sich dann nie zurückstellen, um das Erfassen von natürlicher Herzaktivität anzuzeigen. Dementsprechend arbeitet der Herzschrittmacher 16 im asynchronen Betrieb.

Claims

1. Für Bedarfs- und Asynchronbetrieb programmierbarer Herzschrittmacher mit einer programmierbaren Speicheranordnung zum Speichern von Datenbitwörtern für das Steuern von Betriebsarten oder Parametern des Schrittmachers einschließlich der Bedarfs- oder Asynchronbetriebsart, mit zwei Ausgangsanschlüssen, von denen mindestens einer an das Herz elektrisch ankoppelbar ist; einem zurückstellbaren Impulserzeuger zum Anliefern eines Herzreizimpulses an die Anschlüsse ein vorgegebenes Zeitintervall nach dem Zurückstellen des Impulserzeugers; einem Meßverstärker zum Erfassen von elektrischen Signalen, die kennzeichnend für natürliche Herzaktivität sind, und zur Abgabe eines dem Zurückstellen des Impulserzeugers dienenden Rückstellsignals, wenn erfaßte elektrische Signale nach dem Ende eines Refraktärintervalls auftreten; einer Refraktärspeichereinrichtung zum Einspeichern eines einem bestimmten Refraktärintervall entsprechenden Refraktärdatenbitworts; ferner einer auf die Refraktärspeichereinrichtung ansprechenden Refraktäreinrichtung, die das Refraktärintervall vorgibt; wobei die programmierbare Speicheranordnung im Falle, daß in ihr ein der Asynchronbetriebsart entsprechendes Datenbitwort gespeichert ist, die Asynchronbetriebsart herbeiführt, dadurch gekennzeichnet, daß die Asynchronbetriebsart in der Weise herbeigeführt wird, daß in der Refraktärspeichereinrichtung ein Refraktärdatenbitwort eingespeichert wird, das einer Refraktärzeit entspricht, die länger als das vorgegebene Zeitintervall ist, wobei die Refraktärspeichereinrichtung dann über die Refraktärlogikeinrichtung die Asynchronbetriebsart bewirkt.

2. Herzschrittmacher nach Anspruch 1, dadurch gekennzeichnet, daß die Refraktärdauer zwecks Programmierung des Asynchronbetriebs auf den Wert Unendlich programmiert wird.

3. Herzschrittmacher nach einem der Ansprüche 1 oder 2, bei dem ein Taktgeber vorgesehen ist, der eine Folge von festfrequenten Taktimpulsen liefert, und die Taktimpulse einer Zähleinrichtung zugeführt werden, die jeweils durch das Rückstellsignal auf einen Ausgangszählwert zurückgestellt wird und bei Erreichen eines vorbestimmten Zählwerts die Refraktärlogikeinrichtung zur Abgabe eines Signals für die Beendigung der Refraktärzeit veranlaßt, dadurch gekennzeichnet, daß die Refraktärlogikeinrichtung eine Torschaltungsanordnung aufweist, daß in Abhängigkeit von den in der Refraktärspeichereinrichtung gespeicherten Refraktärdatenbitworten bei Erreichen eines dazugehörigen Zählwertes durch die Zähleinrichtung jeweils bestimmte Torschaltungen der Torschaltungsanordnung durchgeschaltet werden und daß bei auf den Wert Unendlich programmierter Refraktärspeichereinrichtung keine der Torschaltungen durchgeschaltet wird.

4. Herzschrittmacher nach Anspruch 3, dadurch gekennzeichnet, daß das Rückstellsignal nicht angeliefert wird, solange keine der Torschaltungen durchgeschaltet ist.