DE2944616C2 - Impulsgenerator für medizinische Geräte - Google Patents

Description

Die Erfindung betrifft einen Impulsgenerator fur medizinische Geräte gemäß dem Oberbegriff des Patentanspruchs 1. Ein derartiger Impulsgenerator ist aus der US-PS 4049004 bekannt.

Beim Einsatz von solchen Impulsgeneratoren, beispielsweise als Herzschrittmacher, kann es zu für den Patienten bedrohlichen Zuständen kommen, wenn durch Störungen der Schaltungsanordnung oder durch den Ausfall von Schaltungskomponenten d<e Rate der abgegebenen Reizimpulse unkontrolliert ansteigt. Es sind daher auch bereits in Analogtechcik aufgebaute Impulsgeneratoren für medizinische Zwecke bekannt geworden (US-PS 3391697 und DE-OS 2554933), die einen Ratenbegrenzer aufweisen, der auf die Ausgangsschaltung oder den Oszillator in der Weise einwirkt, daß ein vorgegebener oberer Grenzwert der Reizimpulsfolgefrequenz nicht überschritten wird. Des weiteren ist ein Herzstimulationsgerät bekannt (DE-AS 1282802), bei welchem der bei Tachykardie auftretende natürliche Sinusrhythmus erfaßt und aus dem detektieren Sinusrhythmussignal eine Triggersignalfolge abgeleitet wird, deren Folgefrequenz in einem nachgeschalteten Frequenzteiler halbiert wird, um nur aufgrund jedes zweiten detektierten Sinusrhythmussignals einen Kammerreizimpuls auszulösen.

Der Erfindung liegt die Aufgabe zugrunde, einen Impulsgenerator für medizinische Zwecke der eingangs genannten Art zu schaffen, der einerseits einen verbesserten Schutz des Patienten gegenüber übermäßig hohen Reizimpulsraten bietet, bei dem andererseits aber der behandelnde Arzt in Sonderfallen anormal hohe Impulsraten auslösen kann.

Diese Aufgabe wird bei einem Impulsgenerator für medizinische Geräte nach dem Oberbegriff des Patentanspruchs 1 durch die Merkmale des kennzeichnenden Teils des Patentanspruchs 1 gelöst.

Der Impulsgenerator für medizinische Geräte mit den beanspruchten Merkmalen sorgt für eine redundante Ratenbegrenzung, die den Patienten gegenüber Fehlern sowohl in der digitalen Oszillatoranordnung als auch in der Ausgangseinrichtung besonders wirkungsvoll schützt und die auch Schutz gegenüber versehentlicher Programmierung einer zu hohen Reizimpulsrate bietet. Darüber hinaus gestattet der erfindungsgemäße Impulsgenerator aber eine absichtliche Erhöhung der Reizimpulsrate über den ersten und den zweiten Ratengrenzwert.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 8.

Ein Ausfuhrungsbeispiel der Erfindung ist anhand der beiliegenden Zeichnungen näher erläutert. Es zeigt

Fig. 1 eine schematische perspektivische Darstellung eines implantierten Herzschrittmacher-Impulsgenerators und eines zugehörigen externen Programmiergerätes,

Fig.2 die gegenseitige Verbindung zwischen einer digitalen und einer analogen Schaltungsstufe des Herzschrittmacher-Impulsgenerators sowie die zwischen diesen beiden Schaltungsstufen ausgetauschten Signale,

Fig.3A bis 3C nebeneinandergelegt ein Blockschaltbild der digitalen Schaltungsstufe und

F i g. 4A bis 4F Schaltbilder der vorliegend besonders wichtigen Schaltungskomponenten.

Die in F i g. 1 dargestellte Schrittmacheranordnung 10 weist ein Programmiergerät 12, einen damit über eine Leitung 30 verbundenen Programmierkopf 14 und einen implantierbaren, programmierbaren Herzschrittmacher-Impulsgenerator 16 auf. Von dem Impulsgenerator 16 erzeugte Signale werden über eine Leitung 18 dem Herz zugeführt, um dessen Kontraktion zu bewirken. Das Programmiergerät 12 gibt HF-Signale ab, und es ist mit Parametertasten 22, numerischen Tasten 24 und Funktionstasten 26 sowie mit einem Sichtgerät 28 versehen, das anzeigt, welche Tasten gedruckt wurden. Zum Programmieren des Impulsgenerators 16 werden bestimmte der Tasten 22,24,26 gedrückt. Mit den Parametertasten lassen sich Rate (Impulsfolgefrequenz), Impulsbreite und Amplitude der Herzreizimpulse, die Empfindlichkeit des Meßverstärkers, die Refraktärdauer, ein Arbeiten des Impulsgenerators mit oder ohne Hysterese, im kammersynchronen (R-sync)- oder im kammergesperrten (Bedarfs)-Betrieb, im asynchronen Betrieb oder im Bedarfsbetrieb, die Durchführung einer Schwellwertkontrolle und ein Sperren des Impulsgenerators 16 programmieren. Bei Drücken der numerischen Tasten 24 erzeugt das Programmiergerät 12 Signale, die einen bestimmten Wert kennzeichnen, auf den der gewählte Parameter, z. B. die Impulsrate, programmiert werden soll. Mit den Funktionstasten 26 wird das Programmiergerät 12 veranlaßt, den Impulsgenerator 16 permanent oder temporär zu programmieren.

Zum Programmieren des Impulsgenerators 16 wird der Kopf 14 unmittelbar über den Impulsgenerator 16 gebracht. Der Kopf 14 weist einen Permanentmagneten auf, der einen magnetischen Zungenschalter 46 (F i g. 2) im Impulsgenerator 16 schließt. Dadurch wird der Impulsgenerator 16 in die Lage versetzt, dem Kopf 14 zugeführte HF-Signale zu erfassen und zu verarbeiten.

Die Programmiersignale bestehen vorliegend aus jeweils 32 binären Ziffern (Bits), die durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen dargestellt werden. Jedes 32 Bit-Wort umfaßt vier gleich lange Teile, und zwar einen Parametercode, einen Datencode, einen ZugrifTscode und einen Paritätscode. Die drei ersten Bits des Parametercodes sind O-Bits. Das vierte Bit des Parametercodes kennzeichnet einen Temporär- oder Permanentprogrammierbefehl. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar. Der Datencode kennzeichnet einen bestimmten Wert für den gewählten Parameter. Der ZugrifTscode besteht aus dem Oktalcode »227«, er leitet die Programmierung des Impulsgenerators 16 ein und sorgt ebenso wie der Paritätscode für eine Sicherung gegen Umprogrammieren durch Fremdsignale.

Der Impulsgenerator 16 weist entsprechend Fig. 2 eine digitale Schaltungsstufe 40 und eine Ausgangseinrichtung in Form einer analogen Schaltungsstufe 42 auf. Zu der analogen Schaltungsstufe 42 gehören eine Batterieüberwachungsstufe, ein Quarztaktgeber, ein Taktgeber mit einem spannungsgesteuerten Oszillator (VCO), ein QRS-Meßverstärker, eine Ausgangsschaltung mit einer Ratenbegrenzerstufe und einem Spannungsverdoppler sowie ein HF-Demodulator. Die digitale Schaltungsstufe 40 ist anhand der Fig. 3A, 3B und 3C näher beschrieben. Eine Batterie 44, die eine Spannung +V von etwa 2,8 V liefert, ist zwischen Masse und die Schaltungsstufen 40, 42 geschaltet.

Der Zungenschalter 46 liegt zwischen der positiven Seite der Batterie 44 und den Schaltungsstufen 40, 42. Die analoge Schaltungsstufe 42 weist zwei Ausgänge 48 und SO auf, an denen Signale erscheinen, die der Leitung 18 zugehen. Der Ausgang 48 ist über einen Kondensator 52 an die Schaltungsstufe 42 und das Herz angekoppelt. Zwischen den Ausgängen 48, 50 liegen zwei Dioden 54,56, die eine Beschädigung des Impulsgenerators 16 durch große Fremdsignale verhindern.

Wenn der Zungenschalter 46 geschlossen wird, indem der im Kopf 14 untergebrachte Magnet dicht an den

Impulsgenerator 16 herangebracht wird, wird ein ZUNGENSCHALTER-Signal +V oder logisch »1« an die Schaltungsstufen 40 und 42 angelegt. Bei Wegnehmen des Kopfes 14 öffnet der Zungenschalter 46; ein Massesignal oder logisch »0« wird den Schaltungsstufen s 40,42 zugeführt. Die analoge Schaltungsstufe 42 gibt die Signale XTAL, VCO, MESSEN, RATENBEGRENZUNG, BATTERIE und DATEN an die digitale Schaltungsstufe 40. Letztere versorgt ihrerseits die analoge Schaltungsstufe mit den Signalen VCO-ENTSPER-RUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH. Bei dem Signal »RATENBEGRENZUNG« handelt es sich normalerweise um ein logisches »O«-Signal, das nach Anliefern eines Reizimpuises 462 ms lang zu logisch »1« wird, um einen oberen Ratengrenzwert von 130 Impulsen pro Minute für den Impulsgenerator 16 vorzugeben. Der Parameterteil des DATEN-Signals bestimmt einen von 11 zu modifizierenden Parametern und gibt, wenn eine entsprechende Wahlmöglichkeit gegeben ist, außerdem vor, ob diese Modifikation temporär oder permanent durchzuführen ist. Bei den 11 Parametern handelt es sich um den Inhibit-, Refraktär-und Hystereseparameter, die Parameter für Asynchron/Bedarfs-Betrieb, Impulsbreite, hohe Rate, Schwellwertkontrolle, normale Rate und R-Synchron/Bedarfsbetrieb sowie um die Parameter für die Empfindlichkeit und den Ausgangsspannungswert. Von diesen Parametern können der Inhibit-Parameter, der Parameter für hohe Rate und der Schwellwertkontrollparameter nur auf temporärer Basis verarbeitet werden, während die Verarbeitung des Hystereseparameters nur auf permanenter Basis erfolgt. Alle anderen Parameter können entweder permanent oder temporär sein. Eine temporäre Programmierung bewirkt, daß der Impulsgenerator 16 so lange auf die betreffenden Sollbedingungen programmiert wird, wie sich der Kopf 14 über dem Impulsgenerator 16 befindet, um den Zungenschalter 46 geschlossen zu halten, ober bis ein anderes Programmierwort angeliefert wird. Nach dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Programmierwortes arbeitet der Impulsgenerator 16 entsprechend den durch die vorangegangene permanente Programmierung bestimmten Soübedingungen, es sei denn, daß eine Modifikation durch das neue Programmwort erfolgt.

In den F i g. 3A, 3B und 3C sind die von der analogen Schaltungsstufe 42 empfangenen oder an diese angelegten Signale eingekreist. Für jeden der Blöcke der Fig. 3 A, 3B und 3C werden Datensignale an der linken Seite des Blockes, Rückstellsignale an der Unterseite des Blockes und Setzsignale an der Oberseite des Blockes angelegt, während die Ausgangssignale an der rechten Seite des Blockes erscheinen. Sofern mehrere Leitungen von einem bestimmten Block abgehen oder zu diesem hinführen, beispielsweise parallele Ausgänge von einem Zähler, Schieberegister oder einer Speicherschaltung, ist die entsprechende Leitungsgruppe durch breite Linien angedeutet.

F i g. 3A zeigt die Programmaufnahme- und -verarbeitungsiogik 100. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und über eine NOR-Schaltung 112 an ein dreizahnstufiges Schieberegister 116. Eine NOR-Schaltung gibt ein logisches »1«-Signal ab, wenn alle Eingangssignale logisch »0« sind, und liefert ein logisches »O«-Signal, wenn mindestens ein Eingangssignal logisch »1« ist.

An die Datendecodierlogik 108 geht ferner das rasche Taktsignal (SCHNELLTAKT). Die Datendecodierlogik 108 liefert an ihrem oberen Ausgang unmittelbar nach der Rückflanke jedes mit der Taktsteuerung der Schaltung synchronisierten DATEN-Impulses ein Datentaktsignal, das an die Takteingänge einer Zugriffscode-Prüflogik 114 und eines Impulszählers 118 geht. Das Datensignal vom unteren Ausgang der Datendecodierlogik 108 bildet den Dateneingang des Schieberegisters 110, an dessen Takteingang das DATEN-Signal angelegt wird. Aufgrund der Vorderflanken der DATEN-Signalimpulse wird der jeweilige Binär.vert am Dateneingang des Schieberegisters 110 in dessen erster Stufe eingespeichert, während der zuvor in der ersten Stufe befindliche Wert in die zweite Stufe geschoben wird. Entsprechendes gilt für die weiteren Schieberegisterstufen. Das Ausgangssignal des Schieberegisters 110 wird dem Dateneingang des Schieberegisters 116 zugeführt, dessen Takteingang an den Ausgang der NOR-Schaltung 112 angekoppelt ist. Solange die NOR-Schaltung 112 mittels eines logischen »0«-Signals von der Zugriffscode-Prüflogik 114 entsperrt ist, laufen die Daten im Takt der DATEN-Signalimpulse in das Schieberegister 116 ein.

Der Impulszähler 118 wird mittels des Signals vom Datentaktausgang der Datendecodierlogik 108 weitergeschaltet. Weicht der Zählwert des Impulszählers 118 von Null ab, wird das Signal am mittleren Ausgang des Zählers zu logisch »0«, und es wird eine Zeitmeßlogik 120 entsperrt. Bei Erreichen des Zählwerts 24 wird die Zugriffscode-Prüflogik 114 von einem Signal am unteren Zählerausgang entsperrt.

Die Zugriffscode-Prüflogik 114 gibt ein logisch »1«- Signal ab, wenn der von dem Schieberegister 110 gespeicherte Code gleich dem Zugriffscode ist. Der untere Ausgang des Impulszählers 118 entsperrt die Prüflogik 114 vom Erreichen des Zählwerts 24 bis zum Überlaufen des Zählers nach Erreichen des Zählwerts 32. Ermittelt die Zugriffs-Prüflogik 114 den Zugriffscode, wird die NOR-Schaltung 112 gesperrt. Dem Takteingang des Schieberegisters 116 werden keine weiteren DATEN-Signale zugeführt. Mittels des Signals logisch »1« von der Prüflogik 114 wird die Rückstellogik 106 gesetzt, die ihrerseits ein Signal zum Zurückstellen des impulszählers 118 auf den Zählwert 24 abgibt.

Nachdem der dem Zugriffscode folgende Paritätscode in dem Schieberegister 110 eingespeichert ist, hat der Impulszähler 113 auf 32 gezählt. Dadurch springt das Signal am Überlaufausgang (OF) des Zählers 118 um. Ein Zählerüberlauflatch (Speicherfiipflop) 104 wird gesetzt, das dann eine Fehlerprüflogik 122 entsperrt. Diese stellt fest, ob das empfangene DATEN-Programmiersignal die vorgesehenen Kontrollen durchlaufen hat. Die Logik 122 spricht fernerauf ein 128-Hz-Langsamtaktsignal SLO CLK der Schaltungsanordnung gemäß Fig. 3b an, so daß entweder ein ANNAHME- oder ein FEHLER-Signal erscheint.

An einer Paritätsprüflogik 124 liegen die Ausgangssignale der Schieberegister 110 und 116 an. Die Paritätsprüflogik 124 prüft die Parität der dreizehn in dem Schieberegister 116 eingespeicherten Parameterdaten-Testbits gegenüber dem in dem Schieberegister !10 eingespeicherten Paritätscode. Das FEHLER-Signal der Fehlerprüflogik 122 geht ferner an eine Rückstellogik 126. Das ANNAHME-Signal gelangt von der Fehlerprüflogik 122 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 130 und zu dem Entsperreingang eines Zwischenspeichers 132, so daß

dieser die Daten-und Parametersignale von den ersten zwölf Stufen des Schieberegisters 116 aufnehmen kann. Die Rückstel logik 126 spricht ferner auf die Signale der Zeitmeßlogik 120 und des Schreiblatch 128 sowie auf das ZUNGENSCHALTER-Signal an. Der untere Ausgang der Rückstellogik 126 ist mit dem Rückstelleingang des Impulszählers 118, einem Eingang der Rückstellogik 106 und dem Rückstelleingang der Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstelllogik 126 ist an den Rückstelleingang einer Sperr- oder Inhibitlogik 134 und an den Rückstellausgang des Testlatch 130 angeschlossen. Ein Signal erscheint an beiden Ausgängen der Rückstellogik 126, wenn von der Zeitmeßlogik 120 ein Signal angeliefert wird, wenn das FEHLER-Signal erscheint, oder wenn das ZUNGENSCHALTER-Signal erkennen läßt, daß der Zungenschalter 46 geschlossen ist. Ein Signal tritt nur an dem unteren Ausgang der Rückstellogik 126 auf, wenn das Schreiblatch 128 ein Signal anliefert.

Dem Dateneingang des Schreiblatch 128 geht das ANNAHME-Signal von der Fehlerprüflogik 122 zu, während an dem Takteingang des Schreiblatch das LANGSAMTAKT-Signal anliegt. Der Ausgang des Schreiblatch 128 ist mit je einem Eingang der Rückstelllogik 126, der Inhibitlogik 124 und einer Speicherabtaststufe 136 gekoppelt. Letztere gibt an eine Parameterdecodierlogik 138 (Fig. 3b) jedesmal dann ein Signal, wenn das Schreiblatch 128 ein Signal anliefert, während von dem Testlatch 130 kein Signal abgegeben wird. Das Signal der Speicherabtaststufe 136 veranlaßt die Parameterdecodierlogik 138, den ihr von dem Zwischenspeicher 132 zugeführten Parametercode zu decodieren und ein Signal abzugeben, das erkennen läßt, welche permanente Parameteranderung auftreten soll. Das Testlatch 130 spricht auf das Testsignal von der dreizehnten Stufe des Schieberegisters 116 und auf das ANNAHME-Signal der Fehlerprüflogik 122 an. Es gibt ein Signal an die Parameterdecodierlogik 138, das bewirkt, daß die dieser Logik von dem Zwischenspeicher 132 zugeführten Parametersignale decodiert werden und ein Signal erscheint, das angibt, welche temporäre Parameteranderung auftreten soll. Das Ausgangssignal des Testlatch 130 geht ferner der Speicherabtaststufe 136 und der Inhibitlogik 134 zu.

Der Zwischenspeicher 132 speichert nach dem Auftreten des ANNAHME-Signals von der Fehlerprüflogik 122 die vier Parameterbits und die acht Datenbits ein, die im Schieberegister 116 stehen. Die im Zwischenspeicher 132 eingespeicherten Parameterbits werden der Paramterdecodierlogik 138 zugeführt, wo sie in Verknüpfung mit den Signalen der Speicherabtaststufe 136 oder des Testlatch 130 decodiert werden. Von der Parameterdecodierlogik 138 geht ein Signal an einen Speicher 140, das erkennen läßt, welche permanente oder temporäre Parameteränderung auftreten soll. Außerdem werden von der Parameterdecodierlogik 138 bestimmte Parameter als unabhängige Signale angeliefert, und zwar die Parameter HOHE RATE, TEMPORÄRE EMPFINDLICHKEIT, TEMPORÄRE RE-FRA KTÄRDAUER, TEMPORÄR R-SYNCHRON, AUTOMATISCHER SCHWELLWERT, PERMA-NENT-BEDARFSBETRIEB, TEMPORÄR-BE-

DA RFSBETRIEB, BEDARFSBETRIEB und INHIBIT.

Die von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 140 (Fig. 3B) und eine Inhibit-Decodierlogik 142. Beim Decodieren einer permanenten Parameteränderung werden die Datenbits in dem durch das decodierte Parametersignal entspenten Teil des Speichers 140 eingespeichert. Wird eine temporäre Parameteränderung decodiert, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor im Speicher 140 eingespeicherten Daten zu bewirken. Der Speicher 140 weist 22 Stufen auf, wobei sechs Stufen Impulsbreitendaten, acht Stufen Ratendaten, eine Stufe R-Synchron-Daten, jeweils zwei Stufen Refraktär-, Hysterese- und Empfindlichkeitsdaten und eine Stufe den Ausgangsspannungsamplitudendaten zugeordnet sind. Die Parametersignale bestimmen, welche der Stufen für das Einspeichern der vom Zwischenspeicher 132 angelieferten neuen Daten zu entsperren sind.

Die Zwischenspeicherdaten gehen auch der Inhibit-Decodierlogik 142 zu, deren Ausgangssignal an einen Eingang der Inhibitlogik 134 gelangt. Letztere wird von der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Signal des Schreiblatch 128 und den Signalen des Testlatch 130 sowie dem Signal der Parameter-Decodierlogik 138 gesetzt. Die Inhibitlogik 134 liefert ein Signal zum Sperren einer Ausgangslogik 178 (Fig. 3C).

Die Fig. 3B und 3C zeigen die digitale Oszialltoranordnung (Impulserzeugerteil) 150 des Impulsgenerators 16. Die Taktfolge zur Steuerung der Reizimpulsbreite, der Reizimpulsrate, der Refraktärdauer, der niedrigeren Hystereserate und der Verstärkeraustastdauer wird durch einen schnellen Zähler 152, eine Langsamtaktlogik 154 und einen langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die von einer Taktlogik 158 zugeführten Taktimpulse. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein dem externen Quarzoszillatorsignal (XTAL) oder dem VCO-Signal entsprechendes Taktsignal ab. Ein zweites Eingangssignal des schnellen Zählers 152 kommt von einer Schwellwertprüflogik 160, die den Zähler 152 veranlaßt, während eines bestimmten Teils der Schwellwertprüfdauer mit höherer Geschwindigkeit zu zählen. Ein drittes Eingangssignal des Zählers 152 ist das Signal einer Zungenschalterlogik 159, das gestattet, daß das Schnelltaktsignal FST CLK als Takteingangssignal an die Datendecodierlogik 108 angelegt wird, wenn der Zungenschalter 46 geschlossen ist.

Der schnelle Zähler 152 ist ein neunstufiger Binärzähler. Die Ausgänge der sieben niedrigeren Stufen des Zählers 152 führen zu einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt. Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 an die Langsamtaktlogik 154. Letztere gibt ein 128-Hz-Langsamtaktsignal SLO CLK ab, solange die Spannung der Batterie 44 einen gewissen Mindestwert übersteigt. Wenn die Batteriespannung unter diesen Mindestwert absinkt, wird das Batterielatch 162 zurückgestellt; die Frequenz des von der Langsamtaktlogik 154 angelieferten Signals wird um etwa 10% vermindert. Das Ausgangssignal der Langsamtaktlogik 154 geht an den langsamen Zähler 156, der ein achtstufiger Binärzähler ist, der auf den Zählwert 208 gesetzt werden kann, indem seinem Setzeingang von einer Nachladelogik 164 ein Signal logisch »1« zugeführt wird. Bestimmte Ausgangssignale der acht Stufen des Zählers 156 werden einer Überlauflogik 166, einer Refraktärlogik 168, einer Austastlogik 169, einer Ratendecodierlogik 172 und einer Hystereselogik 174 zugeführt.

Die Ausgangssignale von den sechs Stufen des Impulsbreitenteils des Speichers 140 gehen an die Impulsbreitendecodierlogik 157, während die Ausgangssignale der acht Stufen des Ratenteils des Speichers 140 der Ratendecodierlogik 172 zugeführt werden. Das Ausgangssignal der R-Synchron-Stufe des Speichers 140 wird auf ein R-Synchron-Gatter 176 gegeben. Die Signale der beiden Refraktärspeicherstufen gehen an die Refraktärlogik 168. Die Signale der beiden Hysteresespeicherstufen werden der Hystereselogik 174 zügeführt. Die Signale der beiden Empfindlichkeitspeicherstufen werden kombiniert; ein einziges EMPFIND-LICHKEITS-Signal wird an den Meßverstärker der analogen Schaltungsstufe 42 angelegt. Das Signal der Ausgangsstufe des Speichers 140 geht an die Ausgangslogik 178.

Die Anordnung nach den Fi g. 3B und 3C umfaßt ferner eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 180, ein Hysteresegatter 182, eine Vorresynchronisierlogik 184, eine Impulsbreitenlogik 186, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 190 und ein Gatter 192.

Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürliche Herzaktivität ermittelt wird, werden der Zähler 152 auf den Zähl wert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so gewählt, daß der Zähler 156 von dem vollen Zählwert 255 auf den Zählwert Null zu einem Zeitpunkt überläuft, der genutzt werden kann, um ein 400-ms-Zeitsteuersignal zu erhalten, das den oberen Ratengrenzwert festlegt und als eine der programmierbaren Refraktärzeiten dient. Nach dem Rückstellen zählt der Zähler 152 die ihm von der Taktlogik 158 zugeführten Taktimpulse. Zu diesem Zeitpunkt werden von dem externen Oszillator Impulse mit einer Frequenz von 32768 Hz abgegeben. Solange das Batterielatch 162 gesetzt bleibt, geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, ein Signal von dort zu der Langsamtaktlogik 154. Einen Taktimpuls später wird für eine Taktsignal-Impulsperiode ein SLO CLK-Impuls angeliefert, der den Zähler 152 auf Null zurückstellt. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152 wieder zu zählen.

Mit den Ausgangsimpulsen der Langsamtaktlogik 154 wird der Zähler 156 von dem Anfangszählwert 208 aus weitergeschaltet. Während des Zählens von dem Setzwert 208 auf den vollen Zählwert 255 liefern die Austastlogik 169 und die Refraktärlogik 168 zu bestimmten Zeitpunkten entsprechend bestimmten Zählwerten des Zählers 156 Signale an die Reversionslogik 170, um für die Refraktär- und Reversionsfunktionen zu sorgen. Während der an ein«n Herzreizimpuls oder einen natürlichen Herzschlag anschließenden Refraktärdauer erfolgt kein Ansprechen auf erfaßte elektrische Signale. Durch die Reversionsfunktion wird jedes Ansprechen auf erfaßte elektrische Signale gesperrt, wenn ein kontinuierliches Wellensignal ermittelt wird. Wenn der Zähler 156 überläuft, entsperrt die Überlauflogik 166 die Ratenbegrenzerlogik 180. Der Zähler 156 zählt dann von Null aus weiter, bis er einen Zählwert entsprechend dem Zählwert im Ratenteil des Speichers 140 erreicht. Die Ratendecodierlogik 172 erzeugt ein Signal, wenn der nächste Langsamtaktimpuls auftritt, nachdem der im Zähler 156 stehende Zählwert gleich dem im Speicher 140 eingespeicherten Code ist. Das Signal der Ratendecodierlogik 172 läuft über das Hysteresegatter 182, das entsperrt wird, wenn keine Hysterese programmiert ist oder der vorausgehende Herzschlag künstlich stimuliert war. Andernfalls wird durch Setzen der Hystereselofpk 174 das Hysteresegatter 182 während der Hysteresedauer gesperrt.

Der Ausgangsimpuls des Hysteresegatters 182gehl an die Ratenbegrenzerlogik 180, die, wenn sie durch ein Signal der Überlauflogik 166 entsperrt ist, die Vorresynchronisierloßik 184 setzt. Letztere liefert ein Signal an die Taktlogik 158, so daß das VCO-ENTSPERRUNGS-Signal gegeben wird. Der spannungsgesteuerte Oszillator beginnt, Taktsignale an die Taktlogik 158 und die Impulsbreitenlogik 186 zu geben. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik 154, wodurch der Zähler 152 auf Null zurückgestellt wird. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signal AUSTASTEN 100 ms zu geben. Die Impulsbreitenlogik 186 wird entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des Signals logisch »1« der Impulsbreitenlogik 186 (IW) auftritt. .

Wenn der Zähler 152 ausgehend von Null weitergeschaltet wird, wird das Ausgangssignal der zweiten bis siebten Zählerstufen von der Impulsbreitendecodierlogik 157 mit den im Impulsbreitenteil des Speichers 140 eingespeicherten Signalen verglichen. Bei Übereinstimmung gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, so daß deren Ausgangssignal beim Auftreten des nächsten VCO-Taktimpulses auf logisch »0« zurückspringt. Das Ausgangssignal der Impulsbreitenlogik 186 bewirkt, daß die Ausgangslogik 178 ein Impulssignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des AUS-GANGS-Signals vom Speicher 140 über den EINFACH- oder den DOPPELT-Ausgang gibt. Ein Impuls, dessen Amplitude der Batteriespannung oder dem doppelten Wert der Batteriespannung entspricht, wird von dem Impulsgenerator 16 über die Leitung 18 an das Herz geschickt.

Beim Zurückspringen des Signals der Impulsbreitenlogik 186 auf logisch »0« wird das Signal VCO-ENT-SPERRUNG abgeschaltet; vom Taktausgang der Taktlogik 158 wird wieder das Taktsignal XTAL abgegeben. Die Impiilsbreitenlogik 186 bewirkt beim Zurückspringen auf logisch »0«, daß die Nachresynchronisierlogik 187 die Langsamtaktlogik 154 veranlaßt, beim nächsten XTAL-Taktsignal den Zähler 152 zurückzustellen. Aufgrund des Signals der Nachresynchronisierlogik 187 wird die Nachladelogik 164 beim nächsten Signal der Langsamtaktlogik 154 gesetzt. An den Spannungsverdopplerteil der analogen Schaltungsstufe 42 geht ein Signal zum Nachladen des dort befindlichen Verdopplungskondensators. Mit dem Signal der Nachladelogik 164 wird die Nachresynchronisierlogik 187 zurückgestellt. Bei dem nächsten Signal der Langsamtaköogik 154 erfolgt ein Zurückstellen der Nachladelogik 164. Mit dem Ausgangssignal der Nachladelogik 164 wird der Zähler 156 auf den Zählwert 208 zurückgestellt. Die Refraktärlogik 168 und die Reversionslogik 17¹O werden entsperrt. Die Ratendecodierlogik 172 und die Überlauflogik 166 werden zurückgestellt. Die oben geschilderten Vorgänge wiederholen sich dann.

Die Verifizierimpulslogik 188 bewirkt, daß am Ende der 100-ms-Austastdauer ein zusätzlicher Impuls bereitgestellt wird, falls das Signal der Speicherabtaststufe 136 auftritt. Dadurch wird dem Bediener des Programmiergerätes 12 angezeigt, daß das Programm angenommen wurde. Die Bedarfslogik 190 verhindert, daß

bei Schließen des Zungenschalters 46 jedes Ansprechen auf das von dem Meßverstärker in der analogen Schaltungsstufe 42 angelieferte MESS-Signal unterbunden wird. Trotz Schließens des Zungenschalters wird dessen Sperrfunktion unwirksam gemacht, wenn die Verstärkerempfindlichkeit im R-Synchronbetrieb oder die Refraktärdauer temporär programmiert werden, oder wenn der Bedarfsbetrieb temporär oder permanent programmiert wird.

Das Gatter 192 wird in Abhängigkeit von dem Parametersignal HOHE RATE der Parameterdecodierlogik 138 oder in Abhängigkeit von einem Signal der Verifizierimpulslogik 188 geschlossen. Wenn das Gatter 192 schließt, legt es den RATENBEGRENZUNGS-Ausgang an Masse, wodurch die Funktionen der analogen Ratenbegrenzerschaltung in der analogen Schaltungsstufe 42 und der digitalen Ratenbegrenzerlogik 180 gesperrt werden. Der Ratenbegrenzungsschutz muß beseitigt werden, wenn die Rate auf einen hohen Wert programmiert werden soll, oder nachdem ein Verifizierimpuls auftritt.

Die Ratendecodierlogik 172 spricht auf das Signal der Langsamtaktlogik 154, den Code in dem Ratenteil des Speichers 140, den Zählwert des Zählers 156, den unteren Ausgang der Schwellwertprüflogik 160 und das Signal der Nachladelogik 164 an. Sie weist ein Latch auf, das durch das Signal der Nachladelogik 164 zurückgestellt wird, das nach jedem Signal der Impulsbreitenlogik 186 oder einem ermittelten natürlichen Herzschlag auftritt. Wenn das Latch gesetzt wird, gibt es ein Signal auf das Hysteresegatter 182 und die digitale Ratenbegrenzerlogik 180, um die Sequenz einzuleiten, die zu der Anlieferung des Signals der Impulsbreitenlogik 186 führt.

Das Ausgangssignal der Überlauflogik 166 erscheint 400 ms nach dem Setzen des Zählers 156 unabhängig von der Rate der Impulse der Langsamtaktlogik 154. Die Überlauflogik 166 weist ein Latch auf, das mittels des Signals der Nachladelogik 164 zurückgestellt und mittels des Signals der Langsamtaktlogik 154 gesetzt wird, nachdem die letzte Stufe des Zählers 156 zurückgestellt ist. Das Ausgangssignal der Überlauflogik 166 entsperrt die Ratenbegrenzerlogik 180.

Die Abgabe der Herzreizimpulse wird durch die Ratenbegrenzerlogik 180, die Vorresynchronisierlogik 184 und die Impulsbreitenlogik 186 gesteuert. Die Ratenbegrenzerlogik 180 spricht auf das Signal des Hysteresegatters 182, das Signal der Verifizierimpulslogik 188, das Parametersignal HOHE RATE von der Parameterdecodierlogik 138, das Signal der Überlauflogik 166, das Signal des R-Synchron-Gatters 176 und das von der analogen Schaltungsstufe 42 kommende Signal RATENBEGRENZUNG an. Die Logik 180 gibt an ihrem Ausgang ein Signal ab, das letztlich die Anlieferung des Herzreizimpulses verursacht. Beim normalen Betrieb wird jedesmal, wenn von dem Hysteresegatter 182 ein Signal an die Ratenbegrenzerlogik 180 geht, vom Ausgang der Ratenbegrenzerlogik 180 ein Signal abgegeben. Wenn jedoch die vom Hysteresegatter 182 angelieferten Signale mit einer Folgefrequenz auftreten, die den digitalen oberen Ratengrenzwert von 150 Schlägen pro Minute oder den analogen oberen Ratengrenzwert von 130 Schlägen pro Minute überschreitet, was sich aus dem Überlaufsignal der Überlauflogik 166 oder dem von der analogen Schaltungsstufe 42 kommenden Signal RATENBEGRENZUNG ergibt, bewirkt die Ratenbegrenzerlogik 180 eine Verschiebung der Abgabe eines Signals, bis die Zeitperiode des oberen Ratengrenzwertes abgelaufen ist.

In gewissen Fällen ist es jedoch erwünscht, die in der digitalen Ratenbegrenzerlogik 180 und der analogen Schaltungsstufe 42 vorgesehenen oberen Ratengrenz-Wertfunktionen unwirksam zu machen und die Anlieferung von Signalen zu erlauben, deren Folgefrequenz den oberen Ratengrenzwert übertrifft. Dazu gehören insbesondere das Anliefern des Verifizierimpulses, der ungefähr 100 ms nach einem normalen Impuls oder mit

ίο einer Rate von 600 Impulsen pro Minute erscheint, oder das Programmieren eines hohen Ratenparameters, so daß Signale bis zu einer Folgefrequenz von 400 Impulsen pro Minute abgegeben werden können. Wenn eine dieser Situationen vorliegt, wird die Ratenbegrenzerlogik 180 durch das Parametersignal HOHE RATE oder das Verifiziersignai unwirksam gemacht. Außerdem werden diese beiden Signale dem Gatter 192 zugeführt, das das Signal RATENBEGRENZUNG auf Masse oder den Wert logisch »0« zieht, wodurch der in der analogen Schaltungsstufe 42 enthaltene analoge Ratenbegrenzer unwirksam gemacht wird.

Wenn der R-synchrone Betrieb programmiert ist, geht gleichfalls ein Signal an die Ratenbegrenzerlogik 180 von dem R-Synchron-Gatter 176 jedesmal dann, wenn natürliche Herzaktivität ermittelt wird. Dies läßt am Ausgang der Ratenbegrenzerlogik 180 ein Signal erscheinen, was zur Folge hat, daß der Impulsgenerator 16 einen Herzreizimpuls anliefert.

Anhand derFig. 4A bis 4F sind nachstehend diejenigen der Blöcke der Fig. 3A, 3B und 3C näher erläutert, die vorliegend von besonderer Wichtigkeit sind. Dabei sind die Fig. 4A bis 4C nebeneinanderzulegen. Die F i g. 4E und 4F sind unter die F i g. 4A bzw. 4B zu legen. Die F i g. 4D schließt an die linke Seite der F i g. 4E an. In den F i g. 4A bis 4F sind die zu einem bestimmten Block der Fig. 3A bis 3C gehörenden logischen Elemente zusammengefaßt und von einer Umrandung umgeben, deren Bezugszeichen der Blocknummer in den F i g. 3 A bis 3C entspricht. Zu den Komponenten der Blöcke gehören Latchs (Speicherflipflops), NAND-Schaltungen, NOR-Schaltungen, Inverter, exklusive ODER-Schaltungen und exklusive NOR-Schaltungen. Jedes Latch ist als Rechteck dargestellt. Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang, der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Seite. Der obere Ausgang ist der Q-Ausgang, der untere Ausgang der Q-Ausgang. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rück-Stelleingang befindet sich an der Unterseite des Rechtecks; der Setzeingang liegt an der Oberseite des Rechtecks. Jedes dem Rückstell eingang zugeführte logische »1«-Signal bewirkt,_daß der Q-Ausgang den Zustand logisch »0« und der Q-Ausgang den Zustand logisch »1« annimmt. Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch »1« zur Folge, daß_der Q-Ausgang den Zustand logisch »1« und der Q-Ausgang den Zustand logisch »0« annimmt. Wenn ein von logisch »0« auf logisch »1« springendes Signal dem Takteingang zugeführt wird, nimmt der Q-Ausgang einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der Q-Ausgang den entgegengesetzten logischen Wert annimmt.

NAND-Schaltungen haben zwei oder mehr Eingänge und einen Ausgang. Der Ausgang einer NAND-Schaltung steht normalerweise auf logisch »1«; nur wenn die jedem der Eingänge zugeführten Signale logisch »1« sind, ist das Ausgangssignal logisch »0«. Ein Inverter

gibt ein Ausgangssignal ab, dessen logischer Wert entgegengesetzt demjenigen des Eingangssignals ist Eine NOR-Schsltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Ausgangssignal liegt normalerweise auf logisch »0«. Nur wenn alle Eingangssignale logisch »0« sind, ist das Ausgangssignal logisch »1«.

Eine exklusive ODER-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch »1«, wenn Signale mit unterschiedlichen logischen Werten an den Eingängen anliegen, und logisch »0«, wenn alle Eingangssignale den gleichen logischen Wert haben. Eine exklusive NOR-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch »0«, wenn den Eingängen Signale mit unterschiedlichen logischen Werten zugehen, und logisch »1«, wenn alle Eingangssignale den gleichen logischen Wert haben. Ein Übertragungsgatter ist als Quadrat dargestellt. Es handelt sich dabei um eine Torschaltung, die durch ein dem Entsperreingang zugeführtes Signal logisch »1« entsperrt wird und dann das am Dateneingang liegende Signal zum Ausgang weitergibt. Das Entsperrsignal wird entweder an der Oberseite oder der Unterseite des Quadrats zugeführt.

Der Zwischenspeicher 132 weist zwölf Stufen auf, von denen die vier letzten Stufen der Einspeicherung des Parametercodes dienen und jeweils zwei Ausgänge haben, die immer auf entgegengesetztem logischem Pegel liegen. Die Parameterdecodierlogik 138 ist entsprechend Fig. 4D mit elf NOR-Schaltungen USA bis 138,Af versehen, die über Anschlüsse 91 bis 98 mit jeweils einem der beiden Ausgänge jeder der vier letzten Stufen des Zwischenspeichers 132 gekoppelt sind und dem Decodieren des betreffenden der elf programmierbaren Parameter dienen. Normalerweise stehen die Ausgänge der NOR-Schaltungen 138/4 bis 138ΑΓ auf logisch »0«. Wenn alle einer der NOR-Schaltungen zugehenden Signale logisch »0« sind, springt der Ausgang auf logisch »1«, was bedeutet, daß der Parameter, dem die betreffende NOR-Schaltung zugeordnet ist, modifiziert wird. Das »1«-Ausgangssignal der viertletzten Stufe und die »O«-Ausgangssignale der drittletzten, zweitletzten und letzten Stufe des Zwischenspeichers 132 gehen an die NOR-Schaltung 138/, die den Parameter HOHE RATE decodiert.

Zu der Parameterdecodierlogik 138 gehören ferner ein Inverter 138CC und siebzehn NAND-Schaltungen 138L bis 138Z, USAA und 13855. Einer der Eingänge jeder NAND-Schaltung 1381 bis 1385 ist über einen Anschluß K mit dem Ausgang der Speicherabtaststufe 136 verbunden, während einer der Eingänge jeder NAND-Schaltung 1387"bis 13855 über einen Anschluß J an den Ausgang des Testlatch 130 angekoppelt ist. Wenn ein Impuls am Ausgang der Speicherabtaststufe 136 erscheint, zeigt das dem Impulsgenerator 16 zugeführte Programmiersignal eine permanente Programm- änderung an. Ist dagegen das Testlatch 130 gesetzt, kennzeichnet das dem Impulsgenerator 16 zugeführte Programmiersignal eine temporäre Programmänderung. Infolgedessen erscheint ein Signal am Ausgang einer der NAND-Schaltungen 138/. bis 1385 nur. wenn eine permanente Programmänderung erfolgen soll, während ein Signal am Ausgang einer der NAND-Schaltungen 1387" bis 13855 nur auftritt, wenn es zu einer temporären Programmänderung kommen soll. Das Hochratensignal der NOR-Schaltung 138/ liegt an der NAND-Schaltung 1387" an. . Der in Fig. 4A dargestellte schnelle Zähler 152 besteht aus neun Latchs 152Λ bis 152/ und drei NOR- Schaltungen 1527, 152A" und 152L. Die Takteingänge der Latchs ISLA und 1525 werden mit dem Taktsignal am Ausgang der Taktlogik 158 beaufschlagt Der Takteingang der Latchs 152C bis 152/ ist jeweils an den Q-Ausgang der vorausgehenden Stufe angeschlossen. Die Rückstelleingänge der Latchs 1S2A bis 152/ stehen untereinander in Verbindung und werden mit dem Signal der Langsamtaktlogik 154 beaufschlagt Ein Eingang der NOR-Schaltung 152/ ist über den Anschluß Z mit dem einen Ausgang der Schwellwertpriiflogik 160 verbunden.

Der schnelle Zähler 152 stellt eine durch 256 teilende Dividierschaltung dar, die am Q-Ausgang des Latch 152/ bei jedem 256. Taktimpuls, der dem Takteingang des Latch 152Λ zugeht, einen einzelnen Impuls abgibt, solange das Ausgangssignal von der Schwellwertprüflogik_160 logisch »1« ist. Der Ausgang des Zählers 152 ist der Q-Ausgang des Latch 152/, der auf logisch »0« übergeht, nachdem dem Takteingang rtes Latch 152/4 die Divisoranzahl an Impulsen zugeführt wurde. Die Q-Ausgangssignale der Latchs 1525,152C, 152Z) und 152£ gehen an die vier Eingänge einer NOR-Schaltung 154A der Langsamtaktlogik 154 (Fig. 4B). Der Ausgang der NOR-Schaltung 154Λ ist mit dem einen Eingang einer NOR-Schaltung IS^B gekoppelt, an deren anderem Eingang das Q-Ausgangssignal des Batterielatch 162/4 anliegt. Das Ausgangssignal der NOR-Schaltung 1545 gehUlem einen Eingang einer NOR-Schaltung 154C zu. Das Q-Ausgangssignal des Latch 152/wird dem zweiten Eingang der NOR-Schaltung 154C zugeführt.

Bei gesetztem Batterielatch 162/4 gibt die Langsamtaktlogik 154 einen Impuls jedesmal ab, wenn das Zeitlatch 152/ des Zählers 152 gesetzt wird. Dies geschieht normalerweise mit einer Rate von etwa 127 Hz. Das Ausgangssignal der NOR-Schaltung 154C geht dem einen Eingang einer NOR-Schaltung 154/) zu, deren anderer Eingang mit dem normalerweise auf logisch »0« liegenden Signal vom Ausgang einer NAND-Schaltung 154£ beaufschlagt ist. Das Ausgangssignal der NOR-Schaltung 154Z) geht dem einen Eingang einer NOR-Schaltung 154F zu, deren Ausgangssignal am Dateneingang eines Latchs 154(7 anliegt, dessen Q-Ausgang mit dem anderen Eingang der NOR-Schaltung 154Fverbunden ist. Die Langsamtaktlogik 154 weist ferner NOR-Schaltungen 154// und 154/ sowie einen Inverter 1547 auf, der in dem Taktkreis des Latch 154G iiegt Die beiden Eingänge der NOR-Schaltung 154/ stehen mit dem Ausgang der NOR-Schaltung 154//und dem Taktsignal von der Taktlogik 158 in Verbindung, die eine NOR-Schaltung 158Λ, Übertragungsgatter 1585 und 158C sowie einen Inverter 158/) aufweist. Das Q-Ausgangssignal des Latch 154G geht an den Rückstelleingang der Latchs 152Λ bis 152/ des Zählers 152, um diese zurückzustellen, so daß der Zählwert des Zählers 152 Null ist, nachdem jeder langsame Taktimpuls abgegeben ist. Die beiden Eingangssignale für die NAND-Schaltung 154£ kommen vom Q-Ausgang eines Latch 184Λ der Vorresynchronisierlogik 184 und dem Q-Ausgang eines Latch 187/4 der Nachresynchronisierlogik 187. Zu der VorresynchronisierloRik 184 gehören ferner eine NAND-Schaltung 1845 und ein Inverter 184 C.

Der in F i g. 4F dargestellte langsame Zähler 156 weist acht Latchs 156/4 bis 156//auf. Das Signal der Langsamtaktlogik vom Latch 154(7 in Fi g. 4B wird dem Takteingang des Latch 156/4 zugeführt. Das Q-Ausgangssignal von jedem Latch 156Λ bis 156G geht an den Takteingang des nächstfolgenden Latch 1565 bis 156//. Der Dateneingang jedes Latch 156/4 bis 156// ist mit dem Q-

Ausgang des betreffenden Latch gekoppelt Die Setzeingänge der Latchs 156Λ, 1565, 156C, 1561), 156G und 156// sowie die Rückstelleingänge der Latchs 156E und 156F sind untereinander und mit dem ß-Ausgang des Latch 164A der Nachladelogik 164 verbunden, die außerdem einen Inverter 164.5 aufweist Auf diese Weise wird der Zähler 156 auf den Zählwert 208 jedesmal zurückgestellt, wenn das Signal von der Nachladelogik 164 zu seinen Setz- und Rückstelleingängen geht Bei einem Zählwart von 208 braucht der Zähler 156 gerade etwas weniger als 400 ms, um das 127-Hz-Signal der Langsamtaktlogik 154 zu zählen, bis der Zähler 156 einen vollen Zählwert erreicht und zurück zum Zählwert Null überläuft Diese 400-ms-Zeit wird zur Vorgabe der Zeitspanne genutzt während deren keine Impulse von der Impulsbreitenlogik 186 durch die digitale Schaltungsanordnung abgegeben werden können, d. h. als Ralengrenzwertdauer.

Die ö-Ausgänge der Latchs 156A bis 156// des Zählers 156 sind mit dem einen Eingang jeder exklusiven NOR-Schaltungen YJlA bis 172// der Ratensteuer- oder -decodierlogik 172 (Fig. 4E) verbunden. Der andere Eingang der exklusiven NOR-Schaltungen 172Λ bis 172// ist an den Ratenspeicherteil des Speichers 140 angeschlossen. Die Ausgangssignale der exklusiven NOR-Schaltungen YIlA bis YJlH gehen jeweils einem Eingang einer NAND-Schaltung 172/ zu, deren Ausgangssignal einem Eingang einer NAND-Schaltung YIlL zugeführt wird, deren beiden anderen Eingänge normalerweise logisch »1« sind. Das Ausgangssignal der NAND-Schaltung YJlL geht an den Dateneingang eines Latchs YIlM, während das vom Ausgang des Latch 154(7 kommende Signal dem Takteingang des Latch YIlM zugeführt wird. Das Q-Ausgangssignal des Latch 164Λ wird anden Rückstelleingang des Latch YIlM angelegt. Das Q-Ausgangssignal des Latch YIlM geht a!s zweites Eingangssignal an die NAND-Schaltung YIlL. Die Q-Ausgangssignale der Latches 156Λ, 156D, 156£ und das Q-Ausgangssignal des Latch 156// des Zählers 156 werden den Eingängen einer NAND-Schaltung 172JV zugeführt. Das Ausgangssignal der NAND-Schaltung YIlN geht über einen Inverter 1720 an einen Eingang einer NAND-Schaltung 172P. Das andere Eingangssignal der NAND-Schaltung 172P kommt von der Schwellwertprüflogik 160.

Wenn der Zählwert des Zählers 156 mit jedem Impuls der Langsamtaktlogik 154 weitergeschaltet wird, wird dieser Zählwert mit dem im Ratenteil des Speichers 140 einprogrammierten Code mittels der exklusiven NOR-Schaltungcn 172Λ bis 172// verglichen. Bei Übereinstimmung steht der A usgang j eder der exklusiven NOR-Schaltungen 172Λ bis 172// auf logisch »1«, wodurch der Ausgang der NAND-Schaltung 172/ auf logisch »0« springt. Wenn aufgrund des Vergleichs das Ausgangssignal der NAND-Schaltung 172Z, logisch »1« wird, wird beim nächsten Impulssignal der Langsamtaktlogik 154 das Latch YIlM gesetzt, so daß der Q-Ausgang auf logisch »0« geht. Dieses Signal hält den Ausgang der NAND-Schaltung Γ72Ζ- auf logisch »1«, so daß bei jedem anschließenden Impuls der Langsamtaktlogik ac ! utrh 17? iUim opcptvtpn 7iictanH ophnitpn uiirH

Das Q-Ausgangssignal des Latch 172M der Ratendecodierlogik 172 wird einem Eingang eines Hysteresegatters ISlA (Fig. 4B) zugeführt. Am anderen Eingang dieses Gatters liegt ein normalerweise auf logisch »1« stehendes Signal an, das von der Hystereselogik 174 in Fig. 4F kommt. Wenn beide Signale am Eingang des Hysteresegatters 182Λ logisch »1« sind, erscheint an dessen Ausgang eine logische »0«, die an einen Eingang einer NAND-Schaltung 180Λ1 der digitalen Ratenbegrenzerlogik 180 in Fig. 4C geht Die in Fig. 4F veranschaulichte Hystereselogik 174 weist NAND-Schaltungen YJ4A,1745,174C, 174H, 174Gund 174/,Inverter 174£ und YJ4F sowie Latches VJ4H und 174/ auf.

Die Zungenschalterlogik 159 (Fig. 4C) weist ein Latch 159A und einen Invert« r 1595 auf. Die Gatterlogik 192 in Fig. AC ist mit einem Übertragungsgatter

ίο 192Λ und einer NAND-Sckaltung 1925 versehen, deren Ausgang an den Steuereingang des Übertragungsgatters J92A angeschlossen ist. Der Eingang des Übertragungsgatters liegt an Masse (logisch »0«), während der Ausgang mit dem Eiingangsanschluß für das analoge Ratenbegrenzungssigtial verbunden ist Dieser Anschluß bildet den Eingangsanschluß, an den das Ratenbegrenzungssignal von der analogen Schaltungsstufe 42 angeliefert wird. Das von der analogen Schaltungsstufe 42 kommende analoge Ratenbegrenzungs- signal ist ein Logisch-»1 «-Signal vom Zeitpunkt der Anlieferung eines Herzreizimpulses bis zu einer vorbestimmten Ratenbegrenzungsdauer danach, die in der Größenordnung von 462 ms entsprechend einer Grenzratenfrequenz von 130 Schlügen pro Minute liegen kann. Unter gewissen Bedingungen ist es erwünscht, Impulse mit einer höheren Rate als dem analogen Ratengrenzwert von 130 Schlägen pro Minute bereitzustellen. Dazu gehört die Anlieferung des Verifizierimpulses zu einem Zeitpunkt vom 100 ms nach einem nor- male Reizimpuls oder synchronisierten Impuls zur Anzeige, daß eine permanent ii rogrammierte Änderung in den Speicher 140 eingegeben wurde. Die Anlieferung von Impulsen mit einer über dem analogen Ratengrenzwert liegenden Rate ist auch erwünscht, wenn im temporären Betrieb ein Parameter HOHE RATE programmiert wird. Eine solche Art der Programmierung läßt sich benutzen, wenn der Schrittmacher als Vorhofschrittmacher eingesetzt wird., wo der Vorhof mit einer hohen Rate zum Arbeiten veranlaßt werden soll.

Das Gatter 192 ist für die Fälle des Verifizierimpulses und der hohen Ratenprogrannmierung vorgesehen, in denen der analoge Ratengrenzwert unwirksam gemacht werden soll. Um dies zu erreichen, werden den Eingängen der NAND-Schaltung 1925 zwei normale logische »1«-Signale zugeführt, von denen das eine von der NAND-Schaltung 183 T der Parameterdecodierlogik 138 und das andere von der Vbrifizierimpulslogik 188 kommt. Das Signal der Verifizierimpulslogik 188 wird nach der Abgabe des normalen Impulses der Verifizier impulsgruppe zu logisch »0« land bleibt bis nach der Anlieferung des Verifizierimpulses logisch »0«. Das normalerweise auf logisch »1«: stehende Ausgangssignal der NAND-Schaltung 138rde:r Parameterdecodierlogik 138 wird zu logisch »0«, wenn der Parameter HOHE RATE decodiert wurde. Diesen Zustand bleibt erhalten, bis die Programmierung der liohen Rate vorüber ist. Unter normalen Umständen s teht daher der Ausgang der NAND-Schaltung 1925 auf logisch »0«; das Übertragungsgatter 192A ist nicht stromführend. Treten jedoch der Verifizierimpuls oder der Parameter HOHE RATE auf 5^ηππ^σ! d?r Aus^Dfti^f!^a der NAND-Schsltun*⁷ 1925 auf logisch »1«. DasÜber!ragungsgatterl92/i wird geschlossen, wodurch das Ratenbegrenzungssignal unabhängig von dem Wert des von der analogen Schal tungsstufe 42 angelieferten Signals auf logisch »0« gezo gen wird.

Die in Fig. 4C veranschaulichte Überlauflogik 166 weist eine NAND-Schaltung 166A auf, deren Ausgang

an eine NAND-Schaltung 1665 angeschlossen ist Der Ausgang der NAND-Schaltung 1665 ist mit dem Dateneingang eines Latch 166 C verbunden. DerTakteingang des Latch 166 C wild mit dem Signal der Langsamtaktlogik 154 beaufschlagt, das von dem Q-Ausgang s des Latch 154Gkommt. Der Rückstelleingang des Latch 166 C ist an den Q-Ausgang des Latch 164 A der Nachladelogik 164 angeschlossen. Das Latch 166 C wird daher jedesmal zurückgestellt, nachdem ein Herzreizimpuls angeliefert oder ein natürlicher Schlag erfaßt wurde. Der Q-Ausgang des Latch 166 C ist mit einem zweiten Eingang der NAND-Schaltung 1665 verbunden. Der dritte Eingang der NAND-Schaltung 1665 wird mit dem QAusgangssignal des Latch 156/f des Zählers 156 beaufschlagt. Die QAusgänge der Latchs 156Λ, 1565 und 156Z) bis 156/fdes Zählers 156 führen zu sieben der acht Eingänge der NAND-Schaltung 166A. Derachte Eingang der NAND-Schaltung 166Λ ist an den Q-Ausgang des Batterielatch 162Λ angeschlossen. Es handelt sich dabei um ein normalerweise auf logisch »0« stehendes Signal. Dadurch wird der Ausgang der NAND-Schaitung 166A unabhängig von dem im Zähler 156stehenden Zählwert normalerweise auf logisch »1« gehalten. Wenn jedoch das Batterielatch 162A zurückgestellt wird, weil die Batteriespannung unter einen Mindestwert absinkt, springt der QAusgang desselben auf logisch »0«, wenn in dem Zähler 156 der Zählwert 151 steht, das heißt, wenn alle Latchs des Zählers mit Ausnahme des Latch 156 C gesetzt sind.

Die NAND-Schaltung 166A ist vorgesehen, weil beim Rückstellen des Batterielatch 162A aufgrund eines Abfalls der Batteriespannung die Rate des langsamen Taktsignals um etwa 10% gesenkt wird. Diese Absenkung wird in der Überlauflogik 166 kompensiert, um das Setzen des Latch 166 C auf einer konstanten Zeit um etwa 400 ms nach der Anlieferung des Reizimpulses zu halten. Liefert die Batterie 44 eine ausreichende Spannung, gibt die NAND-Schaltung 106Λ ein Logisch-»1«- Ausgangssignal ab, weil ihr vom QAusgang des Batterielatch 162Λ das Signal logisch »0« zugeht. Wenn der langsame Zähler 156 einen langsamen Taktzyklus nach der Anlieferung des Reizimpulses auf den Zählwert 208 gesetzt wird, sind alle der NAND-Schaltung 1665 zugehenden Signale logisch »1«. Der Zähl wert im Zähler 156 wird, nachdem dieser auf den Zählwert 208 gestellt wurde, weitergeschaltet. 49 Impulse der Langsamtaktlogik 154 später werden alle Latchs zurückgestellt; der Zähler 156 kehrt auf den Zählwert Null zurück. Jetzt springt das am QAusgang des Latch 1567/erscheinende Signal von logisch »1« auf logisch »0«. Wenn der QAusgang des Latch 1S6Hlogisch »0« wird, springt der Ausgang der NAND-Schaltung 1665 auf logisch »1«. Bei dem nächsten Impulssignal der Langsamtaktlogik 154, das dem Takteingang des Latch 166 C zugeht, wird das Latch 166Caufgrund der logischen »1« gesetzt, diejetzt an dem Dateneingang von der NAND-Schaltung 1665 anliegt. Ungefähr 400 ms nach der Abgabe des Reizimpulses oder dem Erfassen eines natürlichen Schlags wird also das Überlauflatch 166C gesetzt.

Die in Fig. 4A dargestellte Verifizierimpulslogik 188 umfaßt zwei Latchs 188/1 und 1885, NAND-Schaltungen 188 C und 188E sowie eine NOR-Schaltung 188£>. Das Latch 1885 wird durch das QAusgangssignal des Latch 164 A der Nachladelogik 164 getaktet und dadurch erst nach der Abgabe des Reizimpulses gesetzt. Wenn das Latch 1885 gesetzt ist, wird über seinen auf logisch »1« stehenden QAusgang das Latch 188Λ zurückgestellt: die NAND-Schaltung 188Cwird entsperrt, um an ihrem Ausgang für einen Logisch-»0«-lmpuls während der Austastdauer oder für etwa 100 ms nach der A bgabe des normalen Reizimpulses zu sorgen.

Zu der Impulsbreitendecodierlogik 157 gehören exklusive NOR-Schaltungen 157Λ bis 157 G, NOR-Schaltungen 157/f und 157ΛΓ bis 1570, eine NAND-Schaltung 157/und ein Inverter 157/. Die Bedarfslogik 190 weist NOR-Schaltungen 190Λ und 1905, ein Latch 190C und einen Inverter 190Z) auf. Zu der Ausgangslogik 178(Fig. 4B) gehören NAND-Schaltungen 178/4 und 1785 sowie Inverter 178C, 178A 178£.

Die in Fig. 4C veranschaulichte digitale Ratenbegrenzerlogik 180 weist die NAND-Schaltung 180/1, einen Inverter 1805, NAND-Schaltungen 180C und 180A einen Inverter 180£ sowie NAND-Schaltungen 180Fund 180Gauf. Die Eingänge der NAND-Schaltung 180Λ sind mit dem Ausgang der Hysterese-NAND-Schaltung VSlA und dem Ausgang der NAND-Schaltung 188Cder Verifizierimpulslogik 188 verbunden. Der Ausgang der NAND-Schaltung ISOA ist an einen Eingang der NAND-Schaltung 180F angeschlossen.

Die Eingänge der NAND-Schaltung 180C sind mit dem QAusgang des Latch 166C der Überlauflogik 166 sowie über den Inverter 1805 mit dem Ratenbegrenzungseingangsanschluß verbunden. Das Ausgangssignal der NAND-Schaltung 180C geht einem Eingang der NAND-Schaltung 180Z) zu. Das andere Eingangssignal der NAND-Schaltung 180Z) kommt vom Ausgang des Inverters 180£, der mit dem Ausgangssignal der NAND-Schaltung 1925 der Gatterstufe 192 beaufschlagt wird. Der Ausgang der NAND-Schaltung 180Z) ist mit dem anderen Eingang der NAND-Schaltung 180F verbunden. Der Ausgang der NAND-Schaltung 18OFiSt mit dem einen der beiden Eingänge der NAND-Schaltung 180(5 verbunden. Das andere Eingangssignal der NAND-Schaltung 180(7 kommt vom Ausgang einer NAND-Schaltung 176Λ des R-Synchron-Gatters 176. Der Ausgang der NAND-Schaltung 176/4 steht normalerweise auf logisch »1«. Er springt auf logisch »0«, wenn ein natürliches Herzschlagsignal nach der Refraktärdauer erfaßt wird, falls der Impulsgenerator so programmiert ist, daß er im R-Synchronbetrieb arbeitet.

Unter normalen Bedingungen bewirkt die analoge Ratenbegrenzungsschaltung der analogen Schaltungsstufe 42, daß unmittelbar nach Anlieferung eines Reizimpulses ein Logisch-»1«-Signal an den Ratenbegrenzungsanschluß für eine Dauer von etwa 462 ms geht. Außerdem wird das Latch 166C zurückgestellt. Sein Q-Ausgang liegt auf logisch »0«. Infolgedessen sind beide der NAND-Schaltung 180C zugeführten Signale logisch »0«. Am Ausgang der NAND-Schaltung 180C steht das Signal logisch »1«. Mit fortschreitender Zeitdauer wird das analoge Ratenbegrenzungssignal zu logisch »0«. Das Latch 166C wird gesetzt, was bewirkt, daß die beiden Eingangssignale der NAND-Schaltung 180C logisch »1« werden. Infolgedessen springt der Ausgang der NAND-Schaltung 180C auf logisch »0«, was zur Folge hat, daß das Ausgangssignal der NAND-Schaltung 180Z) auf logisch »1« springt. Dadurch wird die NAND-Schaltung 180F entsperrt, um ein Logisch- »1«-Signal von der NAND-Schaitung ImA zur NAND-Schaltung 180C- durchzulassen.

Im normalen Betrieb stehen die beiden Eingänge der NAND-Schaltung 180Λ auf logisch »1«, so daß am Ausgang logisch »0« anliegt. Zu einem gewissen Zeitpunkt wird das Ausgangssignal des Hysteresegatters, das von der NAND-Schaltung 182/1 zum einen Eingang der NAND-Schaltung 180/4 geht, logisch »0«, was anzeigt,

19

daß ein Reizimpuls angeliefert werden soll. Wenn der Verifizierimpuls angeliefert werden soll, wird in ähnlicher Weise das Ausgangssignal, das von der NAND-Schaltung 188C zu dem anderen Eingang der NAND-Schaltung 180/4 geht, logisch »0«. Wenn eines dieser Signale logisch »0« wird, springt der Ausgang der NAND-Schaltung 180Λ auf logisch »U; beide Eingangssignale der NAND-Schaltung 180F sind dann logisch »1«, so daß dessen Ausgang auf logisch »0« geht. Dies hat seinerseits zur Folge, daß ein Logisch-»1«- , "* Signal vom Ausgang der NAND-Schaltung 180G abgegeben wird, was den Reizimpuls einleitet

Falls der NAND-Schaltung 180G ein Logisch-»0«- Impuls vor dem Ablauf der digitalen oder der analogen Ratenbegrenzungsdauer zugeführt wird, liegt der Aus-¹J gang der NAND-Schaltung 180Z) auf logisch »0«, wenn ι man annimmt, daß das Ausgangssignal von der ΝΑΝΟΙ * Schaltung 1923 logisch »0« ist. Infolgedessen wird der Logisch-»1«-Ausgangsimpuls von der NAND-Schaltung 180/4 von der NAND-Schaltung 180F nicht weiter- \ > gegeben. Wenn jedoch die beiden Ratenbegrenzungszeiten auslaufen und der Ausgang der NAND-Schal- : tung 180Z) auf logisch »1« springt, wird die NAND-Schaltung 180F mittels der NAND-Schaltung 180Z) entf sperrt. Jedes von der NAND-Schaltung 180/4 züge- [ führte Logisch-»1«-Signal bewirkt dann, daß von der NAND-Schaltung 180F an die NAND-Schaltung 180G ein Logisch-»0«-Signal geht, das seinerseits zur Abgabe eines Logisch-»1«-Signals von der NAND-Schaltung 180G führt.

Das von dem Hysteresegatter 182/4 auf die NAND · Schaltung 180/4 gegebene Signal geht von dem Q-Ausgang Latch 172Λ/ der Ratendecodierlogik 172 aus und wird ständig angelegt, bis das Signal der Nachladelogik 164 erscheint, nachdem ein Reizimpuls abgegeben oder ein natürlicher Herzschlag ermittelt wurde. Obwohl daher die NAND-Schaltung 180F zum Zeitpunkt der Anlegung eines Signals von der NAND-Schaltung 180/4 gesperrt sein kann, wird dieses Signal weiter zugeführt, bis die Ratenbegrenzungsdauern auslaufen. Auf diese Weise wird eine obere Rate bei dem analogen Ratengrenzwert von 130 Schlagen pro Minute stabilisiert, was ^ im Gegensatz zu zahlreichen früheren Systemen steht, die lediglich jedes Signal unbeachtet lassen, das vor dem Ablauf der Ratenbegrenzungsdauer erscheint.

In den Fällen, in denen es erwünscht ist, Impulse mit

einer den oberen Ratengrenzwert überschreitenden Rate anzuliefern, bsispielsweise wenn der Parameter HOHE RATE einprogrammiert ist oder wenn ein Verifi-

f zierimpuls abgegeben werden muß, wird der Ausgang

der NAND-Schaltung 1925 logisch »1«. Der Inverter 180Zi bewirkt, daß ein Logisch-»0«-Signal an den andet ren Eingang der NAND-Schaltung 180Z) geht. Dies zieht den Ausgang der NAND-Schaltung 180Z) auf , logisch »1«. Die NAND-Schaltung 180F wird entsperrt, so daß die der NAND-Schaltung 180/4 zugehenden I mpulse über die NAND-Schaltung 180F wie im normalen Betrieb laufen. Das Ausgangssignal der NAND-Schaltung 180G der digitalen Ratenbegrenzerlogik 180 ' geht an den Setzeingang des Vorresynchronisierlatch 184/4 in Fig. 4B. um die Abgabe des Herzreizimpulssteuersignals von der Impulsbreitenlogik 186 einzuleiten.

65

Hierzu 10 Blatt Zeichnungen

Claims (8)

Patentansprüche:

1. Impulsgenerator für medizinische Geräte zum Anliefern von Reizimpulsen an mit Körpergewebe koppelbare Anschlüsse mit einer von einem dem Impulsgenerator zugeführten externen Programmsignal bestimmten programmierten Rate, wobei der Impulsgenerator versehen ist mit einer auf das Programmiersignal ansprechenden Detektoranord- nung, welche die programmierte Rate kennzeichnende Ratensteuersignale bereitstellt, einer Signale mit der programmierten Rate bereitstellenden digitalen Oszillatoranordnung und einer auf die Oszillatorsignale ansprechenden, die Reizimpulse abgebenden Ausgangseinrichtung, dadurch gekennzeichnet, daß die digitale Oszillatoranordnung (150) einen ersten Ratenbegrenzer (180) aufweist, der verhindert, daß die Oszillatorsignale einen ersten oberen Ratengrenzwert überschreiten, daß die Ausgangseinrichtung (42) mit einem zweiten Ratenbegrenzer versehen ist, der verhindert, daß die Reizimpulse einen zweiten oberen Ratengrenzwert überschreiten, daß die auf das externe Programmiersignal ansprechende Detektoranordnung (100, 183/) ein Hochratensignal immer dann abgibt, wenn die programmierte Rate den ersten oder den zweiten oberen Ratengrenzwert übersteigt, und daß eine auf das Hochratensignal ansprechende Einrichtung (192) zum Unwirksammachen des ersten und des zweiten Ratenbegrenzers vorgesehen ist.

2. Impulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß der zweite Ratenbegrenzer ein Signal an den ersten Ratenbegrenzer (180) gibt und der erste Ratenbegrenzer auf dieses Signal ansprechend die Abgabe von Oszillatorimpulsen mit einer Rate verhindert, die höher ist als der niedrigere des ersten und des zweiten Ratengrenzwertes.

3. Impulsgenerator nach Anspruch 1 oder 2 mit einem Taktgeber zum Anliefern einer Folge von Taktimpulsen, einer Zähleinrichtung zum Zählen der Taktimpulse, einer auf die Zähleinrichtung ansprechenden ersten Decodiereinrichtung, die ein Signal abgibt, wenn die Zähleinrichtung einen der programmierten Rate entsprechenden ersten Zählwert erreicht, einer ersten bistabilen Einrichtung, die durch das Signal der ersten Decodiereinrichtung gesetzt wird, und einer Rückstelleinrichtung zum Zurückstellen der Zähleinrichtung und der ersten bistabilen Einrichtung in Abhängigkeit von der Anlieferung eines Reizimpulses, dadurch gekennzeichnet, daß eine auf die Zähleinrichtung (152,154, 1S6) ansprechende zweite Decodiereinrichtung (166/4,1665) zum Anliefern eines Signals, wenn die Zähleinrichtung einen dem ersten oberen Ratengrenzwert entsprechenden zweiten Zählwert erreicht, und eine zweite bistabile Einrichtung (166C), die durch das Signal der zweiten Decodiereinrichtung gesetzt wird, vorgesehen sind, daß der erste Ratenbegrenzer als auf die erste und die zweite bistabile Einrichtung ansprechende Torschaltungsanordnung (180) ausgebildet ist, die ein Signal abgibt, wenn die erste und die zweite bistabile Einrichtung gesetzt sind, und daß die Rückstelleinrichtung (187,164) auch die zweite bistabile Einrichtung zurückstellt.

4. Impulsgenerator nach Anspruch 3, dadurch gekennzeichnet, daß die Einrichtung (192) zum Unwirksammachen der Ratenbegrenzer ein Steuersignal anliefert, das die Torschaltungsanordnung (180) unabhängig von dem Zustand der zweiten bistabilen Einrichtung (166C) ein Signal abgeben läßt, wenn die erste bistabile Einrichtung (172Af) gesetzt ist, und daß dieses Steuersignal nur angeliefert wird, wenn Reizimpulse abgegeben werden sollen, deren gegenseitiger zeitlicher Abstand kleiner als die Zeitspanne ist, die die Zähleinrichtung (152, 154, 156) zum Erreichen des zweiten Zählwertes benötigt.

5. Impulsgenerator nach Anspruch 4, dadurch gekennzeichnet, daß die Torschaltungsanordnung (180) eine erste und eine zweite Torschaltungsgruppe (180C, ISQD bzw. 180Λ, 180/; 180G) aufweist, daß die erste Torschaltungsgruppe (180C, 180£») auf das Signal der Einrichtung (192) zum Unwirksammachen der Ratenbegrenzer und die zweite bistabile Einrichtung (166C) ansprechend ein Signal abgibt, wenn entweder das Steuersignal angelegt wird, oder die zweite bistabile Einrichtung (166C) gesetzt ist, und die zweite Torschaltungsgruppe {180Λ, 180F, 180G) auf das Setzen der ersten bistabilen Einrichtung (172A/) und das Signal der ersten Torschaltung ansprechend das Signal der Torschaltungsanordnung (180) anliefert.

6. Impulsgenerator nach einem der Ansprüche 3 bis 5, dadurch gekennzeichnet, daß die Torschaltungsanordnung (180) von dem zweiten Ratenbegrenzer mit einem Signal nach einer vorbestimmten, von dem zweiten oberen Ratengrenzwert abhängigen Zeitspanne beaufschlagt ist und ihr Signal nur abgibt, nachdem ihr das Signal des zweiten Ratenbegrenzers zugegangen ist.

7. Impulsgenerator nach den Ansprüchen 5 und 6, dadurch gekennzeichnet, daß die Torschaltungsanordnung (180) erste, zweite und dritte Torschaltungen (180C, 180A 180F) aufweist, daß die erste Torschaltung (180C) in Abhängigkeit von dem Signal des zweiten Ratenbegrenzers und dem Setzen der zweiten bistabilen Einrichtung (166C) ein Signal abgibt, wenn sowohl die zweite bistabile Einrichtung gesetzt als auch das Signal des zweiten Ratenbegrenzers vorhanden ist, daß die zweite Torschaltung (180D) auf das Signal der ersten Torschaltung und das Signal der Einrichtung (192) zum Unwirksammachen der Ratenbegrenzer ansprechend ein Signal abgibt, wenn sie mit einem dieser Signale beaufschlagt ist, und daß die dritte Torschaltung (180F) auf das Setzen der ersten bistabilen Einrichtung (Ϊ72Μ) und das Signal der zweiten Torschaltung ansprechend das Signal der Torschaltungsanordnung (180) abgibt.

8. Impulsgenerator nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Einrichtung (192) zum Unwirksammachen der Ratenbegrenzer eine Schaltstufe (192Λ) aufweist, die eine Kurzschlußstrecke von dem Ausgang des zweiten Ratenbegrenzers zu einem auf vorbestimmtem Spannungspegel liegenden Punkt schließt.