DE2944544C2 - Digitaler Herzschrittmacher-Reizimpulsgenerator mit von der Batteriespannung unabhängiger konstanter Reizimpulsenergie - Google Patents

Description

Beschreibung

Die Erfindung betrifft einen Herzschrittmacher-Reizimpulsgenerator gemäß dem Oberbegriff des Patentan-Spruchs 1.

Ein derartiger Reizimpulsgenerator ist aus der DE-OS 23 01 055 bekannt. Bei dem bekannten, in analoger Schaltungstechnik aufgebauten Herzschrittmacher-Reizimpulsgenerator wird die Reizimpulsdauer durch ein RC-Glied bestimmt, und die Steuereinrichtung weist einen einen Teil des RC-Gliedes bildenden Spannungsteilerwiderstand auf, der bewirkt, daß die Reizimpulsdauer mit sinkender Batteriespannung vergrößert wird. Gleichwohl kommt es zu erheblichen Änderungen der Reizimpulsenergie bei abfallender Batteriespannung.

Es ist ferner ein implantierbarer, digital gesteuerter Herzschrittmacher-Reizimpulsgenerator bekannt (DE-OS 22 36 434), bei dem sich die Reizimpulsbreite nach der Implantation durch ein externes Programmiersignal einstellen läßt. Für diesen Zweck ist jeder programmierbaren Impulsbreite eine jeweils andere Anzahl von Impulsen des Programmiersignals zugeordnet. Der Reizimpulsgenerator weist einen Zähler auf, der beim Programmiervorgang die Anzahl der Programmiersignalimpulse zählt. In Abhängigkeit von dem dabei erreichten Zählerstand wird jeweils einer von mehreren die Impulsbreite bestimmenden Widerständen wirksam gemacht. Die Reizimpulsbreite ist im wesentlichen unabhängig von der Batteriespannung. Infolgedessen sinkt die Reizimpulsenergie bei fallender Batteriespannung. Dem kann bei dem bekannten Reizimpulsgenerator nur durch externes Umprogrammieren der Impulsbreite begegnet werden.

Daneben sind allgemein Analog/Digital-Wandler bekanni (U.Tielze und CH. Schenk "Halblciter-Schal-• tungstechnik", 2. Auflage, 1971, Springer-V.-ylag Berlin-Heidelberg-New York, Seiten 529 bis 537), die eine elek- !rische Spannung in eine proportionale Frequenz umsetzen, die mit Hilfe eines konstanten Zeitintervalls bestimmt wird.

Der Erfindung liegt die Aufgabe zugrunde, einen Herzschrittmacher-Reizimpulsgenerator der im Oberbegriff des Patentanspruchs 1 angegebenen Art in digitaler Bauweise zu schaffen, der innerhalb eines weiten Batteriespannungsbereich selbsttätig für eine weitgehend konstante Reizimpulsenergie sorgt.

Diese Aufgabe wird bei einem Herzschrittmacher-Reizimpulsgenerator nach dem Oberbegriff des Patentanspruchs 1 durch die Merkmale des kennzeichnenden Teiis des Patentanspruchs 1 gelöst

Der Reizimpulsgenerator nach der Erfindung nutzt den Umstand, daß bei sinkender Batteriespannung der gegenseitige Abstand der Impulse des spannungsgesteuerten Impuls-Oszillators zunimmt und damit die dem spannungsgesteuerten Impuls-Oszillator zugeordnete Zähleinrichtung eine größere Zeitspanne benötigt, um den vorbestimmten ersten Zählwert zu erreichen. Damit wird die Zeitdauer zwischen Reizimpulsbeginn und Reizimpulsende in Abhängigkeit von der Batteriespannung im Sinne einer Konstanthaltung der Reizimpulsenergie verändert. Die Impulspause wird dagegen durch Zählen der Impulse des festfrequenten Taktgebers vorgegeben. Dadurch und weil die Reizimpulsdauer klein gegenüber der Reizimpulspause ist, bleibt die Reizimpulsfolgefrequenz im wesentlichen unabhängig von einem Abfall der Batteriespannung.

Bevorzugte Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 8.

Ein Ausführungsbeispiel der Erfindung ist anhand der beiliegenden Zeichnungen näher erläutert Es zeigt

Fig. 1 eine schematische perspektivische Darstellung eines implantierten Herzschrittmacher-Reizimpulsgenerators und eines zugehörigen externen Programmiergerätes,

Fig. 2 die gegenseitige Verbindung zwischen der digitalen und einer analogen Schaltungsstufe des Herzschrittmacher-Reizimpulsgenerators sowie die zwischen diesen beiden Schaltungsstufen ausgetauschten Signale,

Fig. 3A bis 3C nebeneinandergelegt ein Blockschaltbild der digitalen Schaltungsstufe und

Fig. 4A bis 4D Schaltbilder der vorliegend besonders wichtigen Schaltungskomponenten.

Die in Fig. 1 dargestellte Schrittmacheranordnung 10 weist ein Programmiergerät 12, einen damit über eine Leitung 30 verbundenen Programmierkopf 14 und einen implantierbaren, programmierbaren Herzschrittmacher-Reizimpulsgenerator 16 auf. Von dem Impulsgenerator 16 erzeugte Signale werden über eine Leitung 18 dem Herz zugeführt, um dessen Kontraktion zu bewirken. Das Programmiergerät 12 gibt HF-Signale ab; es ist mit Parametertasten 22, numerischen Tasten 24, Funktionstasien 26 und einem Sichtgerät 28 verseilen. t>o ües B Zum Programmieren des Impulsgenerators 16 wird der Kopf 14 über den Impulsgenerator 16 gebracht, und es werden bestimmte der Tasten 22, 24, 26 gedrückt. Der Kopf 14 weist einen Permanentmagneten auf, der einen magnetischen Zungenschalter 46 (Fig. 2) im Impulsgenerator 16 schließt, wodurch der Impulsgenerator 16 dem Kopf 14 zugeführte HF-Signale erfassen und verarbeiten kann.

Die Programmiersignale bestehen aus jeweils 32 binären Ziffern (Bits), die durch den Realzeitabstand zwischen aufeinanderfolgenden HF-Signalfolgen dargestellt werden. Jedes 32 Bit-Wort umfaßt vier gleich lange Teile und zwar einen Parametercode, einen Datencode, einen Zugriffscode und einen Paritätscode. Die drei ersten Bits des Parametercodes sind O-Bits. Das vierte Bit des Parametercodes kennzeichnet einen Temporäroder Permanentprogrammierbefehl. Die letzten vier Parameterbits stellen den Code für die betreffende Funktionstaste 26 dar. Der Datencode kennzeichnet einen bestimmten Wert für den gewählten Parameter. Der Zugriffscode besteht aus dem Oktalcode "227"; er leitet die Programmierung ein und sorgt ebenso wie der Paritätscode für eine Sicherung gegen Umprogrammieren durch Fremdsignale.

Der Herzschrittmacher-Reizimpulsgenerator 16 weist entsprechend Fig. 2 eine digitale Schaltungsstufe 40 und eine analoge Schaltungsstufe 42 auf. Zu der analogen Schaltungsstufe 42 gehören eine Batterieüberwachungsstufe, ein Quarzoszillator, der einen Taktgeber (XTAL) mit einer festfrequenten Taktimpulsfolge bildet, ein Taktgeber mit einem spannungsgesteuerten Impuls-Oszillator (VCO), ein QRS-Meßverstärker, eine Ausgangsstufe mit Ratenbegrenzung und Spannungsverdoppler sowie ein HF-Demodulator. Die analoge Schaltungsstufe 42 weist zwei Ausgänge 48 und 50 auf, an denen Signale erscheinen, die der Leitung 18 zugehen. Der Ausgang 48 ist über einen Kondensator 52 an die Schaltungsstufe 42 und das Herz angekoppelt. Zwischen den Ausgängen 48,50 liegen zwei Dioden 54,56, die eine Beschädigung des Impulsgenerators 16 durch große Fremdsignale verhindern. Die digitale Schaltungsstufe 40 ist anhand der Fig. 3A, 3B und 3C näher beschrieben.

Eine Batterie 44, die eine Spannung + V von etwa 2,8 V liefert, ist zwischen Masse und die Schaltungsstufen 40, 42 geschaltet

Die analoge Schaltungsstufe 42 gibt die Signale XTAL, VCO, MESSEN, RATENBEGRENZUNG, BATTERIE und DATEN an die digitale Schaltungsstufe 40. Letztere versorgt ihrerseits die analoge Schaltungsstufe mit den Signalen VCO-ENTSPERRUNG, EMPFINDLICHKEIT, AUSTASTEN, NACHLADEN, DOPPELT und EINFACH. Eine temporäre Programmierung bewirkt, daß der Impulsgenerator 16 so lange auf die betreffenden Sollbedingungen programmiert wird, wie sich der Kopf 14 über dem Impulsgenerator 16 befindet, um den Zungenschalter 46 geschlossen zu halten, oder bis ein anderes Programmierwort angeliefert

so wird. Nach dem Öffnen des Zungenschalters 46 oder dem Übermitteln eines anderen Programmierwortes arbeitet der Impulsgenerator 16 entsprechend den durch die vorangegangene permanente Programmierung bestimmten Sollbedingungen, es sei denn, daß eine Modifikation durch das neue Programmwort erfolgt.

In den Fig. 3A, 3B und 3C sind die von der analogen Schaltungsstufe 42 empfangenen oder an diese angelegten Signale eingekreist. Für jeden der Blöcke der Fig. 3A, 3B, 3C werden Datensignale an der linken Seite

DiGC'iicS, ivüCiCäicuSiguälc αΠ uef UnicfSciic uc5

Blockes und Setzsignale an der Oberseite des Blockes angelegt, während die Ausgangssignale an der rechten Seite des Blockes erscheinen. S Dfern mehrere Leitungen von einem bestimmten Block abgehen oder zu diesem hinführen, beispielsweise parallele Ausgänge von einem Zähler, Schieberegister oder einer Speicherschaltung, ist die entsprechende Leitungsgruppe durch breite Linien angedeutet.

Fig. 3A zeigt eine Programmaufnahme- und -Verarbeitungslogik 100. Das von der analogen Schaltungsstufe 42 angelieferte DATEN-Signal geht an eine Rückstellogik 106, eine Datendecodierlogik 108, ein achtstufiges Schieberegister 110 und über eine NOR-Schaltung 112 an ein dreizehnstufiges Schieberegister 116. Eine NOR-Schaltung gibt ein logisches "1 "-Signal ab, wenn alle Eingangssignale logisch "0" sind, und liefert ein logisches "0"-Signal, wenn mindestens ein Eingangssignal logisch "T'ist.

An die Datendecodierlogik 108 geht ferner das rasche Taktsignal (SCHNELLTAKT). Die Datendecodierlogik 108 liefert an ihrem oberen Ausgang unmittelbar nach der Rückflanke jedes mit der Taktsteuerung der Schalprüflogik 124 prüft die Parität der dreizehn in dem Schieberegister 116 eingespeicherten Parameterdaten-Testbits gegenüber dem in dem Schieberegister 110 eingespeicherten Paritätscode. Das FEHLER-Signal der

5 Fehlerprüflogik 122 geht ferner an eine Rückstellogik 126. Das ANNAHME-Signal gelangt von der Fehlcrprüflogik 122 zu dem Dateneingang eines Schreiblatch 128, zu dem Takteingang eines Testlatch 130 und zu dem Entsperreingang eines Zwischenspeichers 132, so daß

ίο dieser die Daten- und Parametersignale von den ersten zwölf Stufen des Schieberegisters 116 aufnehmen kann. Die Rückstellogik 126 spricht ferner auf die Signale der Zeitmeßlogik 120 und des Schreiblatch 128 sowie auf das ZUNGENSCHALTER-Signal an. Der untere Aus-

tung synchronisierten DATEN-Impulses ein Datentakt- 15 gang der Rückstellogik 126 ist mit dem Rückstellein-

signal, das an die Takteingänge einer Zugriffscode-Prüflogik 114 und eines Impulszählers 118 geht. Das Datensignal vom unteren Ausgang der Datendecodierlogik 108 bildet den Dateneingang des Schieberegisters 110,

gang des Impulszählers 118, einem Eingang der Rückstellogik 106 und dem Rückstelleingang der Zugriffscode-Prüflogik 114 verbunden. Der obere Ausgang der Rückstellogik 126 ist an den Rückstelleingang einer

an dessen Takteingang das DATEN-Signal angelegt 20 Sperr- oder Inhibitlogik 134 und an den Rückstellaus-

wird. Aufgrund der Vorderflanken der DATEN-Signal- gang des Testlatch 130 angeschlossen. Ein Signal erimpulse wird der jeweilige Binärwert am Dateneingang scheint an beiden Ausgängen der Rückstellogik 126,

des Schieberegisters 110 in dessen erster Stufe einge- wenn von der Zeitmeßlogik 120 ein Signal angeliefert

speichert, während der zuvor in der ersten Stufe befind- wird, wenn das FEHLER-Signal erscheint, oder wenn

liehe Wert in die zweite Stufe geschoben wird. Entspre- 25 das ZUNGENSCHALTER-Signal erkennen läßt, daß chendes gilt für die weiteren Schieberegisterstufen. Das der Zungenschalter 46 geschlossen ist. Ein Signal tritt

Ausgangssignal des Schieberegisters 110 wird dem Da- nur an dem unteren Ausgang der Rückstellogik 126 auf,

teneingang des Schieberegisters 116 zugeführt, dessen wenn das Schreiblatch 128 ein Signal anliefert.

Takteingang an den Ausgang der NOR-Schaltung 112 Dem Dateneingang des Schreiblatch 128 gehl das

angekoppelt ist. Solange die NOR-Schaltung 112 mittels 30 ANNAHME-Signal von der Fehlerprüflogik 122 zu,

eines logischen "0"-Signals von der Zugriffscode-Prüflo- während an dem Takteingang des Schreiblatch das

gik 114 entsperrt ist, laufen die Daten im Takt der DA- LANGSAMTAKT-Signal anliegt Der Ausgang des

TEN-Signalimpulse in das Schieberegister 116 ein. Schreiblatch 128 ist mit je einem Eingang der Rückstell-

Der Impulszähler 118 wird mittels des Signals vom logik 126, der Inhibitlogik 124 und einer Speicherabtast-Datemaktausgang der Datendecodierlogik 108 weiter- 35 stufe 136 gekoppelt Letztere gibt an eine Parameterdegeschaltet. Weicht der Zählwert des Impulszählers 118 codierlogik 138 (Fig. 3B) jedesmal ein Signal, wenn das von Null ab, wird das Signal am mittleren Ausgang des Schreiblatch 128 ein Signal anliefert, während von dem Zählers zu logisch "0", und es wird eine Zeitmeßlogik Testlatch 130 kein Signal abgegeben wird. Das Signal 120 entsperrt Bei Erreichen des Zählwerts 24 wird die der Speicherabtaststufe 136 veranlaßt die Parameterde-Zugriffscode-Prüflogik 114 von einem Signal am unte- 40 codierlogik 138, den ihr von dem Zwischenspeicher 132 ren Zählerausgang entsperrt. Die Zugriffscode-Prüflo- zugeführten Parametercode zu decodieren und ein Sigik 114 gibt ein logisch "1 "-Signal ab, wenn der von dem gnal abzugeben, das erkennen läßt weiche permanente Schieberegister 110 gespeicherte Code gleich dem Zu- Parameteränderung auftreten soll. Das Testlatch 130 griffscode ist. Der untere Ausgang des Impulszählers spricht auf das Testsignal von der dreizehnten Stufe des 118 entsperrt die Prüflogik 114 vom Erreichen des Zähl- 45 Schieberegisters 116 und auf das ANNAHME-Signal werts 24 bis zum Überlaufen des Zählers nach Erreichen der Fehlerprüflogik 122 an. Es gibt ein Signal an die des Zählwerts 32 Ermittelt die Zugriffscode-Prüflogik Parameterdecodierlogik 138, das bewirkt daß die dieser 114 den Zugriffscode, wird die NOR-Schaltung 112 ge- Logik von dem Zwischenspeicher 132 zugeführten Pasperrt Dem Takteingang des Schieberegisters 116 wer- rametersignale decodiert werden und ein Signal erden keine weiteren DATEN-Signale zugeführt Mittels 50 scheint das angibt welche temporäre Parameterändedes Signals logisch "1" von der Prüflogik 114 wird die rung auftreten soll. Das Ausgangssignal des Testlatch Rückstellogik 106 gesetzt die ihrerseits ein Signal zum 130 geht ferner der Speicherabtaststufe 136 und der Zurückstellen des Impulszählers 118 auf den Zählwert Inhibitlogik 134 za
24 abgibt Der Zwischenspeicher 132 speichert nach dem Auf-

Nachdem der dem Zugriffscode folgende Paritätsco- 55 treten des ANNAHME-Signals von der Fehlerprüflogik

de in dem Schieberegister 110 eingespeichert ist hat der 122 die vier Parameterbits und die acht Datenbits ein.

Impulszähler 118 auf 32 gezählt Das Signal am Über- die im Schieberegister 116 stehen. Die im Zwischenspei-

laufausgang (OF) des Zählers 118 springt um. Ein Zäh- eher 132 eingespeicherten Parameterbits werden der

lerüberlauflatch (Speicherflipflop) 104 wird gesetzt das Parameterdecodierlogik 138 zugeführt, wo sie in Ver-

dann eine Fehlerprüflogik 122 entsperrt Diese stellt 60 knüpfung mit den Signalen der Speicherabtaststufe 136

fest ob das empfangene DATEN-Programmiersignal oder des Testlatch 130 decodiert werden. Von der Para-

die vorgesehenen Kontrollen durchlaufen hat Die Lo- meterdecodierlogik 138 geht ein Signal an einen Spei-

gik 122 spricht ferner auf ein 128-Hz-Langsamtaktsignal eher 140, das erkennen läßt welche permanente oder

SLO CLK der Schaltungsanordnung gemäß Fig. 3B an, temporäre Parameteränderung auftreten soll. Außer-

so daß entweder ein ANNAHME- oder ein FEHLER- 65 dem werden von der Parameterdecodierlogik 138 die

Signal erscheint Parameter HOHE RATE, TEMPORÄRE EMPFIND-

An einer Paritätsprüflogik 124 liegen die Ausgangssi- LICHKEIT, TEMPORÄRE REFRAKTÄRDAUER,

gnale der Schieberegister 110 und 116 an. Die Paritäts- TEMPORÄR R-SYNCHRON. AUTOMATISCHER

SCHWELLWERT, PERMANENT-BEDARFSBE-TRIEB, TEMPORÄR-BEDARFSBETRIEB, W-DARFSBETRIEB und INHIBIT als unabhängige Signale angeliefert.

Die von dem Zwischenspeicher 132 angelieferten Datenbits gehen an den Speicher 140 (Fig. 3B) und eine Inhibit-Decodierlogik 142. Beim Decodieren einer permanenten Parameteränderung werden die Datenbits in dem durch das decodierte Parametersignal entsperrten Teil des Speichers 140 eingespeichert. Wird eine temporäre Parameteränderung decodiert, durchlaufen die vom Zwischenspeicher 132 angelegten Datensignale die betreffenden Stufen des Speichers 140, ohne eine permanente Änderung der zuvor im Speicher 140 eingespeicherten Daten zu bewirken. Die Zwischenspeicherdaten gehen auch der Inhibit-Decodierlogik 142 zu, deren Ausgangssignal an einen Eingang der lnhibitlogik 134 gelangt. Letztere wird von der Rückstellogik 126 zurückgestellt und in Abhängigkeit von dem Signal des Schreiblatch 128 und den Signalen des Testlatch 130 sowie dem Signal der Parameter-Decodierlogik 138 gesetzt. Die lnhibitlogik 134 liefert ein Signal zum Sperren einer Ausgangslogik 178 (Fig. 3C).

Die Fig. 3B und 3C zeigen den Impulserzeugerteil 150 des Reizimpulsgenerators 16. Die Taktfolge zur Steuerung der Reizimpulsbreite und der Reizimpulsfolgefrequenz oder -rate wird durch eine Zähleinrichtung mit einem schnellen Zähler 152, einer Langsamtaktlogik 154 und einem langsamen Zähler 156 bestimmt. Der schnelle Zähler 152 zählt die von einer Taktlogik 158 zugeführten Taktimpulse. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein dem externen Quarzoszillatorsignal. (XTAL) oder dem VCO-Signal entsprechendes Taktsignal ab. Ein zweites Eingangssignal des schnellen Zählers 152 kommt von einer Schwellwertprüflogik 160, die den Zähler 152 veranlaßt, während eines bestimmten Teils der Schwellwertprüfdauer mit höherer Geschwindigkeit zu zählen. Ein drittes Eingangssignal des Zählers 152 ist das Signal einer Zungenschalterlogik 158, das gestattet, daß das Schnelltaktsignal FST CLK als Takteingangssignal an die Datendecodierlogik 108 angelegt wird, wenn der Zungenschalter 46 geschlossen ist

Der schnelle Zähler 152 ist ein neunstufiger Binärzähler. Die Ausgänge der sieben niedrigeren Stufen des Zählers 152 führen zu einer Decodiereinrichtung für die Reizimpuisdauer in Form einer Impulsbreitendecodierlogik 157. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt Außerdem gehen das Ausgangssignal eines Batterielatch 162 und das Taktsignal der Taktlogik 158 an die Langsamtaktlogik 154. Letztere gibt ein 128-Hz-Langsamtaktsignal SLO CLK ab, solange die Spannung der Batterie 44 einen gewissen Mindestwert übersteigt Wenn die Batteriespannung unter diesen Mindestwert absinkt, wird das Batterielatch 162 zurückgestellt; die Frequenz des von der Langsamtaktlogik 154 angelieferten Signals wird um etwa 10% vermindert Das Ausgangssignal der Langsamtaktlogik 154 geht an den langsamen Zähler 156, der ein achtstufiger Binärzähler ist der auf den Zählwert 208 gesetzt werden kann, indem seinem Setzeingang von einer Nachladelogik 164 ein Signal logisch "1" zugeführt wird. Bestimmte Ausgangssignale der 8 Stufen des Zählers 156 werden einer Oberlauflogik 166, einer Refraktärlogik 168, einer Austastlogik 169, einer Ratendecodierlogik 172, die eine Decodiereinrichtung für die Reizimpulsfolgefrequenz bildet und einer Hystereselogik 174 zugeführt

Die Ausgangssignale von dem Impulsbreitenteil des Speichers 140 gehen an die Impulsbreitendecodierlogik 157, während die Ausgangssignale des Ratenteils des Speichers 140 der Ratendecodierlogik 172 zugeführt werden. Das Ausgangssignal dei R-Synchron-Stufe des Speichers 140 wird auf ein R-Synchron-Gatter 176 gegeben. Die Signale von zwei Refraktärspeicherstufen des Speichers 140 gehen an die Refraktärlogik 168. Die Signale von zwei Hysteresespeicherstufen des Speichers 140 werden der Hystereselogik 174 zugeführt. Die Signale von zwei Empfindlichkeitsspeicherstufen des Speichers 140 werden kombiniert; ein daraus gebildetes EMPFINDLICHKEITS-Signal wird an den Meßverstärker der analogen Schaltungsstufe 42 angelegt. Das Signal der Ausgangsstufe des Speichers 140 geht an die Ausgangslogik 178.

Die Anordnung nach den Fig. 3B und 3C umfaßt ferner eine Reversionslogik 170, eine digitale Ratenbegrenzerlogik 180, ein Hysteresegatter 182, eine Vorre-Synchronisierlogik 184, eine Impulsbreitenlogik 186, eine Nachresynchronisierlogik 187, eine Verifizierimpulslogik 188, eine Bedarfslogik 190 und ein Gatter 192.

Unmittelbar nachdem ein Herzreizimpuls angeliefert oder eine natürliche Herzaktivität ermittelt wird, werden der Zähler 152 auf den Zählwert Null und der Zähler 156 auf den Zählwert 208 zurückgestellt. Der Zählwert 208 ist so gewählt, daß der Zähler 156 von dem vollen Zählwert 255 auf den Zähl wert Null zu einem Zeitpunkt überläuft, der genutzt werden kann, um ein 400-ms-Zeitsteuersignal zu erhalten. Nach dem Rückstellen zählt der Zähler 152 die ihm von der Taktlogik 158 zugeführten Taktimpulse. Zu diesem Zeitpunkt werden von dem Quarzoszillator XTAL Impulse mit einer Frequenz von 32 768 Hz abgegeben. Solange die Batteriespannung nicht abgesunken ist und das Batterielatch 162 gesetzt bleibt geht jedesmal, wenn die neunte Stufe des Zählers 152 gesetzt wird, d. h. mit einer Frequenz von 128 Hz, ein Signal von dort zu der Langsamtaktlogik 154. Einen Taktimpuls später wird für eine Taktsignal-Impulsperiode ein SLO CLK-Impuls angeliefert, der den Zähler 152 auf Null zurückstellt. Eine Taktsignal-Impulsperiode später beginnt der Zähler 152, wieder zu zählen.
Mit den Ausgangsimpulsen der Langsamtaktlogik 154 wird der Zähler 156 von dem Anfangszählwert 208 aus weitergeschaltet. Während des Zählens von dem Setzwert 208 auf den vollen Zählwert 255 liefern die Austastlogik 169 und die Refraktärlogik 168 zu bestimmten Zeitpunkten entsprechend bestimmten Zählwerten des

so Zählers 156 Signale an die Reversionslogik 170, um für die Refraktär- und Reversionsfunktionen zu sorgen. Während der an einen Herzreizimpuls oder einen natürlichen Herzschlag anschließenden Refraktärdauer erfolgt kein Ansprechen auf erfaßte elektrische Signale.

Durch die Reversionsfunktion wird jedes Ansprechen auf erfaßte elektrische Signale gesperrt, wenn ein kontinuierliches Wellensignal ermittelt wird. Wenn der Zähler 156 überläuft entsperrt die Überlauflogik 166 die Ratenbegrenzerlogik 180. Der Zähler 156 zählt dann von Null aus weiter, bis er einen Zählwert entsprechend dem Zählwert im Ratenteil des Speichers 140 erreicht Signale von dem Ratenteil des Speichers 140 und von jeder Stufe des Zählers 156 werden der Ratendekodierlogik 172 zugeführt die ein Signal erzeugt, wenn der nächste Langsamtaktimpuls auftritt, nachdem der im Zähler 156 stehende Zählwert gleich dem im Speicher 140 eingespeicherten Code ist Das Signal der Ratendecodierlogik 172 läuft über das Hysteresegatter 182, das

entsperrt wird, wenn keine Hysterese programmiert ist oder der vorausgehende Herzschlag künstlich stimuliert war. Andernfalls wird durch Setzen der Hystereselogik 174 das Hysteresegatter 182 während einer Hysteresedauer gesperrt.

Der Ausgangsimpuls des Hysteresegatters 182 geht an die Ratenbegrenzerlogik 180, die, wenn sie durch ein Signal der Überlauflogik 166 entsperrt ist, die Vorresynchronisierlogik 184 setzt. Letztere liefert ein Signal an die Taktlogik 158, so daß das VCO-ENTSPERRUNGS-Signal gegeben wird, welches bewirkt, daß die von der Takiiogik 158 abgegebenen Taktimpulse die VCO-Impulse statt der XTAL-Impulse sind. Das Signal der Vorresynchronisierlogik 184 geht ferner an die Langsamtaktlogik Ϊ54, wodurch der Zähler 152 auf Null zurückgestellt wird. Außerdem veranlaßt die Vorresynchronisierlogik 184 die Austastlogik 169, das Signal AUSTASTEN 100 ms lang zu geben. Die Impulsbreitenlogik 186 wird entsperrt, so daß beim Auftreten des nächsten VCO-Taktimpulses die Vorderflanke des Signals logisch "1" der Impulsbreitenlogik 186(PW) auftritt. Die Vorresynchronisierlogik 184 veranlaßt also die Resynchronisation der Zeitsteuerlogik bei dem Wechsel von den mit einer Frequenz von 32 768 Hz auftretenden XTAL-Taktgeberimpulsen zu den eine Nennfrequenz von 40 000 Hz aufweisenden VCO-Taktimpulsen.

Wenn der Zähler 152 mittels der VCO-Impulse von der Taktlogik 158 ausgehend von Null weitergeschaltet wird, wird das Ausgangssignal der zweiten bis siebten Zählerstufen von der Impulsbreitendecodierlogik 157 mit den im Impulsbreitenteil des Speichers 140 eingespeicherten Signalen verglichen. Bei Übereinstimmung gibt die Impulsbreitendecodierlogik 157 ein Ausgangssignal an die Impulsbreitenlogik 186, so daß deren Ausgangssignal beim Auftreten des nächsten VCO-Taktimpulses auf logisch "0" zurückspringt. Das Ausgangssignal der Impulsbreitenlogik 186 bewirkt, daß die Ausgangslogik 178 ein Impulssignal mit der gleichen Impulsbreite wie das Signal der Impulsbreitenlogik 186 in Abhängigkeit von dem Wert des AUSGANGS-Signals vom Speicher 140 über den EINFACH- oder den DOP-PELT-Ausgang gibt. Ein Impuls, dessen Amplitude der Batteriespannung oder dem doppelten Wert der Batteriespannung entspricht, wird von dem Impulsgenerator 16 über die Leitung 18 an das Herz geschickt.

Beim Zurückspringen des Signals der Impulsbreitenlogik 186 auf logisch "0" wird das Signal VCO-ENT-SPERRUNG abgeschaltet; vom Taktausgang der Taktlogik 158 wird wieder das Taktsignal XTAL abgegeben. Die Impulsbreitenlogik 186 bewirkt beim Zurückspringen auf logisch "0", daß die Nachresynchronisierlogik 187 die Langsamtaktlogik 154 veranlaßt, beim nächsten XTAL-Taktsignal den Zähler 152 zurückzustellen, der wieder mit den dann anfallenden XTAL-Taktimpulsen synchronisiert wird. Aufgrund des Signals der Nachresynchronisierlogik 187 wird die Nachladelogik 164 beim nächsten Signal der Langsamtaktlogik 154 gesetzt. An den Spannungsverdopplerteil der analogen Schaltungsstufe 42 geht ein Signal zum Nachladen des dort befindlichen Verdopplungskondensators. Mit dem Signal der Nachladelogik 164 wird die Nachresynchronisierlogik 187 zurückgestellt. Bei dem nächsten Signal der Langsamtaktlogik 154 erfolgt ein Zurückstellen der Nachladelogik 164. Mit dem Ausgangssignal der Nachladelogik 164 wird der Zähler 156 auf den Zählwert 208 zurückgestellt. Die Refraktärlogik 168 und die Reversionslogik 170 werden entsperrt. Die Ratendecodierlogik 172 und die Überlauflogik 166 werden zurückgestellt. Die oben geschilderten Vorgänge wiederholen sich dann.

Die Verifizierimpulslogik 188 bewirkt, daß am Ende der 100-ms-Austastdauer ein zusätzlicher Impuls bereitbestellt wird, falls das Signal der Speicherabtaststufe 136 auftritt. Dadurch wird dem Bediener des Programmiergerätes 12 angezeigt, daß das Programm aufgenommen wurde. Die Bedarfslpgik 190 verhindert, daß bei Schließen des Zungenschalters 46 jedes Ansprechen auf das von dem Meßverstärker in der analogen Schaltungsstufe 42 angelieferte MESS-Signal unterbunden wird. Trotz Schließens des Zungenschalters wird dessen Sperrfunktion unwirksam gemacht, wenn die Verstärkerempfindlichkeit im R-Synchronbetrieb oder die Refraktärdauer temporär programmiert werden, oder wenn der Bedarfsbetrieb temporär oder permanent programmiert wird.

Die Impulsbreitendecodierlogik 157 spricht auf den Ausgang der ersten sieben Stufen des Zählers Ϊ52 und die Signale von den sechs Ausgängen des Impulsbreitenteils des Speichers 140 an. Außerdem reagiert die Impulsbreitendecodierlogik 157 auf das Signal der Verifizierimpulslogik 188 und das Signal VCO-ENTSPER-RUNG der Taktlogik 158. Die Impulsbreitendecodierlogik 157 stellt ein Impulssignal mit einer Vorderflanke bereit, die das Auftreten der gewünschten Rückflanke des Schrittmacherreizimpulses bewirkt. Dieses Signal wird entweder aufgrund des Signals vcn der Verifizierimpulslogik 188 oder aufgrund eines Vergleichs zwischen dem Zählwert des Zählers 152 und dem digitalen Code gegeben, der in dem Impulsbreitenteil des Speichers 140 eingespeichert ist. Das Ausgangssignal der Impulsbreitendecodierlogik 157 wird der Impulsbreitenlogik 186 als ein Eingangssignal zugeführt.
Die Ratendecodierlogik 172 spricht auf das Signal der Langsamtaktlogik 154, den Code in dem Ratenleil des Speichers 140, den Zählwert des Zählers 156, den unteren Ausgang der Schwellwertprüflogik 160 und das Signal der Nachladelogik 164 an. Sie weist ein Laich auf, das durch das Signal der Nachladelogik 164 zurückgestellt wird, das nach jedem Signal der Impulsbreitenlogik 186 oder einem ermittelten natürlichen Herzschlag auftritt Wenn das Latch gesetzt wird, gibt es ein Signal auf das Hysteresegatter 182 und die digitale Ratenbegrenzerlogik 180, um das Anliefern des Signals der Impulsbreitenlogik 186 einzuleiten. Das Latch der Ratendecodierlogik 172 wird durch das Signal der Langsamtaktlogik 154 gesetzt, nachdem der Zählwert des Zählers 156 mit den vom Speicher 140 zusammengeführten, codierten Ratensignalen übereinstimmt, wenn kein Signal von der Schwellwertprüflogik 160 angelegt wird, oder bei einer Rate von 100 Schlagen pro Minute, oder der programmierten Rate, wenn diese größer als 100 Schläge pro Minute ist, falls das Signal von der Schwellwertprüflogik 160 eingeht.

Der neunstufige Zähler 152 spricht auf die Taktimpulse an, die von dem unteren Ausgang der Taktlogik 158 angeliefert werden und die während der Reizimpulspause von dem Quarzoszillator XTAL sowie während der Reizimpulsdauer von dem spannungsgesteuerten Oszillator VCO kommen. Der Zähler 152 wird aufgrund jedes Signals der Langsamtaktlogik 154 zurückgestellt. Die Ausgangssignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152 werden der Langsamtaktlogik 154 zugeführt, während die Ausgangssignale der ersten sieben Stufen an die Impulsbreitendecodierlogik 157 gehen, wo die Ausgangssignale der zweiten bis siebten Stufe mit den im Speicher 140 einprogrammierten Impulsbreitendaten verglichen

werden, um die Anlieferung eines Signals zu veranlassen, das den von der Impulsbreitenlogik 186 zum richtigen Zeitpunkt abgegebenen Impuls beendet.

Der langsame Zähler 156 ist ein achtstufiger Binärzähler, dessen Zählwert jedesmal um eins weitergeschaltet wird, wenn seiner ersten Stufe das Signal von der Langsamtaktlogik 154 zugeht Ausgangssignale von bestimmten Stufen des Zählers 156 gehen an die Überlauflogik 166, die Refraktärlogik 168, die Austastlogik 169, die Ratendecodierlogik 172 und die Hystereselogik 174. Nachdem ein Reizimpuls vom Impulsgenerator 16 in Abhängigkeit von dem Signal der Impulsbreitenlogik 186 erzeugt ist, wird der Zähler 156 jeweils mittels des Signals der Nachladelogik 164 auf den Zählwert 208 gesetzt. Danach zählt der Zähler 156 jedesmal hoch, wenn ihm ein Signal von der Langsamtaktlogik 154 zugeht, bis er den vollen Zählwert 255 erreicht. Der Zähler läuft über und springt auf den Zählwert Null, wodurch die Überlauflogik 166 gesetzt wird. Jetzt wird der Zähler jedesmal hochgezählt, wenn ein Impuls von der Langsamtaktlogik 154 angeliefert wird. Während der Zähler 156 weiter hochzählt, werden die Ausgangssignale von seinen Stufen der Hystereselogik 174 und der Ratendecodierlogik 172 zugeführt und mit programmierten Werten verglichen oder durch entsperrte Gatter decodierl. Nachdem eine Ratenablaufdauer bestimmt und die Abgabe eines Reizimpulses veranlaßt ist, wird der Zähler 156 wieder auf den Zählwert 208 gesetzt.

Die Langsamtaktlogik 154 spricht auf die Setzsignale von der zweiten, dritten, vierten, fünften und neunten Stufe des Zählers 152, das Nachresynchronisiersignal der Nachresynchronisierlogik 187, das Vorresynchronisiersignal der Vorresynchronisierlogik 184, das Taktsignal der Taktlogik 158 und das Batterielatchsignal des Batterielatch 162 an und gibt das 127-Hz-Taktsignal ab. Solange das Batterielatch 162 gesetzt ist, was normale Batteriespannung erkennen läßt, wird ein Impuls der Langsamtaktlogik 154 eine Impulsdauer der Taktlogik 158 nach dem Setzen der neunten Stufe des Zählers 152 angeliefert. Wenn jedoch das Batterielatch 162 zurückgestellt wird, was eine niedrige Batteriespannung manifestiert, wird die Rate der von dem Impulsgenerator 16 angelieferten Impulse um etwa 10% gesenkt Bei Vorliegen von niedriger Batteriespannung wird ein Impuls der Langsamtaktlogik 154 abgegeben, wenn die zweite, dritte, vierte, fünfte und neunte Stufe des Zählers 152 gesetzt sind. In diesem Zustand erscheinen die Impulse der Langsamtaktlogik 154 mit einer Folgefrequenz, die ungefähr 10% unter derjenigen liegt, die bei gesetztem Batterielatch 162 erhalten würde. Außerdem wird ein Impuls der Langsamtaktlogik 154 jedesmal angeliefert, wenn die Vorresynchronisier- und Nachresynchronisiersignale erscheinen, um den Zähler 152 zurückzustellen, damit das Zählen der VCO-Taktimpulse von der Taktlogik 158 beginnt

An dem Takteingang des Batterielatch 162 liegt das Ausgangssignal der Vorresynchronisierlogik 184 an, während am Dateneingang des Batterielatch 162 das Signal BATTERIE der Batteriezustandsüberwachung der analogen Schaltungsstufe 42 anliegt Außerdem geht das Testsignal vom Testlatch 130 in Fig. 3A an den Setzeingang des Batterielatch 162, um dieses bei jedem Versuch einer temporären Programmierung zu setzen und auf diese Weise festzustellen, ob der zuvor erfaßte niedrige Spannungszustand zufällig oder tatsächlich vorhanden war. Bei normalen Spannungen ist das Signal BATTERIE logisch "Γ, und das Batterielatch 162 wird gesetzt gehalten. Das zum Takten des Batterielatch 162 verwendete Vorresynchronisiersignal erscheint unmittelbar vor der Anlieferung jedes Reizimpulses, so daß die momentane Stromentnahme aus der Batterie aufgrund der Anlieferung des Reizimpulses das Signal BATTERIE nicht beeinflußt.

Das Ausgangssignal des BaUerielatch 162 geht an die Langsamtaktlogik 154, so daß die von dieser Logik abgegebenen Impulse eine etwa 10% niedrigere Folgefrequenz haben. Außerdem wird das Ausgangssignal des Batterielatch 162 der Refraktjonärlogik 168, der Austastlogik 169 und der Überlauflogik 166 zugeführt, um wechselnde Gatter zu entsperren und unterschiedliche Zählwerte des Zählers 156 zu decodieren. Auf diese Weise werden die decodierten Zeiten trotz der um 10% niedrigeren Impulsfolgefrequenz der Langsamtaktiogik 154 konstant decodiert.

Die Überlauflogik 166 spricht auf das Signal der Langsamtaktlogik 154, das vom Batterielatch 162 kommende Signal, das Signal der Nachladelogik 164 und Signale von Ausgangsstufen des langsamen Zählers 156 an. Solange das Batterielatch 162 gesetzt ist, spricht die Überlauflogik 166 auf die letzte Stufe des Zählers 156 an, wenn ein Übergang vom Setz- und Rückstellzustand erfolgt, nachdem der Zähler 156 mittels des Signals der Nachladelogik 164 auf den Zählwert 208 gestellt worden war. Wenn jedoch das Batterielatch 162 gesetzt wird, liefert die Überlauflogik 166 ein Ausgangssignal, wenn alle Stufen, mit Ausnahme der dritten Stufe, des langsamen Zählers 156 gesetzt sind, so daß das Aus-

gangssignal der Überlauflogik 166 400 ms nach dem Setzen des Zählers 156 unabhängig von der Rate der Impulse der Langsamtaktlogik 154 erscheint. Die Überlauflogik 166 weist ein Laich auf, das mittels des Signals der Nachladelogik 164 zurückgestellt wird und das mittels des Signals der Langsamtaktlogik 154 gesetzt wird, nachdem die letzte Stufe des Zählers 156 zurückgestellt wird. Das Ausgangssignal der Überlauflogik 166 entsperrt die digitale Ratenbegrenzerlogik 180 und bildet das an die Refraktärlogik 168 gehende 400-ms-Refraktärdauersignal.

Die Taktlogik 158 nach Fig. 3C spricht auf das VCO-Signal des spannungsgesteuerten Oszillators der analogen Schaltungsstufe 42 und das XTAL-Signal des Quarzoszillators der analogen Schaltungsstufe 42 an.

Außerdem reagiert die Taktlogik 158 auf das Signal der Vorresynchronisierlogik 184 und das Signal der Impulsbreitenlogik 186. Die Taktlogik 158 gibt an ihrem unteren Ausgang ein Taktsignal und an ihrem oberen Ausgang ein Signal VCO-ENTSPERRUNG ab. Das Signal VCO-ENTSPERRUNG wird während der an die Anlieferung des Signals der Vorresynchronisierlogik 184 anschließenden Zeitspanne einschließlich der Zeitspanne abgegeben, während deren das Signal der Impulsbreitenlogik 186 auftritt Die von dem unteren Ausgang der Taktlogik 158 abgegebenen Taktsignale sind die XTAL-Impulse während der Zeitspanne, während deren das Signal VCO-ENTSPERRUNG nicht angeliefert wird und die VCO-Signalimpulse während der Zeitdauer der Anlieferung des Signals VCO-ENTSPERRUNG.

Die Abgabe des Herzreizimpulses wird durch die digitale Ratenbegrenzerlogik 180. die Vorresynchronisierlogik 184 und die Impulsbreitenlogik 186 gesteuert Das Resynchronisieren und Rückstellen der verschiedenen Komponenten der Fig. 3B und 3C wird durch die Nachresynchronisierlogik 187 und die Nachladelogik 164 gesteuert

Die Vorresynchronisierlogik 184 spricht auf das Ausgangssignal der Ratenbegrenzerlogik 180 an und gibt

ein Signal ab, das bewirkt, daß die Taktlogik 158 damit beginnt, VCO-Impulse an ihrem unteren Ausgang auszugeben. Außerdem veranlaßt das Signal der Vorresynchronisierlogik 184 die Taktlogik 158, das Signal VCO-ENTSPERRUNG anzuliefern, wodurch der spannungsgesteuerte Oszillator in die Lage versetzt wird, mit der Abgabe von Impulsen an die Taktlogik 158 zu beginnen. Die Vorresynchronisierlogik 184 spricht ferner auf das Signal der Impulsbreitenlogik 186, das Signal der Nachresynchronisierlogik 187 und das Signal der Nachladelogik 164 an. Wenn eines dieser drei letztgenannten Signale erscheint, wird die Vorresynchronisierlogik 184 zurückgestellt; sie kann nur durch Anlieferung eines Signals von der Ratenbegrenzerlogik 180 gesetzt werden. Das Signal der Vorresynchronisierlogik 184 geht an die Langsamtaktlogik 154 in Rg. 3B, um die Anlieferung eines zusätzlichen Langsamtaktsignals zu bewirken, das den Zähler 152 zurückstellt, welcher die dann angelieferten VCO-Impulse ausgehend von dem bekannten Anfangszählwert Null zählt

Die Impulsbreitenlogik 186 steuert die Breite des von dem Impulsgenerator 16 abzugebenden Ausgangsimpulses in Abhängigkeit von dem Signal der Langsamtaktlogik 154, dem von der analogen Schaltungsstufe 42 kommenden VCO-Signal, dem Signal der Vorresynchronisierlogik 188 und dem Signal der Nachresynchronisierlogik 187. Die Vorderflanke des von der Impulsbreitenlogik 186 angelieferten Impulses erscheint in Abhängigkeit von dem Setzen der Vorresynchronisierlogik 184 durch das Signal der Ratenbegrenzerlogik 180. Die Rückflanke des von der Impulsbreitenlogik 186 abgegebenen Impulses wird in Abhängigkeit von einem Signal von der lmpulsbreitendecodierlogik 157 oder der Verifizierimpalslogik 188 bestimmt.

Die Nachresynchronisierlogik 187 spricht auf das Signal der Nachladelogik 164, die Rückflanke des Signals der Impulsbreitenlogik 186 und das Signal des R-Synchron-Gatters 176 an. Sie gibt zum Zeitpunkt der Rückflanke des Signals der Impulsbreitenlogik 186 ein Signal an die Langsamtaktlogik 154, um die Anlieferung eines zusätzlichen Langsamtaktimpulses zu bewirken. Dieser Impuls ist erforderlich, um die Zeitgabe innerhalb des Systems auf die Anlieferung der Quarzoszillatorimpulse von der Taktlogik 158 aufgrund des Endes des Signals der Impulsbreitenlogik 186 zu resynchronisieren. Die Nachresynchronisierlogik 187 wird dann durch das Auftreten des Signals der Nachladelogik 164 zurückgestellt. Falls nicht der R-synchrone Betrieb, sondern der Bedarfsbetrieb programmiert wird, spricht die Nachresynchronisierlogik 187 auf das Signal des R-Synchron-Gatters 176 in der Weise an, daß sie die Anlieferung eines Ausgangsimpuises veranlaßt. Zweck dieses Impulses ist es, ein Rückstellen der verschiedenen Zeitsteuerfunktionen innerhalb der Fig. 3B und 3C zu bewirken, wenn ein natürliches Herzsignal ermittelt wird.

Anhand der Fig. 4A bis 4D sind nachstehend diejenigen der Blöcke der Fig. 3A, 3B und 3C näher erläutert, die vorliegend von besonderer Wichtigkeit sind. Dabei sind die Fig. 4A und 4C nebeneinanderzulegen, wäh-ΓΡηΗ Hip P"J«r 4R HnH JP) nnlor Hio Pi™ AA k-».i, AC ₇·· _f/>

legen sind.

In den Fig. 4A bis 4D sind die zu einem bestimmten Block der Fig. 3A bis 3C gehörenden logischen Elemente zusammengefaßt und von einer Umrandung umgeben, deren Bezugszeichen der Blocknummer in den Fig. 3A bis 3C entspricht. Zu den Komponenten der Blöcke gehören Latchs (Speicher-Flipflops), NAND-Schaltungen, NOR-Schaltungen, Inverter, exklusive ODER-Schaltungen und exklusive NOR-Schaltungen. Jedes Latch ist als Rechteck dargestellt Die Eingänge des Latch sitzen an der linken Seite. Der obere Eingang ist ein Dateneingang, der untere Eingang ein Takteingang. Die Ausgänge des Latch befinden sich an der rechten Serie, Der obere Ausgang ist der Q-Ausgang, der untere Ausgang der ^ -Ausgang. Für bestimmte Latchs sind ein Setz- und ein Rückstelleingang vorhanden. Der Rückstelleingang befindet sich an der Unterseite des Rechtecks; der Setzeingang liegt an der Oberseite des Rechtecks. Jedes dem Rückstelleingang zugeführte logische T-Signal bewirkt, daß der Q-Ausgang den Zustand logisch "0" und der 1$ -Ausgang den Zustand logisch T annimmt Umgekehrt hat ein dem Setzeingang zugeführtes Signal logisch "1" zur Folge, daß der Q- Ausgang den Zustand logisch "1" und der Ό -Ausgang den Zustand logisch "0" annimmt Wenn ein von logisch "0™ auf logisch "1" springendes Signal dem Takteingang zugeführt wird, nimmt der φ-Ausgacg einen logischen Wert gleich dem logischen Wert des dem Dateneingang zugehenden Signals an, während der "Q -Ausgang den entgegengesetzten logischen Wert annimmt

NAND-Schaltungen haben zwei oder mehr Eingänge und einen Auspang. Der Ausgang einer NAN D-Schaltung steht normalerweise auf logisch "Γ; nur wenn die jedem der Eingänge zugeführten Signale logisch "Γ sind, ist das Ausgangssignal logisch "0". Ein Inverter gibt ein Ausgangssignal ab, dessen logischer Wert entgegengesetzt demjenigen des Eingangssignals ist. Eine NOR-Schaltung weist zwei oder mehr Eingänge und einen Ausgang auf. Das Ausgangssignal liegt normalerweise auf logisch "0". Nur wenn alle Eingangssignale logisch "0" sind, ist das Ausgangssignal logisch "1".

Eine exklusive ODER-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch T, wenn Signale mit unterschiedlichen logischen Werten an den Eingängen anliegen, und logisch "0", wenn alle Eingangssignale den gleichen logischen Wert haben. Eine exklusive NOR-Schaltung hat mindestens zwei Eingänge und einen Ausgang. Das Ausgangssignal ist logisch "0", wenn den Eingängen Signale mil unterschiedlichen logischen Werten zugehen, und logisch "1", wenn alle Eingangssignale den gleichen logischen Wert haben. Ein Übertragungsgatter ist als Quadrat dargestellt. Es handelt sich dabei um eine Torschaltung, die durch ein dem Entsperreingang zugeführtes Signal logisch "1" entsperrt wird und dann das am Dateneingang liegende Signal zum Ausgang weitergibt. Das Entsperrsignal wird entweder an der Oberseite oder der Unterseite des Quadrats zugeführt.

Der in Fig. 4A dargestellte schnelle Zähler 152 besteht aus neun Latchs 152Λ bis 152/ und drei NOR-Schaltungen 152/, 152/C und 152L. Die Takteingänge der Latchs 152Λ und 152S werden mit dem Taktsignal am Ausgang der Taktlogik 158 beaufschlagt. Der Takteingang der Latchs 152C bis 152/ ist jeweils an den ~Q-Ausgang der vorausgehenden Stufe angeschlossen. Die Dateneingänge der Latchs 152C bis 152/ sind mit dem ^-Ausgang der betreffenden Stufe verbunden. Der Datericingarig des Latch !52/4 ;st mit dem Ausgang der NOR-Schaltung 152Ai verbunden, während der Dateneingang des Latch 152.S mit dem (^-Ausgang des Latch 152Λ in Verbindung steht. Die Rückstelleingänge der Latchs 152/4 bis 152/ stehen untereinander in Verbindung; sie werden mit dem Signal der Langsamtaktlogik 154 beaufschlagt. Der eine Eingang der NOR-Schaltung 152/ist mit dem ^-Ausgang des Latch 1524 verbunden, während der zweite Eingang an einen Ausgang der

15 16

Schwellwertprüflogik 160 angeschlossen ist Der Aus- der Impulsbreitenlogik 186, d. h. immer dann, wenn das gang der NOR-Schaltung 152/ ist mit einem Eingang Vorresynchronisierlatch 134/4 gesetzt und dadurch das der NOR-Schaltung 152/C verbunden, deren anderer Ausgangssigna] der NAN D-Schaltung 154£zu logisch Eingang mit dem <?-Ausgangssignal vom Latch 1525 "0" wird, so daß das Ausgangssignal der NOR-Schaltung

beaufschlagt wird. Der eine Eingang der NOR-Schal- 5 154D auf logisch "1" springt. Der Ausgang der NOR-

tung \S2L ist an den ~Q -Ausgang des Latch 152Cange- Schaltung 154F wird infolgedessen logisch "0", so daß

schlossen, während der zweite Eingang mit einem Aus- dann das Latch 154G gesetzt werden kann. Auf diese

gatig der Zungenschalterlogik 159 verbunden ist Weise werden zwei zusätzliche Impulse der Langsam-

Der schnelle Zähler 152 stellt eine durch 256 teilende taktlogik 154 angeliefert um die Zeitsteuerung zu re-

Dividierschaltung dar, die am ~Q -Ausgang des Latch ίο synchronisieren, wenn VCO-Impulse angelegt werden.

152/ bei jedem 256. Taktimpuls, der dem Takteingang Der in Rg. 4D dargestellte langsame Zähler 156 weist

des Latch 1524 zugeht, einen einzelnen Impuls abgibt, acht Latchs 156Λ bis 156// auf. Das Signal der Ltoig-

solange das Ausgangssignal von der Schwellwertprüflo- samtaktlogik vom Latch 154C in Fig.4C wird dem

gik 160 logisch "1" ist Der Ausgang des Zählers 152 ist Takteingang des Latch 156A zugeführt Das ~Q -Aus-

der Ό -Ausgang des Latch 152/, der auf logisch "0" über- 15 gangssignal von jedem Latch 156Λ bis 156G geht an den

geht, nachdem dem Takteingang des Latch 1524 die Takteingang des nächstfolgenden Latch 1565 bis 156//.

Divisoranzahl an Impulsen zugeführt wurde. Die ^- Der Dateneingang jedes Latch 1564 bis 156// ist mit

Ausgangssignale der Latche 1525,152C 152D und 152F. dem ~Q -Ausgang des betreffenden Latch gekoppelt. Die

gehen an die vier Eingänge einer NOR-Schaltung 154.4 Setzeingänge der Latchs 1564, 1565,156C 156D, 156G

der Langsamtaktlogik 154 (Rg. 4C). Der Ausgang der 20 und 156// sowie die Rückstelleingänge der Latchs 156E

NOR-Schaltu.ng 1544 ist mit dem einen Eingang einer und 156F sind untereinander und mit dem Q-Ausgang

NOR-Schaltung 1545 gekoppelt an deren anderem Ein- eines Latch 164.4 der Nachladelogik 164 verbunden, die

gang das Q-Ausgangssignal des Batterielatch 1624 an- außerdem einen Inverter 1645 aufweist Auf diese Wei-

liegt Das Ausgangssignal der NOR-Schaltung 1545 se wird der Zähler 156 auf den Zählwert 208 jedesmal

geht dem einen Eingang einer NOR-Schaltung 154Czu. 25 zurückgestellt wenn das Signal von der Nachladelogik

Das φ -Ausgangssignal des Latch 152/ wird dem zwei- 164 zu seinen Setz- und Rückstelleingängen geht. Bei

ten Eingang der NOR-Schaltung 154Czugeführt einem Zählwert von 208 braucht der Zähler 156 gerade

Bei gesetztem Batterielatch 162Λ gibt die Langsam- etwas weniger als 400 ms, um das 127-Hz-Signal der taktlogik 154 einen Impuls jedesmal ab, wenn das Zeit- Langsamtaktlogik 154 zu zählen, bis der Zähler 156 eilatch 152/ des Zählers 152 gesetzt wird. Dies geschieht 30 nen vollen Zählwert erreicht und zurück zum Zählwert normalerweise mit einer Rate von etwa 127 Hz. Das Null überläuft. Die (^-Ausgänge der Latchs 156/4 bis Ausgangssignal der NOR-Schaltung 154Cgeht dem ei- 156//des Zählers 156 sind mit dem einen Eingang jeder nen Eingang einer NOR-Schaltung 154Dzu, deren an- der exklusiven NOR-Schaltungen 172.4 bis 172// der derer Eingang mit dem normalerweise auf logisch "0" Ratensteuer- oder -decodierlogik 172 (Fig. 4B) verbunliegenden Signal vom Ausgang einer NAND-Schaltung 35 den. Der andere Eingang der exklusiven NOR-Schaltun-154£ beaufschlagt ist Das Ausgangssignal der NOR- gen 1724 bis 172// ist an den Ratenspeicherteil des Schaltung 154D geht dem einen Eingang einer NOR- Speichers 140 angeschlossen. Die Ausgangssignale der Schaltung 154Fzu, deren Ausgangssignal am Datenein- exklusiven NOR-Schaltungen 1724 bis 172// gehen jegang eines Latchs 154G anliegt, dessen Q-Ausgang mit weils einem Eingang einer NAMD-Schaltung 172/ zu, dem anderen Eingang der NOR-Schaltung 154F ver- 40 deren Ausgangssignal einem Eingang einer NAND-bunden ist. Die Langsamtaktlogik 154 weist ferner Schaltung 172/. zugeführt wird, deren beiden anderen NOR-Schaltungen 154//und 154/sowie einen Inverter Eingänge normalerweise logisch "1" sind. Das Aus-154/auf, der in dem Taktkreis des Latch 154G liegt. Die gangssignal der NAND-Schaltung 172Z. geht an den beiden Eingänge der NOR-Schaltung 154/ stehen mit Dateneingang eines Latchs 172M, während das vom dem Ausgang der NOR-Schaltung 154// und dem Takt- 45 Ausgang des Latch 154G kommende Signal dem Taktsignal von der Taktlogik 158 in Verbindung, eingang des Latch 172M zugeführt wird. Das Q-Aus-

Das Ausgangssignal der NOR-Schaltung 154/ geht gangssignal des Latch 164Λ wird an den Rückstelleinüber den Inverter 154/ zum Takteingang des Latch gang des Latch 172M angelegt. Das ~Q -Ausgangssignal 154G. Das <?-Ausgangssignal des Latch 154G geht an des Latch 172Mgeht als zweites Eingangssignal an die den Rückstelleingang der Latchs 152Λ bis 152/des Zäh- 50 NAND-Schaltung 172L Die Q-Ausgangssignale der lers 152, um diese zurückzustellen, so daß der Zählwert Latches 1564, 156D, 156£ und das "Q -Ausgangssignal des Zählers 152 Null ist, nachdem jeder langsame Takt- des Latch 156//des Zählers 156 werden den Eingängen impuls abgegeben ist. Zwei zusätzliche Impulsperioden- einer NAND-Schaltung 172Nzugeführt. Das Ausgangsdauern der Taktlogik 158 sind erforderlich, um das signal der NAND-Schaltung 172Ngeht über einen In-Rückstellen des Zählers 152 zu veranlassen und das Set- 55 verter 172Oan einen Eingang einer NAND-Schaltung zen des Latch 154Gzu ermöglichen. Die Folgefrequenz 172P. Das andere Eingangssignal der NAND-Schaltung der Impulse der Langsamtaktlogik 154 beträgt daher 172Pkommt von der Schwellwertprüflogik 160.
32 768 Hz geteilt durch (256 + 2) = 127 Hz. Wenn der Zählwert des Zählers 156 mit jedem Impuls

Die beiden Eingangssignale der NAND-Schaltung der Langsamtaktlogik 154 weitergeschaltet wird, wird 154F kommen vom Ό -Ausgang eines Latch 184Λ der 60 dieser Zählwert mit dem im Ratenteil des Speichers 140 Vorresynchronisierlogik 184 und dem ~Q -Ausgang eines einprogrammierten Code mittels der exklusiven NOR-Latch 1764 der Nachresynchronisierlogik 187. Diese Schaltungen 172Λ bis 172// verglichen. Bei Überein-Latchs dienen dem Resynchronisieren der Zeitsteue- Stimmung steht der Ausgang jeder der exklusiven NOR-rung des Systems, wenn der spannungsgesteuerte Oszil- Schaltungen 1724 bis 172// auf logisch "1", wodurch der lator entsperrt und später während der Impulsbreiten- 65 Ausgang der NAND-Schaltung 172/ auf logisch "0" Zeitmessung gesperrt wird. Das Resynchronisieren der springt. Wenn aufgrund des Vergleichs das Ausgangssi-Zeitsteuerung erfolgt durch Rückstellen des Zählers 152 gnal der NAND-Schaltung 172Z. logisch "1" wird, wird sowohl vor als auch nach der Abgabe des Impulssignals beim nächsten Impulssignal der Langsamtaktlogik 154

17 18

das Latch 172M gesetzt, so daß der ~Q -Ausgang auf gang des Latch 186D der Impulsbreilenlogik angelogisch "0" geht Dieses Signal hält den Ausgang der schlossen. Am Ausgang der NOR-Schaltung 158/4 er-NAND-Schaltung 172L auf logisch "Γ, so daß bei jedem scheint das Signal VCO-ENTSPERRUNG, das der anaanschließenden Impuls der Langsamtaktlogik 154 das logen Schaltungsstufe 42 zugeführt wird, um dem dort Latch 172Λ/ im gesetzten Zustand gehalten wird Das 5 vorhandenen spannungsgesteuerten Oszillator die An-Q-Ausgangssignal des Latch 172M der Ratendecodier- liefemng von Impulsen zu ermöglichen. Normalerweise logik 172 wird einem Eingang eines Hysteresegatters ist dieses Signal eine logische T, weil der NOR-Scha!- 182/4 (Flg. 4C) zugeführt Am anderen Eingang dieses tung 15SA zwei normalerweise logisch "O"-Signale zuge-Gatters liegt ein normalerweise auf logisch "Γ stehen- hen. Wenn jedoch das Vorresynchronisierlatch 184Λ gedes Signal an, das von der Hystereselogik 174 in Rg. 4D io setzt wird, bleibt das Signal VCO-ENTSPERRUNG lokommt, die NAND-Schaltungen 174A 1745, 174C gisch "0", solange das Latch 186D der Impulsbreitenlo-174A 174G und 174/, Inverter 174£ und 174F sowie gik gesetzt ist, was die Anlieferung von VCO-Impulsen Latches 174// und 174/ aufweist. Wenn beide Signale ermöglicht Das Ausgangssignal der NOR-Schaltung am Eingang des Hysteresegatters 182Λ logisch "1" sind, 158Λ geht ferner zum Steuereingang eines Übertraerschei.it an dessen Ausgang eine logische "0", die an die 15 guwgsgatters 158fi, an dem das Taktsignal von dem Ratenbegrenzerlogik 180 geht Quarzoszillator (XTAL) anliegt Es wird ferner über ei-

Das Vorresynchronisierlatch 184/4 (Fig. 4C) wird be- nen Inverter 158£> auf den Steuereingang eines Übernutzt, um eine Änderung hinsichtlich der Quelle der tragungsgatters 158Cgegeben, an dem das VCO-Taktsi-Taktimpulse der Taktlogik 158 auszulösen, wenn diese gnal anliegt Die Ausgänge der Übertragungsgatter Impulse von dem spannungsgesteuerten Oszillator statt 20 1585 und 158Csind zusammengeschaltet und liefern das von dem Quarzoszillator kommen sollen. Außerdem Taktsignal der Taktlogik 158. Solange der Ausgang der wird die Zeitsteuerung des Systems auf das neue Taktsi- NOR-Schaltung 158/4 auf logisch "1" steht, wird das gnal resynchronisiert Der spannungsgesteuerte Oszilla- Übertragungsgatter 158ß entsperrt, und das XTA L-Sitor liefert Impulse mit einer Folgefrequenz von 40 000 gnal bildet das Taktsignal der Taktlogik 158. Wenn je-Hz an, während der Quarzoszillator Impulse mit einer 25 doch der Ausgang der NOR-Schaltung 158/4 logisch "0" Frequenz von 32 768 Hz abgibt. Die Folgefrequenz des wird, erfolgt die Entsperrung des Übertragungsgatters VCO-Taktsignals sinkt entsprechend einer Abnahme 158C so daß das VCO-Signal zu dem Taktsignal der der von der Batterie 44 bereitgestellten Spannung. In- Taktlogik 158 wird.

folgedessen müssen sowohl die Impulsbreitensteuerlo- Das ~Q -Ausgangssignal des Vorresynchronisierlatch gik 186 als auch der schnelle Zähler 152 neu gestartet 30 184/4 geht dem einen Eingang einer NOR-Schaltung und auf die Änderung der Taktimpulse, veranlaßt durch 186/4 der Impulsbreitenlogik 186 zu. Die Impulsbreitendas Setzen des Latch 184/4, resynchronisiert werden. logik 186 umfaßt ferner NAND-Schaltungen 186ß und Dem Setzeingang des Vorresynchronisierlatch 184/4 186C, das Latch 186D, eine NOR-Schaltung 186£ und wird das Ausgangssignal der Ratenbegrenzerlogik 180 eine NAND-Schaltung 186F. Dem zweiten Eingang der zugeführt. Das Latch 184Λ ist so ausgebildet, daß ein 35 NOR-Schaltung 186/4 wird das <5 -Ausgangssignal des seinem Rückstelleingang zugehendes Logisch-T-Si- Latch 154G der Langsamtaklogik 154 zugeführt. Das gnal den Einfluß eines Logisch-"1 "-Signals am Setzein- Ausgangssignal der NOR-Schaltung 186,4 geht an den gang des Latch übersteuert. Der Rückstelleingang des einen Eingang der NAND-Schaltung 186ß, deren ande-Vorresynchronisierlatch 184/4 ist mit dein Ausgang ei- rer Eingang an den ~Q -Ausgang des Latch I860 angener NAND-Schaltung 184Ä verbunden, deren Eingänge 40 schlossen ist. Der Ausgang der NAND-Schaltung 186/? an den φ-Ausgang eines Latch 186Dder Impulsbreiten- ist mit dem einen Eingang der NAND-Schaltung 186C logik 186, den Ό -Ausgang des Resynchronisierlatch verbunden. An der NOR-Schaltung 186£ liegen das 187/4 und den ~Q -Ausgang des Nachladelogiklatch 164/4 Ausgangssignal eines Inverters 157/ der Impulsbreitenangeschlossen sind. Das Vorresynchronisierlatch 184Λ decodierlogik 157 und das Ausgangssignal einer NOR-wird daher durch die Vorderflanke des von der Impuls- 45 Schaltung 188D der Verifizierimpulslogik 188 an, die breitenlogik 186 kommenden Impulsbreitensteuersi- ferner Latchs 188/4 und 188ß sowie NAND-Schaltungnals zurückgestellt und bis nach dem Nachladesignal gen 188C und 188£" aufweist. Das Ausgangssignal der zurückgestellt gehalten. NOR-Schaltung 186/·" wird dem einen Eingang der

Das ~Q -Ausgangssignal des Latch 184/4 geht über NAND-Schaltung 186Fzugeführt.

einen Inverter 184C an den Takteingang des Batterie- 50 Das andere Eingangssignal der NAND-Schaltung

latch 162/4, um eine Kontrolle der Batteriespannung zu 186F kommt von dem Q-Ausgang des Latch 186D. Das

bewirken. Dem Dateneingang des Batterielatch 162 Ausgangssignal der NAND-Schaltung t86Fgeht an den

wird das BATTERIE-Signal zugeführt, das auf logisch anderen Eingang der NAND-Schaltung 186C, während

"1" steht, solange die Spannung der Batterie 44 den Min- der Ausgang der NAND-Schaltung 186Can den Daten-

destwert übersteigt. Die Batteriekontrolle wird bewirkt, 55 eingang des Latch 186D angeschlossen ist. DerTaktein-

indem das Batterielatch 162.4 auf den Wert des BATTE- gang des Latch 186D wird mit dem von der analogen

RIE-Signals getaktet wird, unmittelbar bevor der Im- Schaltungsstufe 42 kommenden VCO-Taktsignal beauf-

pulsgenerator 16 einen Reizimpuls abgibt, um eine mo- schlagt.

mentane Stromentnahme aus der Batterie aufgrund des Die Impulsbreitendecodierlogik 157 (Fig. 4A) weist

Impulses unberücksichtigt zu lassen. Der Setzeingang 60 exklusive NOR-Schaltungcn 157/4 bis 157C7 auf, deren

des Batterielatch 162.4 ist an den £)-Ausgang des Test- Ausgänge an eine NOR-Schaltung 157 W angeschlossen

latch 130.4 angeschlossen, damit das Batterielatch 162/4 ist, deren Ausgang mit einem Eingang einer NAND-

jedesmal gesetzt werden kann, wenn eine temporäre Schaltung 157/ verbunden ist. Der andere Eingang der

Programmänderung eintritt. NAND-Schaltung 157/ist an den ^-Ausgang des Latch

Das Ausgangssignal des Inverters 184C der Vorre- 65 188J5 der Verifizierimpulslogik 188 angekoppelt. Der Synchronisierlogik 184 geht ferner an einen Eingang ei- Ausgang der NAND-Schaltung 157/steht über den Inner NOR-Schaltung 158A der Taktlogik 158. Der ande- verter 157/ mit der NOR-Schaitung 186E der lmpulsre Eingang der NOR-Schaltung 158/4 ist an den Q-Aus- breitenlogik 186 in Verbindung. Ein Eingang jeder der

exklusiven NOR-Schaltungen 1575 bis 157G ist an jeweils eine Stufe des Impulsbreitenteils des Speichers 140 angeschlossen. Der <? -Ausgang des Latch 152Gdes Zählers 152 ist mit dem anderen Eingang der exklusiven NOR-Schaltung 157G verbunden. Der ^ -Ausgang des Latch 152F ist an den anderen Eingang der exklusiven NOR-Schaltung 157F angeschlossen. Dem anderen Eingang der exklusiven NOR-Schaltung 157/7 wird das φ-Ausgangssignal des Latch 152/J zugeführt Die anderen Eingänge der exklusiven NOR-Schaltungen 157.0,157C und 157Z? sind an den Ausgang von NOR-Schaltungen 157Λ/, 157Λ/ und 157Ο angeschlossen. Beide Eingänge der exklusiven NOR-Schaltung 157Λ stehen mit NOR-Schaltungen i57K und 157L in Verbindung. Ein Eingang jeder der NOR-Schaltungen 157/C bis 157Ο wird mit dem Signal VCO-ENTSPERRUNG von der Taktlogik 158 beaufschlagt Die Q-Ausgänge der Latchs 1525, 152Cund 152D sind an die anderen Eingänge der NOR-Schaltungen 157Af, 157Nund 157Ο angeschlossen, während die Ό -Ausgänge der Latchs 152/4 und 1522? mit den anderen Eingängen der NOR-Schaltungen \S7K und 157L verbunden sind.

Die NOR-Schaltungen 157Xbis 157 O werden jeweils dadurch entsperrt, daß das Signal VCO-ENTSPERRUNG logisch "0" wird, so daß die exklusiven NOR-Schaltungen 157ß bis 157G den Zählwert der zweiten bis siebten Stufe (Latchs 152Z? bis 152G) des Zählers 152 mit dem Code im Impulsbreitenteil des Speichers 140 vergleichen können. Wenn Obereinstimmung auftritt und wenn die Ausgänge der exklusiven NOR-Schaltungen 157/4 bis 157G jeweils auf logisch "0" stehen, springt der Ausgang der NOR-Schaltung 157// auf logisch T. Solange die NAN D-Schaltung 157/ nicht dadurch gesperrt wird, daß das Verifizierimpulslogiklatch 1885 gesetzt wird, läuft das Logisch-"1 "-Signal von der NOR-Schaltung 157// über die NAND-Schaltung 157/ und den Inverter 157/zur NOR-Schaltung 186ZTder Impulsbreitenlogik 186.

Im Betrieb wird das Impulsbreitenlogiklatch 186D in Abhängigkeit von dem Setzen des Vorresynchronisierlatch 184/4 gesetzt, um die Vorderflanke des Reizimpulses zu bestimmen. Nachdem die programmierte Impulsbreitendauer verstrichen ist, wird das Latch 186D zurückgestellt. Das Ausgangssignal des Latch 186D ist daher ein Impuls, der die Zeit und Dauer des Herzreizimpulses steuert, der von dem Impulsgenerator 16 abzugeben ist. Wenn sowohl das Vorresynchronisierlatch 184Λ als auch das Latch 154G der Langsamtaktlcgik gesetzt sind, stehen beide Eingänge der NOR-Schaltung 186Λ auf logisch "0", so daß der Ausgang auf logisch T springt. Dieses Logisch-"1"-Signal wird der NAND-Schaltung 186/? zugeführt, die zusammen mit dem Logisch-"l "-Signal vom ^ -Ausgang des Latch 186D eine logische "0" an die NAND-Schaltung 186Cgibt, so daß deren Ausgang auf logisch "1" springt. Beim Auftreten des nächsten dem Takteingang des Latch 186D zugehenden VCO-Signals wird das Latch 186D gesetzt, so daß dessen Q-Ausgang auf logisch "1" springt, während der Ό -Ausgang zu logisch "0" wird.

Das Ausgangssignal der NOR-Schaltung 188D der Verifizierimpuisiogik iS5 und das Ausgangssignai vom Inverter 1577der Impulsbreitendecodierlogik 157 gehen den beiden Eingängen der NOR-Schaltung 186ΖΓ zu. Normalerweise stehen beide diese Signale auf logisch "0", so daß der Ausgang der NOR-Schaltung 186/: auf logisch "1" liegt. Wenn das Latch 186D gesetzt wird und dessen Q-Ausgang auf logisch "1" übergeht, sind beide Eingänge der NAND-Schaltung 186Flogisch "Γ, so daß der Ausgang auf logisch "0" geht Dies hält den Ausgang der NAND-Schaltung 186Cauf logisch "1", so daß das Latch 186D weiterhin jedesmal gesetzt wird, wenn ihm ein VCO-Signal von der Taktlogik 158 zugeht

Nachdem der Zähler 152 auf einen Wert gezählt hat, der gleich dem im Impulsbreitenteil des Speichers 140 einprogrammierten Wert ist und der Ausgang jeder der exklusiven NOR-Schaltungen 157/4 bis 157G der Impulsbreitendecodierlogik 157 logisch "0" wird, geht der Ausgang des Inverters 157/auf logisch "1". Dieses Logisch-"l"-Signal wird der NOR-Schaltung 186E zugeführt und bewirkt, daß deren Ausgang auf logisch "0" übergeht Dadurch springt der Ausgang der NAND-Schaltung 186Fauf logisch "1", und das Ausgangssignal der NAND-Schaltung 186Cwird zu logisch "0". Infolgedessen wird das Latch 186D beim Auftreten des nächsten VCO-Impulses zurückgestellt der ihm von der Taktlogik 158 zugeht Das Latch 186 wird also beim Setzen des Vorresynchronisierlatch 184/4 gesetzt und nach dem Verstreichen der betreffenden Impulsbreitendauer zurückgestellt

Das T? -Ausgangssignal des Latch 186D der Impulsbreitenlogik geht an den Takteingang des Nachresynchronisierlatch 187Λ, während der Dateneingang des Laich 187/4 an die Spannungsquelle angeschlossen ist um ständig ein Logisch-'T-Signal aufzunehmen. Der Setzeingang des Nachresynchronisierlatch 187/4 ist an den Ausgang des R-Synchron-Gatters 176 angeschlossen, das ein Logisch-'V-Impulssignal immer dann abgibt, wenn ein natürlicher Herzschlag ermittelt wird, falls der Schrittmacher auf den Bedarfsbetrieb programmiert ist Der Rückstelleingang des Nachresynchronisierlatch 187Λ ist mit dem (^-Ausgang des Nachladelatch 164/4 verbunden. Das Nachresynchronisierlatch 187/4 hat die Aufgabe, die Logikanordnung auf die Änderung der Taktsignale von dem spannungsgesteuerten Oszillatortakt auf den Quarzoszillatortakt (XTAL-Takt) im Falle der Anlieferung eines künstlichen Reizimpulses zu resynchronisieren und das Setzen des Nachladelatch 164/4 zu veranlassen, falls ein natürlicher Herzschlag festgestellt oder ein künstlicher Reizimpuls abgegeben wird. Das Latch 187Λ wird in Abhängigkeit von der Rückflanke des Impulsbreitensignals vom Latch 186D gesetzt, das heißt zum Zeitpunkt des Zurückstellens des Latch 186£>, oder aber in Abhängigkeit von einem von dem R-Synchron-Gatter 176 kommenden Logisch-"1 "-Signal, wenn ein natürlicher Herzschlag erfaßt wird. Das "Q -Ausgangssignal des Latch 187/4 wird über die NAND-Schaltung 154/f geführt, um vom Ausgang des Latch 154G einen zusätzlichen langsamen Taktimpuls abgehen zu lassen. Dies bewirkt, daß der Zähler 152 auf den Zählwert Null zurückgestellt wird, nachdem der Reizimpuls beendet oder ein natürlicher Schlag ermittelt ist. Das T^ -Ausgangssignal vom Latch 187Λ läuft ferner über die NAND-Schaltung 184ß, um das Vorresynchronisierlatch 184/4 zurückzustellen.

Das <?-Ausgangssignal des Nachresynchronisierlatch 187/4 wird an den Dateneingang des Nachladelatch 164 angelegt, während das Signal der Langsamtaktlogik 154 an den Takteingang des Nachladelatch 164/4 geht. Das Nachiadeiatch Ϊ64/4 wird daher miiieis des durch das Setzen des Nachresynchronisieriatch 187/4 bewirkten Impulses der Langsamtaktlogik 154 gesetzt und durch den nächsten Impuls der Langsamtaktlogik ungefähr 7,8 ms später zurückgestellt. Das ^ -Ausgangssignal des Nachladelatch 164Λ geht über den Inverter 164ß und wird zu den NACHLADE-Signal, mit dem die analoge Schaltungsstufe 42 beaufschlagt wird und das eine ra-

21

sehe Nachladung des Kondensators im Spannungsverdopplerteil der analogen Schaltungsstufe 42 ermöglicht. Das <?-Ausgangssignal des Nachladelatch 164/4 wird benutzt, um das Nachresynchronisierlatch 187/4 und das Ratendecodierlatch 172A/zurückzusteIlenunddenZäh- 5 ler 156 auf den Zählwert 208 zu ziehen.

Der Ausgangssteuerimpuls vom Q-Ausgang des Latch 186D der Impulsbreitenlogik 186 ist ein Logisch-"1 "-Impulssignal mit einer Dauer gleich der programmierten Impulsbreite. Dieses Signal wird an den einen 10¹ Eingang von NAND-Schaltungen 178Λ und 178B der Ausgangslogik 178 angelegt. Die Ausgangslogik 178 umfaßt ferner Inverter 178C 178Dund 178E

Die Bedarfsiogik 190 (Fig. 4A) weist NOR-Schaltungen 190Λ, ISOS, ein Latch i90Cund einen Inverter 190D 15 auf.

Hierzu 8 Blatt Zeichnungen

20

25

30

35

40

45

50

55

60

65

Claims (8)

1 Patentansprüche

1. Herzschrittmacher-Reizimpulsgenerator mit einer den Reizimpulsbeginn und die Reizimpulsdauer bestimmenden Triggereinrichtung, einer von der Triggereinrichtung getriggerten Ausgangsstufe zur Reizimpulsabgabe, einer Batterie, deren Spannung mit der Zeit abfällt einer die Batteriespannung kontrollierenden Überwachungseinrichtung und einer der Überwachungseinrichtung nachgeschalteten Steuereinrichtung, welche die Triggereinrichtung in der Weise steuert, daß die Reizimpulsdauer bei abfallender Batteriespannung automatisch so verlängert wird, daß die Reizimpulsenergie trotz der niedrigeren Reizimpulsspannung über einem für eine erfolgreiche Herzstimulierung erforderlichen Schwellwert bleibt, dadurch gekennzeichnet, daß die Triggereinrichtung einen Taktgeber (XTAL) mit einer festfrequenten Taktimpuisfolge sowie je eine Decodiereinrichtung (157 und 172) für die Reizimpulsdauer und die Reizimpulsfolgefrequenz enthält, daß die Überwachungseinrichtung einen spannungsgesteuerten Impuls-Oszillator (VCO) aufweist, dessen Folgefrequenz von der Batteriespannung bestimmt wird, daß die Steuereinrichtung eine Zähleinrichtung (152, 154, 156) enthält, die mit jedem Reizimpulsbeginn auf einen Anfangszählwert zurückgestellt wird, daß eine Torschaltungsanordnung (158A bis 158Z^ dafür sorgt, daß der Zähleinrichtung (152, 154, 156) während der Reizimpulsdauer jeweils die Impulse des spannungsgesteuerten Oszillators (VCO), während der Impulspause hingegen jeweils die Impulse des Taktgebers (XTAL) zugeführt werden, daß die Decodiereinrichtung (157) für die Reizimpulsdauer bei Erreichen eines vorbestimmten ersten Zählwertes beim Zählen der Impulse des spannungsgesteuerten Oszillators (VCO) durch die Zähleinrichtung (152,154,156) jeweils ein Signal für die Beendigung der Reizimpulsdauer abgibt und daß die Decodiereinrichtung (172) für die Reizimpulsfolgefrequenz danach bei Erreichen eines vorbestimmten zweiten Zählwertes beim Zählen der Taktimpulse durch die Zähleinrichtung (152, 154, 156) jeweils ein Signal für den Reizimpulsbeginn liefert.

2. Herzschrittmacher-Reizimpulsgenerator nach Anspruch 1, dadurch gekennzeichnet, daß die Decodiereinrichtung (172) für die Reizimpulsfolgefrequenz bei Abgabe des Signals für den Reizimpulsbeginn zugleich die Torschaltungsanordnung (158/4 bis 158D) so umsteuert, daß der Zähleinrichtung (152, 154, 156) die Impulse des spannungsgesteuerten Oszillators (VCO) zugeführt werden, und daß die Decodiereinrichtung (157) für die Reizimpulsdauer bei Abgabe des Signals für die Beendigung der Reizimpulsdauer die Torschaltungsanordnung (158/1 bis 158D^ zum ^passierenlassen der Taktimpulse umsteuert.

3. Herzschrittmacher-Reizimpulsgenerator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß als Taktgeber (XTAL) ein Quarzoszillator vorgesehen ist.

4. Herzschrittmacher-Reizimpulsgenerator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß sich die Frequenz der Taktimpulse von der Frequenz der Impulse des spannungsgesteuerten Oszillators (VCO) unterscheidet, wenn die Batterie ihre Anfangsspannung abgibt.

5. Herzschrittmacher-Reizimpulsgenerator nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Torschaltungsanordnung (158) eine Einrichtung (158A)zum Entsperren des spannungsgesteuerten Oszillators (VCO) für die Impulsabgabe zwischen den Vorder- und Rückflanken der Herzreizimpulse und zum Sperren des spannungsgesteuerten Oszillators (VCO) zwischen den Rück- und Vorderflanken der Herzreizimpulse aufweist.

6. Herzschrittmacher-Reizimpulsgenerator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß die Torschaltungsanordnung eine Einrichtung (184,187) zum Resynchronisieren des Taktgebers (XTAL) auf die Impulse des spannungsgesteuerten Oszillators (VCO) aufweist.

7. Herzschrittmacher-Reizimpulsgenerator nach Anspruch 6, dadurch gekennzeichnet, daß von der Resynchronisiereinrichtung in Abhängigkeit von dem Signal für den Reizimpulsbeginn der Decodiereinrichtung (172) für die Reizimpulsfolgefrequenz ein Signal zum Zurückstellen mindestens eines Abschnitts (152) der Zähleinrichtung (152,154, 156) und zum Entsperren der Torschaltungsanordnung für die Impulse des spannungsgesteuerten Oszillators (VCO) abgegeben wird.

8. Her?schrittmacher-Reizimpulsgenerator nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß von der Resynchronisiereinrichtung in Abhängigkeit von dem Signal für die Beendigung der Reizimpulsdauer der Decodiereinrichtung (157) für die Reizimpulsdauer ein Signal zum Zurückstellen der Zähleinrichtung (152, 154, 156) und zum Entsperren der Torschaltungsanordnung für die Taklimpulse abgegeben wird.