DE2943390A1

DE2943390A1 - Verfahren zum uebernehmen serieller, in gleichlange bitgruppen gegliederter zeitcodedaten von einem rechner

Info

Publication number: DE2943390A1
Application number: DE19792943390
Authority: DE
Inventors: Dipl.-Phys. Karl-Heinz 8135 Söcking Trißl
Original assignee: Institut fuer Rundfunktechnik GmbH
Current assignee: Institut fuer Rundfunktechnik GmbH
Priority date: 1979-10-26
Filing date: 1979-10-26
Publication date: 1981-05-27
Also published as: DE2943390C2

Description

VERFAHREN ZUM OBERNEHMEN SERIELLER, IN GLEICHLANGE
BITGRUPPEN GEGLIEDERTER ZEITCODEDATEN VON EIEM ER Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1, Ein derartiges Verfahren ist allgemein bekannt Bei der magnetischen Aufzeichnung von Videosignalen ist es üblich, auf einer gesonderten Nerkspur einen Zeitcode aufzuzeichnen, welcher das automatische Auffinden gewünschter Bandstellen beispiels weise bei MAZ-Schnitt ermöglicht. Zur Aufzeichnung des Zeitcodes wird beispielsweise bei dem EBU-Zeitcode EBU Tech. 3097-E vom Oktober 1972) ein bi-phase-mark-moduliertes Binärsignal verwendet, dessen Binärwerte als zeitlicher Abstand vor binären Obergängen ausgedrückt werden. Beispielsweise ist eine binäre Null codierte wenn dieser Abstand gleich einer ganzen Bitperiode ist, wohingegen eine binäre Eins vorhanden ist, wen bereits nach einer halben Bitperiode ein zusätzlicher Übergang stattfindet Eine Folge von Binärwerten ergibt eine Zeitinformation Der EBU-Zeitcode ist ferner in Bitgruppen zu je 4 Bit gegliedert, von denen jede entweder nur eine Zeitinformation oder nur eine Kontrollinformation in alternierender Folge enthält.
Zur Erzeugung eines Zeitcodesignals in einem Zeitcodegenerator wird entweder in einer digitalen Zählschaltung oder durch einen Rechner über dessen Parallel ausgang die Zeitinformation zunächst in paralleler Weise aufbereitet und über ein Leitungsvielfach in ein Schieberegister parallel eingelesen. Am seriellen Ausgang des Schieberegisters steht das Zeitcodesignal seriell, wenn auch ummoduliert zur Verfügung. Dabei entspricht die Länge des Schieberegisters der Anzahl von Bits eines kompletten Datentelegramms des EBU-Zeitcodes, d.h. 80 Bit. Hierdurch ergibt sich ein verhältnismäßig hoher baulicher Aufwand für das Schieberegister, ferner ein hoher Verdrahtungsaufwand für die Verbindung der Zähleinrichtung bzw. der Eingabe/Ausgabeeinheit des Rechners mit dem Schieberegister und eine erhöhte Fehlerwahrscheinlichkeit bei der Fertigung und schließlich eine Beeinträchtigung der Betriebssicherheit aufgrund der zahlreichen Bauteile.
Die Aufgabe der Erfindung besteht demgegenüber darin, ein Verfahren der eingangs erwähnten Art zu schaffen, welches mit einem wesentlich geringeren Aufwand an Verdrahtungs- und Bauelementen ausgeführt werden kann und damit ein höheres Maß an Fertigungs-und Betriebssicherheit bietet.
Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.
Vorteilhafte Weiterbildungen und Ausgestaltungen des Verfahrens nach Anspruch 1 ergeben sich aus dem Anspruch 2. Eine bevorzugte An@rdnung zur Druchführung des erfindungsgemäßen Verfahrens ist im Anspruch 3 angegeben.
Anordnung zur Die Anordnung zur Durchfuhrung des erfindungsgemäßen Verfahrens gestattet die Verwendung zweier kurzer Schieberegister beispielsweise von 16-Bit-Schieberegistern, in denen nur eine gewisse Anzahl von Bitgruppen zwischengespeichert wird. Eine Parallel schnittstelle wird völlig vermieden da die Zeitcodedaten bereits in serieller Form vom Rechner übernommen werden. Notwendig ist lediglich eine Transformation der übertragungsgeschwindigkeit der seriellen Daten. Die Ausspeicherung aus den Schieberegistern erfolgt mit der für den EBU-Zeitcode genormten Bitfolgegeschwindigkeit; gleichzeitig werden die ausgespeicherten Bits fortlaufend gezählt1 um die jeweils ausgespeicherte Zeit- bzw.
Kontrollinformation in ihrer Rangfolge bezüglich der vorangegangenen Zeit- bzw. Xontrollinforma-tion zu identifizieren. Die zwei Schieberegister sind notwendig5 da in jedes der beiden Schieberegister entweder nur eingespeichert oder ausgespeichert werden kann. Aus diesem Grunde ist der Takteingang jedes Schieberegisters über je einen Datenschalter wahlweise mit dem Takt des Rechners oder dem Takt einer Zeitcodetakt-Quelle (2000 Hz) verbunden. Die beiden Datenschalter werden gegenläufig gesteuert, so daß jeweils ein Schieberegister das Taktsignal für das Einspeichern (vom Rechner) erhält, während das andere das Taktsignal für das Ausspeichern (2000 Hz) zugeführt bekommt.
Ein Ausgang des Zählers steuert dabei diese Umschaltung der Datenschalter, während die restlichen Ausgänge zur Steuerung des Rechners dienen.
Der Aufwand für Verdrahtung und Bauelemente der Schieberegister, der Datenschalter und der Zählanordnung stellt einen Bruchteil des entsprechenden Aufwandes bei dem eingangs erwähnten Stand der Technik dar. Durch den geringen Verdrahtungsaufwand wird wiederum die Wahrscheinlichkeit für Verdrahtungsfehler bei der Fertigung geringer, während durch den geringeren baulichen Aufwand die Wahrscheinlichkeit für Bauelementeausfälle im Betrieb verringert und damit die Betriebssicherheit entsprechend erhöht wird.
Das erfindungsgemäße Verfahren wird anhand eines in der Figur veranschaulichten Blockschaltbildes für eine bevorzugte Anordnung zur Durchführung des Verfahrens näher erläutert.
Wie aus der Figur hervorgeht, werden die in enerI Rechner 10, im dargestellten Beispielsfalle einem Mikro-Computer, gespeicherten Zeitcodedaten über einen seriellen Datenausgang 11 den Dateneingängen zweier Schieberegister 20, 30 zugeführt, deren Länge der Wortbreite des Rechners entspricht, im dargestellten Beispielsfalle 16 Bit. Die Datenausgänge der Schieberegister 20, 30 werden über einen Datenschalter 40 alternierend mit dem Eingang eines Modulators 50 verbunden, der im alle des EBU-Zeitcodes ein sogenannter Biphase-Mark-Modulator ist. Die modulierten Zeitcodedaten am Ausgang des Modulators 50 werden über einen Sprechkopf 60 der Zeitcodespur eines in Richtung des Pfeils 70 be-jten Magnetbandes 80 aufgeprägt.
Bie beiden Schieberegister 20 und 30 werden derart betrieben, bde während des Einlesebetriebs des einen S Schieberegisters das andere Schieberegister ausgelesen wird. Hierzu sind die Takteingänge 25, 35 der Schieberegister 20, 30 jeweils mit dem Ausgang eines zugeordneten Datenschalt-ers 21 bzw 31 verbunden Die Dateneingange 23, 34 der Datenschalter 21, 31 sind mit einem Taktausgang 12 des Rechners 10 verbunden, während die Da teneingänge 24, 33 der Datenschalter 21, 31 mit dem Ausgang einer Zeitcodetakt-Quelle 100 verbunden sind. Der letztgenannte Ausgang führt ferner zu dem Inkrementiereingang eines binären Zählers 90, der von einer Fernsehsignalguelle 110 mit dem V/2-Signal geladen wird. Der Zähler 90 führt mit einer ersten Ausgang 91 zu dem Interrupt-Eingang 13 des Rechners 10, mit einem zweiten Ausgang 92 zu den Steuereingängen 22, 32, 41 der Datenschalter 21, 31, 40 und mit einem Vielfach-Ausgang 93 zu einer Eingabeschaltung 14 des Rechners 10.
Die Funktionsweise der dargestellten Anordnung ergibt sich wie folgt: Die vom Rechner 10 über den seriellen Datenausgang 11 gelieferten seriellen Zeitcodedaten werden im Takt des Taktsignals am Rechnerausgang 12 abwechselnd in eines der beiden Schieberegister 20, 30 eingelesen. Das Auslesen der Schieberegister 20, 30 erfolgt, wie schon erwähnt, während des Einlesebetriebs des andern Schieberegisters, und zwar im Takt des Ausgangssignals der Zeitcodetakt-Quelle 100. Die Frequenz der Zeitcodetakt-Quelle 100 wird durch die Norm des betreffenden Zeitcodes bestimmt und beträgt im Falle des EBU-Zeitcodes 2000 Hz. Demgegenüber ist die Frequenz des Rechnertaktsignals am Rechnerausgang 12 um ein Vielfaches höher, was den Grund für die Zwischenspeicherung der seriellen Ausgangsdaten des Rechners 10 in den Schieberegistern 20, 30 darstellt. Anstelle der Schieberegister 20, 30 können daher ebensogut auch andere serielle Speicher verwendet werden.
Die Anzahl der aus den Schieberegistern 20, 30 ausgelesenen Datenbits wird in dem Zähler 90 gezählt, wozu dieser von der Zeitcodetakt-Quelle 100 inkre.mentiert wird. Der Zählbeginn des Zählers 90 wird dabei von dem V/2-Signal der Fernsehsignalquelle 110 bestimmt.
Mit der gewonnenen Zählinformation wird über die Zählerausgänge 91, 92 die Umschaltung der Datenschalter 21, 31, 40 und damit die Betriebsartenumschaltung der Schieberegister 20, 30 sowie der Zeitpunkt der Datenausgabe des Rechners 10 über dessen Int.errupt-Eingang 13 gesteuert Damit der Rechner 10 weiß, welches Paket zu 16 Bit aus dem BO Bit-Datentelegramm des EBti-Zeitcodes bei Anliegen eines Signals an seinem Interr@pt-Eingang 13 ausgelesen werden soll1 wird der Zählerstand über den Vielfach-Ausgang 93 des Zählers 90 und die Eingabeschaltung 14 dem Rechner 10 mitgeteilt. Desweiteren kann aufgrund des eingelesenen Zählerstandes in den Rechner 10 erreicht werden, daß die Datenausgabe des Rechners 10 im Falle des EBU-Zeitcodes so gesteuert wird, daß in das eine Schieberegister ausschließlich die Zeitinformation des EBU-Zeitcodes und in das andere Schieberegister ausschließlich die Kontrollinformation des EBU-Zeitcodes eingelesen werden. der Auslesebetrieb der Schieberegister 20, 30 wird dann so gesteuert, daß jeweils nur 4 Datenbits der 16 in jedem Schieberegister zwischengespeicherten Datenbi ts ausgelesen werden, wodurch die im EBU-Zeitcode vorgesehene alternierende Folge von 4 Bit langen Zeitinformationen und 4 Bit langen Kontrollinformationen erzielt wird Auf diese Weise braucht diese normgemäße Verkämmung von Zeit-und ergibt. nicht i0 Rechner 10 Kontrollinformation werden, womit sich der besondere Vorteil einer erheblichen Entlastung des Rechners 10 durchgeführt

Claims

PATENTANSPRÜCHE Verfahren zum Obernehmen serieller, in gleichlange Bitgruppen gegliederter Zeitcodedaten von einem Rechner, insbesondere einem Mikrocomputer, bei dem die Ausgangsdaten des Rechners zwischengespeichert werden, d a d u r c h g e k e n n -z e i c h n e t , daß die unmittelbar von einem seriellen Ausgang des Rechners ankommenden Zeitcodedaten mit der rechnerspezifisch hohen Geschwindigkeit in Paketen zu jeweils einer, der Wortbreite des Rechners entsprechenden Anzahl von (n) Bits in alternierender Folge in zwei seriellnSpeichern zwischengespeichert werden, daß während des Speicherbetriebs des einen Speichers das im anderen Speicher zwischengespeicherte Bitpaket oder Teile desselben mit einer bestimmten, der Taktfrequenz eines genormten Zeitcodesignals entsprechenden Geschwindigkeit ausgelesen wird, welche wesentlich kleiner als die Auslesegeschwindigkeit des Rechners ist, daß die ausgelesenen Bits fortlaufend gezählt werden, wobei der Zählbeginn von einem Fernsehsignal bestimmt wird, und daß mit der so gewonnenen Zählinformation die Betriebsart (Speichern oder Auslesen) der seriellen Speicher umgeschaltet sowie die Datenausgabe des Rechners gesteuert wird.
2. Verfahren nach Anspruch 1i dadurch gekennzeichnet, daß jedes Bitpaket aus mehreren Bitgruppen besteht, welche jeweils eine Zeitinformation oder eine Kontrollinformation enthalten, daß die Datenausgabe des Rechners von dem Zähler so gesteuert wird, daß in den einen Speicher ausschließlich Zeitinformationen und in den anderen Speicher ausschließlich tontrollinformatönen eingelesen werden und daß aus den seriellen Speichern jeweils nur eine einzige Bitgruppe alternierend ausgelesen wird.
3 Anordnung zur Durchführung des Verfahrens nach Anspruch 1 oder 2, mit einer Speichereinrichtung zum Zwischenspeichern der Ausgangsdaten des Rechners, gekennzeichnet durch folgende Merkmale: a) Zwei serielle Speicher (20, 30), deren Länge der Wortbreite des Rechners (10) entspricht; b) der Taktausgang (12; des Rechners (10) sowie der Taktausgang einer Zeitcodetakt-Quelle (leu) sind über je einen Datenschalter (21, 31) mit den Takteingängen der beiden seriellen Speicher (20, 30) verbunden; c) der serielle Datenausgang (11) des Rechners (10) ist mit den Dateneingängen beider Speicher (20, 30) verbunden; d) die Datenausgänge der Speicher (20, 30) sind über einen weiteren Datenschalter (40) mit dem Ausgang der Einrichtung abwechselnd verbindbar; e) die Steuereingänge (22 bzw. 32 bzw. 41) der Datenschalter <92) (21, 31, 40) sind mit einetqvon mehreren Ausgängen (91 bis 93) eines binären Zählers (90) verbunden, der von dem Taktausgang der Zeitcodetakt-Quelle (100) inkrementiert und in seiner Zählphase von einem Signal gesetzt wird, welches von einem Fernsehsignal abgeleitet ist; f) ein weiterer Ausgang (91) des binären Zählers (90) führt zu einem Interrupt-Eingang (13) des Rechners (10), während ein Vielfach-Ausgang (95) des binären Zählers (90) zu einer Eingabeschaltung (14) des Rechners (10) führt.