DE2943389C2 - Anordnung zum Übergeben von seriellen Zeitcodedaten an einen Rechner - Google Patents

Description

Die Erfindung bezieht sich auf eine Anordnung gemäß dem Oberbegriff des Anspruchs. Eine derartige Anordnung ist allgemein bekannt.

Bei der magnetischen Aufzeichnung von Videosignalen isl es üblich, auf einer gesonderten Merkspur einen Zeitcode aufzuzeichnen, welcher das automatische Auffinden gewünschter Bandstellen beispielsweise beim MAZ-Schniti ermöglicht. Zur Aufzeichnung des Zeitcodes wird beispielsweise bei dem EBU-Zeitcode (EBU Tech. 3097-E vom Oktober 1972) ein bi-phase-mark-moduliertes Binärsignal verwendet, dessen Binärwerte als zeitlicher Abstand von binären Übergängen ausgedruckt werden. Beispielsweise ist eine binäre Null codiert, wenn dieser Absland gleich einer ganzen Bitperiode ist, wohingegen eine binäre Eins vorhanden ist, wenn bereits nach einer halben Bitperiode ein zusätzlicher Übergang stattfindet. Eine Folge von Binärwerten ergibt eine Zeitinformation. Der EBU-Zeitcode ist ferner so gewählt, daß auf jede Zeitinformalion eine Konlrollinformation in Form einer gleichlangen Folge von Binärwerten folgt. Beim Wiederauslesen des Zeitcodes erfolgt zunächst eine Demodulation des binärcodierten, phasenmodulierten Signals, wofür beispielsweise ein in der DE-AS 28 04 593 beschriebener

so

55

60 Demodulator verwendet werden kann. Das demodulierte Zeitcodesignal am Ausgang des Demodulators enthält neben den Zeitcodedaten auch eine Taktinformation, eine Information über die Richtung, in welcher das Magnetband ausgelesen wird, sowie eine Synehroninformation, Die seriell anfallenden Zeitcodedaten werden paketweise in ein Schieberegister eingelesen und von dort parallel der Eingabe/Ausgabeeinrichtung (Port) eines Rechners, beispielsweise eines Mikrocomputers zugeführt Die Anzahl von Bits pro Ppket und damit die Länge des Schieberegisters entspricht der Anzahl eines kompletten Datentelegramms des EBU-Zeitcodes, d.h. 64BiL Hierdurch ergibt sich ein verhältnismäßig hoher baulicher Aufwand für das Schieberegister, ferner ein hoher Verdrahtungsaufwand für die Verbindung des Schieberegisters mit der Eingabe/Ausgabeeinheit des Rechners und schließlich eine Beeinträchtigung der Betriebssicherheit aufgrund der zahlreichen Bauteile und der umfangreichen Verdrahtung.

Die Aufgabe der Erfindung besteht demgegenüber darin, eine Anordnung der eingangs erwähnten Art zu schaffen, weiche bei unverminderter Geschwindigkeit der Datenübergabe von EBU-Zeitcodedaten mit einem wesentlich geringeren Aufwand an Verdrahtung und Bauelementen ausgeführt werden kann und damit ein höheres Maß an Betriebssicherheit bietet

Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs gelöst

Die erfindungsgemäße Anordnung verwendet ein sehr kurzes Schieberegister, beispielsweise eines ^Bit-Schieberegisters, in welchem jeweils nur eine Zeitinformation oder eine Kontrollinformation des abgetasteten und demodulierten Zeitcodes zwischengespeichert wird. Gleichzeitig mit der Zwischenspeicherung werden die vom Ausgang des Demodulators ankommenden Daten fortlaufend gezählt, um die jeweils zwischengespeicherte Zeit- bzw. Kontrollinformation in ihrer Rangfolge bezüglich der vorangegangenen Zeit- bzw. Kontrollinformationen zu identifizieren. Die zwischengespeicherte Gruppe von Datenbits wird unter *ler Adressierung der Zählinformation beispielsweise in ein Dual-Port-RAM eingespeichert, welcher eine wahlfreie Adressierung für Schreiben und Lesen gestattet Das Auslesen des Dual-Port-RAM erfolgt unmittelbar an den Datenbus des Rechners unter der Adressierung von Adreßdaten, die unmittelbar aus dem Adreßbus des Computers stammen oder hiervon abgeleitet werden. Der Aufwand für Verdrahtung und Bauelemente des kurzen Schieberegisters mit dem Dual-Port-RAM stellt einen Bruchteil des entsprechenden Aufwandes bei dem eingangs erwähnten Stand der Technik dar. Durch den geringen Verdrahtungsaufwand wird wiederum die Wahrscheinlichkeit für Verdrahtungsfchler bei der Fertigung geringer, während durch den geringeren baulichen Aufwand die Wahrscheinlichkeit für Bauelementeausfälle im Betrieb verringert und damit die Betriebssicherheit entsprechend erhöht wird.

Die Erfindung wird anhand eines in der Figur veranschaulichten Blockschaltbildes näher erläutert.

Die dargestellte Anordnung wird von einem Zeitcode-Demodulator 80 gespeist, welcher ein über einen Magnetkopf 90 von einem in Pfeilrichtung 101 bewegten Magnetband J00 abgetastetes, phasefimoduliertes Zeitcodesignal demoduliert. Als Demodulator 80 kann beispielsweise der in der DE-AS 28 04 593 beschriebene Demodulator verwendet werden. Das unmodulierte Zeitcodesignal besteht entsprechend dem

EBU-Zeiteode aus seriellen, in gleichungen Bitfolgen zu je 4 Bits gegliederten Zeitcodedaten, Die Bitfolgen enthalten in alternierender Reihenfolge Zeitinformationen und Prüfinformationen; ferner enthält das unmodulierte Zeitcodesignal eine Taktinformation, eine Information über die Ausleserichtung des Magnetbandes 100 sowie eine Synchroninformation, Diese vier Informationen liegen jeweils an einem zugeordneten Ausgang 81, 82, 83 bzw. 84 des Demodulators 80 an. Die Ausgänge 81, 82 und 84 sind mit zugeordneten Eingängen eines Schieberegisters 10 verbunden, dessen Länge im Falle des EBU-Zeitcodes der Anzahl von Bits einer Bitfolge, & h. 4 Bits entspricht. Im Falle anderer Zeitcodes kann die Länge des Schieberegisters der Anzahl von Bits zweier oder mehrerer Befolgen entsprechen, je nach dem, wie die Informationen des jeweiligen Zeftcodes auf die Bitfolgen aufgeteilt sind. Die am Ausgang 84 des Demodulators 80 vorhandenen Datenbits werden entsprechend der Richtungsinformation am Ausgang 82 entweder nach links oder nach rechts in das Schieberegister 10 eingelesen. Die Einlesegeschwindigkeit wird dabei von der Taktinformation am Ausgang 81 bestimmt Letztere Information wird fernir einem Aufwärts/Abwärtszähler 20 zugeführt, der entsprechend der Richtungsinformation am Ausgang 82 aufwärts oder abwärts zählt, wobei der Zählerstand vor Beginn jedes Zählvorganges durch die einem Preseteingang des Zählers 20 zugeführte Synchroninformation am Ausgang 83 bestimmt wird.

Die im Schieberegister 10 zwischengespeicherte Gruppe von vier, allgemeiner π Datenbits wird jeder Speichereinheit 31, 32, 33, 34 eines Speichers mit wahlfreier Adressierung für Schreiben und Lesen parallel über ein Leitungsvielfach 110 zugeführt. Als Speicher 30 ist in bevorzugter Weise ein Dual-Port-RAM vorgesehen, welches vier Speichereinheiten 31 bis 34 zu je 4 - 4 Bit aufweist. Das Einschreiben der Schieberegisterdaten in den Speicher 30 erfolgt unter der Adressierung des Zählers 20, dessen jeweiliger Zählerstand in binärer Form über ein Leitungsvielfach 40 den Adresseneingängen des Speichers 30 zugeführt wird.

Das Auslesen der in dem Speicher 30 gespeicherten Daten erfolgt unmittelbar an den Datenbus 75 eines Rechners 70, für den im dargestellten Beispielsfalle ein Mikrocomputer mit einem Rechenwerk 71, einem Datenspeicher 72 und einem Programmspeicher 73 vorgesehen ist. Das Rechenwerk 71 ist über den Datenbus 75 mit den Speichern 72 und 73 verbunden, wobei der Datenfluß vom Speicher 73 zum Rechenwerk 71 unidirektional in der angedeuteten Pfeilrichiung und von dem Datenspeicher 72 zum Rechenwerk 71 bidirektional ist, Die Adressierung der Speicher 72 und 73 erfolgt durch das Rechenwerk 71 über einen Adreßbus 74 in der angedeuteten Pfeilrichtung. Die Organisation des Rechners 70 ist beispielsweise so gewählt, daß das Datenformat 16 Bit beträgt. Aus diesem Grund sind die Speichereinheiten 31 bis 34 des Speichers 30 ausgangsseitig parallelgeschaltet, womit die ausgelesenen Daten des Speichers 30 die gleiche Datenbreite von 16 Bit wie die Daten des Rechners 70 besitzen. Die wahlfreie Adressierung beim Auslesen des Speichers 30 erfolgt über ein Leitungsvielfach 50, das an den Adreßbus 74 des Rechners 70 in folgender Weise angeschlossen ist Da die Speichereinheiten 31 bis 34 des Speichers 30 im dargestellten Beispielsfalle vier Speicherzeilen zu je 16 Bit enthalten, benötigt man zur Adressierung eine zweistellige Binärzahl, d. h„ zwei Adreßleitungen 51 und 52, für die beispielsweise die letzten zwei Leitungen des aus 16 Leitungen bestehenden Adreßbusses 74 herangezogen werden. Die restlichen Leitungen des Adreßbusses 74 führen zu einem Decoder 56, der bei Vorliegen einer einzigen, vorbestimmten Datenkonstellation an·meinen Eingängen ein Schaltsignal erzeugt, das über eine Sujuerleitung 53 einem Freigabeeingang des Speichers 30 zugeführt wird. Ein Auslesen der über die Leitungen 51 und 52 adressierten Daten des Speichers 30 erfolgt nur dann, wenn suf der Steuerleitung 53 ein Freigabesignal anliegt

Um die ineinander verkämmten Zeitinformationen

so und Kontrollinformationen des EBU-Zeitcodes auf einfache Weise zu entkämmen, werden die Verbindungen der Adreßleitungen des Leitungsvielfachs 40 mit den Adreßeingängen des Speichers 30 in sinnvoller Weise vertauscht

J5 Und zwar sind aufeinanderfolgende Adreßleitungen am Ausgang des Zählers 20 die einzelnen, aufeinanderfolgenden Stellen einer Binärzahl zugeordnet. Vertauscht man diese Reihenfolge von Adreßleitungen an den Adreßeingängen des Speichers 30, so erhält man dort eine andere Binärzahl aufgrund der geänderten Stellenzuordnung der einzelnen Adreßleitungen. Diese Vertauschung erfolgt so, daß jedes von dem Rechner 70 aus dem Speicher 30 ausgelesene Paket von Datenbits entweder nur Zeitinformationen oder nur Prüfinformationen in der einer der Wertigkeit der jeweiligen Information entsprechenden Anordnung enthält. Diese Entflechtung von Zeit- und Kontrollinformationen wird im dargestellten Beispielsfalle dadurch erreicht, daß die 4-Bit breiten Ausgangsdaten des Schieberegisters 10 in

so der mit den Ziffern 1 bis 16 innerhalb der Speichereinheiten 31 bis 34 angedeuteten Reihenfolge eingelesen werden.

Hierzu 1 Blatt Zeichnungen

Claims (1)

1. Patentanspruch:

   Anordnung zum Obergeben von seriellen Zeitcodedaten an einen Rechner, insbesondere einen Mikrocomputer, mit einem Demodulator zur Gewinnung eines aus Gruppen von η aufeinanderfolgenden Bits bestehenden Datensignals, eines Taktsignals, eines Richtungsinformationssignals und eines Synchronsignals aus einem modulierten, von einem Informationsträger abgenommenem Zeitcodesignal, wobei die aufeinanderfolgenden Bitgruppen der aus dem Zeitcodesignal abgeleiteten Zeitcodedaten abwechselnd eine Zeitinformation und eine Prüfinformation enthalten, mit einem Schieberegister zum Zwischenspeichern und paralle- , len Ausgeben der Gruppen von η aufeinanderfolgenden Bits, dessen Länge der Anzahl π der Bits pro Gruppe entspricht, mit einem dateneingangsseitig an den Schieberegisterausgang angeschlossenen Speicher, der mit seinen Leseadreßeingängen mit dem Adreßbus eines Rechners (70) und mit seinen Datenausgaben mit dem Datenbus des Rechners verbunden ist, gekennzeichnet durch die Kombination, daß der Speicher (30) getrennte und wahlfreie Adreßzugriffe für Schreiben und Lesen (Dual-Port-RAM) ermöglicht, daß die Schreibadreßeingänge des Speichers (30) mit dem Ausgang eines Aufwärts/Abwärtszählers (20} verbunden sind, der mit den Ausgängen (8t, 82. 83) des Demodulators (80) für das Taktsignal, das Richtungsinformationssignal und das Synchronsignal verbunden ist, daß die von dem Aufwärts/Abwärtszähler (20) ausgehenden, den einzelner Stellen einer Binärzahl zugeordneten Adreßleitungen (40) mit einer «ertauschten Stellenfolge an die Schreibadreßeingänge des Speichers (30) angeschlossen sind, derart, φβ jedes von dem Rechner (70) aus dem Speicher (30) ausgelesene Paket von Bits nur Zeitinformationen oder Prüfinformationen in einer der Wertigkeit der jeweiligen Informationen entsprechenden Anordnung enthält, «o