DE2943389A1 - Verfahren zum uebergeben von seriellen, in gleichlangen bitgruppen gegliederten demodulierten zeitcodedaten an einen rechner - Google Patents

Description

• VERFAHREN ZUM ÜBERGEBEN VON SERIELLEN, IN GLEICH-
• LANGEN BITGRUPPEN GEGLIEDERTEN, DEMODULIERTEN ZEITCODEDATEN AN EINEN RECHNER.
• Die Erfindung bezieht sich auf ein Verfahren gemäß dem Oberbegriff des Anspruchs 1. Ein derartiges Verfahren ist allgemein bekannt.
• Bei der magnetischen Aufzeichnung von Videosignalen ist es üblich, auf einer gesonderten Merkspur einen Zeitcode aufzuzeichnen, welcher das automatische Auffinden gewünschter Bandstellen beispielsweise beim-MAZ-Schnitt ermöglicht. Zur Aufzeichnung des Zeitcodes wird beispielsweise bei dem EBU-Zeitcode (EBU Tech. 3097-E vom Oktober 1972) ein bi-phase-mark-moduliertes Binärsignal verwendet, dessen Binärwerte als zeitlicher Abstand von binären Obergängen ausgedruckt werden. Beipielsweise ist eine binäre Null codiert, wenn dieser Abstand gleich einer ganzen Bitperiode ist, wohingegen eine binäre Eins vorhanden ist, wenn bereits nach einer halben Bitperiode ein zusätzlicher Obergang stattfindet. Eine Folge von Binärwerten ergibt eine Zeitinformation. Der EBU-Zeitcode ist ferner so gewählt, daß auf jede Zeitinformation eine Kontrollinformation in Form einer gleichlangen Folge von Binär--erten folgt. Beim Wiederauslesen des Zeitcodes erfolgt zunächst eine Demodulation des binärcodierten, phasenmodulierten Signals, Wofür beispielsweise ein in der DE-AS 28 04 593 beschriebener Demodulator verwendet werden kann. Das demodulierte Zeitcodesignai am Ausgang des Demodulators enthält neben den Zetcodedaten auch eine Taktinformation, eine Information über die Richtung, in welcher das Magnetband ausgelesen wird, sowie eine Synchroninformation. Die seriell anfallenden Zeitcodedaten werden paketweise in ein Schieberegister eingelesen und von dort parallel der Eingabe/Ausgabeeinrichtung (Port) eines Rechners, beispielsweise eins Mikrocomputers zugeführt Die Anzahl von Bits pro Paket und damit die Länge des Schieberegisters entspricht der Anzahl eines kompletten Datentelegramms des EBU-Zeitcodes, d.h. 64 Bit. Hierdurch ergibt sich ein verhältnismäßig hoher baulicher Aufwand für das Schieberegister1 ferner ein hoher Verdrahtungsaufwand für die Verbindung des Schieberegisteres mit der Eingabe/Ausgabeeinheit des Rechners und schließlich eine Beeinträchtigung der Betriebssicherheit aufgrund der zahlreichen Bauteile und der umfangreichen Verdrahtung.
• Die Aufgabe der Erfindung besteht demgegenüber darin, ein Verfahren der eingangs erwähnten Art zu schaffen, welches bei unverminderter Geschwindigkeit der Datenübergabe mit einem wesentlich geringeren Aufwand an Verdrahtung und Bauelementen ausgeführt werden kann und damit ein höheres Maß an Betriebssicherheit bietet.
• Die Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs l gelöst.
• Vorteilhafte Weiterbildungen und Ausgestaltunoen des Verfahrens nach Anspruch 1 ergeben sich aus den Ansprüchen 2 bis 4. Bevorzugte Anordnungen zur Durchführung des erfindungsgemäßen Verfahrens sind in den Ansprüchen 5 und 6 angegeben.
• Die Durchführung des erfindungsgemäßen Verfahrens gestattet die Verwendung eines sehr kurzen Schieberegisters, beispielsweise eines 4-Bit-Schieberegisters, in welchem jeweils nur eine Zeitinformation oder eine Kontrollinformation des abgetasteten und demodulierten Zeitcodes zwischengespeichert wird. Gleichzeitig mit der Zwischenspeicherung werden die vom Ausgang des Demodulators ankommenden Daten fortlaufend gezählt, um die jeweils zwischengespeicherte Zeit- bzw.
• Kontrollinformation in ihrer Rangfolge bezüglich der vorangegangenen Zeit- bzw. Kontrollinformationen zu identifizieren. Die zwischengespeicherte Gruppe von Datenbits wird unter der Adressierung der Zählinformation beispielsweise in ein Dual-Port-RAM eingespeichert, weicher eine wahlfreie Adressierung für Schreiben und Lesen gestattet. Das Auslesen des Dual-Port-RAM erfolgt unmittelbar an den Datenbus des Rechners unter der Adressierung von Adreßdaten, die unmittelbar aus dem Adreßbus des Computers stammen oder hiervon abgeleitet werden. Der Aufwand für Verdrahtung und Bauelemente des kurzen Schieberegisters mit dem Dual-Port-RAM stellt einen Bruchteil des entsprechenden Aufwandes bei dem eingangs erwähnten Stand der Technik dar. Durch den geringen Verdrahtungsaufwand wird wiederum die Wahrscheinlichkeit für Verdrahtungsfehler bei der Fertigung geringer, während durch den geringeren baulichen Aufwand die Wahrscheinlichkeit für Bauelementeausfälle i Betrieb verrlngert und damit die Betriebssicherheit entsprechend erhöht wird Das erfindungsgemäße Verfahren wird anhand eines in Fig. 1 veranschaulichten Blockschaltbildes für eine bevorzugte Anordnung zur 0urchführun des Verfahrens naher erläutert Die in der Figur schematisch veranschaulichte Anordnung zur führung des erfindungsgemäßen Verfahrens wird von einem Zeitcode-Demodulator 80 gespeist, welcher ein über einen Magnetkopf OD von einem in Pfeilrichtung 101 bewegten Magnetband 100 abgetastetes, phasenmodulierts Zeitcodesignal demoduliert. Als Demodulator 80 kann beispielsweise der in der DE-AS 28 04 593 beschriebene, im Institut für Rundfunktechnik entwickelte Demodulator verwendet werden. Im Falle des EBU-Zeitcodes besteht das unmodulierte Zeitcodesignal aus seriellen, in gleichlangen Bitfolgen zu je 4 Bits gegliederten Zeitcodedaten. Die Bitfolgen enthalten in alternierender Reihenfolge Zeitinformationen und Kontrollinformationen; ferner enthält das unmodulierte Zeitcodesignal eine Taktinforniation, eine Information über die Ausleserichtung des Magnetbandes 100 sowie eine Synchroninformation. Diese vier Informationen liegen jeweils an einem zugeordneten Ausgang 81, 82, 83 bzw. 84 des Demodulators 80 an. Die Ausgänge 81, 82 und 84 sind mit zugeordneten Eingängen eines Schieberegisters 10 verbunden, dessen Länge im Falle des EBU-Zeitcodes der Anzahl von Bits einer Bitfolge, d.h. 4 Bits entspricht. Im Falle anderer Zeitcodes kann die Länge des Schieberegisters der Anzahl von Bits zweier oder mehrerer Bitfolgen entsprechen, je nach dem, wie die Informationen des jeweiligen Zeitcodes auf die Bitfolgen aufgeteilt sind. Die am Ausgang 84 des Demodulators 80 vorhandenen Datenbits werden entsprechend der Richtungsinformation am Ausgang 82 entweder nach links oder nach rechts in das Schieberegister 10 eingelesen. Die Einlesegeschwindigkeit wird dabei von der Taktinformation am Ausgang 81 bestimmt. Letztere Information wird ferner einem Aufwärts/Abwärtszähler 20 zugeführt, der entsprechend der Richtungsinformation am Ausgang 82 aufwärts oder abwärts zählt, wobei der Zählerstand vor Beginn jedes Zählvorganges durch die einem Preseteingang des Zählers 20 zugeführte Synchroninformation am Ausgang 83 bestimmt wird Die im Schieberegister 10 zwischengespeicherte Gruppe von vier, allgemeiner n Datenbits wird jeder Speichereinheit 31,32, 33, 34 eines Speichers mit wahlfreier Adressierung für SChreiben und Lesen parallel über ein Leitungsvielfach 110 zugeführt. Als Speicher 30 ist in bevorzugter Weise ein Dual-Port-RAM vorgesehen, welches vier Speichereinheiten 31 bis 34 zu je 4 x 4 Bit aufweist Das Einschreiben der Schieberegisterdaten in den Speicher 30 erfolgt unter der Adressierung des Zählers 20, dessen jeweiliger Zählerstand in binärer Form über ein Leitungsvielfach 40 den Adresseingängen des Speichers 30 zugeführt wird.
• Das Auslesen der in dem Speicher 30 gespeicherten Daten erfolgt unmittelbar an den Datenbus 75 eines Rechners 70, für den im dargestellten Beispielsfalle ein Mikrocomputer mit einem Rechenwerk 71, einem Datenspeicher 72 und einem Programmspeicher 73 vorgesehen ist. Das Rechenwerk 71 ist über den Datenbus 75 mit den Speichern 72 und 73 verbunden, wobei der Datenfluß vom Speicher 73 zum Rechenwerk 71 unidirektional in der angedeuteten Pfeilrichtung und von dem Datenspeicher 72 zum Rechenwerk 71 bidirektional ist Die Adressierung der Speicher 72 und 73 erfolgt durch das Rechenwerk 71 über einen Adreßbus 74 in der angedeuteten Pfeilrichtung.
• Die Organisation des Rechners 70 ist beispielsweise so gewählt, daß das Datenformat 16 Bit beträgt Aus diesem Grund sind die Speichereinheiten 31 bis 34 des Speichers 30 ausgangsseitirj parallelgeschaltet, womit die ausgelesenenen Daten des Speichers 30 die gleiche Datenbreite von 16 Bit wie die Daten des Rechners 70 besitzen. Die wahlfreie Adressierung beim Auslesen des Speichers 30 erfolgt über ein Leitungsvielfach 5Ü, das an den Adreßtus 74 des Rechners 70 in folgender Weise angeschlossen ist. Da die Speichereinheiten 31 bis 34 des Speichers 30 im dargestellten Beispielsfalle vier Speicherzeilen zu je 16 Bit enthalten, benötigt man zur Adressierung eine zweistellige Binärzahl, d.h., zwei Adreßleitungen 51 und 52, für die beispielsweise die letzten zwei Leitungen des aus 16 Leitungen bestehenden Adreßbusses 74 herangezogen werden. Die restlichen Leitungen des Adreßbusses 74 führen zu einem Decoder 56, der bei Vorliegen einer einzigen, vorbestimmten Datenkonstellation an seinen Eingängen ein Schaltsignal erzeugt, das über eine Steuerleitung 53 einem Freigabeeingang des Speichers 30 zugeführt wird. Ein Auslesen der über die Leitungen 51 und 52 adressierten Daten des Speichers 30 erfolgt nur dann, wenn auf der Steuerleitung 53 ein Freigabesignal anliegt.
• Bei Verwendung des EBU-Zeitcode, der, wie bereits erwähnt, eine Verkämmung von Zeitinformationen und Kontrollinformationen aufweist, kann eine Entkämmung dieser Informationen auf einfache Weise dadurch erfolgen, daß die Verbindungen der Adreßleitungen des Leitungsvielfachs 40 mit den Adreßeingängen des Speichers 30 in sinnvoller Weise vertauscht werden. Und zwar sind aufeinanderfolgenden Adreßleitungen am Ausgang des Zählers 20 die einzelnen, aufeinanderfolgenden Stellen einer Binärzahl zugeordnet. Vertauscht man diese Reihenfolge von Adreßleitungen an den Adreßeingängen des Speichers 30, so erhält man dort eine andere Binärzahl aufgrund der geänderten Stellenzuordnung der einzelnen Adreßleitungen. Diese Vertauschung erfolgt so, daß jedes von dem Rechner 70 aus dem Speicher 30 ausgelesene Paket von Datenbits entweder nur Zeitinformationen oder nur Kontrollinformationen in der einer der Wertigkeit der jeweiligen Information entsprechenden Anordnung enthält Diese Entflechtung von Zeit- und Kontrollinformationen wird im dargestellten Beispielsfalle dadurch erreicht, daß die 4-Bit breiten Ausgangsdaten des Schletereisters 10 in der mit den Ziffern 1 bis lS Innerhalb der Speichereinheiten 31 bis 34 angedeuteten Reihenfolge eingelesen werden

Claims (5)

1. PATENTANSPRÜCHE 1; i Verfahren zum übergeben von seriellen, in gleichlangen Bitfolgen gegliederten, demodulierten Zeitcodedaten an einen Rechner, insbesondere einen Mikrocomputer, bei dem die seriellen Daten parallelisiert werden, d a d u r c h g e k e n n -z e i c h n e t , daß a) Gruppen von jeweils einer bestimmten, wenigstens einer Bitfolge entsprechenden Anzahl (n) von aufeinanderfolgenden Datenbits zwischengespeichert werden, b) die Datenbits fortlaufend gezählt werden, wobei der Zählbeginn von einer in den Zeitcodedaten enthaltenen Startinformation abgeleitet wird, c) die Gruppen von jeweils n zwischengespeicherten Datenbits wahlfrei adressierbar gespeichert werden und dabei die Zuweisung der Datenbits zu den Speicherplätzen nach Maßgabe der momentanen Zählinformation erfolgt, und d) die gespeicherten Daten nach Maßgabe einer von dem Rechner erzeugten Adreßinformation an den Rechner in Paketen ausgelesen werden, wobei die Anzahl m von Datenbits pro Paket der Organisaton des Rechners angepaßt ist und wobei die Adreßinformationen zum Speichern der Bitgruppen und Auslesen der Bitpakete unabhängig voneinander sind.
2. 2 Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die von dem Rechner erzeugte Adreßinformation zum Auslesen der Bitpakete unmittelbar aus dem Adreßbus des Rechners abgeleitet wird und die ausgelesenen Bitpakete unmittelbar an den Datenbus des Rechners übergeben werden.
3. 3. Verfahren nach aspruch 1 oder 2, bei dem die 7wischenspeicherung der Datenbits mittels eins Schieberegisters erfolgt, dadurch gekennzeichnet, daß die Richtung für das Einschieben sowie für die Zählung der Datenbits von der aus Zeitcodedaten abgeleiteten Information über die Laufrichtung des die modulierten Zeitcodedaten enthaltenen, bandförming Informationsträgers bestimmt wird.
4. 4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem aufeinanderfolgende Blutgruppen der Zeitcodedaten abwechselnd eine Zeitinformation und eine Kontrollinformation enthalten, dadurch gekennzeichnet, daß die Reihenfolge der Adreßinformationen zum wahlfreien Einschreiben der zwischengespeicherten Gruppen von Datenbits so gewählt ist, daß jedes ausgelesene Paket von Datenbits nur Zeitinformationen oder Kontrollinformationen in einer der Wertigkeit der Information entsprechenden Anordnung enthält.
5. 5. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 4, mit einem Schieberegister, welches eingangsseitig mit einem Zeitcodedemodulator verbunden ist, gekennzeichnet durch folgende Merkmale: a) Die Länge des Schieberegisters (10) entspricht der Anzahl n von Datenbits pro Gruppe von demodulierten Zeitcodedaten; b) Der Zeitcodedemodulator (80) ist mit einem Taktausgang (81), einem Richtungsausgang (82) und einem Synchronwortausgang (83) mit einem Aufwärts/Abwärtszähler (20) verbunden; c) Das n-bit-Schieberegister (10) ist ausgangsseitig mit Schreibdateneingängen eines Speichers (30) mit getrennten und wahlfreien Adreßzugriffen für Schreiben und Lesen (Dual-Port-RAM) verbunden; d) Der Aufwärts/Abwärtszähler (20) ist ausgangsseitig mit den Schreibadreßeingängen des Speichers (30) verbunden; e) Der Speicher (30) ist mit seinen Leseadreßeingängen mit dem Adreßbus des Rechners (70) gegebenenfalls unter Zwischenschaltung eines Decoders (56) und mit seinen Datenausgängen mit dem Datenbus des Rechners (70) verbunden.

   Anordnung nach Anspruch 5, wobei die aufeinanderfolgenden Bitgruppen der Zeitcodedaten abwechselnd eine 7itinformation und eine Kontrollinformation enthalten, dadurch gekennzeichnet, daß die vom Aufwärts/Abwärtszähler (20) ausgehenden, den einzelnen Stellen einer Binärzahl zugeordneten Adreßleitungen (40) mit einer vertauschten Stellenfolge an die Schreibadreßeingänge des Speichers (30) angeschlossen sind, derart, daß jedes von dem Rechner (70) aus dem Speicher (30) ausge?esene Paket von Datenbits nur Zeitinformationen oder Kontrollinformationen in einer der Wertigkeit der Informationen entsprechenden Anordnung enthält.