DE2942948A1 - Analog-digital-umsetzer - Google Patents
Analog-digital-umsetzerInfo
- Publication number
- DE2942948A1 DE2942948A1 DE19792942948 DE2942948A DE2942948A1 DE 2942948 A1 DE2942948 A1 DE 2942948A1 DE 19792942948 DE19792942948 DE 19792942948 DE 2942948 A DE2942948 A DE 2942948A DE 2942948 A1 DE2942948 A1 DE 2942948A1
- Authority
- DE
- Germany
- Prior art keywords
- analog
- capacitor
- value
- voltage value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/40—Analogue value compared with reference values sequentially only, e.g. successive approximation type recirculation type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Description
2942943
Fl 1021 J.S.Colardelle et al 16-33-9
23. Oktober 1979 Go/bk
Analog-Digital-Umsetzer
Die Erfindung beschäftigt sich mit einem Analog-Digital-Umsetzer, insbesondere mit einem Umsetzer dieser Art/der
von dem Prinzip der Ladungsverteilung zwischen zwei Kondensatoren gleicher Kapazität Gebrauch macht.
Eine Wandlerschaltung der vorstehend genannten Art, welche unter Verwendung der MOS (Abkürzung für Metall-Oxid-Halb-leiter)-Technolgie
ausgelegt wurde, ist bereits in dem Aufsatz von R.E. Suarez, P.R. Gray und D.A.Hodges, der
in der US-Zeitschrift "IEEE Journal of Solid-State Circuits"
Band SC-10, Nr. 6 vom September 1975 erschienen ist, beschrieben. Das angewendete Umsetzerprinzip ist das der Umsetzung
durch sukzesive Approximationen. Der beschriebene Analog-Digital-Umsetzer wird um eine Digital-Analog-Umsetzerschaltung
aufgebaut, die zwei Kondensatoren gleichen Wertes enthält. Der beschriebene Analog-Digital-Umsetzer
erlaubt die Umsetzung von η Bits in ■=■ Iteration, wofür das
in MOS-Technik ausgelegte Labormuster eine Zeit von ΙΟΟμΞ
zur Umsetzung von 8 Bits benötigte.
Aufgabe der Erfindung ist somit die Angabe eines Analog-Digital-Umsetzers
der obenerwähnten Art, der die Umsetzung von N-Bits in N-Iterationen ausführt.
Der Analog-Digital-Umsetzer nach der Erfindung soll ferner gegenüber dem vorstehend erwähnten eine höhere Geschwindigkeit
aufweisen.
Die Erfindung betrifft einen Analog-Digital-Umsetzer, der in N-Iterationen von einer Bezugsspannung VR den Digitalwert in N-Bits einer analogen Eingangsspannung V1 liefert,
gemäß dem Oberbegriff des Anspruchs 1.
030019/0783
J.S.Colardelle et al 16-33-9
Die obengenannte Aufgabe wird erfindungsgemäß durch die
im kennzeichnenden Teil des Anspruchs 1 angegebene Ausbildung gelöst. Weiterbildungen und bevorzugte Ausführungsformen sind in den Unteransprüchen gekennzeichnet. Die Merkmale
und Vorteile des Analog-Digital-Umsetzers nach der Erfindung werden in der folgenden Beschreibung eines bevorzugten
Ausführungsbeispiels anhand der Zeichnung erläutert,
deren Fig. 1 das Prinzipschaltbild eines herkömmlichen Digital-Analog-Umsetzers bedeutet,
deren Fig. 2 das Blockschaltbild eines Analog-Digital-Umsetzers zeigt, der in der Schaltung zur
Fig. 1 verwendet wird,
deren Fig. 3 zur Veranschaulichung des Funktionsprinzips eines Analog-Digital-Umsetzers nach
der Erfindung dient,
deren Fig. 4
das Prinzipschaltbild eines Analog-Digital-Umsetzers nach der Erfindung zeigt und
die Fig. 5
die im Umsetzer gemäß der Figur 4 verwendete Signalfolge veranschaulicht.
Die Prinzip- bzw. Blockschaltbilder der Figuren 1 und betreffen eine bereits bekannte Ausführung, insbesondere
als Ergebnis des obenerwähnten Aufsatzes. Die Fig. 1 veranschaulicht
schematisch eine Digital-Analog-Umsetzerschaltung, deren Funktionsweise im folgenden beschrieben wird. Die
Kondensatoren Cl und C2 sind grundsätzlich vom gleichen Kapazitätswert.
Die Umsetzung wird ausgeführt, in^_dem zunächst der geringste Bitwert, beispielsweise d1 genommen wird. Der
Kondensator CT wird entweder an die Bezugsspannung VR über S2 gelegt,falls dl gleich der logischen 1 ist, oder mit
1 9 / Γ 7 8 3
J.S.Colardelle et al 16-33-9
Masse über S3 verbunden, falls d1 gleich der logischen ist. Während der Aufladung von C1 wird der Kondensator C2
über S4 an Masse gelegt. Danach werden die Schalter S2, S3 und S4 geöffnet, wonach der Schalter S1 geschlossen
wird, um die Möglichkeit einer Ladungsverteilung zwischen den beiden Kondensatoren C1 und C2 zu schaffen. Die Spannungen
V1(1) und V2(1) an den Anschlüssen der Kondensatoren
C1 bzw. C2 weisen dann den Wert
VR V1(1) = V2(1) = d1 · — auf.
Die Ladung von C2 bleibt dann erhalten und es wird der vorstehend beschriebene Schaltvorgang diesmal bei Auf nähme
des nächsten geringstwertigen Bits wiederholt, beispielsweise für d2. Nach der Ladungsverteilung werden
sich folgende Spannungen ergeben:
VR.
Das Betriebsverfahren wird abermals mit den folgenden
Bits bis zu dem höchstwertigen Bit wiederholt, so daß bei vorhandenem K Bits die folgenden Spannungen nach K
Ladungswiederverteilungen erhalten werden:
K 2idi
V1 (K) - V2(K) =y VR
f-1 ,K+1
1=1 2
Die oben beschriebene Digital-Analog-Wandlerschaltung kann zur Konstruktion eines mit sukzesiver Approximationen
arbeitenden Analog-Digital-Umsetzers verwendet werden. Die Fig. 2 zeigt einen derartigen Analog-Digital-Umsetzer.
Der dargestellte Umsetzer enthält den Digital-Analog-Umsetzerschaltkreis
1, den Komparator 2, das nach rechts schiebende Schieberegister 3, das nach links schiebende
Schieberegister 4 und die Programmsteuerschaltung 5.
0 3 :"' 0 1 9 / 0 7 8 3
V1 (2) = V2 (2) = -
2942943
J.S.Colardelle et al 16-33-9
Bei einer Analog-Digital-Umsetzung sollte das höchstwertige Bit zunächst bestimmt werden. Die Programmsteuerschaltung
5 erhält einen äußeren Startbefehl D und ein Taktsignal H; davon werden die Steuersignale für die
Schalter S1 und S4, die Rechtsverschiebungs-Steuersignale 10, vom Schieberegister 3 an das Schieberegister 4 gegebene
Übertragungs-Steuersignale und die Linksverschiebungs-Steuersignale
12 ausgelöst. Zum gegebenen Augenblick während der Umsetzung entsprechen die Eingangssignale am
dem Wort
Schaltkreis 1, welches beginnend mit dem geringswertigen Bit gerade codiert wurde. Die Gesamtzahl der Schritte und folglich die Umsetzungszeit ist groß, was seine Anwendungsmöglichkeiten begrenzt.
Schaltkreis 1, welches beginnend mit dem geringswertigen Bit gerade codiert wurde. Die Gesamtzahl der Schritte und folglich die Umsetzungszeit ist groß, was seine Anwendungsmöglichkeiten begrenzt.
Die Erfindung schlägt daher einen Analog-Digital-Umsetzer vor der weniger Iterationen erforderlich macht und daher
schneller ist. Dieser Vorteil wird anhand der Figuren 3 bis 5 eines bevorzugten Ausführungsbeispiels im folgenden
veranschaulicht. Die Figur 3 veranschaulicht das im Umsetzer nach der Erfindung zur Anwendung kommende Umsetzungsprinzip. Die zu codierende Analogspannung VIN wird mit
der Bezugsspannung Ye5Sr.1SiinBezugsspannung größer als
der Analogspannungswert, ist der gesuchte Bitwert (), wonach
der Analogspannungswert mit dem vorhergehenden durch zwei geteilten Bezugsspannungswert verglichen wird. Ist
der Bezugsspannungswert niedriger als der Analogspannungswert, so ist der gesuchte Bitwert _1_, wonach der um den
Wert des Referenzspannungswertes verminderter Analogspannungswert mit dem durch zwei dividierten Bezugsspannungswert
verglichen wird. Die Betriebsweise wird wiederholt, bis alle Bits bestimmt sind.
Die Untersuchung des Schaltbildes der Figur 4 veranschaulicht, wie die vorliegende Erfindung von dem vorstehend
erläuterten Umsetzerprinzip Gebrauch macht.
03 0 019/0783
J.S.Colardelle et al 16-33-9
Das Schaltbild der Figur 4 enthält zwei Paare von Kondensatoren, einerseits C1 und C'1 und andererseits C2
und C'2, an die die zu codierende Eingangsanalogspannung VIN bzw. die Bezugsspannung VR angelegt wird. Alle der
vorstehend beschriebenen Funktionen werden von Schaltern M2, M4, M15 und M16 für das erste Paar (C1 und C1D und
von Schaltern M1, M3, M13 und M14 für das zweite Paar
(C2 und C'2) ausgeführt, d.h. das Laden und Entladen eines Kondensators und die Ladungsverteilung zwischen zwei Kondensatoren.
Der Op erationsverstärkerAMP kann über die Schalter M7 und M8 die über die Anschlüsse des Kondensators
des ersten Pa,ars abfallende Spannung und über die
die
Schalter M5 oder M6 über die Anschlüsse eines Kondensators des zweiten Paars abfallende Spannung vergleichen. Über einen Schalter M18 kann der Ausgang des Verstärkers AMP sowohl mit dem Schieberegister REG als auch über die Schalter M17 und M12 bzw. über M17 und M11 mit den unteren Platten der Kondensatoren C1 bzw. C1 verbunden werden. Im Interesse der Vereinfachung wurde die Steuerschaltung in der Figur 4 nicht gezeigt; die dienlichen Steuersignale wurden jedoch seitlich der in Frage kommenden Schaltern in Klammern angegeben, während die Zeitfolge der Signale CL1 bis CL5 in der Figur 5 veranschaulicht wurde. Die Signale S und S werden mittels des Flipflop BA erhalten, der die an das Schieberegister REG angelegte letzte Information, d.h. An, bekommt. Das Signal EN1 ist ein zu Beginn des Umsetzvorgangs erzeugter Puls.
Schalter M5 oder M6 über die Anschlüsse eines Kondensators des zweiten Paars abfallende Spannung vergleichen. Über einen Schalter M18 kann der Ausgang des Verstärkers AMP sowohl mit dem Schieberegister REG als auch über die Schalter M17 und M12 bzw. über M17 und M11 mit den unteren Platten der Kondensatoren C1 bzw. C1 verbunden werden. Im Interesse der Vereinfachung wurde die Steuerschaltung in der Figur 4 nicht gezeigt; die dienlichen Steuersignale wurden jedoch seitlich der in Frage kommenden Schaltern in Klammern angegeben, während die Zeitfolge der Signale CL1 bis CL5 in der Figur 5 veranschaulicht wurde. Die Signale S und S werden mittels des Flipflop BA erhalten, der die an das Schieberegister REG angelegte letzte Information, d.h. An, bekommt. Das Signal EN1 ist ein zu Beginn des Umsetzvorgangs erzeugter Puls.
Die Funktionsweise der Schaltung gemäß Figur 4 wird im folgenden beleuchtet. Der zu codierende Ananlogspannungswert
VIN kann in folgender Weise als Funktion der Bezugsspannung VR dargestellt werden:
VR VR VR
VIN ~ A1 + A2 + + An +
2 4 2n
030019 / 0 7 8 3
J.S.Colardelle et al 16-33-9
Die Aufgabe des Umsetzers besteht in der Bestimmung der
Werte O^ oder 1_ der Koeffizienten A1 bis An. Wir haben anhand
der Figur 3 allgemein veranschaulicht, wie diese Koeffizienten bestimmt werden. Anhand der Figur 4 werden
nun die verschiedenen Schritte der Umsetzung erläutert.
Auf einen Puls IN1 wird anfangs der Kondensator C1 über M2
auf den Analog-Eingangsspannungswert VIN und der Kondensator C2 auf den Bezugsspannungswert VR über M1 aufgeladen. Das
Signal S wird anfänglich auf den logischen Wert J_ gesetzt.
Auf den Taktimpuls CL1 hin wird die Ladung von C2 auf C2 und C2 über M3 verteilt. Dabei liegt das Signal CL3 auf der
logischen £, wobei der Ausgangszustand des als Komparator verwendeten Verstärkers AMD am Schieberegister REG liegt.
15Da das Signal S auf der logischen J_ liegt, erfolgt ein
Spannungsvergleich zwischen den Schaltungspunkten X1 und Y1 über die Schalter M6 und M7. Der Ausgangszustand des Ver stärkers
AMP entspricht dem inversen Wert An (A1) oder An.
Ist die Spannung an Y1, die mit V(Y1) bezeichnet wird, größer
als die Spannung an X1, welche mit V(X1) bezeichnet wird,
dann ist An gleich der logischen 1_ (sie ist gleich £ im
entgegengesetzten Fall). Auf den Puls CL2 wird, falls An gleich 2. ist, der Verstärker AMP in einer solchen Weise
rückgekoppelt verwendet, daß der Kondensator C1 auf die
VR
Spannung V2 = VIN - — , wobei die Schalter M17, M11,
Spannung V2 = VIN - — , wobei die Schalter M17, M11,
2
M4, M7, und M6 geschlossen sind. Auf den Puls CL4 werden der Kondensator C2 über M14 und der Kondensator C1 über M15 entladen. Das Flipflop DA ändertauf den Puls CL5 den Zustand, wobei S auf 1 gelegt wird. Daraufhin wird unter
M4, M7, und M6 geschlossen sind. Auf den Puls CL4 werden der Kondensator C2 über M14 und der Kondensator C1 über M15 entladen. Das Flipflop DA ändertauf den Puls CL5 den Zustand, wobei S auf 1 gelegt wird. Daraufhin wird unter
-VR
Vergleich von V2 mit — einer weitere Iteration durchgeführt.
4
C3 0019/0783
J.S.Colardelle et al 16-33-9
Ist andererseits die Spannung V(Y1) niedriger als die Spannung V(X1), so liegt das Bit An (A1) auf der logischen
£. In diesem anderen Fall wird der Kondensator C2 auf den Puls CL4 über Ml4 entladen und es findet eine neue
Iteration ohne Änderung des Zustandes des Flipflops BA oder Änderung der Spannung an den Anschlüssen des Kondensators
C1 statt.
Allgemein formuliert wird bei der η-ten Iteration die an C2 bzw. C'2 vorhandene Spannung durch auf den Puls CL1 erfolgendes
SchlidJen von M3 durch zwei dividiert, so daß wir
VR
VRn = —=■ erhalten. Der Verstärker AMP vergleicht zur Be-
VRn = —=■ erhalten. Der Verstärker AMP vergleicht zur Be-
2n
Stimmung des Koeffizienten An den Wert VRn mit Vn. Dieser Vergleich wird sowohl zwischen V(X1) und V(Y1) gemacht, wenn S auf der logischen _1_ liegt, als auch zwischen V(X2) und V(Y2), wenn S auf der logischen £ liegt. Ist An gleich Λ_, so wird der Verstärker AMP in Rückkopplung verwendet und bewirkt auf einen Puls CL3 hin, daß der Spannungswert
Stimmung des Koeffizienten An den Wert VRn mit Vn. Dieser Vergleich wird sowohl zwischen V(X1) und V(Y1) gemacht, wenn S auf der logischen _1_ liegt, als auch zwischen V(X2) und V(Y2), wenn S auf der logischen £ liegt. Ist An gleich Λ_, so wird der Verstärker AMP in Rückkopplung verwendet und bewirkt auf einen Puls CL3 hin, daß der Spannungswert
V ., = V - VRn über die Anschlüsse des Kondensators C1.
n+1 η '
falls S auf Λ_ liegt/ oder die des Kondensators C1 abfällt,
falls S auf £ liegt. In allen Fällen tritt, der Spannungsabfall
V - VRn am Kondensator auf und enthält nicht V_. η η
Ist der Koeffizient An gleich λ_, so ändert das Flipflop BA
den Zustand auf einen Puls CL5 hin. Ist An gleich £,so werden auf einen Puls CL4 hin der Kondensator C'2 oder
der Kondensator C2 entladen.je nach dem S auf 1 oder auf £ liegt und es kann eine weitere Iteration stattfinden.
Nach jeder Iteration werden die Koeffizienten An im Schieberegister
REG gespeichert, welches entsprechend einem Puls CL1 schiebt. Nach K Iterationen, wobei K die Anzahl der
Bits des Umsetzers bedeutet, enthält das Schieberegister REG den Digitalwert der analogen Eingangsspannung VIN.
Aus diesem Grunde führt dar Umsetzer nach der Erfindung das
gewünschte Resultat in weit weniger Iteration aus und folglieh
in weit geringerer Zeit als der eingangs erwähnte Umsetzer,
030019/078 3
2942943
J.S.Colardelle et al 16-33-9
Die Schaltung des Analog-Digital-Umsetzers nach der Erfindung wird in MOS-Technolgie ausgelegt und aus diesem
Grunde in möglichst maximaler Symetrie. Da in Wirklichkeit nach jeder Iteration der Bezugsspannungswert durch zwei
dividiert wird/könnte der gleiche Schaltungspunkt, X1 oder
X2, zur Durchführung des Vergleichs verwendet werden; einer der beiden Schalter M5 oder M6 könnte daher fortfallen.
Gleichfalls ist nur einer der Entladungsschalter M13
oder M14 erforderlich. Die gewählte Lösung erlaubt jedoch,
von daß der Effekt der Streukapazitäten M5, M6, M13 und M14
auf ein Minimum reduziert werden, da diese zwischen den Schaltungspunkten X1 und X2 verteilt sind.
0 ? C 0 1 9/07S3
Claims (5)
1. Analog-Digital-Umsetzer, der in N Iterationen von einer Bezugsspannung VR den Digitalwert in N Bits einer analogen
Eingangsspannung V1 liefert, dadurch gekennzeichnet, daß bei jeder Iteration
5
5
- ein Analogspannungswert V. mit einem Bezugsspannungswert VRi verglichen wird, der durch Division
des Bezugsspannungswertes der vorhergehenden Iteration durch 2 derart gebildet wird, daß
VR
VRi = — ,
- das i-te Bit den Wert 1 hat, falls der Analogspannungswert Vj^ größer als der Bezugsspannungs-
wert VRi ist und den Wert 0 hat, falls der Analogspannungswert kleiner als der Bezugsspannungswert
ist und
- der Bezugsspannungswert VRi vom Analogspannungs-
wert V· zur Bestimmung des Analogspannungswerts für die nächste Iteration abgezogen wird, falls
das i-te Bit den Wert 1 hat, so daß Vi+1 = V.-VRi,
und der Analogspannungswert V. für die nächste Iteration beibehalten bleibt, falls das i-te Bit
den Wert 0 hat, so daß V.+1 = V.,
2, Analog-Digital-Umsetzer nach Anspruch 1, gekennzeichnet
durch
- ein erstes und ein zweites Kondensatorpaar mit Kondensatoren gleicher Kapazität,
- eine erste Verrichtung zur Aufladung eines Kondensators
des ersten Kondensatorpaares auf die BezugsspannungVR
03 0 019/0783
ORIGINAL INSPECTED
ORIGINAL INSPECTED
2942943
J.S.Colardelle et al 16-33-9
- zwischen den Kondensatoren des ersten Kondensatorpaars angeordnete zweite Vorrichtung, welche geeignet
ist, die auf einem der Kondensatoren vorhandene Ladung zu verteilen,
- eine dritte Vorrichtung die geeignet ist, einen Kondensator des zweiten Kondensatorpaars auf die
analoge Eingangsspannung aufzuladen,
- eine vierte Vorrichtung die geeignet ist, einen Kondensator des zweiten Kondensatorpaars entsprechend der
Spannungsdifferenz der Spannung am anderen Kondensator des zweiten Kondensatorpaars und der Spannung
an einem Kondensator des ersten Kondensatorpaars umzuladen,
- eine fünfte Vorrichtung zum Vergleich der Spannungen an den Anschlüssen eines Kondensators des ersten
Kondensatorpaars und eines Kondensators des zweiten Kondensatorpaars und
- eine sechste Vorrichtung zum Speichern des Ergebnisses eines jeden derartigen Spannungsvergleichs.
3, Analog-Digital-Umsetzer nach Anspruch 2, dadurch gekennzeichnet, daß die erste, zweite und dritte
Vorrichtung aus Schaltern bestehen.
4. Analog-Digital-Umsetzer nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die vierte und fünfte
Vorrichtung je einen Operationsverstärker enthalten, dessen Ausgang mit der sechsten Vorrichtung verbunden
ist, falls er als Komparator verwendet wird, oder mit dem Anschluß desjenigen auf die genannte Spannungsdifferenz
umzuladenden Kondensators des zweiten Kon -
0300 19/0783
J.S.Colardelle et al 16-33-9
densatorpaars , falls dieser zur Differenzbildung verwendet wird.
5. Analog-Digital-Umsetzer nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die sechste
Vorrichtung ein Schieberegister ist.
0 ■_ ,. ·.: ' 3 / η 7 π 3
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7830541A FR2440121B1 (fr) | 1978-10-27 | 1978-10-27 | Convertisseur analogique-numerique |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2942948A1 true DE2942948A1 (de) | 1980-05-08 |
Family
ID=9214207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19792942948 Withdrawn DE2942948A1 (de) | 1978-10-27 | 1979-10-24 | Analog-digital-umsetzer |
Country Status (6)
Country | Link |
---|---|
US (1) | US4325055A (de) |
JP (1) | JPS5560335A (de) |
BE (1) | BE879691A (de) |
DE (1) | DE2942948A1 (de) |
FR (1) | FR2440121B1 (de) |
GB (1) | GB2034994B (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3140433A1 (de) * | 1980-10-20 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Vorrichtung zum erzeugen einer reihe binaer gewichteter werte einer elektrischen groesse |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56164627A (en) * | 1980-05-22 | 1981-12-17 | Nippon Telegr & Teleph Corp <Ntt> | Analog-to-digital converter |
JPS5812424A (ja) * | 1981-07-15 | 1983-01-24 | Toko Inc | 逐次比較型a/d変換器 |
JPS5847328A (ja) * | 1981-09-16 | 1983-03-19 | Toko Inc | D/a変換器 |
IT1229752B (it) * | 1989-05-17 | 1991-09-10 | Sgs Thomson Microelectronics | Convertitore analogico/digitale ad elevata velocita'. |
KR930007719B1 (ko) * | 1990-05-12 | 1993-08-18 | 금성일렉트론 주식회사 | 아날로그/디지탈 변환회로 |
US5363102A (en) * | 1993-03-26 | 1994-11-08 | Analog Devices, Inc. | Offset-insensitive switched-capacitor gain stage |
US5675340A (en) * | 1995-04-07 | 1997-10-07 | Iowa State University Research Foundation, Inc. | Charge-redistribution analog-to-digital converter with reduced comparator-hysteresis effects |
US5920275A (en) * | 1996-09-09 | 1999-07-06 | Iowa State University Research Foundation, Inc. | Analog-to-digital converter using weighted capacitor array and interpolating comparator |
WO2000023977A1 (fr) * | 1998-10-16 | 2000-04-27 | Seiko Epson Corporation | Circuit d'attaque de dispositif electro-optique, procede d'attaque, convertisseur analogique/numerique, attaqueur de signaux, panneau electro-optique, ecran de projection, et dispositif electronique |
US9998137B1 (en) * | 2016-09-19 | 2018-06-12 | Marvell International Ltd. | Power-efficient successive-approximation analog-to-digital converter using LSB averaging |
US10090030B1 (en) | 2017-04-28 | 2018-10-02 | Hewlett Packard Enterprise Development Lp | Signal conversion using an analog-to-digital converter and reference voltage comparison |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR1280140A (fr) * | 1959-11-30 | 1961-12-29 | Western Electric Co | Système de communication à modulation par impulsions codées |
US3216002A (en) * | 1960-11-15 | 1965-11-02 | Hoffman And Eaton | High speed converter |
US3626408A (en) * | 1969-12-31 | 1971-12-07 | Bell Telephone Labor Inc | Linear charge redistribution pcm coder and decoder |
US3631468A (en) * | 1970-07-02 | 1971-12-28 | William L Spaid | Analog to digital converter |
US4072938A (en) * | 1975-08-25 | 1978-02-07 | Westinghouse Electric Corporation | Bucket brigade analog-to-digital converter |
US4072939A (en) * | 1976-03-01 | 1978-02-07 | International Business Machines Corporation | Analog-to-digital and digital-to-analog converter circuits employing charge redistribution |
-
1978
- 1978-10-27 FR FR7830541A patent/FR2440121B1/fr not_active Expired
-
1979
- 1979-10-24 DE DE19792942948 patent/DE2942948A1/de not_active Withdrawn
- 1979-10-25 GB GB7937034A patent/GB2034994B/en not_active Expired
- 1979-10-26 US US06/088,670 patent/US4325055A/en not_active Expired - Lifetime
- 1979-10-26 JP JP13862379A patent/JPS5560335A/ja active Pending
- 1979-10-29 BE BE2/58168A patent/BE879691A/fr unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3140433A1 (de) * | 1980-10-20 | 1982-06-03 | Naamloze Vennootschap Philips' Gloeilampenfabrieken, 5621 Eindhoven | Vorrichtung zum erzeugen einer reihe binaer gewichteter werte einer elektrischen groesse |
Also Published As
Publication number | Publication date |
---|---|
GB2034994A (en) | 1980-06-11 |
JPS5560335A (en) | 1980-05-07 |
GB2034994B (en) | 1982-12-22 |
US4325055A (en) | 1982-04-13 |
FR2440121B1 (fr) | 1985-06-28 |
BE879691A (fr) | 1980-04-29 |
FR2440121A1 (fr) | 1980-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3642070C2 (de) | ||
DE3733682C2 (de) | ||
DE2713714C3 (de) | ||
DE68926734T2 (de) | Mit schrittweiser Annäherung arbeitendes Analog-Digitalwandlungsgerät | |
DE3643161C2 (de) | Verfahren und Vorrichtung zur Offsetspannungs-Korrektur in einem Analog/Digital-Umsetzer | |
DE102007033689B4 (de) | Analog-Digital-Wandler mit sukzessivem Approximationsregister und großem Eingangsbereich | |
DE3039901C2 (de) | Digital-Analog-Wandler | |
DE2942948A1 (de) | Analog-digital-umsetzer | |
DE4020583A1 (de) | Blind- und abgleich-wandler fuer kapazitive digital-analog-wandler | |
DE3706104A1 (de) | Verfahren und schaltungsanordnung zum multiplexen eines digital programmierbaren kapazitiven elements | |
DE2719471A1 (de) | Zweistufiger kapazitiver analog- digital- und digital-analogwandler | |
DE10027349A1 (de) | Umlauf-A/D-Wandler | |
DE3531870C2 (de) | ||
DE2711829A1 (de) | Vergleicher fuer einen analog/digital- und digital/analog-umsetzer | |
DE3120669A1 (de) | A/d - und d/a - wandler | |
DE19738561C2 (de) | Verfahren zum Steuern von Analog-Digital-Wandlern | |
DE69015946T2 (de) | Analog-Digitalwandler von hoher Umwandlungsfrequenz. | |
DE102018109335B3 (de) | Verfahren und Vorrichtung zur Analog-Digital-Wandlung | |
DE68927655T2 (de) | Analog-Digital-Wandler | |
DE2856955C2 (de) | Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung | |
DE3125250C2 (de) | Analog/Digital-Umsetzer | |
DE1524324A1 (de) | Vorrichtung zur maschinellen stetigen Mittelwertbildung bezueglich einer endlichen Menge von Zeitfunktionswerten | |
EP0029490B1 (de) | Verfahren zur Umwandlung von linear codierten digitalen Signalen in nicht linear codierte digitale Signale gemäss einer dem A-Gesetz oder dem My-Gesetz gehorchenden Mehrfachsegmentkennlinie | |
DE4115484A1 (de) | Analog/digital-wandler | |
DE3112212A1 (de) | Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8130 | Withdrawal |