DE2938162C2

DE2938162C2 -

Info

Publication number: DE2938162C2
Application number: DE19792938162
Authority: DE
Inventors: Klaus-Dieter 7150 Backnang De Freye
Original assignee: ANT Nachrichtentechnik GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1979-09-21
Filing date: 1979-09-21
Publication date: 1988-01-07
Also published as: DE2938162A1

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1. Eine solche Anordnung allerdings ohne Begrenzungsfunktion und mit nur einem aus gangsseitigen Laststromkreis ist aus DE-OS 27 15 571 be kannt.

Um den elektronischen Schalter eines Gleichspannungswand lers vor zu hohen Strömen zu schützen, ist es bekannt, das Tastverhältnis zur Ansteuerung des elektronischen Schalters in Abhängigkeit der Kriterien Ausgangsspannung, Ausgangs strom oder Eingangsstrom zu variieren.

Aus der DE-OS 27 15 571 ist ein Verfahren zur Steuerung ei nes Schaltreglers bekannt, wobei eine am Verbraucher ste hende Spannung mit einer zum Eingangsstrom proportionalen Größe und einer überlagerten Referenzspannung mittels eines Komparators verglichen und damit der elektronische Schalter gesteuert wird. Da hier das Kriterium Eingangsstrom zur Auswertung herangezogen wird, ist ein unverzögertes Anspre chen eines Komparators auf schnelle Laststromänderungen nicht möglich. Außerdem ist der Schaltungsaufwand bei diesem Ausführungsbeispiel sehr hoch; der Komparator kann erst durch einen Rückstellimpulsgeber in Bereitschaft gebracht werden.

Aus der älteren Anmeldung DE-OS 29 31 042 ist es zur Strom begrenzung prinzipiell bekannt einer Steuereinrichtung, die den elektronischen Schalter mit Einschalt- und Sperrimpul sen versorgt, die ausgangsseitigen Lastströme parallelspei send sowie eine der Ausgangsspannungen des Wandlers zuzu führen.

Wie diese zugeführten Signale zu einem Steuersignal verar beitet werden und ob überhaupt eine Signalverknüpfung oder nur eine Parallelverarbeitung vorgenommen wird, geht aus der DE-OS 29 31 042 nicht hervor.

Auch gibt die DE-OS 29 31 042 keinen Hinweis die zugeführ ten Signale mit einer Referenzspannung zu verknüpfen.

Aus der DE-OS 26 35 089 ist es bekannt Lastströme über ei nen Stromwandler, der in Serie zum Ladekondensator geschal tet ist, auszuwerten.

Der Erfindung liegt die Aufgabe zugrunde, die Schaltungsan ordnung gemäß Oberbegriff des Patentanspruchs 1 so auszu bilden, daß sie unverzögerter auf schnelle Laststromände rungen anspricht unter Einbeziehung der Laststromänderungen aller Laststromkreise.

Diese Aufgabe wird durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst. Die Unteransprüche beinhalten vorteilhafte Ausbildungen.

Die Vorteile, die sich aus der Schaltungsanordnung ergeben, sind größerer ausnutzbarer Regelbereich, da die Speicherzeiten der Schalttransistoren nicht wie die üblichen Spitzenwert-Strombegrenzungen den Regelbereich be grenzen, kleiner Temperaturkoeffizient des Ansprechwertes der Vergleichsschaltung bei gleichzeitigem Wegfall eines Abgleichs.

Die Erfindung wird nun anhand der Zeichnungen näher erläu tert. Dabei zeigt

Fig. 1 ein Prinzipschaltbild eines fremderregten Gleichspannungswandlers,

Fig. 2, 3 und 4 Ausführungsbeispiele der erfindungsgemäßen Strombegrenzerschaltungsanordnung.

In Fig. 1 werden mittels der Transformatoren Tr 1, Tr 2, . . . Trn zu den jeweiligen Lastströmen proportionale Signale gebildet, die der Stromauswerteeinheit STA zugeführt werden. Deren Aus gangssignale werden der Strombegrenzereinheit STB zugeführt, die den Pulsbreitenmodulator PBM steuert. Diesem Pulsbreiten modulator PBM werden außerdem Signale eines Spannungsreglers SPR und eines Taktgebers TGR zugeführt. Der Pulsbreitenmodu lator PBM steuert den elektronischen Schalter T im Primärkreis des hier gezeigten galvanisch getrennten Eintakt-Sperrwand lers, der ebenso als Fluß- oder Mehrtaktwandler ausgebildet sein könnte.

In Fig. 2, 3 und 4 liefern die Transformatoren Tr 1, Tr 2, . . . Trn sekundärseitig in den Sekundärinduktivitäten Ls 1, Ls 2, . . . Lsn synchron zur Leitzeit des elektronischen Schal ters T den Augenblickswert des Laststroms J 1, J 2, . . . Jn. Die an den niederohmigen Sekundärwicklungen Ls 1, Ls 2, . . . Ls 3 anstehenden Spannungen werden mittels der Auswertedioden Da 1, Da 2, . . . Dan gleich gerichtet und dem Integrationskondensator C 21, C 22 bzw. C 23 zugeführt sowie an einen Eingang des Ver gleichsverstärkers V gelegt.

Dem Vergleichsverstärker V wird einem anderen Eingang eine zur Ausgangsspannung proportionale Spannung Ua über den Widerstand R 2 und die Diode D 1 zugeführt. Diesem ande ren Eingang wird auch über den Widerstand R 1 eine Referenz spannung Uref zugeführt, so daß ein Summensignal am Ver gleichsverstärker V ansteht. Außerdem sind an diesem an deren Eingang der Widerstand R 3 und der Kondensator C 1 angeschlossen. Der Kondensator C 1 ermöglicht einen sanften Anlauf des Gleichspannungswandlers beim Einschalten.

In Fig. 2 ist der eine Eingang des Vergleichsverstärkers V der nicht invertierende und der andere Eingang der inver tierende. In den Ausführungsbeispielen nach Fig. 3 und 4 ist der eine Eingang der invertierende und der andere Ein gang der nichtinvertierende.

Die Widerstände R 1 und R 2 dienen durch Voreinstellung des Referenzpotentials an R 4 zum Einstellen der gewünschten Ausgangskennlinie. Dabei wird durch R 1 der Kurzschlußstrom Ik bei Ua = 0 V und mit R 2 durch Auswertung einer aus Aus gangsspannung proportionalen Größe der Ansprechwert Ia max beim Nennwert der Ausgangsspannung eingestellt.

In Fig. 2 ist der Vergleichsverstärker V mittels Integra tionskondensator C 21 als Integrator mit statischer Span nungsverstärkung 1 geschaltet. Als Folge des kleinen In nenwiderstandes der Stromauswerteschaltung STA mit den Funktionselementen Ls 1, Ls 2, . . . Lsn und Da 1, Da 2, . . . Dan wird der Integrationskondensator C 21 unverzögert beim Über schreiten des durch den Widerstand R 3 festgelegten Referenz wertes aufgeladen. Bei fehlendem Widerstand R 11 ist eine Ent ladung von C 21 nur über die nunmehr gesperrten Auswertedio den Da 1, Da 2, . . . Dan möglich. Um optimale dynamische Eigen schaften zu erhalten, wird mit R 11 eine feste Entladezeit konstante eingestellt, da bei kleinen Sperrströmen über die Auswertedioden Da 1, Da 2, . . . Dan zu lange Entladezeiten des Integrationskondensators C 21 auftreten können, was zur Folge hat, daß nach einer einmal erfolgten Strombegrenzung bei nachfolgender Entlastung des Gleichspannungswandlers die Ausgangsspannung verzögert wiederkehrt.

Die Schaltung nach Fig. 2 arbeitet nun folgendermaßen:

Überschreitet ein durch die Transformatoren Tr 1, Tr 2, . . . Trn ausgewerteter Stromimpuls einen durch die Spannung an R 3 vor gegebenen Referenzwert, so wird die Soll-Istwert-Differenz durch den Vergleichsverstärker V invertiert und verstärkt. Am Ausgang des Vergleichsverstärkers V entsteht unverzögert eine Gleichspannung, die proportional, jedoch verstärkt, die Regelabweichung zwischen dem an R 3 eingestellten Sollwert und dem tatsächlich fließenden Strom wiedergibt.

Fig. 3 zeigt ein anderes Ausführungsbeispiel einer Schaltungs anordnung, das ähnlich wie die Schaltungsanordnung nach Fig. 2 arbeitet. Der Vergleichsverstärker V ist dabei als nicht invertierender Verstärker geschaltet und die Spitzenwertinte gration wird durch den parallel zur Serienschaltung aus Da 1, Da 2, . . . Dan und Ls 1, Ls 2, . . . Lsn liegenden Integrations kondensator C 22 erreicht. Parallel zu C 22 ist der Entladewi derstand R 12 angeordnet. Zur Einstellung der Verstärkung ist der invertierende Eingang des Vergleichsverstärkers V über den Widerstand R 4 mit seinem Ausgang verbunden. Diesem Ausgang ist eine Diode D 2 nachgeschaltet.

Beim Ausführungsbeispiel nach Fig. 4 erfolgt die Integration erst am Ausgang des Vergleichsverstärkers V mittels Diode D 2, Widerstand R 5 und Integrationskondensator C 23.

Claims

1. Schaltungsanordnung zum Begrenzen des Stromes durch ei nen steuerbaren elektronischen Schalter in einem fremd erregten Gleichspannungswandler mit mehreren ausgangs seitigen Laststromkreisen, wobei ein taktgesteuerter Pulsbreitenmodulator den elektronischen Schalter steu ert, dieser Pulsbreitenmodulator durch das Ausgangssi gnal eines Vergleichsverstärkers beeinflußt wird, und dem Vergleichsverstärker eine zur Ausgangsspannung des Gleichspannungswandlers proportionale Größe, eine feste Referenzspannung und ein zu mindestens einem der Last ströme proportionalen Signal zugeführt werden, dadurch gekennzeichnet, daß dem einen Eingang des Vergleichsver stärkers (V) die zu allen Absolutwerten der Lastströme proportionalen gleichgerichteten Spannungen phasensyn chron zum Einschaltstrom durch den elektronischen Schal ter gleichzeitig parallelspeisend zugeführt werden und daß dem anderen Eingang das Summensignal aus einer zur Ausgangsspannung proportionalen gleichgerichteten Größe und einer Referenzspannung zugeführt wird.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn zeichnet, daß an einen ersten Eingang des Vergleichs verstärkers (V) angeschlossen ist ein erster, die Refe renzspannung zuführender Widerstand (R), eine Schaltung zur Zuführung einer der Ausgangsspannung proportionalen Größe und eine über einen dritten Widerstand (R 3) nach Masse führende Leitung, daß an den anderen Eingang des Vergleichsverstärkers (V) eine an Masse geführte Paral lelschaltung angeschlossen ist, gebildet aus Serien schaltungen von Sekundärinduktivitäten (Ls 1 . . . Lsn) der primärseitig in Serie zu den Ladekondensatoren der Last stromkreise liegenden Transformatoren (Tr 1 . . . Trn) und Auswertedioden (Da 1 . . . Dan), und daß ein Integrations kondensator (C 21, C 22, C 23) sowie eine Gleichrichtereinrichtung (D 2) an den Vergleichsverstärker (V) geschaltet ist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich net, daß der Integrationskondensator (C 21) den anderen Eingang des Vergleichsverstärkers (V) mit dessen Ausgang verbindet, und daß an diesen Eingang des Vergleichsver stärkers ein an Masse führender Entladewiderstand (R 11) angeschlossen ist.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich net, daß der Integrationskondensator (C 22) und ein Entla dewiderstand (R 12) beide parallel zu der Parallelschal tung der Sekundärinduktivitäten und Auswertedioden lie gen, daß der das Summensignal führende Eingang des Ver gleichsverstärkers (V) mittels eines vierten Widerstan des (R 4) mit dem Ausgang des Vergleichsverstärkers (V) verbunden ist, und daß diesem Ausgang eine zweite Diode (D 2) nachgeschaltet ist.

5. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeich net, daß dem Ausgang des Vergleichsverstärkers (V) eine zweite Diode (D 2) nachgeschaltet ist, deren dem Ausgang des Vergleichsverstärkers (V) abgewandte Elektrode mit einer an Masse geführten Parallelschaltung, gebildet aus einem fünften Widerstand (R 5) und dem Integrations kondensator (C 23), verbunden ist.

6. Schaltungsanordnung nach Anspruch 2, dadurch gekenn zeichnet, daß die Schaltung zur Zuführung einer der Ausgangsspannung porportionalen Größe aus einem zwei ten Widerstand (R 2) und einer ersten Diode (D 1) gebil det ist.