DE2911315C2 - - Google Patents

Description

Die Erfindung geht aus von einer Schaltungsanordnung nach dem Oberbegriff des Patentanspruchs 1. Eine solche Schaltungsanordnung ist aus der DE-OS 24 08 780 bekannt.

Spannungsregler für Flugzeuggeneratoren verwenden gewöhnlich eine Spitzenwert- oder Mittelwert-Spannungserfassung zur Regelung oder Einstellung. Verschiedene Anweisungen und militärische Anforderungen geben jedoch oft Betriebsnenndaten bestimmter Größen und Eigenschaften in Effektivwerten an. Entsprechend wurden Regler entwickelt, die die Mittelwerte oder Spitzenwerte der Spannung erfassen und eine Effektivspannungs-Regelung aus dem gemessenen Mittelwert oder Spitzenwert der Spannung erzeugen.

Diese Regler sind für Generatoren ausreichend, die vollkommene Sinussignale erzeugen, da eine feste Beziehung zwischen der Spitzenwert- oder der Mittelwert-Spannung und dem Effektivwert der Spannung vorhanden ist. Jedoch hat die Ausgangsspannung der Generatoren keinen vollkommenen Sinus-Verlauf, und der Oberwellengehalt im Ausgangssignal ändert sich zwischen Generatoren und mit Lasten.

Der Oberwellengehalt im Ausgangssignal zerstört die feste Beziehung zwischen der Spitzenwert- oder Mittelwert-Spannung und der Effektivspannung. Daher sind Regler, die die Spitzenwert- oder Mittelwert-Spannung erfassen und eine Effektivspannung- Regelung oder -Einstellung bewirken, oft ungenau.

Es wurden bereits verschiedene Anstrengungen unternommen, um eine genauere Effektivspannung-Regelung von Reglern zu bewirken, die die Spitzenwert- oder Mittelwert-Spannung erfassen. Zum Beispiel wurden bereits speziell aufgebaute Filter und Laststrom-Rückkopplungsglieder entwickelt, um einen bestimmten Generator an einen Spannungsregler anzupassen. Da für jede Anwendung der Generator und der Regler unterschiedliche Kennlinien besitzen, kann ein Filter oder ein Rückkopplungsglied, das für eine Anwendung ausgelegt ist, für eine andere Anwendung infolge der Änderungen im Oberwellengehalt der Ausgangsspannung vom Generator nicht arbeiten.

Ein solcher Hybrid-Effektivwert/Gleichstrom-Umsetzer kann nicht schnell die Spannung in Generatoren regeln, da er Integratoren aufweist, die eine Nacheilung oder Verzögerung in den Informationsumwandlungsprozeß einführen, die länger als ein Zyklus der Frequenz des Generators ist.

Die DE-OS 24 08 780 beschreibt eine Schaltungsanordnung zum Erzeugen eines Spannungssignals, das proportional zum Effektivwert einer periodischen Eingangsspannung Φ A ist, eine Phase einer dreiphasigen Eingangsspannung Φ A, Φ B und Φ C darstellt, wobei die Anordnung einen Gleichrichter, an den die Eingangsspannung Φ A angelegt ist, eine Quadrierschaltung, die an den Gleichrichter angeschlossen ist, einen Integrierer mit einem an der Quadrierschaltung angeschlossenen Eingang und einem Rückstelleingang, ein Abtast-Halte-Glied, das an einen Ausgang des Integrierers geschaltet ist, ein Dividierglied, an das die Eingangsspannung angelegt ist und das an das Abtast-Halte-Glied geschaltet ist, und eine an das Dividierglied angeschlossene Quadratwurzelschaltung aufweist.

Es ist daher Aufgabe der Erfindung, eine gattungsgemäße Schaltungsanordnung derart weiterzuentwickeln, daß der Effektivwert periodischer Signale auch bei sich kurzzeitig ändernden Signalen schnell berechenbar ist.

Diese Aufgabe wird gemäß Anspruch 1 gelöst.

In den Unteransprüchen sind Merkmale bevorzugter Ausführungsformen der Erfindung gekennzeichnet.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigt

Fig. 1A ein Blockschaltbild der Schaltungsanordnung zum Berechnen der Effektivspannung aus einem periodischen Signal mit einer veränderlichen Frequenz

Fig. 1B den Verlauf verschiedener Signale an verschiedenen Punkten im Blockschaltbild der Fig. 1A,

Fig. 2A ein Blockschaltbild der Schaltungsanordnung zum Berechnen der Effektivspannung für ein periodisches Signal mit einer festen Frequenz,

Fig. 2B verschiedene Signale an verschiedenen Punkten im Blockschaltbild der Fig. 2A,

Fig. 3 ein Blockschaltbild eines Generators nach einem Ausführungsbeispiel des erfindungsgemäßen Effektivwert-Spannungsreglers,

Fig. 4 ein Blockschaltbild des Effektivwert- Spannungsreglers für den in Fig. 3 gezeigten Generator,

Fig. 5 ein Schaltbild eines Teiles der in der Schaltungsanordnung der Fig. 4 verwendeten Zeitgeber-Logik,

Fig. 6 Signale zur Erläuterung des Betriebs der in Fig. 5 gezeigten Zeitgeber-Logik, und

Fig. 7 ein Schaltbild eines Teiles der in den Schaltungsanordnungen der Fig. 1, 2 oder 4 verwendeten Zeitgeber-Logik und die zugeordneten Signale.

In der Fig. 1A empfängt die Schaltungsanordnung zum Berechnen der Effektivspannung, d. h. des quadratischen Mittelwertes der Spannung λ ein periodisches Signal V _IN und erzeugt eine Spannung V _RMS , die den quadratischen Mittelwert der Spannung V _IN bildet. Die Spannung V _RMS wird oft als Effektivspannung bezeichnet und kann ausgedrückt werden durch:

mit V _IN (t) = Fourier-Reihe für jedes periodische Eingangssignal der Periode T.

Wenn lediglich symmetrische Halbwellen betrachtet werden, kann Gleichung (1) umgeschrieben werden in:

In Fig. 1B sind Signale an verschiedenen Punkten im Blockschaltbild der Fig. 1A dargestellt. Die gezeigten Signale liegen für eine Schaltungsanordnung vor, die einen Einweg-Gleichrichter verwendet, wie dies weiter unten näher erläutert wird. Ein Einweg-Gleichrichter kann für die Schaltungsanordnung ausgewählt werden, wenn die Eingangsspannung bekannt ist, um eine Halbwellen-Symmetrie anzuzeigen, wie dies aus Gleichung (2) folgt. Selbstverständlich kann anstelle eines Einweg-Gleichrichters auch ein Zweiweg-Gleichrichter verwendet werden, wobei jedoch die in Fig. 1B dargestellten Signale nicht gleich sind. Die Schaltungsanordnung muß notwendig lediglich wenig geändert werden, um der Gleichung (1) zu entsprechen.

Ein Gleichrichter und Dividierer 10 erzeugt eine Einweg- Gleichrichtung der Eingangsspannung V _IN (t), die zur Erläuterung mit einem Spitzenwert von 115 V dargestellt ist. Das Ausgangssignal des Gleichrichters und Dividierers 10 ist ein einweg-gleichgerichtetes Signal V₁, das auf einen gewählten unteren Pegel gedämpft ist, wie z. B. auf einen Spitzenwert von 2 V. Das Ausgangssignal V₁ wird in einen Quadrierer 12 gespeist, um das Eingangssignal zu quadrieren, so daß der Term [V _IN (t)]² in Gleichung (2) entsteht, der durch V₂ angegeben ist.

Das Ausgangssignal des Quadrierers 12 wird in einen gesteuerten Integrierer 14 gespeist, um [V _IN (t)]² für jede ganze Halbperiode des Signales zu integrieren, d. h. zwischen Null und T/2. Das Ausgangssignal V₃ des gesteuerten Integrierers 14 liegt an einem Abtast- und Halteglied 16. Nachdem die Spannung V₃ vom gesteuerten Integrierer 14 durch das Abtast- und Halteglied 16 abgetastet und gehalten wurde, wird der gesteuerte Integrierer 14 auf Null gestellt, und er ist bereit, während eines nächsten Halbzyklus des Eingangssignales zu arbeiten.

Das Ausgangssignal des Abtast- und Haltegliedes 16 ist eine konstante Gleichspannung, die auf einen neuen Wert fortgeschrieben wird, sooft der gesteuerte Integrierer 14 abgetastet wird. Das Ausgangssignal des Abtast- und Haltegliedes 16 ist bis zum nächsten Fortschreibpunkt konstant.

Ein Taktgeber 18, der auf die Eingangsspannung V _IN (t) anspricht, steuert die Zeitpunkte, in denen der gesteuerte Integrierer 14 die Spannung [V _IN (t)]² integriert, um zu gewährleisten, daß eine Integration für die ganze Halbperiode von V _IN (t) erfolgt, d. h. zwischen Null und dem Zeitpunkt T/2. Der Taktgeber 18 stimmt auch den Takt des Abtast- und Haltegliedes 16 so ab, daß das Ausgangssignal des gesteuerten Integrierers 14 am Ende der Periode abgetastet wird, während der die Integration erfolgt. Danach wird der gesteuerte Integrierer 14 durch ein Signal vom Taktgeber 18 gelöscht. Die Einzelheiten des Taktgebers 18 werden unten anhand der Fig. 5 und 6 näher erläutert.

Die konstant fortgeschriebene Gleichspannung vom Abtast- und Halteglied 16, die in den Fig. 1A und 1B mit V₄ bezeichnet ist, liegt an einem Dividierer 20. Die Zeitdauer T/2 wird aus der Spannung V₅ vom Taktgeber 18 erhalten. Diese Spannung wird durch ein Abtast- und Halteglied 22 abgetastet, um eine Spannung V₆ zu erzeugen. Die Größe der Spannung V₆ ist proportional zur Länge der Zeit T/2, sie ist jedoch konstant für die Halbperiode. Die Spannung vom Abtast- und Halteglied 16 wird durch die Spannung vom Abtast- und Halteglied 22 dividiert, um die Division von [V _IN (t)]² durch T/2 zu erhalten, wie dies durch Gleichung (2) gefordert wird.

Das Ausgangssignal V₇ des Dividierers 20 liegt an einem Quadratwurzelglied 24. Das Quadratwurzelglied 24 erzeugt eine Spannung gleich der Quadratwurzel der seinem Eingang zugeführten Spannung. Dieses Glied bewirkt das Quadratwurzelziehen in Gleichung (2). Das Ausgangssignal des Quadratwurzelgliedes 20 ist V _RMS (t), das proportional zum Effektivwert von V _IN (t) ist, wie dies gezeigt wurde.

Es gibt oft Systeme, in denen die Frequenz der Spannung V _IN (t) gesteuert ist, um konstant zu bleiben. Wenn die Frequenz der Spannung V _IN (t) konstant ist und eine Halbwellen- Symmetrie zeigt, kann die in Fig. 1A dargestellte Schaltungsanordnung vereinfacht werden. Wenn insbesondere eine Halbwellen- Symmetrie angenommen wird und weiterhin vorausgesetzt ist, daß die Frequenz des Eingangssignales V _IN (t) konstant ist, kann die Gleichung (3) ausgedrückt werden durch:

mit T/2 = feste Zeitdauer gleich einer halben Periode des Signales V _IN (t), und
K = Konstante proportional zur festen Zeitdauer T/2.

In Fig. 2A ist die Schaltungsanordnung zum Berechnen der quadratischen Mittelwertspannung eines periodischen Signales mit Halbwellen-Symmetrie und fester Frequenz gezeigt. Obwohl ein Einweg-Gleichrichter weiter unten näher erläutert wird, kann anstelle des Einweg-Gleichrichters ein Zweiweg-Gleichrichter verwendet werden. In diesem Fall sind die in Fig. 2B dargestellten Signale nicht gleich.

Ein Gleichrichter und Dividierer 26 erzeugt eine Einweg- Gleichrichtung der Eingangsspannung, die zur Erläuterung mit einem Spitzenwert von 115 V dargestellt ist. Das Ausgangssignal des Gleichrichters und Dividierers 26 ist ein einweg-gleichgerichtetes Signal V₁, das auf einen gewählten tieferen Pegel mit einem Spitzenwert von z. B. 2 V gedämpft ist. Das Ausgangssignal V₁ liegt an einem Quadrierer 28, um das Eingangssignal zu quadrieren, so daß der Term [V _IN (t)]² der Gleichung (3) entsteht, der durch V₂ angedeutet ist.

Das Ausgangssignal des Quadrierers 28 wird zur einem gesteuerten Integrierer 30 gespeist, um [V _IN (t)]² für jede ganze Halbperiode des Signales zu integrieren, d. h. zwischen Null und T/2. Das Ausgangssignal V₃ des gesteuerten Integrierers 30 wird an ein Abtast- und Halteglied 32 abgegeben. Nachdem die Spannung V₃ vom gesteuerten Integrierer 30 durch das Abtast- und Halteglied 32 abgetastet und gehalten wurde, um ein Signal V₄ zu erzeugen, wird der gesteuerte Integrierer 30 auf Null gebracht, und er ist bereit, für den nächsten Halbzyklus des Eingangssignales mit der konstanten Periode zu arbeiten.

Das Ausgangssignal V₄ des Abtast- und Haltegliedes 32 bleibt für die Halbperiode konstant und wird auf einen neuen Wert fortgeschrieben, sooft der gesteuerte Integrierer 30 abgetastet ist. Das Ausgangssignal des Abtast- und Haltegliedes 32 ist bis zum nächsten Fortschreibpunkt konstant.

Ein Taktgeber 34, der auf die Eingangsspannung V _IN (t) anspricht, steuert den Zeitpunkt, in dem der gesteuerte Integrierer 30 die Spannung [V _IN (t)]² integriert, um zu gewährleisten, daß die Integration für die volle Halbperiode der Spannung V _IN (t) erfolgt, d. h. zwischen Null und T/2. Der Taktgeber 34 stimmt auch den Takt des Abtast- und Haltegliedes 32 so ab, daß das Ausgangssignal des gesteuerten Integrierers 30 am Ende der Periode abgetastet wird, während der die Integration eintritt. Danach wird der gesteuerte Integrierer 30 durch ein Signal vom Taktgeber 34 gelöscht. Die Einzelheiten des Zeitgebers werden weiter unten anhand der Fig. 5 und 6 näher erläutert.

Die konstant fortgeschriebene Gleichspannung V₄ vom Abtast- und Halteglied 32 liegt an einem Quadratwurzelglied 36. Das Quadratwurzelglied 36 erzeugt eine Spannung gleich der Quadratwurzel der seinem Eingang zugeführten Spannung in der anhand der Fig. 1A erläuterten Weise. Das Ausgangssignal des Gliedes ist V _RMS (t), das proportional zum Effektivwert von V _IN (t) ist, wie dies für ein Eingangssignal mit konstanter Frequenz gezeigt ist.

In Fig. 3 ist ein Generator dargestellt, der einen Regler aufweist, der das Prinzip der Schaltungsanordnung der Fig. 1 oder 2 verwendet. Ein Generator 38, der schematisch mit Hauptwicklungen 40 gezeigt ist, speist Leistung mit einer Nennwechselspannung (115 V) zu einer Last 42. Ein Effektivspannungs-Regler 44 empfängt die Spannung V _IN (t) für jedes Phase der Spannung von den Wicklungen 40. Die Phasenspannungen werden im folgenden als Φ A-, Φ B- und Φ C-Spannung bezeichnet. Wie weiter unten näher erläutert wird, erzeugt der Effektivspannungs- Regler 44 einen Feldstrom, um den Effektivwert der Eingangsspannung V _IN (t) für eine genaue Effektivwert-Regelung oder -Einstellung der Ausgangsspannung beizubehalten. Weiterhin sind dem Effektivspannungs-Regler 44 Signale von Stromwandlern 48 zugeführt, die den an eine Last 42 abgegebenen Strom darstellen. Diese Signale können verwendet werden, um die Größe des Erregerfeldstromes während eines fehlerhaften Zustandes zu steuern.

Anhand der Fig. 4 wird der Effektivspannungs-Regler näher erläutert. Die Eingangsspannungen V _IN (t) für jede Phasenspannung Φ A, Φ B und Φ C liegen jeweils an Gleichrichtern und Dividierern 50 A bzw. 50 B bzw. 50 C. Jeder Gleichrichter und Dividierer 50 arbeitet in gleicher Weise und ähnlich wie das entsprechende Bauteil, das oben im Zusammenhang mit der Fig. 1 näher erläutert wurde. Die Ausgangssignale der Gleichrichter und Dividierer 50 sind Quadrierern 52 für jede Phasenspannung Φ A, Φ B und Φ C zugeführt, und diese arbeiten in gleicher Weise wie das entsprechende Bauteil, das oben im Zusammenhang mit der Fig. 1 näher erläutert wurde. Das Ausgangssignal des Quadrierers 52 wird in einen gesteuerten Integrierer 54 für jede Phasenspannung Φ A, Φ B und Φ C eingespeist, und auch dieses Bauteil arbeitet in gleicher Weise wie das entsprechende Bauteil, das oben im Zusammenhang mit der Fig. 1 erläutert wurde.

Die Ausgangssignale von den gesteuerten Integrierern 54 werden in ein Abtast- und Halteglied 56 eingespeist, das hiervon einmal jede Halbperiode für die Phasenspannung Φ A, Φ B und Φ C oder dreimal je Zyklus von V _IN (t) abtastet.

Ein Taktgeber 58, der funktionsmäßig dem Taktgeber 18 in Fig. 1 entspricht, hat Signalformer 60 A, 60 B, 60 C und einen Taktgeber 62. Der Taktgeber 62 spricht auf V _IN (t) an und steuert die Zeitdauern, in denen die gesteuerten Integrierer 54 A, 54 B und 54 C arbeiten und gelöscht sind, sowie die Zeit, in der die Abtastwerte von den Integrierern 14 durch das Abtast- und Halteglied 16 abgetastet sind. Der Taktgeber 62 speist auch ein Signal proportional zu T/2 in ein Abtast- und Halteglied 64.

Das Ausgangssignal vom Abtast- und Halteglied 56 wird in einen Dividierer 66 gespeist. Die Spannung vom Abtast- und Halteglied 56 wird durch die Spannung dividiert, die T/2 darstellt, wie dies durch Gleichung (2) gefordert ist. Das Ausgangssignal des Dividierers 66 wird in ein Quadratwurzelglied 68 eingespeist. Das Quadratwurzelglied 68 erzeugt eine Ausgangsspannung V _RMS (t) proportional zum Effektivwert der Eingangsspannung für die Phasenspannungen Φ A, Φ B und Φ C der Spannung V _IN (t).

Das Ausgangssignal des Quadratwurzelgliedes 68 wird in einen Vergleicher 70 eingespeist. Weiterhin liegt am Vergleicher 70 eine Spannung von einem Zener-Bezugselement 72, die einen gewählten oder Bezugs-Effektivwert für die Spannung darstellt. Das Ausgangssignal des Vergleichers 70 ist ein Fehlersignal, das die Differenz in Größe und Vorzeichen zwischen der gemessenen Effektivspannung vom Quadratwurzelglied 68 und der Bezugsspannung vom Zener-Bezugselement 72 darstellt. Das Ausgangssignal des Vergleichers 70 wird einem Hochphasen-Verstärkungs- und Kompensierglied 74 und einem Integrier-Verstärkungs- und Kompensierglied 78 zugeführt.

Das Verstärkungs- und Kompensierglied 74 ist von der Form

und hat derart eine gewählte Zeitkonstante, daß die höchste Phase vorherrscht. Das Ausgangssignal des Verstärkungs- und Kompensiergliedes 74 bildet das Grundkorrektursignal für einen Summierer 76.

Das Integrier-Verstärkungs- und Kompensierglied 78 ist von der Form

und bildet eine Integral-Abstimmung, die eine Nullfehler- Spannungssteuerung bewirkt. Der Spannungskorrekturbereich dieses Gliedes ist begrenzt (z. B. 5 V), so daß das der höchsten Phase proportionale Signal kurzzeitig vorherrscht. Das Ausgangssignal des Integrier-Verstärkungs- und Kompensiergliedes 78 wird in das Summierglied 76 gespeist.

Das Ausgangssignal des Summiergliedes 76 ist eine Spannung proportional zum Effektivwert der Spannung V _IN (t), und es ist mit der Erregerfeldwicklung 46 (Fig. 3) des Generators 46 gekoppelt.

Andere Bauteile und Schaltungen können dem Summierglied 76 beigefügt werden, um weiter das Signal vom Integrier- Verstärkungs- und Kompensierglied 78 zu ändern. Zum Beispiel kann ein mit dem Stromwandler 48 (Fig. 3) gekoppeltes Strombegrenzungs- Verstärkungs- und Kompensierglied 80 ein Signal erzeugen, um die Größe des Feldstromes dann zu verringern, wenn der Strom je Einheit zu groß wird, wie z. B. bei fehlerhaften Zuständen. Weiterhin kann ein Kompensierglied 82, das ein Signal proportional zum Erregerstrom empfängt, verwendet werden, um das transiente oder kurzzeitige Verhalten zu verbessern und Änderungen der Verstärkung aufgrund Temperaturschwankungen im Erregerfeld-Widerstand auszuschließen.

Der Feldstrom kann impulsbreiten-moduliert und mit dem Generator 44 in jeder annehmbaren Weise einschließlich Synchronisation der 1200-Hz-Welligkeitsfrequenz synchronisiert sein. Alternativ kann der Feldstrom-Verstärker mit dem Generator 44 mittels eines (nicht dargestellten) Dauermagnet- Generators (PMG) synchronisiert sein.

Die oben beschriebene Schaltungsanordnung ist insbesondere für eine genaue Regelung während eines transienten oder kurzzeitigen Zustandes vorteilhaft, wenn sich die Frequenz von V _IN (t) verändert. Derartige kurzzeitige oder transiente Zustände können auf zahlreichen Faktoren beruhen, einschließlich der Anlegung einer Stoßbelastung (d. h., wenn die Nennlast an den Generator in einer Stufe angelegt wird). Wenn weiterhin die Frequenz von V _IN (t) als konstant angenommen wird, kann die oben beschriebene Schaltungsanordnung vereinfacht werden, wie dies im Zusammenhang mit der Fig. 2 erläutert wurde.

Der Taktgeber 62 hat die in Fig. 5 gezeigte Schaltung und die in Fig. 7 gezeigte Schaltung. In Fig. 5 werden die Phasenspannungen Φ A, Φ B und Φ C der Spannung V _IN (t) wahlweise an Gatter 84 bis 89 abgegeben. Die Gatter 84, 86 und 88 sind an ihrem Eingang mit Invertern versehen, wie dies gezeigt ist. Die Ausgangssignale der Gatter 84 bis 89 stellen die Abtast- und Löschfunktionen für jede Phase der Spannung vom Generator 44 dar. Insbesondere tritt das Abtasten der Φ A-Spannung am Ende des Empfangs der Halbperiode von Φ A (f) auf und ist durch · dargestellt, wie dies in Fig. 6 gezeigt ist. Der Integrierer 54 A wird bei 4f/3 gelöscht, nachdem Φ A abgetastet wurde, und ist durch B · C dargestellt. Bei jeder Halbperiode wird die Spannung des gesteuerten Integrierers 54 B durch ein von · bei 5π/3 entwickeltes Abtast-Φ B-Signal abgetastet. Nachdem der Integrierer 54 abgetastet wurde, wird er durch ein von A · C bei 2π entwickeltes Signal-Lösch-Φ B- Signal gelöscht. Schließlich wird der Integrierer 54 C am Ende der Halbperiode der Φ C-Spannung bei π/3 durch das von · entwickelte Abtastsignal Φ C abgetastet. Der gesteuerte Integrierer 54 C wird durch das Lösch-Φ C-Signal gelöscht, das von A · B bei 2π/3 entwickelt sein kann. Ein ODER-Gatter 90 kann vorgesehen sein, um ein Löschsignal für Φ A, Φ B oder Φ C zu erzeugen.

In Fig. 7 ist eine Analog-Schaltung zum Erzeugen einer Spannung proportional zu T/2 dargestellt, die für jede Schaltung vorteilhaft ist, die für Φ A, Φ B und Φ C benötigt wird. Schalter 92 und 94 können durch die in Fig. 5 dargestellte Logik gesteuert werden, solange sie entsprechend den in Fig. 7 gezeigten Signalen offen und geschlossen sind. Wenn der Schalter 92 geschlossen ist, wird eine durch eine Z-Diode 94 und den Stromfluß durch einen Widerstand 96 eingestellte Bezugsspannung am negativen Anschluß eines Operations- Verstärkers 98 über einen Widerstand 100 angelegt. Am Ende von V _IN (t) für Φ A ist der Schalter 92 geöffnet, und die durch einen Kondensator 102 gespeicherte Ausgangsspannung kann abgetastet werden. Die Ausgangsspannung ist proportional zu T/2. Nach Abtastung der Spannung wird der Kondensator 102 durch Schließen des Schalters 94 gelöscht.

Claims (5)

1. Schaltungsanordnung zum Erzeugen eines Spannungssignals, das proportional zum Effektivwert einer periodischen Eingangsspannung Φ A ist, die eine Phase einer dreiphasigen Eingangsspannung Φ A, Φ B und Φ C darstellt, wobei die Anordnung einen Gleichrichter (50 A), an den die Eingangsspannung Φ A angelegt ist, eine Quadrierschaltung (52 A), die an den Gleichrichter angeschlossen ist, einen Integrierer (54 A) mit einem an der Quadrierschaltung (52 A) angeschlossenen Eingang und einem Rückstelleingang, ein Abtast-Halte-Glied (56), das an einen Ausgang des Integrierers (54) geschaltet ist, ein Dividierglied (66), an das die Eingangsspannung angelegt ist und das an das Abtast-Halte-Glied geschaltet ist, und eine an das Dividierglied angeschlossene Quadratwurzelschaltung aufweist, dadurch gekennzeichnet, daß ein Taktgeber (62) mit einem ersten (84) und einem zweiten (85) UND-Gatter vorgesehen ist, daß am ersten Gatter ein erstes Paar Phasen Φ A und Φ C und am zweiten UND-Gatter ein zweites Paar Phasen Φ B und Φ C anliegt, daß das Abtast-Halte-Glied an den Ausgang des ersten UND-Gatters (84) angeschlossen ist, daß das Ausgangssignal des Integrierers am Ende der Halbperiode der Eingangsspannung Φ A abgetastet wird und daß der Rückstelleingang des Integrierers an den Ausgang des zweiten UND-Gatters (85) geschaltet ist, so daß der Integrierer zurückgestellt wird, nachdem dessen Ausgangssignal abgetastet worden ist.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein zweites Abtast-Halte-Glied (64) einen an das Dividierglied (66) angeschlossenen Ausgang und einen Eingang aufweist und der Taktgeber (62) eine an den Eingang des zweiten Abtast-Halte-Gliedes angeschlossene Signalperiodenmeßschaltung (Fig. 7) aufweist.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalperiodenmeßschaltung einen Operationsverstärker (98) aufweist, dessen nichtinvertierender Eingang auf Erdpotential liegt, daß ein Kondensator (102) zwischen dem invertierenden Eingang des Operationsverstärkers und dessen Ausgang liegt, daß ein erster Widerstand (96) und eine Zenerdiode (93) an einem Verbindungspunkt und zwischen einer Spannungsquelle (+V) und dem Erdpotential in Reihe geschaltet sind und daß ein zweiter Widerstand zwischen dem invertierenden Eingang des Operationsverstärkers und dem Verbindungspunkt angeordnet ist und der Ausgang des Operationsverstärkers an die zweite Abtastschaltung (64) geschaltet ist.

4. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß der Taktgeber ferner Signalformungsschaltungen (60) aufweist, wovon eine zwischen eine (Φ A) der Phasen und dem ersten UND-Gatter geschaltet ist und die zweite zwischen der anderen Phase Φ B und dem zweiten UND-Gatter und die dritte zwischen der letzten Phase Φ C und den ersten und zweiten UND-Gattern.

5. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß der Gleichrichter ein Halbwellen-Gleichrichter ist.