DE2849795A1 - Anordnung zur adressierung eines digitalspeichers - Google Patents
Anordnung zur adressierung eines digitalspeichersInfo
- Publication number
- DE2849795A1 DE2849795A1 DE19782849795 DE2849795A DE2849795A1 DE 2849795 A1 DE2849795 A1 DE 2849795A1 DE 19782849795 DE19782849795 DE 19782849795 DE 2849795 A DE2849795 A DE 2849795A DE 2849795 A1 DE2849795 A1 DE 2849795A1
- Authority
- DE
- Germany
- Prior art keywords
- output
- input
- digital
- analog
- nand gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/28—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical producing multiple scanning, i.e. using more than one spot at the same time
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G1/00—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data
- G09G1/20—Control arrangements or circuits, of interest only in connection with cathode-ray tube indicators; General aspects or details, e.g. selection emphasis on particular characters, dashed line or dotted line generation; Preprocessing of data using multi-beam tubes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1009—Calibration
- H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
- H03M1/1038—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables
- H03M1/1047—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by storing corrected or correction values in one or more digital look-up tables using an auxiliary digital/analogue converter for adding the correction values to the analogue signal
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Remote Sensing (AREA)
- Radar, Positioning & Navigation (AREA)
- Nonlinear Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Description
RCA 71926 S/kn
USA Serial No. 852 086 28A9795
vom 16. November 1977
Anordnung zur Adressierung eines Digitalspeichers
Die Erfindung betrifft Digital/Analog-Umsetzer und insbesondere derartige Umsetzer zur Verwendung bei der Adressierung eines
Digitalspeichers.
Es sind mehrere Bildanzeigeeinheiten bzw. Bild-Sichtgeräte vorgeschlagen
worden, die mit einer Vielzahl von Elektronenstrahlen die verschiedenen Abschnitte des Bild-Siehtschirms :
abtasten. Eine derartige Einheit ist in der US-PS 4 028 582 beschrieben. Bei diesen Einheiten können Helligkeitsvariationen
zwischen Abschnitten des Schirmes aufgrund der Ungleichfürmigkeit
der Strahlenintensitäten bezüglich jedes der Schirmabschnitte bestehen. Um dieses Problem der Ungleichförmigkeit zu lösenP wurde
ein RUckkopplungssystem vorgeschlagen j, bei dem die Elektronenstrahlintensität
fUr jeden Schirmbereich periodisch erfaßt und auf eine vorgegebene Norm abgestimmt wird. In des US-Patentanmeldung
, Serial No. 749 178 vom 9„ Dezember 1976 (Electron
Gun Control System) ist ein System für die Elektronenstrshl-Erfassung
und-Regelung angegebene Diese Strshlen-Abgleich=-
oder Ausgleichsschaltung^ welche die Strahlen gleich macht,
enthält einen digitalen Speicher alt dissktoa Z
109820/081©
-X-
in welchem Daten gespeichert werden, welche repräsentativ sind
für eine Abbildung der "GitterspannungV'Strahlstromcharakteristiken"
eines speziellen Strahlsystems. Ein vorher digital dargestelltes Videosignal adressiert verschiedene Speicherplätze
in dem Speicher, welche die speziellen Abbildungsdaten enthalten, um den gewünschten Helligkeitspegel zu liefern. Die digitalen
Daten für die Abbildung werden in Analogdaten umgewandelt und verwendet, um den Strahlerzeuger vorzuspannen.
Bei derartigen Anzeigeeinheiten tastet jeder Elektronenstrahl gleichzeitig seinen Bereich des Anzeigeschirms ab. Daher muß
das ankommende serielle Videosignal verarbeitet werden, um jeder Einheit, deren Strahlen gleichzeitig abtasten, parallel zugeführt zu
werden. Ein dieses Abtasten ausführender Umsetzer ist in der US-PS
4 080 630 (Line Scan Converter for an Image Display device) beschrieben.
Dieser Umsetzer für die Zeilenablenkung und das Strahlerzeuger-Steuersystem benützen ein Videosignal in Digitalform. Eine gut
bekannte Methode zur Darstellung eines Analogsignals in Digitalform ist die sukzessive Näherungstechnik. Eine Art dieses Typs
eines Analog/Digital-Umsetzers ist in "Electronic Design", Band 25, Seiten 55 bis 57, 5. Dezember 1968, beschrieben.
Eine bevorzugte Ausführungsform der Erfindung beinhaltet eine Anordnung
zur Adressierung eines Digitalspeichers mit einem analogen Eingangssignal und verwendet einen Digital/Analog-Umsetzer,
der an den Ausgang des Speichers angeschlossen ist. Ein Komparator
weist Eingänge auf, von denen einer an den Ausgang des Digital/ Analog-Umsetzers angeschlossen ist und von denen der andere das
analoge Eingangssignal empfängt. Ferner ist eine Einrichtung zur Änderung einer Digitalzahl abhängig vom Ausgang des Komparators
vorgesehen, deren Ausgang an den Adressiereingang des Digital-
909820/0918
Speichers angeschlossen ist. Eine Schalteinrichtung verbindet wechselweise den Eingang des Oigital/Analog-Umsetzers mit dem
Ausgang des Speichers oder der Einrichtung zur Änderung der Digitalzahl»
Im folgenden wird eine bevorzugte Ausführungsform der erfindungsgemäßen
Anordnung zur Erläuterung weiterer Merkmale anhand der Zeichnung beschrieben. Es zeigen:
Fig. 1 eine Perspektivansicht einer Bildanzeigeeinheit, welche
die erfindungsgemäße Anordnung verwendet,
Fig. 2 eine Schaltung für das System zur Adressierung des Digitalspeichers,
und
Fig. 3 eine Schaltung eines Teils der in Fig. 2 dargestellten Schaltung.
Im folgenden wird zuerst Bezug genommen auf Fig. 1, in der eine flache Bildanzeigeeinheit dargestellt und mit 10 bezeichnet ist,
die einen evakuierten Kolben 12 mit einem Anzeigeabschnitt und einem Strahlerzeugerabschnitt 16 aufweist. Der Anzeige- oder
Sichtabschnitt 14 wird durch vordere und rückwärtige Wände 18
und 20 gebildet, die durch vier Seitenwände 22 in Abstand zueinander gehalten werden. Innerhalb des Kolbens 12 befindet
sich eine Vielzahl von Stützwänden 24, die sich zwischen den vorderen und rückwärtigen Wänden 18 und 20 erstrecken, so daß
der Kolben in mehrere Kanäle 26 unterteilt wird. Innerhalb jedes Kanals 26 befindet sich eine Elektronenstrahlführung, die
mit dem Bezugszeichen 27 angedeutet ist und duch eine beliebige konventionelle Führung gebildet sein kann, beispielsweise wie
sie in der US-PS 4 028 582 beschrieben ist. An der inneren
909820/0918
Fläche der Vorderwand 18 befindet sich ein kathodolurainiszenter
Schirm 28 und eine Anodenelektrode 30.
Der Strahlerzeugerabschnitt 16 kann jede Form haben, die geeignet
ist, den jeweiligen, darin enthaltenen Strahlerzeuger zu umschließen. Der Elektronenstrahlerzeuger kann jeden bekannten
Aufbau haben, der geeignet ist, selektiv Elektronenstrahlen entlang
jedes der Kanüle 26 zu richten. Beispielsweise kann der Strahlerzeuger eine Vielzahl von Einzelstrahlerzeugern aufweisen,
die am Ende der Kanäle 26 angeordnet sind. Andererseits kann dieser Strahlerzeuger eine linienförmige Kathode enthalten,
die sich entlang des Strahlerzeugerabschnitts 16 Über die Enden
der Kanäle 26 erstreckt und imstande ist, selektiv einzelne Elektronenstrahlen in diese Kanäle zu richten. Ein linienförmige?
Strahlerzeuger ist in der US-PS 2 858 464 beschrieben.
Während des Betriebs der Anzeigeeinheit 10 bewegen sich die vom
Elektronenstrahlerzeuger^abschnitt 16 erzeugten Elektronenstrahlen
gleichzeitig in den Fuhrungen 27 in den Kanälen 26 nach oben. Wenn die Strahlen eine bestimmte Position entlang
der Länge der Fuhrung erreichen, werden sie in Richtung auf den kathodoluminiszenten Schirm 28 aus der Führung heraus abgelenkt.
Die Strahlen in jedem Kanal 26 tasten dann den Bereich des Schirmes innerhalb dieses Kanals ab, so daß die Elektronenstrahlen
in jedem Kanal gleichzeitig einen Bereich einer Horizontallinie auf der Bildanzeigeeinheit abtasten.
Videosignal kann gleichzeitig zugeführt werden, um die
Elektronenstrahlen in jedem der Kanäle 26 zu erzeugen, wobei ύί® in Fig. 2 dargestellte Schaltung verwendet wird. In einer
Qonoehzeraatischen Anzeigeeinheit (in Fig. 2 sind zwei derartige
iOSSSO/0918
Schaltungen dargestellt) wird fUr jeden Kanal 26 eine einzelne
Strahlerzeuger-Steuerschaltung 40 verwendet. Wenn die Anzeigeeinheit 10 zur Erzeugung eines Farbbildes verwendet werden soll,
werden drei Strahlen injxlem Kanal 26 erzeugt und somit sind drei
Steuerschaltungen 40 jedem Kanal zugeordnet, wobei die Steuerschaltungen 40 der in Fig. 2 gezeigten Schaltung ähnlich sind.
Jede Steuerschaltung 40 weist ein erstes analoges Schieberegister
42 auf, das ein Schieberegister in Form eines ladungsgekoppelten Registers (CCD) oder in Form einer Eimerketten-Verzögerungsleitung
(BBD-Verzögerungsleitung) sein kann. Ein Eingangssignal 44 fUr das erste Schieberegister 42 stellt ein
übliches serielles, analoges Videosignal dar. Jedes erste Schieberegister 42 weist eine Zahl von Stufen auf, die gleich
der Zahl von Bildelementen in dem Abschnitt der abzutastenden Wiedergabezeile in dem zugeordneten Kanal ist. Die ersten
Schieberegister 42 sind in Serie miteinander verbunden, so daß die Summe aller Stufen der ersten Schieberegister 42 gleich der
Zahl von Bildelementen entlang einer gegebenen Linie bzw. Zeile der Anzeigeeinheit ist. Jede Steuerschaltung 40 weist ferner
ein zweites analoges Schieberegister 46 auf, das eine Stufe fUr jedes der Bildelemente in einer Zeile im zugeordneten
Kanal 26 hat. Beispielsweise kann eine typische Anzeigeeinheit IQ
40 Kanüle und etwa 640 Bildelemente fUr jede Farbe auf einer
(*640\ —-rrIStufen vorgesehen
sein. In diesem Fall tastet der Elektronenstrahl in jedem Modul sechzehn Farbbildelemente in jeder Zeile ab. Der Ausgang
des ersten Schieberegisters 42 ist an den Eingang des zweiten Schieberegisters 46 angeschlossen.
909820/0918
Ein Spannungskomparator 48 ist mit einem invertierenden Eingang an den Ausgang des zweiten Schieberegisters 46 angeschlossen.
Der Ausgang des Spannungskomparators 48 ist an den analogen
Eingang einer aufeinanderfolgende Näherungen ausführenden Logikeinheit 50 angeschlossen. Die Näherungslogik 50 erzeugt eine
Digitalzahl, die dann abhängig von dem Signal des Komparators erhöht oder erniedrigt wird. In dem in der Zeichnung dargestellten
Ausfuhrungsbeispiel wird eine sechs Bits umfassende Digitalzahl erzeugt. Vorliegende Erfindung ist jedoch nicht auf eine
spezielle Zahl von Bits beschränkt. Die Schaltung zur Ausfuhrung aufeinanderfolgender Näherungen ist auf dem Gebiet der digitalen/
analogen Umsetzung bekannt. Ein Beispiel einer derartigen Näherungsschaltung ist in "Electronic Design" Band 25, Seite
bis 57, 5. Dezember 1968 beschrieben und in Fig. 3 dargestellt.
Gemäß Fig. 3 wird der Ausgang des Komparators 48, der mit V.
bezeichnet ist, der Logikeinheit 50 zugeführt und über eine Eingangsleitung 52 an einen Eingang eines ersten NAND-Glieds
mit zwei Eingängen angelegt. Der andere Eingang des NAND-Glieds 54 empfängt ein invertiertes Taktimpulssignal f , das durch ein
erstes Differenzierglied 56 differenziert wurde. Der Ausgang
des NAND-Glieds 54 ist an eine erste Sammelleitung (Bus) 58 angeschlossen. Ein zweites NAND-Glied 60 mit zwei Eingängen fuhrt
die Funktion eines Inverters aus, wobei ein einziger Anschluß an die nicht'invertierte Taktfrequenz f geschaltet ist, welche durch
einjweites Differenzierglied 52 differenziert wurde. Der Ausgang
des zweiten NAND-Glieds 60 ist an eine zweite Sammelleitung (Bus) 64 angeschlossen . Die nichtiinvertierte Taktfrequenz f wird
ferner einem Zähler 66 zugeführt, der durch einen konventionellen
Ringzähler gebildet ist und eine Ausgangsstufe t. bis t, fUr
909820/0918
jedes Bit der Digitalzahl aufweist, die von der Logikeinheit 50 erzeugt wird, zuzüglich einem Steuerausgang ty.
Jede Ausgangsstufe t. bis t, weist eine erhöhende und erniedrigende
Einheit auf, die aus einem dritten und einem vierten NAND-Glied bzw. 70, jeweils mit zwei Eingängen/besteht^ sowie einTbistabile
Verriegelungsglied (Latch) 72ff~Die eine Erhöhung und eine Erniedrigung
hervorrufenden Einheiten 68 bzw. 70 für drei der Bits sind in Fig. 3 dargestellt und mit 2,2,2 bezeichnet, wobei 2 das Bit
mit geringster Bedeutung und 2 das Bit mit höchster Bedeutung sind. Das dritte NAND-Glied 68 ist mit einem ersten Eingang an die zweite
Hauptleitung 64 angeschlossen und mit seinem Ausgang an den Setz-Eingang
des Verriegelungsglieds 72 geschaltet. Das vierte NAND-Glied 70 ist mit einem Eingag an die erste Hauptleitung 58 und mit
seinem Ausgang an den Rückstell-Eingang des Verriegelungsglieds geschaltet. Die zweiten Eingänge des dritten und vierten NAND-Glieds
68, 70 sind gemeinsam an einen Ausgang (t, bis t,) des
siebenstufigen Zählers 66 angeschlossen. Die Ausgangssignalbüs
der aufeinanderfolgende Näherungen ausführenden Logikeinheit 50 werden vom Wormat-Ausgang Q jedes Verriegelungsglieds 72 erhalten.
Der komplementäre Ausgang Q jedes Verriegelungsglieds 72 endet innerhalb der Logikeinheit 50. Der siebte Ausgang t- des Zählers
66 ist an den Rückstell-Eingang jedes Verriegelungsglieds 72 angeschlossen.
Aus Fig. 2 ist ersichtlich, daß das digitale Ausgangssignal der Logikeinheit 50 an die Adresseneingänge eines Speichers 76
mit direktem Zugriff (RAM) geführt wird. Der Speicher 76 speichert die Bildinformation für den dem Modul 40 zugeordneten
Strahlerzeuger. Die Funktionsweise des Speichers 76 ist im einzelnen in der US-Patentanmeldung Serial No. 749 178 vom
909820/0918
9. Dezember 1976 angegeben. In dieser Patentanmeldung ist auch im einzelnen die Speicherung der Daten im Speicher erläutert.
Das Ausgangssignal eines Digital/Analog-Umsetzers 78 wird an
den invertierenden Eingang des Komparators 48 und an einen Tastspeicherverstärker 80 geführt. Der Tastspeicherverstärker
80 wird benutzt, um einen Strahlerzeuger 82 innerhalb des Strahlerzeugerabschnitts
16 vorzuspannen. Die Eingänge des Umsetzers 78 sind an einen im Multiplexbetrieb arbeitenden Schaltkreis
angeschlossen, der wechselweise die Eingänge des Umsetzers entweder
an den das Ausgangssignal liefernden Ausgang der Näherungslogik 50 oder an den das Ausgangssignal des Speichers 26 liefernden
Ausgang abhängig von einem Impuls einer Taktschaltung 86 anschließt.
!■Jährend des Betriebs der Anzeigeeinheit wird das empfangene
Videosignal seriell durch jedes der ersten Schieberegister 42 geschoben. Nach einer Zeilenablenkperiode (z.B. 63,5Usec bei
NTSC) wird eine Zeile der Videoinformation in den ersten Schieberegistern
gespeichert. Jedes erste Schieberegister 42 enthält die Viedeosignalinformation für den Abschnitt der Zeile innerhalb
ihres entsprechenden Kanals 26. Während des horizontalen RücklaufIntervalls wird, die in jedem der ersten Schieberegister
42 enthaltene Videoinformation parallel an die zweiten Schieberegister 46 übertragen, so daß die zweiten Schieberegister nunmehr
die Videosignalinformation für den Bereich der anzuzeigenden bzw. darzustellenden Zeile innerhalb jedes Kanals 26 enthält.
Mährend des nächsten Horizontalirtervalls wird eine andere Zeile
der Videoinformation durch die ersten Schieberegister 42 geschoben und die parallelen Segmente der vorangehenden Video-
909820/0918
informationszeile, die in den zweiten Schieberegistern gespeichert
sind, werden aus den zweiten Schieberegistern 46 heraus verschoben und an den Komparator 48 angelegt. Da das Videosignal für das
erste Bildelement in den Komparator jedes Moduls verschoben wird, leiten die Taktsignle f und f den Betrieb der Logikeinheit
ein. Dieser Betriebsbeginn stellt jedes der Bit-Verriegelungsglieder 72 auf Null zurück und setzt das Verriegelungsglied (2 )
mit dem höchsten Wert, so daß das digitale Wort eine 100000 darstellt. Der Multiplexer 84 verbindet den Umsetzer 78 mit dem Ausgangssignal
der Logikeinheit 50, so daß das digitale Wort von der Logikeinheit 50 in den Umsetzer geführt wird. Das digitale
Wort wird in ein Analogsignal umgesetzt und dem Komparator 80 zugeführt, in welchem es mit dem Ausgangssignal des zweiten
Schieberegisters 46 verglichen wird. Wenn das Ergebnis dieses Vergleichs anzeigt, daß das Videosignal des zweiten Schieberegisters
46 geringer als das Analogsignal ist, welches dem Digitalwort der Näherungslogik äquivalent ist, stellt die
Logikeinheit 50 das Verriegelungsglied 72 mit der höchsten Biteinstellung (2 ), d.h. dieses Bit,auf Null. Wenn jedoch der
Komparator 48 anzeigt, daß das Videosignal des zweiten Schieberegisters 46 größer als die Analoggröße des digitalen Wortes
der Näherungslogik 50 ist, wird das Verriegelungsgiied 72, das dem Bit höchster Bedeutung (2 ) zugeordnet ist, nicht zurückgestellt.
Die Taktimpulse lassen dann die Logikeinheit 50 eine "1" auf das Bit mit der nächsthöheren Bedeutung (2 ) setzen.
Das neue Digitalwort (110000 oder 010000) der Logikeinheit 50 wird dann durch den Umsetzer 46 in eine Analoggröße umgesetzt
und dem Komparator 48 zugeführt. Wenn der Vergleich anzeigt, daß die Analoggröße dieses Digitalwortes größer als das Videosignal
des zweiten Schieberegisters 46 ist, stellt die Logikeinheit 50 das Verriegelungsglied für das Bit rait der zweit-
909820/0918
höchsten Bedeutung (2 ) zurUck. Im umgekehrten Fall wird keine
Rückstellung des Verriegelungsglieds für das Bit mit der zweithöchsten Bedeutung erfolgen.
Dieses Durchlaufen mit der Erhöhung der digitalen Zahl in der Näherungslogik und dem Vergleichen dieser digitalen Zahl mit dem
Videosignal des Bildelements dauert für jedes der eechs Bits des digitalen Wortes an. Wenn das letzte Bit mit dem Videoeingangssignal
verglichen ist, stellt das digitale Wort der Näherungslogik eine digitale Näherung des analogen Videoeingangssignals
dar. An diesem Punkt bewirken die Taktsignale für die Anzeigeeinheit, daß der Multiplexer-Schalter 84 den Leseausgang des
RAM mit dem Digital/Analog-Umsetzer verbindet und eine Adressierung des RAM durch das digitale Wort der Näherungslogik bzw.
Logikeinheit veranlaßt. Die Bildinformation, die an dieser Adresse
enthalten ist, wird dem Digital/Analog-Umsetzer 76 zugeführt, dessen Ausgangssignal dann dem Tastspeicherverstärker 80 zugeführt wird.
Der Tastspeicherverstärker 80 verwendet dann das Eingangssignal von dem Umsetzer 78 zur Modulation des Elektronenstrahls des zugeordneten
Strahlerzeugers 82. Diese Analog/Digital-Umsetzung und die Adressierung des RAM erfolgen gleichzeitig in jedem
Modul für jeden Kanal 26.
Nachdem das Videosignal für das erste Bildelement jedes Moduls den RAM adressiert hat und das Ausgangssignal des RAM 76 an den
Tastspeicherverstärker 80 geführt ist, stellt ein Signal der letzten Ausgangsstufe tj des Zählers 66 alle Verriegelungsglieder
72 im Modul 40 zurück. Dann wird das Videosignal für das zweite Bildelement dieses Moduls durch das zweite Schieberegister
46 zum Komparator 48 geschoben und die Näherungslogik 50 wird
wiederum in Betrieb gesetzt. An diesem Zeitpunkt wird das Video-
9098 20/0918
-U-
signal für das zweite Bildelement durch das Modul auf ahnliche
Weise wie dasjenige des Videosignals fUr das erste Bildelement
verarbeitet. Wenn das Videosignal fUr das letzte, durch das Modul abjcastende Bildelement an den Strahlerzeuger 82 angelegt
ist, ist die nächste Zeile der Videoinformation in den ersten Schieberegistern 42 gespeichert. Daraufhin wird diese Zeile
von Information in die zweiten Schieberegister 46 verschoben und die gesamte Folge wird für die nächste Zeile der Videoinformation
wiederholt.
Durch die Verwendung analoger Schieberegister zur Verarbeitung des Videosignals und getrennte Analog/Digital-Umsetzer für
jedes Modul können gegenüber den bekannten Systemen langsamere Analog/Digital-Umsetzer verwendet werden, wobei die bekannten
Systeme einen Analog/Digital-Umsetzer vor den Schieberegistern einsetzen. Die Verwendung einer Vielzahl von Umsetzern mit geringerer
Geschwindigkeit ergibt eine Kosteneinsparung gegenüber einer .Schaltung, die einen Umsetzer mit hoher Geschwindigkeit
benutzt. Außerdem muß das analoge Schieberegister keine hohen
t) werden, wenn der RAM auf gleiche Weise aktualisiert wird, wie
die einzelnen Strahlerzeugercharakteristiken durch das System kompensiert werden. Die erfindungsgemäße Anordnung verwendet
auch einen einzigen Digital/Analog-Umsetzer für die aufeinanderfolgende digitale Näherung des analogen Viedeosignals ebenso wie
für die Umsetzung des Speicherausgangssignals zur Vorspannung des Elektronenstrahlerzeuger. Dieser Multiplexbetrieb des
Digital/Analog-Umsetzers resultiert in einer Verringerung der Zahl an Umsetzern.
Λ) ««f dt« neuesten SU»c( gebracht
909820/0918
Leerseite
Claims (5)
1) Anordnung zur Adressierung eines Digitalspeichers mit einem Analogsignal und zur Umwandlung des digitalen Ausgangs des Speichers
in ein Analogsignal, mit einem Digital/Analog-Umsetzer, dadurch gekennzeichnet,
daß ein Komparator (48) vorgesehen und mit einem ersten Eingang an den Ausgang des Digital/Analog-Umsetzers (78) angeschlossen
ist und mit seinem zweiten Eingang das analoge Adressierungssignal empfängt, daß eine EinricHung (50) zur Erzeugung einer
digitalen Zahl abhängig von dem Ausgangssignal des Komparators (48) angeordnet ist und einen Ausgang aufweist, der die digitale
Zahl an den Eingangsanschluß des Speichers {76) zur Adressierung anlegt, und daß eine Schalteinrichtung (84) zum wechselweisen
Schalten des Eingangsanschlusses des Digital/Analog-Umsetzers (78) an den Ausgang des digitalen Speichers und an die die
digitale Zahl erzeugende Einrichtung vorgesehen ist.
909820/0918
2) Anordnung nach Anspruch 1, dadurch gekennzeichnet, daß ein Tastspeicherverstärker (80) mit seinem Eingang an den Ausgang
des Digital/Analog-Umsetzers (78) angeschlossen ist.
3) Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß ein Taktgeber (86) zur Lieferung von Taktsignalen an die
die Digitalzahl erzeugende Einrichtung (50) und an die Schalteinrichtung (84) vorgesehen ist.
4) Anordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet,
daß die Einrichtung (50) zur Erzeugung der digitalen Zahl einen ersten Differentiator (56) aufweist, dessen Eingang
ein erstes Taktsignal (f ) empfängt, sowie ein erstes NAND-Glied (54), dessen einer Eingang mit dem Ausgang des ersten Differentiators
und dessen anderer Ausgang mit dem Ausgang (52) des Komparators (48) verbunden ist, einen zweiten Differentiator (62),
dessen Eingang ein zweites Taktsignal (f ) empfängt, und ein zweites NAND-Glied (60), dessen Eingang mit dem Ausgang des zweiten
Differentiators (62) verbunden ist, daß ein Zähler (66) das zweite
Taktsignal (f ) an seinem Steuereingang empfängt, daß wenigstens eine Einheit (68,70) zur Erhöhung bzw. Erniedrigung (des Adressenwertes)
vorgesehen ist, die ein drittes NAND-Glied (68) sowie ein viertes NAND-Glied (70), von denen ein Eingang des dritten
NAND-Gliedes (68) an den Ausgang des zweiten NAND-Gliedes (60) und der zweite Eingang des dritten NAND-Gliedes an einen Ausgang
(t) des Zählers (66) angeschlossen sind und der eine Eingang des vierten NAND-Gliedes (70) an das erste NAND-Glied
(54) und der zweite Eingang an den einen Ausgang (t) des Zählers (66) angeschlossen ist, und ein bistabiles Verriegelungsglied (72) enthält, dessen Setz-Eingang (S) mit dem Aus-
909820/0918
gang des dritten NAND-Glieds (63) und dessen Rückstell-Eingang (R)
mit dem vierten NAND-Glied (70) verbunden ist.
5) Anordnung nach wenigstens einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß ein erstes analoges Schieberegister
(42) und ein zweites analoges Schieberegister (46) vorgesehen sind, daß ein Eingang des zweiten Schieberegisters mit dem Ausgang
des ersten Schieberegisters und ein Ausgang des zweiten Schieberegisters mit dem zweiten Eingang des Komparators (48)
verbunden sind.
909820/091
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/852,086 US4160273A (en) | 1977-11-16 | 1977-11-16 | Digital memory addressing system |
Publications (1)
Publication Number | Publication Date |
---|---|
DE2849795A1 true DE2849795A1 (de) | 1979-05-17 |
Family
ID=25312467
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782849795 Ceased DE2849795A1 (de) | 1977-11-16 | 1978-11-16 | Anordnung zur adressierung eines digitalspeichers |
Country Status (10)
Country | Link |
---|---|
US (1) | US4160273A (de) |
JP (1) | JPS5478615A (de) |
AU (1) | AU4147878A (de) |
CA (1) | CA1114956A (de) |
DE (1) | DE2849795A1 (de) |
FR (1) | FR2409573A1 (de) |
GB (1) | GB2008351B (de) |
IT (1) | IT1101033B (de) |
NL (1) | NL7811306A (de) |
SE (1) | SE7811628L (de) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4344021A (en) * | 1980-07-21 | 1982-08-10 | Rca Corporation | System for compensating for transfer characteristic variations of electron guns |
NL8104185A (nl) * | 1981-09-10 | 1983-04-05 | Martin Johannes Binder | Informatie weergevend stelsel. |
US4462074A (en) * | 1981-11-19 | 1984-07-24 | Codex Corporation | Do loop circuit |
US4761641A (en) * | 1983-01-21 | 1988-08-02 | Vidcom Rentservice B.V. | Information display system |
JPS6067989A (ja) * | 1983-09-26 | 1985-04-18 | 株式会社日立製作所 | 画像表示装置 |
US4593270A (en) * | 1984-06-19 | 1986-06-03 | Burr-Brown Corporation | Successive approximation analog to digital converter |
GB2194109A (en) * | 1986-08-19 | 1988-02-24 | Burr Brown Ltd | Analog output system compatible with digital system bus |
DE10120054B4 (de) * | 2001-04-24 | 2008-01-03 | Infineon Technologies Ag | Halbleiterspeicherbauelement |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3705391A (en) * | 1971-10-22 | 1972-12-05 | Massachusetts Inst Technology | Memory system employing capacitance storage means |
US3943281A (en) * | 1974-03-08 | 1976-03-09 | Hughes Aircraft Company | Multiple beam CRT for generating a multiple raster display |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3662347A (en) * | 1970-03-11 | 1972-05-09 | North American Rockwell | Signal compression and expansion system using a memory |
US3731302A (en) * | 1970-09-14 | 1973-05-01 | Phillips Petroleum Co | Digital/analog conversion system |
DE2534109B2 (de) * | 1975-07-30 | 1979-03-15 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale |
-
1977
- 1977-11-16 US US05/852,086 patent/US4160273A/en not_active Expired - Lifetime
-
1978
- 1978-10-30 CA CA314,698A patent/CA1114956A/en not_active Expired
- 1978-11-09 IT IT29647/78A patent/IT1101033B/it active
- 1978-11-10 SE SE7811628A patent/SE7811628L/xx unknown
- 1978-11-10 GB GB7843986A patent/GB2008351B/en not_active Expired
- 1978-11-10 AU AU41478/78A patent/AU4147878A/en active Pending
- 1978-11-15 NL NL7811306A patent/NL7811306A/xx not_active Application Discontinuation
- 1978-11-15 JP JP14171278A patent/JPS5478615A/ja active Pending
- 1978-11-15 FR FR7832223A patent/FR2409573A1/fr active Granted
- 1978-11-16 DE DE19782849795 patent/DE2849795A1/de not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3705391A (en) * | 1971-10-22 | 1972-12-05 | Massachusetts Inst Technology | Memory system employing capacitance storage means |
US3943281A (en) * | 1974-03-08 | 1976-03-09 | Hughes Aircraft Company | Multiple beam CRT for generating a multiple raster display |
Also Published As
Publication number | Publication date |
---|---|
NL7811306A (nl) | 1979-05-18 |
CA1114956A (en) | 1981-12-22 |
IT7829647A0 (it) | 1978-11-09 |
JPS5478615A (en) | 1979-06-22 |
US4160273A (en) | 1979-07-03 |
FR2409573A1 (fr) | 1979-06-15 |
SE7811628L (sv) | 1979-05-17 |
AU4147878A (en) | 1979-05-24 |
FR2409573B1 (de) | 1983-09-30 |
GB2008351A (en) | 1979-05-31 |
GB2008351B (en) | 1982-06-30 |
IT1101033B (it) | 1985-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2055639C3 (de) | Verfahren zur Korrektur der Schattierungsverzerrungen in einem Videosignal und Schaltungsanordnung zum Durchführen dieses Verfahrens | |
DE2636093C3 (de) | Vorrichtung zur Kontrastverbesserung eines aus punktförmigen Elementen zusammengesetzten Bildes | |
DE2233757C3 (de) | Steuerschaltung fur eine Zeichendarstellanordnung | |
DE2905990C2 (de) | ||
DE2651543C2 (de) | ||
DE3036711C2 (de) | Verfahren zum Verkleinern von grafischen Mustern | |
DE2932525A1 (de) | Verfahren zur umwandlung von bilddaten in ein farbvideo-darstellungsformat sowie geraet zur durchfuehrung dieses verfahrens | |
DE2652709B2 (de) | Verfahren zur wesentlichen Herabsetzung der Auswirkungen von Schmierladungssignalen in einem ladungsgekoppelten Bildwandler | |
DE2261141C3 (de) | Einrichtung zur graphischen Darstellung von in einem Computer enthaltenen Daten | |
DE2601768A1 (de) | Digital arbeitendes farbfernsehsystem | |
DE2648596A1 (de) | Verfahren und vorrichtung zur darstellung eines signalverlaufes auf einem aufzeichnungstraeger | |
DE2549626A1 (de) | Analog-digital-wandler | |
DE4011758C2 (de) | ||
DE2714346B2 (de) | Vorrichtung zum Darstellen von Zeichen mittels eines Sichtgerätes | |
DE3201373A1 (de) | Verfahren zur herstellung eines halbtonklischees | |
DE2223332A1 (de) | Einrichtung zur sichtbaren Anzeige von Daten auf einem Wiedergabegeraet | |
DE2510542A1 (de) | Digitale bildwiedergabevorrichtung mit mehreren bildschirmen | |
DE2819286B2 (de) | Schaltungsanordnung zur Verbesserung der Anzeigenqualität bei der Darstellung von Zeichen auf Bildschirmen von nach dem Rasterprinzip arbeitenden Sichtgeräten | |
DE2053116A1 (de) | Verfahren zur Kompensation von Störsignalen, welche bei der Abtastung von Vorlagen entstehen | |
DE2849795A1 (de) | Anordnung zur adressierung eines digitalspeichers | |
DE3545157A1 (de) | Verfahren und schaltungsanordnung zur aufloesungsumwandlung von binaeren pseudo-halbtonbildern | |
DE2821237A1 (de) | Verfahren und vorrichtung zur wiedergabe von bildern | |
DE3517761C2 (de) | ||
DE2708150C3 (de) | Schaltungsanordnung zur Schaustellung von alphanumerischen Zeichen durch ein Punktmuster auf dem Schirm einer Kathodenstrahlröhre | |
DE1966692A1 (de) | Vorrichtung zur darstellung graphischer informationen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8131 | Rejection |