DE2840305A1 - Verfahren zum programmieren von beschreibbaren festwertspeichern - Google Patents

Verfahren zum programmieren von beschreibbaren festwertspeichern

Info

Publication number
DE2840305A1
DE2840305A1 DE19782840305 DE2840305A DE2840305A1 DE 2840305 A1 DE2840305 A1 DE 2840305A1 DE 19782840305 DE19782840305 DE 19782840305 DE 2840305 A DE2840305 A DE 2840305A DE 2840305 A1 DE2840305 A1 DE 2840305A1
Authority
DE
Germany
Prior art keywords
programming
stored
duration
binary value
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782840305
Other languages
English (en)
Other versions
DE2840305B2 (de
DE2840305C3 (de
Inventor
Juergen Dr Ing Heitmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782840305 priority Critical patent/DE2840305C3/de
Publication of DE2840305A1 publication Critical patent/DE2840305A1/de
Publication of DE2840305B2 publication Critical patent/DE2840305B2/de
Application granted granted Critical
Publication of DE2840305C3 publication Critical patent/DE2840305C3/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/34Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Read Only Memory (AREA)

Description

  • Verfahren zum Programmieren von beschreibbaren Festwert-
  • speichern.
  • Die Erfindung bezieht sich auf ein Verfahren zum Programmieren von beschreibbaren Festwertspeichern, bei denen Binärwerte in Speicherzellen durch Programmiersignale eingespeichert und/oder geändert werden. Weiterhin bezieht sich die Erfindung auf eine Schaltungsanordnung zur Durchf:ahrung des Verfahrens.
  • Als beschreibbare Festwertspeicher sind elektrisch programmierbare, elektrisch löschbare und elektrisch änderbare Festwertspeicher bekannt. Die Programmierung dieser Festwertspeicher erfolgt durch Programmiersignale, die, in Abhängigkeit von den einzuspeichernden Binärwerten, den entsprechenden Speicherzellen zugeführt werden. Diese Programmiersignale müssen während einer vorgegebenen Programmierdauer anliegen, um sicherzustellen, daß die Binärwerte über eine längere Zeitdauer im Festwertspeicher gespeichert bleiben. Ein Maß für die Sicherheit der Informationserhaltung im Festwertspeicher ist der Programmiergrad. Der Programmiergrad nimmt mit zunehmender Programmierdauer bis zu einem Wert von 100 % zu. Bei gleicher Programmierzeit kann der Programmiergrad in Abhängigkeit von den verwendeten Festwertspeicherbausteinen und auch von Speicherzelle zu Speicherzelle innerhalb eines Festwertspeicherbausteins in einem verhältnismäßig breiten Bereich streuen. Weiterhin hängt der Programmiergrad von der Temperatur des Festwertspeichers während der Programmierung ab und zwar nimmt der Programmiergrad, ausgehend von einem Wert von 100 % mit steigender Temperatur ab. Schließlich hängt der Programmiergrad auch von der Programmierspannung, also von der Amplitude des Programmiersignals ab.
  • Bei dem bekannten Verfahren zum Programmieren der Festwertspeicher müssen somit stark eingeschränkte Zeit-, Temperatur- und Spannungsbereiche beachtet werden. Die Zeitbereiche werden dabei so gewählt, daß der gewünschte Programmiergrad mit Sicherheit erreicht wird. Falls der gewünschte Programmiergrad jedoch bei verschiedenen Festwertspeichern oder Speicherzellen früher erreicht wird, wird dies bei dem bekannten Verfahren nicht berücksichtigt. Außerdem können diejenigen Festwertspeicher nicht verwendet werden, bei denen der notwendige Programmiergrad bei einem größeren Temperatur- oder Spannungsbereich nicht erreicht wird.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zum Programmieren von Festwertspeichern anzugeben, bei dem die Programmierdauer selbsttätig an die Eigenschaften des Festwertspeichers oder der einzelnen Speicherzellen angepaßt wird.
  • Erfindungsgemäß wird die Aufgabe bei dem Verfahren der eingangs genannten Art dadurch gelöst, daß der gerade zu beschreibenden Speicherzelle ein dem einzuspeichernden Binärwert zugeordnetes Programmiersignal zugeführt wird, daß durch Lesen des Inhalts der Speicherzelle eine Prüfzeitdauer ermittelt wird, nach der der Binärwert erstmals in der Speicherzelle gespeichert ist,und daß in Abhängigkeit von der Prüfzeitdauer die für eine dauerhafte Speicherung des Binärwerts erforderliche Gesamtdauer des Programmiersignals festgelegt wird.
  • Das Verfahren gemäß der vorliegenden Erfindung macht davon Gebrauch, daß aus der Prüfzeitdauer, nach der erstmals der gewünschte Binärwert eingespeichert ist, auf die Gesamtdauer des Programmiersignals geschlossen werden kann, bei dem der Binärwert mit großer Sicherheit über eine längere Zeitdauer im Festwertspeicher gespeichert bleibt.
  • Das Verfahren hat den Vorteil, daß der Festwertspeicher in kürzerer Zeit programmierbar ist, da die Gesamtdauer jedes Programmiersignals individuell bestimmt wird und nicht auf eine bestimmte bzw. angenommene größte Gesamtdauer festgelegt werden muß. Bei gleicher mittlerer Gesamtdauer für die Programmierung kann ein erweiterter Temperatur- und Spannungsbereich zugelassen werden. Damit können auch diejenigen Festwertspeicher verwendet werden, die normalerweise bei den eingeschränkten Temperatur- und Spannungsbereichen nicht mehr eingesetzt werden dürfen.
  • Die Ermittlung der Zeitdauer und der Gesamtdauer des Programmiersignals wird auf besonders einfache Weise erreicht, wenn das Programmiersignal aus kurzen Programmierimpulsen gebildet wird, wenn nach jedem Programmierimpuls die Speicherzelle ausgelesen wird und wenn die Gesamtdauer des Programmiersignals durch die Gesamtzahl der Programmierimpulse festgelegt wird.
  • Zur Ermittlung der Gesamtdauer des Programmiersignals ist es vorteilhaft, wenn aufgrund empierischer Werte die Gesamtdauer des Programmiersignals aus der Prüfzeitdauer durch Berechnung ermittelt wird oder wenn die Gesamtdauer des Programmiersignals in Abhängigkeit von der Prüfzeitdauer tabellarisch gespeichert ist.
  • Um bei einem Festwerts#eicher, der innerhalb der Temperatur-und spannungsbereiche nicht mehr programmierbar ist, die Programmierung rechtzeitig abbrechen zu können ist es vorteilhaft, wenn die Programmierung beendet wird, falls die ermittelte Gesamtdauer des Programmiersignals eine vorgegebene maximale Programmierzeitdauer überschreitet.
  • Eine vorteilhafte Ausgestaltung einer Schaltungsanordnung zur Durchführung des Verfahrens ist gekennzeichnet durch eine die Programmiersignale in Abhängigkeit von den einzuspeichernden Binärwerten erzeugende Programmierstufe, durch einen den aus der gerade zu beschreibenden Speicherzelle gelesenen Binärwert mit dem einzuspeichernden Binärwert vergleichenden Vergleicher, durch eine die Prüfzeitdauer messende und die Gesamtdauer ermittelnde Schaltstufe und durch einen den zeitlichen Ablauf der Programmierung steuernden Taktgeber. Dabei ist es günstig, wenn ein Zwischenspeicher vorgesehen ist, in dem die einzuspeichernden Binärwerte während der Programmierung gespeichert werden.
  • Falls die Gesamtdauer durch eine Berechnung ermittelt wird, ist es von Vorteil, wenn die Schaltstufe ein Rechenwerk enthält, das aus der Prüfzeitdauer die Gesamtdauer errechnet.
  • Falls das Rechengesetz zur Ermittlung der Gesamtdauer tabellarisch erfaßt ist, ist es günstig, wenn die Schaltstufe einen Speicher enthält, in dem verschiedenen Prüfzeitdauern zugeordnete Gesamtdauer gespeichert sind.
  • Die Schaltungsanordnung erfordert einen besonders geringen Aufwand, wenn der V#gLelcher, die Schaltstufe und der Takt- geber Bestandteile eines Mikroprozessors sind.
  • Im folgenden wird eine Durchführung des Verfahrens gemäß der Erfindung anhand von Zeichnungen beschrieben.
  • Es zeigen: Fig. 1 eine Darstellung des Programmiergrads eines Festwertspeichers in Abhängigkeit von der Zeitdauer eines Programmiersignals, Fig. 2 ein Blockschaltbild einer Schaltungsanordnung zum Programmieren des Festwertspeichers.
  • Bei der Darstellung in Fig. 1 sind in Abszissenrichtung die Zeit t und in Ordinatenrichtung der Programmiergrad P und das Programmiersignal PR aufgetragen. Bei der Darstellung des Programmiergrads P stellt die durchgezogen dargestellte Linie die Kennlinie einer bestimmten Speicherzelle dar, während die beiden daneben verlaufenden, gestrichelt dargestellten Linien den Streubereich darstellen.
  • Der Streubereich wird entweder durch die Kennlinien der restlichen Speicherzellen eines Festwertspeichers oder die Kennlinien von Speicherzellen in weiteren Festwertspeichern dargestellt. Das Programmiersignal PR wird bei der Darstellung aus einer Mehrzahl von Programmierimpulsen gebildet.
  • Zum Zeitpunkt tO wird der erste Programmierimpuls des Programmiersignals PR abgegeben. Es wird angenommen, daß der Festwertspeicher zunächst gelöscht ist und in allen Speicherzellen der Binärwert 0 eingespeichert ist und in eine betrachtete Speicherzelle der Binärwert 1 eingespeichert werden soll. Weiterhin wird angenommen, daß nach jedem Programmierimpuls die Speicherzelle ausgelesen wird und geprüft wird, ob der einzuspeichernde Binärwert 1 bereits in der Speicherzelle gespeichert ist.
  • Nach dem ersten Programmierimpuls ist der Binärwert 1 noch nicht eingespeichert, so daß weitere Programmierimpulse erzeugt werden. Zum Zeitpunkt t1, nach der Prüfzeitdauer T1 wird erstmals der Binärwert 1 aus der Speicherzelle ausgelesen. Die Programmierung des Festwertspeichers kann damit aber noch nicht beendet werden, da nach dieser Zeitdauer des Programmiersignals PR eine Informationserhaltung über eine genügend lange Zeit noch nicht gewährleistet werden kann. Die Informationserhaltung wird erst dann gewährleistet, wenn der Programmiergrad von 100 % erreicht ist.
  • Da der prinzipielle Verlauf der Kennlinien der Festwertspeicher bekannt ist und auch empirisch ermittelt werden kann, kann aus der Prüfzeitdauer T1 die Gesamtdauer T2 ermittelt werden, mit der die Speicherzelle durch das Programmiersignal PR beaufschlagt werden muß, um den Programmiergrad von 100 % zu erreichen. Die Ermittlung der Gesamtdauer erfolgt beispielsweise durch Berechnung, wenn die Kennlinie durch eine einfache Funktion, beispielsweise eine Parabel angenähert werden kann. Die Gesamtdauern können auch in Abhängigkeit von verschiedenen Prüfzeitdauern tabellarisch gespeichert sein, so daß sich die Gesamtdauer T2 des Programmiersignals PR aus der Prüfzeitdauer T1 unmittelbar ergibt. Eine die Programmierung durchführende Schaltungsanordnung erfordert dabei einen besonders qeringen Aufwand, wenn das Programmiersignal PR durch die Prüfimpulse dargestellt wird, da dann die Prüfzeitdauer T1 durch die Anzahl der Programmierimpulse quantisiert angegeben werden kann und auch die Gesamtzeitdauer T2 durch die Gesamtzahl von Programmierimpulsen angegeben werden kann.
  • Zum Zeitpunkt t2, nach der Gesamtdauer T2, ist der Programmiergrad von 100 % erreicht und eine Informationserhaltung über eine längere Zeit ist damit gewährleistet. Das Programmiersignal PR wird damit beendet und mit der Program- mierung einer weiteren Speicherzelle des Festwertspeichers kann begonnen werden.
  • Falls der Binärwert 1 zum ersten Mal zum Zeitpunkt t1' aus der zu programmierenden Speicherzelle ausgelesen worden wäre, wäre der Programmiergrad p von 100 % erst zu einem nicht dargestellten späteren Zeitpunkt erreicht worden.
  • Da durch das Verfahren die Gesamtdauer T2 individuell für jede Speicherzelle durch die entsprechende Prüfzeitdauer T1 festgelegt wird, muß die Gesamtdauer T2 des Programmiersignals PR nicht nach der größten zugelassenen Gesamtdauer bemessen werden. Die Gesamtdauer T2 wird somit individuell an die einzelnen Speicherzellen selbsttätig angepaßt und es wird eine kürzere Programmierzeit für den gesamten Festwertspeicher erreicht. Falls die ursprüngliche Programmierzeit beibehalten werden kann, können auch Festwertspeicher programmiert werden, die in einem erweiterten Temperatur- oder Spannungsbereich, bei Verwendung des bekannten Verfahrens nicht mehr programmiert werden könnten.
  • Bei dem in Fig. 2 dargestellten Blockschaltbild einer Schaltungsanordnung zum Programmieren von Festwertspeichern werden dem Festwertspeicher SP die Programmiersignale PR von einer Programmierstufe PS zugeführt. Die Programmierstufe PS kann in bekannter Weise ausgebildet sein. Der einzuspeichernde Binärwert wird als Signal D1 der Programmierstufe PS über einen Zwischenspeicher ZS zugeführt. In den Zwischenspeicher ZS gelangt der Binärwert durch ein Signal D, das nach dem Betätigen eines Kontaktes K erzeugt wird.
  • Der Kontakt K wird entweder durch eine Taste oder durch einen Lochstreifen gesteuert. Ein Taktgeber TG gibt an den Zwischenspeicher ZS ein Taktsignal S1 ab, mit dem der Binärwert des Signals D übernommen wird. Der Taktgeber TG erzeugt weiterhin die das Programmiersignal PR bildenden Programmierimpulse und gibt sie als Signale S2 an die Programmierstufe PS ab. Gleichzeitig gibt er ein Signal S3 an den Festwertspeicher SP ab, mit dem dieser vor jedem Programmierimpuls auf das Einspeichern und nach jedem Programmierimpuls auf das Auslesen umgeschaltet wird.
  • Ein Vergleicher VG vergleicht zu durch Signale S4 festgelegten Zeitpunkten, die einzuspeichernden Binärwerte, die durch die Signale D1 dargestellt werden, mit den aus dem Festwertspeicher ausgelesenen Binärwerten, die durch Signale D2 dargestellt werden. Wenn erstmals die Binärwerte der Signale D1 und D2 übereinstimmen, gibt der Vergleicher VG ein Signal S5 an eine Schaltstufe 55 ab, die aus der Zeitdifferenz zwischen dem Beginn der Programmierung und dem Auftreten des Signals S5 die Prüfzeitdauer T1 mißt. Aus der Prüfzeitdauer T1 ermittelt die Schaltstufe SS die Gesamtdauer T2 entweder durch Rechnung oder durch Auslesen eines dort tabellarisch gespeicherten Wertes, gibt an den Taktgeber TG Signale S6 ab, die die Gesamtzahl der Programmierimpulse angibt. Die Schaltstufe SS wird dabei durch vom Taktgeber TG abgegebene Signale S7 gesteuert. Wenn die Anzahl der Programmierimpulse mit der durch die Signale angegebenen Anzahl übereinstimmt, wird das Signal S2 und damit das Programmiersignal PR beendet. Anschließend wird mit der Programmierung der nächsten Speicherzelle begonnen.
  • Auf eine Darstellung der Adressensteuerung, mit der die verschiedenen Speicherzellen des Festwertspeichers SP angesteuert werden, wurde verzichtet, da sie nicht Gegenstand der vorliegenden Erfindung ist. Außerdem wurde die Durchführung des Verfahrens auf die Programmierung einer einzigen Speicherzelle beschränkt. In ähnlicher Weise können auch mehrere Speicherzellen, beispielsweise acht, gleichzeitig programmiert werden.
  • Zur Ermittlung der Gesamtdauer T2 kann die Schaltstufe mit einem Rechenwerk versehen sein, oder einen Festwertspeicher enthalten, in dem die verschiedenen Prüfzeitdauern T1 zugeordneten Gesamtzeitdauern T2 gespeichert sind. Auch kann die Schaltstufe SS einen Vergleicher enthalten, der eine Beendigung der Programmierung veranlaßt, wenn die ermittelte Gesamtdauer T2 des Programmiersignals PR eine vorgegebene maximale Programmierzeit überschreitet. In diesem Fall ist der zu programmierende Festwertspeicher für den vorgesehenen Einsatzfall nicht geeignet.
  • Eine besonders einfache Ausführungsform der Schaltungsanordnung wird erreicht, wenn der Taktgeber TG, der Zwischenspeicher ZS, der Vergleicher VG und die Schaltstufe SS Bestandtewle eines Mikroprozessors sind. In diesem Fall gibt der Mikroprozessor die Signale S2 und D1 an die in bekannter Weise ausgebildete Programmierstufe PS ab und ihm werden die Signale D2 zugeführt, die beim Lesen der gerade zu programmierenden Speicherzelle vom Festwertspeicher SP abgegeben werden.
  • 10 Patentansprüche 2 Figuren

Claims (10)

  1. Patentansprüche Verfahren zum Programmieren von beschreibbaren Festwertspeichern, bei denen Binärwerte in Speicherzellen durch Programmiersignale eingespeichert und/oder geändert werden, d a d u r c h g e k e n n z e i c h n e t, daß der aerade zu beschreibenden Speicherzelle ein dem Qinzuspeichernden Binärwert zugeordnetes Programmiersignal (PR) zugeführt wird, daß durch Lesen des Inhalts der Speicherzelle eine Prüfzeitdauer (T1) ermittelt wird, nach der der Binärwert erstmals in der Speicherzelle gespeichert ist und daß in Abhängigkeit von der Prüfzeitdauer (T1) die für eine dauerhafte Speicherung des Binärwerts erforderliche Gesamtdauer (T2) des Programmiersignals (PR) festgelegt wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e k e n n -z e i c h n e t, daß das Programmiersignal (PR) aus kurzen Programmierimpulsen gebildet wird, daß nach jedem Programmierimpuls die Speicherzelle ausgelesen wird und daß die Gesamtdauer (T2) des Programmiersignals (PR) durch die Gesamtzahl der Programmierimpulse festgelegt wird.
  3. 3. Verfahren nach Anspruch 1 oder Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die Gesamtdauer (T2) des Programmiersignals (PR) aus der Prüfzeitdauer (T1) durch Berechnung ermittelt wird.
  4. 4. Verfahren nach Anspruch 1 oder Anspruch 2, d a d u r c h g e k e n n z e i c h n e t, daß die Gesamtdauer (T2) des Programmiersignals (PR) in Abhängigkeit von der Prüfzeitdauer (T2) tabellarisch gespeichert ist.
  5. 5. Verfahren nach einem der Ansprüche 1 bis 4, d a d u r c h g e k e n n z e i c h n e t, daß die Programmierung beendet wird, falls die ermittelte Gesamtdauer (T2) des Programmier- signals (PR) eine vorgegebene maximale Programmierzeitdauer überschreitet.
  6. 6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1, g e k e n n z e i c h n e t durch eine die Programmiersignale (PR) in Abhängigkeit von den einzuspeichernden Binärwerten erzeugende Programmierstufe (PS), durch einen den aus der gerade zu beschreibenden Speicherzelle gelesenen Binärwert mit dem einzuspeichernden Binärwert vergleichenden Vergleicher (VG), durch eine die Prüfzeitdauer (T1) messende und die Gesamtdauer (T2) des Programmiersignals (PR) ermittelnde Schaltstufe (SS) und durch einen den zeitlichen Ablauf der Programmierung steuernden Taktgeber (TG).
  7. 7. Schaltungsanordnung nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t, daß ein Zwischenspeicher (ZS) vorgesehen ist, in dem die einzuspeichernden Binärwerte während der Programmierung gespeichert werden.
  8. 8. Schaltungsanordnung nach Anspruch 6 oder Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Schaltstufe (SS) ein Rechenwerk enthält, das aus der Prüfzeitdauer (T1) die Gesamtdauer (T2) der Programmiersignale (PR) errechnet.
  9. 9. Schaltungsanordnung nach Anspruch 6 oder Anspruch 7, d a d u r c h g e k e n n z e i c h n e t, daß die Schaltstufe (SS) einen Speicher enthält, in dem verschiedene Prüfzeitdauern (T1) zugeordnete Gesamtzeitdauern (T2) gespeichert sind.
  10. 10. Schaltungsanordnung nach einem der Ansprüche 6 bis 9, d a d u r c h g e k e n n z e i c h n e t, daß der Vergleicher (VG), die Schaltstufe (SS) und der Taktgeber (TG) Bestandteile eines Mikroprozessors sind.
DE19782840305 1978-09-15 1978-09-15 Verfahren zum Programmieren von wiederholt beschreibbaren Festwertspeichern Expired DE2840305C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782840305 DE2840305C3 (de) 1978-09-15 1978-09-15 Verfahren zum Programmieren von wiederholt beschreibbaren Festwertspeichern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782840305 DE2840305C3 (de) 1978-09-15 1978-09-15 Verfahren zum Programmieren von wiederholt beschreibbaren Festwertspeichern

Publications (3)

Publication Number Publication Date
DE2840305A1 true DE2840305A1 (de) 1980-03-27
DE2840305B2 DE2840305B2 (de) 1980-07-10
DE2840305C3 DE2840305C3 (de) 1981-03-26

Family

ID=6049591

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782840305 Expired DE2840305C3 (de) 1978-09-15 1978-09-15 Verfahren zum Programmieren von wiederholt beschreibbaren Festwertspeichern

Country Status (1)

Country Link
DE (1) DE2840305C3 (de)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2605785A1 (fr) * 1986-10-24 1988-04-29 Hitachi Ltd Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable
FR2636464A1 (fr) * 1988-09-14 1990-03-16 Sgs Thomson Microelectronics Memoire eprom avec signature interne concernant notamment le mode de programmation
EP0619541A2 (de) * 1993-04-08 1994-10-12 Hitachi, Ltd. Flash-Speichersteuerverfahren und Informationsverarbeitungssystem dafür
US5644539A (en) * 1991-11-26 1997-07-01 Hitachi, Ltd. Storage device employing a flash memory
US5680353A (en) * 1988-09-14 1997-10-21 Sgs-Thomson Microelectronics, S.A. EPROM memory with internal signature concerning, in particular, the programming mode
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US7120729B2 (en) 2002-10-28 2006-10-10 Sandisk Corporation Automated wear leveling in non-volatile storage systems
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
NICHTS ERMITTELT *

Cited By (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2730583A1 (fr) * 1986-10-24 1996-08-14 Hitachi Ltd Dispositifs a circuits integres a elements de memoire morte electriquement programmables
FR2605785A1 (fr) * 1986-10-24 1988-04-29 Hitachi Ltd Dispositif a circuits integres a semiconducteurs comportant un microprocesseur et une memoire rom programmable
FR2636464A1 (fr) * 1988-09-14 1990-03-16 Sgs Thomson Microelectronics Memoire eprom avec signature interne concernant notamment le mode de programmation
WO1990003033A1 (fr) * 1988-09-14 1990-03-22 Sgs Thomson Microelectronics S.A. Memoire eprom avec signature interne concernant notamment le mode de programmation
US5680353A (en) * 1988-09-14 1997-10-21 Sgs-Thomson Microelectronics, S.A. EPROM memory with internal signature concerning, in particular, the programming mode
US7190617B1 (en) 1989-04-13 2007-03-13 Sandisk Corporation Flash EEprom system
US6850443B2 (en) 1991-09-13 2005-02-01 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US7353325B2 (en) 1991-09-13 2008-04-01 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6594183B1 (en) 1991-09-13 2003-07-15 Sandisk Corporation Wear leveling techniques for flash EEPROM systems
US6081447A (en) * 1991-09-13 2000-06-27 Western Digital Corporation Wear leveling techniques for flash EEPROM systems
US7184320B2 (en) 1991-11-26 2007-02-27 Renesas Technology Corp. Storage device employing a flash memory
US7379379B2 (en) 1991-11-26 2008-05-27 Solid State Storage Solutions Llc Storage device employing a flash memory
US7447072B2 (en) 1991-11-26 2008-11-04 Solid State Storage Solutions Llc Storage device employing a flash memory
US6130837A (en) * 1991-11-26 2000-10-10 Hitachi, Ltd. Storage device employing a flash memory
US7715243B2 (en) 1991-11-26 2010-05-11 S4, Inc. Storage device employing a flash memory
US6341085B1 (en) 1991-11-26 2002-01-22 Hitachi, Ltd. Storage device employing a flash memory
US6347051B2 (en) 1991-11-26 2002-02-12 Hitachi, Ltd. Storage device employing a flash memory
US5644539A (en) * 1991-11-26 1997-07-01 Hitachi, Ltd. Storage device employing a flash memory
US6567334B2 (en) 1991-11-26 2003-05-20 Hitachi, Ltd. Storage device employing a flash memory
US7327624B2 (en) 1991-11-26 2008-02-05 Solid State Storage Solutions, Llc Storage device employing a flash memory
US6788609B2 (en) 1991-11-26 2004-09-07 Renesas Technology Corp. Storage device employing a flash memory
US7123519B2 (en) 1991-11-26 2006-10-17 Renesas Technology Corp. Storage device employing a flash memory
US6925012B2 (en) 1991-11-26 2005-08-02 Renesas Technology Corp. Storage device employing a flash memory
US7002851B2 (en) 1991-11-26 2006-02-21 Renesas Technology Corp. Storage device employing a flash memory
US7006386B2 (en) 1991-11-26 2006-02-28 Renesas Technology Corp. Storage device employing a flash memory
US7064995B2 (en) 1991-11-26 2006-06-20 Renesas Technology Corp. Storage device employing a flash memory
US7082510B2 (en) 1991-11-26 2006-07-25 Renesas Technology Corp. Storage device employing a flash memory
US7154805B2 (en) 1991-11-26 2006-12-26 Renesas Technology Corp. Storage device employing a flash memory
US5862083A (en) * 1993-04-08 1999-01-19 Hitachi, Ltd. Information processing system
US6421279B1 (en) 1993-04-08 2002-07-16 Hitachi, Ltd. Flash memory control method and apparatus processing system therewith
US6275436B1 (en) 1993-04-08 2001-08-14 Hitachi, Ltd Flash memory control method and apparatus processing system therewith
US6078520A (en) * 1993-04-08 2000-06-20 Hitachi, Ltd. Flash memory control method and information processing system therewith
US5973964A (en) * 1993-04-08 1999-10-26 Hitachi, Ltd. Flash memory control method and information processing system therewith
US5530673A (en) * 1993-04-08 1996-06-25 Hitachi, Ltd. Flash memory control method and information processing system therewith
EP0619541A3 (de) * 1993-04-08 1995-03-01 Hitachi Ltd Flash-Speichersteuerverfahren und Informationsverarbeitungssystem dafür.
EP0619541A2 (de) * 1993-04-08 1994-10-12 Hitachi, Ltd. Flash-Speichersteuerverfahren und Informationsverarbeitungssystem dafür
US7120729B2 (en) 2002-10-28 2006-10-10 Sandisk Corporation Automated wear leveling in non-volatile storage systems
US7552272B2 (en) 2002-10-28 2009-06-23 Sandisk Corporation Automated wear leveling in non-volatile storage systems

Also Published As

Publication number Publication date
DE2840305B2 (de) 1980-07-10
DE2840305C3 (de) 1981-03-26

Similar Documents

Publication Publication Date Title
DE4332618B4 (de) Einbrenntestschaltung für eine Halbleiterspeichervorrichtung
DE2840305A1 (de) Verfahren zum programmieren von beschreibbaren festwertspeichern
DE2034623A1 (de) Verfahren und Vorrichtung fur die Zah lung von Sprachsignalen in Anwesenheit von Rauschen
DE1562164A1 (de) Nachrichtenempfaenger mit einem AM-Daten-Detektor
DE3114924C2 (de) Schneller Zeittaktsignalgenerator
DE1762188A1 (de) Schaltungsanordnung zur Bestimmung des Impulses groesster Amplitude in einer Impulsfolge
DE19546805A1 (de) Impulsbreitenmodulationsschaltung
DE69937942T2 (de) Datenträger mit einer schaltung mit mitteln zur zeitschlitzbestimmung und mitteln zur zeitschlitzfestlegung
DE2620749A1 (de) Matrixspeicher aus halbleiterelementen
DE2921639A1 (de) Automatische daempfungsschaltung
DE2920041C2 (de) Verfahren zum Verifizieren von Signalen, und Anordnung zum Durchführen des Verfahrens
DE3017827A1 (de) Integrierte schaltung zur ueberwachung der anwesenheit eines externen systems
DE3050784C2 (de) Binärkodierungsschaltung
DE1499642C3 (de) Vorrichtung zur Speicherung von Informationen
DE69915719T2 (de) Datenrecorder und Schaltung zur Erzeugung von Daten
DE2116784C3 (de) Programmgesteuerte Schrittspeicher-Vorrichtung
DE19711057A1 (de) Synchronsignal-Erfassungsvorrichtung
DE2831771C3 (de) Statischer Rundsteuerempfänger
DE19731008A1 (de) Lesespannung-Steuereinrichtung für Halbleiter-Speichereinrichtung
DE2506627A1 (de) Decodierung deltamodulierter signale
EP0057853B2 (de) Elektronischer Textgeber zur Abgabe von Kurztexten
DE3417816A1 (de) Programmierbares schaltnetz
DE3133838C2 (de) Schaltungsanordnung zur Übergabe des Refresh-Signals an einem Halbleiterspeicher
DE2209253A1 (de) Verfahren und schaltungsanordnung zur fehlerpruefung einer speicheradressierung
DE2911674C2 (de) Schaltung zum Erzeugen von Ausblendimpulsen und diese Schaltung verwendender Dekodierer

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee