DE2839359C2

DE2839359C2 - Codiermatrix zum Codieren von 1-aus-n-Code in einen binären Code

Info

Publication number: DE2839359C2
Application number: DE19782839359
Authority: DE
Inventors: Otto 3161 Arpke Klank; Wilfried Dipl.-Ing. 3000 Hannover Wähling
Original assignee: Telefunken Fernseh und Rundfunk GmbH
Current assignee: Deutsche Thomson OHG
Priority date: 1978-09-09
Filing date: 1978-09-09
Publication date: 1987-02-05
Also published as: DE2839359A1

Description

Zum Codieren vom 1-aus-n-Code in einen binären Code wird vielfach eine Diodenmatrix verwendet, wie sie z. B. in "Funkschau" 1975, Heft 11, Seite 51-52, beschrieben ist. Die Codiermatrix umfaßt mehrere Eingangsleitungen für den 1-aus-n -Code und mehrere Ausgangsleitungen für den binären Code, die mittels Dioden nach Art einer Matrix so verkoppelt sind, daß die gewünschte Umcodierung erreicht wird. Die Eingangsleitungen können z. B. mit Tasten eines Tastenfeldes verbunden sein, von denen jeweils eine zum Eingeben einer Zahl oder eines Befehles betätigt werden kann. Für eine solche Diodenmatrix ist eine hohe Anzahl von Dioden erforderlich. Wenn z. B. die Matrix fünfzehn Eingangsleitungen umfaßt und auf vier Ausgangsleitungen in den Binärcode umgesetzt werden soll, so sind mindestens 28 Dioden erforderlich. Diodenmatrizen haben gegenüber ebenfalls bekannten Codiermatrizen, die mit getakteten Signalen arbeiten, den Vorteil, daß sie wegen der Verwendung von Gleichspannungssignalen keine störende Abstrahlung aufweisen.
Der Erfindung liegt die Aufgabe zugrunde, eine Diodenmatrix zu schaffen, bei der weniger Dioden als bei der beschriebenen bekannten Matrix erforderlich sind.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.
Bei der erfindungsgemäßen Matrix werden Diodengruppen mehrfach ausgenutzt, wodurch Dioden eingespart werden. Es werden zwei verschiedene Binärzeichen-Kombinationen innerhalb des binären Codes, die nur in einer Stelle voneinander abweichen, ausgewählt. Diese werden dann auf folgende Weise gebildet: Die zwei den beiden Binärzeichen-Kombinationen zugeordneten Eingangsleitungen werden miteinander verbunden. Eine gemeinsame Diodengruppe führt zu einer Auswahl von Ausgangsleitungen, auf denen in beiden Fällen logische Signale "1" auftreten müssen. Die erste der beiden verbundenen Leitungen sie derjenigen Binärzeichen-Kombination (im folgenden "erste Kombination" genannt) zugeordnet, die ein Signal "1" weniger aufweist als die andere (zweite). Die Dioden der Diodengruppe sind so geschaltet, daß bei der Betätigung der ersten Leitung gerade die dieser Leitung zugeordnete erste Kombination erzeugt wird. Bei der Betätigung der zweiten Eingangsleitung muß, wie sich aus dem Obigen ergibt, auf einer weiteren Ausgangsleitung zusätzlich zu den durch die Diodengruppe vorgegebenen "1"-Signalen ein weiteres logisches Signal "1" erzeugt werden. Dieses wird bei der Erfindung durch eine Zusatzschaltung erreicht. Die Zusatzschaltung kann, wie in den Unteransprüchen angegeben, auf verschiedene Art und Weise ausgeführt werden.
Die Erfindung wird im folgenden anhand einiger Ausführungsbeispiele erläutert. Es zeigt
Fig. 1 eine Diodenmatrix mit den erfindungsgemäßen Merkmalen für die Umsetzung vom 1-aus-15-Code in den Binärcode und
Fig. 2 bis 4 verschiedene Ausführungsbeispiele für eine bei der Erfindung vorgesehene Zusatzschaltung.
Fig. 1 zeigt eine Diodenmatrix, bei der die Zusatzschaltung als Schwellwertschaltung ausgeführt ist. Es ist eine Diodenmatrix dargestellt mit 15 Eingangsleitungen, die mit Eingabetasten 1 bis 15 verbunden sind, und vier Ausgangsleitungen A, B, C und D. Die Bezugsziffern 1 bis 15 stellen im gewählten Beispiel als Zahlen gelesen die Wertigkeiten der durch die Tasten jeweils auf den Ausgangsleitungen erzeugten binären Zahlen dar. Die Taste 7 erzeugt also z. B. ein Binärwort auf den Ausgangsleitungen mit der Wertigkeit 7. Die Tasten 1 bis 8 sind über eine Sammelleitung 17 mit einer Eingangsklemme 19 verbunden, an der ein im Bereich des logischen Signales "1" liegender Spannungspegel U ₁ liegt. Die mit den Tasten 1 bis 8 verbundenen Eingangsleitungen sind in an sich bekannter Weise jeweils über eine Diode bzw. eine Diodengruppe so mit den Ausgangsleitungen A bis D verbunden, daß auf den Ausgangsleitungen A bis D der entsprechende Binär-Code entsteht. Die gestrichelt gezeichneten Dioden können u. U. entfallen.
Die Tasten 9 bis 15 liegen über eine Sammelleitung 16 und eine Eingangsklemme 18 an einem anderen Spannungspegel U ₂.
Die Ziffern 9 und 1, 10 und 2, 11 und 3, usw. unterscheiden sich im Binärcode nur dadurch, daß die jeweils zuerst genannten Zahlen gegenüber den danach genannten an der Stelle mit der höchsten Wertigkeit ein zusätzliches logisches Signal "1" aufweisen. Der Zahl 7 entspricht beispielsweise im Binär-Code "1110" und der Zahl 15 "1111". Die Eingangsleitung der Taste 9 ist mit der Eingangsleitung der Taste 1 verbunden, die Eingangsleitung der Taste 10 mit derjenigen der Taste 2, usw. Auf diese Weise werden jeweils die in den beiden Binärzeichen-Kombinationen übereinstimmenden logischen Signale "1" durch dieselbe Diode bzw. Diodengruppe gebildet. Beim Betätigen der Taste 7 werden beispielsweise über die Dioden 20, 21 und 22 auf die Ausgangsleitungen A, B und C logische Signale "1" übertragen. Durch dieselben Dioden 20, 21 und 22 entstehen auf denselben Ausgangsleitungen A, B und C auch logische Signale "1", wenn die Taste 15 betätigt wird.
Die Taste 15 ist mit einem im Vergleich zur Taste 7 höheren Spannungspegel U ₂ verbunden. Dieser Spannungspegel U ₂ liegt wie die Spannung U ₁ im Toleranzbereich des dem logischen Signal "1" zugeordneten Spannungspegels. Der beim Betätigen der Taste 15 auf die Ausgangsleitungen A, B und C übertragene höhere Spannungspegel wird also von einer an den Ausgangsleitungen A, B, C und D anzuschließenden logischen Schaltung als logisches Signal "1" gewertet.
Beim Betätigen der Taste 15 muß zusätzlich auf der Ausgangsleitung D ein logisches Signal "1" erzeugt werden. Dazu dient eine Schwellwertschaltung 26, deren Eingang über Entkopplungsdioden 23, 24und 25 mit den Ausgangsleitungen A, B und C verbunden ist. Der Ausgang der Schwellwertschaltung 26 ist mit der Ausgangsleitung D verbunden. Der Schwellwert der Schwellwertschaltung 26 ist so bemessen, daß die Schwellwertschaltung 26 nur bei dem höheren Spannungspegel U ₂ und nicht bei dem Spannungspegel U ₁ anspricht. Beim Ansprechen der Schwellwertschaltung 26 erscheint an ihrem Ausgang und damit auf der Leitung D ein logisches Signal "1".
Das für die Tasten 7 und 15 Beschriebene gilt entsprechend für die Tasten 6 und 14, 5 und 13 usw. Beim Betätigen der Tasten 9 bis 15 entsteht also in jedem Fall auf der Ausgangsleitung D zusätzlich ein logisches Signal "1".
Durch die Mehrfachausnutzung der Dioden werden im Vergleich zu einer nach dem bekannten Prinzip aufgebauten Diodenmatrix mehr als die Hälfte der Dioden eingespart. Die Entkopplungsdioden 23, 24 und 25 und die Schwellwertschaltung 26 sind nur einmal vorgesehen und stellen nur einen geringen Aufwand dar.
Das beschriebene Ausführungsbeispiel zeigt, welche Einsparungen durch die Erfindung erreicht werden können. Die Erfindung kann auch bei anderen binären Coden angewandt werden. Der beschriebene Erfindungsgedanke kann auch leicht auf umfangreichere Matrizen mit mehr als 15 Eingangsleitungen und mehr als vier Ausgangsleitungen übertragen werden. Bei sehr umfangreichen Matrizen können auch mehr als zwei Spannungspegel angewandt werden, wobei für jeden Spannungspegel eine eigene Schwellwertschaltung vorzusehen ist. Der Erfindungsgedanke wird dann sinngemäß mehrfach angewandt.
Fig. 2 zeigt ein Ausführungsbeispiel für die Schwellwertschaltung 26 in Fig. 1. Als Schwellwertelement dient eine Zenerdiode 27, deren Zenerspannung so bemessen ist, daß die Ausgangsleitung D nur bei dem hohen Spannungspegel U ₂ ein Signal erhält, das im Bereich des logischen Signales "1" liegt. Im folgenden wird ein Bemessungsbeispiel für die Spannungen U ₁, U ₂ und die Zenerspannung der Zenerdiode 27 angegeben, wobei angenommen wird, daß für die Pegel der logischen Signale folgende Vorschriften gelten:
logisch "0": kleiner/gleich 2 V
logisch "1": größer/gleich 4 V
Bemessung

für U ₁: 7 V
für U ₂: 12 V
für U _{Zenerspannung}: 5 V

Bei der Bemessung ist zu berücksichtigen, daß an den Dioden jeweils eine Spannung von ca. 0,7 V abfällt.
Fig. 3 zeigt ein weiteres Ausführungsbeispiel für die Schwellwertschaltung 26 in Fig. 1. Die Ausgangsleitungen A, B und C sind über die Dioden 23, 24 und 25 mit dem Emitter eines PNP-Transistors 28 verbunden. Der Kollektor des Transistors 28 liegt an der Ausgangsleitung D und die Basis über einen Widerstand 38 (Strombegrenzung) an der Spannung U ₁. Wenn die Spannung am Emitter des Transistors 28 größer als die Spannung U ₁ wird, schaltet der Transistor 28 durch, so daß ein auf den Ausgangsleitungen A oder B oder C liegender Spannungspegel zur Ausgangsleitung D übertragen wird. Bezüglich der Bemessung hat diese Schaltung gegenüber der Schaltung nach Fig. 2 Vorteile. Es ist lediglich zu beachten, daß die Spannung U ₂ sich um mindestens so viel von der Spannung U ₁ unterscheidet, daß der Transistor 28 durchschaltet.
Fig. 4 zeigt ein drittes Ausführungsbeispiel für die Schwellwertschaltung 26 in Fig. 1. Die dargestellte Schaltung ist für die Realisierung der Schwellwertschaltung in einer integrierten MOS-Schaltung gedacht. Als Schwellwertelemente werden jeweils zwei als Emitterfolger geschaltete MOS-Transistoren, z. B. 30 und 31, verwendet. Ein Signal, daß kleiner ist als die Summe der Schwellenspannungen (2 × Us) der Transistoren 30 und 31 ist nicht in der Lage, den Transistor 31 durchzuschalten. Der Transistor 29 dagegen wird schon bei der einfachen Schwellspannung (1 × Us) durchgeschaltet. Diese unterschiedlichen Schwellwerte werden in entsprechender Weise wie bei der Schaltung nach Fig. 3 zur Übertragung eines Signales auf die Ausgangsleitung D ausgenutzt. Durch dieses Ausführungsbeispiel ist gezeigt, daß die Schwellwertschaltung auch in der an die Ausgangsklemmen A, B und D angeschlossenen logischen Schaltung realisiert werden kann.

Claims

1. Codiermatrix zum Codieren vom 1-aus-n-Code in einen binären Code mit mehreren Eingangsleitungen und mehreren Ausgangsleitungen, zwischen denen entsprechend dem gewünschten Code Codierdioden liegen, und mit an den Eingangsleitungen angeschlossenen Schaltelementen, bei deren Betätigung jeweils die angeschlossene Eingangsleitung mit einem dem logischen Signal "1" zugeordneten Spannungspegel verbunden wird, wobei:

a) eine über eine Diode oder eine Diodengruppe (20, 21, 22) mit einer Ausgangsleitung bzw. einer Auswahl von Ausgangsleitungen (A, B, C) gekoppelte erste Eingangsleitung mittels eines zugehörigen ersten Schaltelementes (7) mit einer ersten Sammelleitung (17) verbindbar ist,

b) eine zweite Eingangsleitung mit der ersten Eingangsleitung verbunden ist, so daß sie über dieselbe Diode bzw. Diodengruppe (20, 21, 22) mit derselben Ausgangsleitung bzw. Auswahl von Ausgangsleitungen (A, B, C) gekoppelt ist,

c) die zweite Eingangsleitung mittels eines zugehörigen zweiten Schaltelementes (15) mit einer zweiten Sammelleitung (16) verbindbar ist,

d) eine mit der Matrix gekoppelte Zusatzschaltung (26) vorgesehen ist, an deren Ausgang ein logisches Signal "0" gebildet wird, wenn das Schaltelement (7) der mit der ersten Sammelleitung verbundenen ersten Eingangsleitung betätigt wird, und ein logisches Signal "1" gebildet wird, wenn das Schaltelement (15) der mit der zweiten Sammelleitung (16) verbundenen zweiten Eingangsleitung betätigt wird,

e) der Ausgang der Zusatzschaltung (26) mit einer weiteren Ausgangsleitung (D) verbunden ist, die nicht mit der Diode bzw. den Dioden der Diodengruppe (20, 21, 22) beschaltet ist,

f) in der in den Merkmalen a) bis e) angegebenen Weise mehrere Dioden bzw. Diodengruppen (20, 21, 22) mehrfach ausgenutzt werden, wobei jeweils dieselbe Zusatzschaltung wirksam ist,

dadurch gekennzeichnet,

- daß die erste Sammelleitung mit einem ersten Spannungspegel (U ₁) verbunden ist und

- daß die zweite Sammelleitung mit einem zweiten - vom ersten verschiedenen - Spannungspegel (U ₂) verbunden ist.

2. Codiermatrix nach Anspruch 1, gekennzeichnet durch folgende Merkmale:

a) Der erste Spannungspegel (U ₁) der ersten Sammelleitung (17) ist im Pegelbereich des logischen Signals "1".

b) Der zweite Spannungspegel (U ₂) der zweiten Sammelleitung liegt ebenfalls im Pegelbereich des logischen Signals "1" und ist größer als der erste Spannungspegel (U ₁).

c) Die Ausgangsleitung bzw. die Auswahl von Ausgangsleitungen (A, B, C) ist über eine als Schwellwertschaltung (26) ausgebildete Zusatzschaltung mit der weiteren Ausgangsleitung (D) gekoppelt.

d) Die Schwellwertspannung der Schwellwertschaltung (26) ist so bemessen, daß auf der weiteren Ausgangsleitung (D) nur bei dem höheren, zweiten Spannungspegel (U ₂) das logische Signal "1" erscheint.

3. Codiermatrix nach Anspruch 2, dadurch gekennzeichnet, daß als Schwellwertschaltung (26) eine Zenerdiode (27) verwendet ist, daß eine Anschlußklemme der Zenerdiode über Entkopplungsdioden (23, 24, 25) mit der Ausgangsleitung bzw. Auswahl von Ausgangsleitungen (A, B, C) verbunden ist und die andere Anschlußklemme der Zenerdiode (27) mit derjenigen Ausgangsleitung (D), auf der bei dem höheren, zweiten Spannungspegel (U ₂) das logische Signal "1" entstehen soll.

4. Codiermatrix nach Anspruch 2, dadurch gekennzeichnet, daß die Schwellwertschaltung (26) durch einen Schalttransistor (28) gebildet ist, dem als Steuerspannung über Entkopplungsdioden (23, 24, 25) die Spannung an der Ausgangsleitung bzw. Auswahl von Ausgangsleitungen (A, B, C) und als Bezugsspannung der erste niedrige Spannungspegel (U ₁) zugeführt sind.

5. Codiermatrix nach Anspruch 4, dadurch gekennzeichnet, daß die Steuerspannung dem Emitter des Transistors (28) und die Bezugsspannung (U ₁) der Basis des Transistors (28) zugeführt sind und daß der Kollektor des Transistors (28) mit der weiteren Ausgangsleitung (D) verbunden ist.

6. Codiermatrix nach Anspruch 1, dadurch gekennzeichnet, daß die Schwellwertschaltung (26) Bestandteil einer integrierten Schaltung ist.