DE2837578A1

DE2837578A1 - Signalwandler mit datenkompressor

Info

Publication number: DE2837578A1
Application number: DE19782837578
Authority: DE
Inventors: Harold Gene Alles
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1977-08-30
Filing date: 1978-08-29
Publication date: 1979-03-08
Also published as: IT1098762B; US4129751A; GB2003682A; IT7827121A0; JPS5463610A

Description

BLUMBACH · WESER - BERGEN · KRAMER

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Pelenlconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger StraOe 43 6200 Wiesbaden Telefon (06121) 562943/561998 Telex 04-186237 Telegramme Patentconsult Western Electric Company, Incorporated Alles, H.G* 2 Broadway ~ ~

New York, N.Y. 10038, U.S.A.

Signalwandler mit Datenkompressor

Die Erfindung betrifft einen Signalwandler zur Umwandlung eines pulsbreitenmodulierten (PWM) Signals in ein pulscodemoduliertes (PCM) Signal mit einem Eingangsanschluß zur Aufnahme des PWM-Signals und einem Ausgangsanschluß zur Anschaltung eines externen Verbrauchers für das erzeugte PCM-Signal.

Nach dem Stand der Technik sind verschiedene Verfahren in Verbindung mit Datenreduzierungsproblemen angewendet worden, um Daten wirtschaftlicher übertragen und verarbeiten zu können. Ein erstes Verfahren dieser Art wird mit "Folgenlängen-Codierung (run length encoding) bezeichnet und sieht den Ersatz redundante Informationseinheiten durch Daten vor, die der Anzahl aufeinanderfolgender, redundanter Ereignisse entsprechen. Diese Art der Codierung hat wenigstens zwei wesentliche Nachteile. Nicht der kleinste bestellt darin, daß Daten, die nur eine kleine Redundanz beinhalten, keinen Vorteil aus einer solchen Codierung ziehen. Es kann sich vielmehr eine Expansion der im ursprünglichen Datenstrom enthaltenen Daten ergeben. Der zweite Nach-

■ München: R. Kramer Dipl.-I.ig. · W. Wosor Dlpl.-Phys. Dr. ror. nat. · P. Hirsch Dlpl.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. G. Blumbach ülpl.-lng. · P. Borgen Dlpl.-Ing. Dr. jur. · G. Zwirner Dlpl.-Ing. Dlpl.-W.-Ing.

80981IJ/0Ö16
COPY

teil betrifft den Umstand, daß eine solche Folgenlängen-Codierung zwar generell anwendbar ist, um eine Redundanz der Daten, nicht aber unbedeutende Daten zu entfernen. Nach dem Stand der Technik sind Abänderungen der Folgenlängen-Codierung vorgenommen worden, um gewisse Nachteile der oben beschriebenen Art auszugleichen. Wenn beispielsweise ein Datenstrom aus 0- und 1-Werten redundante 1-Werte entfernt werden sollen, so werden Schaltungen vorgesehen, um auf ein Codier-Schema umzuschalten, durch das redundante O-Werte ent'fernt werden, wenn sie die Zahl der 1-Werte übersteigen. Alternativ kann das System auf eine direkte Datenausgangsleitung umschalten, wodurch die Datenreduktionsschaltungen umgangen werden.

Ein anderes bekanntes Datenreduktionsverfahren beinhaltet einen Bit-für-Bit-Vergleich neuer Daten mit alten Daten und die Erzeugung von Signalen abhängig von der Differenz zwischen den Datenwörtern, die entfernt worden sind, und den vorhergehenden Datenfolgen. Diese Art der Reduktion ist besonders zur Verkleinerung langer Datenwörter in kürzere Datenwörter geeignet, die nur die Differenz-Information enthalten. Ein solches Datenreduzierungsverfahren ist nicht direkt in Systemen anwendbar, die Datenwörter unveränderlicher Länge verarbeiten, ohne daß die langen Datenwörter rekonstruiert werden. Ein Beispiel für ein Datensystem mit langen Datenwörtern, die ggf. nur kleine Unterschiede zwischen aufeinanderfolgenden Wörtern enthalten, ist eine Video-Bilddatenübertragungsanlage, bei der Video-Rahmen

0 9 0 10/091 !5
COPY

unter Verwendung der Differenzdaten rekonstruiert werden. Die bei einem solchen Datenreduzierungsverfahren auftretenden Kornplizierungen machen eine wirtschaftliche Verwendung nur bei langen Datenwörtern möglich.

Die Erfindung hat sich die Aufgabe gestellt, die Nachteile der bekannten Anordnungen zu vermeiden. Sie geht dazu aus von einem Signalwandler der eingangs genannten Art und ist gekennzeichnet durch einen Codierer, der in Abhängigkeit vom FWM-Eingangssignal ein Digitalsignal erzeugt, das eine PCM-Darstellung -desjenigen Zeitanteils einer Abtastperiode ist, für welchen das PWM-Signal in einem ersten Logikzustand ist, einen ersten Speicher zur Aufnahme eines vom Codierer für eine frühere Abtastperiode erzeugten Digitalsignals,.einen zweiten Speicher zur Aufnahme eines Digitalsignals, das einem vorbestimmten Datenschwellenwert entspricht, welcher eine bedeutsame Wertänderung darstellt, und eine Arithmetikeinheit mit einem ersten Komparator, der am Ende jeder Abtastperiode ein Ausgangsdigitalsignal erzeugt, das die Differenz zwischen dem vom Codierer erzeugten Digitalsignal und dem im ersten Speicher abgelegten Digitalsignal darstellt, und mit einem zweiten Komparator zum Vergleichen des Ausgangsdigitalsignals des ersten Komparators mit dem vorbestimmten Datenschwellenwert im zweiten Speicher und zur Erzeugung eines Ausgangssignals, das bewirkt, daß das vom Codierer erzeugte Ausgangssignal sowohl im ersten Speicher gespeichert als auch an den Ausgangsanschluß des Wandlers gegeben wird.

909810/0918

>r*v_t:, COPY

Es gehört zu den Zielen der Erfindung, Datenreduzierungssysteme zu verbessern, die den Umfang der redundanten und unbedeutenden Daten in einem PCM-Datenstrom verringern. Außerdem hat die Erfindung zum Ziel, ein Datenreduzierungssystem zu schaffen, das mit Vorteil so eingestellt ist, daß es bei sich ändernder Eingangsdatenfrequenz eine im wesentlichen konstante Ausgangsdatenfrequenz liefert.

Entsprechend der Erfindung wird ein Datenreduzierungsverfahren angegeben, um die Menge an redundanten und unbedeutenden Daten in einem PCM-Datenstrom zu verringern. Dazu werden augenblickliche PCM-Daten mit früheren, in einem Speicher abgelegten PCM-Daten verglichen. Die sich ergebende Differenz zwischen den augenblicklichen und den früheren Daten wird mit einem PCM-Schwellenwert verglichen. Wenn die Differenz zwischen dem augenblicklichen und dem früheren PCM-Wert den Schwellenwert übersteigt, so wird der augenblickliche PCM-Wert zum Ausgang durchgelassen und außerdem im Speicher abgelegt, um als frühere Daten für nachfolgende PCM-Daten zu dienen.

Bei einem Ausführungsbeispiel der Erfindung arbeitet die Datenreduzierungsanordnung im Zusammenhang mit einem PWM-PCM-Signalwandler. Die augenblickliche PWM-Information wird von mehreren Datenquellen aufgenommen und in PCM-Signalrohwerte umgewandelt. Die augenblicklichen PCM-Signalrohwerte werden in einem ersten von vier Speicherbereichen abgelegt, die je besonders adressier-

909810/0915

copy

bare Speicherstellen aufweisen, welche den jeweiligen FWM-Datenquellen zugeordnet sind.

In einem zweiten Speicherbereich sind außerdem für jede FWM-Datenquelle PCM-Vorgabewerte gespeichert. Diese Vorgabewerte werden von den augenblicklichen PCM-Signalrohwerten im ersten Speicherbereich mittels arithmetischer Schaltungen subtrahiert, um augenblickliche PCM-Werte justierter Art zu erzeugen, die sinnvoller miteinander und einem gemeinsamen Null-Wert korrelieren. Ein dritter Speicherbereich enthält justierte frühere PCM-Werte, mit denen die justierten augenblicklichen PCM-Werte verglichen werden. Die absolute Differenz zwischen den beiden PCM-Werten stellt die Gesamtänderung des PCM-Wertes dar. Diese Gesamtänderung wird mit den in einem vierten Speicherbereich gespeicherten PCM-Schwellenwerten verglichen. Nur dann, wenn die Gesamtänderung den Schwellenwert übersteigt, wird der justierte augenblickliche PCM-Wert zum Ausgang durchgelassen.

Bei einem AusfUhrungsbeispiel der Erfindung sind Schaltungen vorgesehen, die die Höhe aller oder gewählter Schwellenwerte im vierten Speicherbereich abhängig von der Ausgangsfrequenz der PCM-Daten ändern. Die Schaltungen ermöglichen einen Zugriff zu den Speicherbereichen sowohl durch die weiter unten beschriebenen arithmetischen Schaltungen, als auch einen externen Rechner, der die PCM-Ausgangsdaten verarbeitet und die jeweilige Justierung der Schwellenwerte durchführt. Ein solcher

9098 1 Π/09 15
=^ COPY

externer Rechner ist zwar nicht Bestandteil der Erfindung, ein Ausführungsbeispiel der Erfindung dient aber als Schnittstelle zwischen mehreren FWM-Datenquellen und einem Rechner.

Ein Merkmal der Erfindung besteht darin, daß die Empfindlichkeit der Datenkompressoreinrichtung abhängig von der Ausgangsfrequenz der PCM-Daten einstellbar ist. Dadurch wird auf zweckmäßige Weise die Ausnutzung der vollen Empfindlichkeit ermöglicht, wenn die PCM-Ausgangsfrequenz niedrig ist. Die Empfindlichkeit wird verringert, wenn die Ausgangsfrequenz ansteigt.

Bei einem Ausführungsbeispiel der Erfindung ist vorgesehen, daß die Schwellenwerte jeweils unabhängig einstellbar sind, so daß die jeweiligen Datenquellen Ausgangsdaten mit im Voraus gewählten Frequenzen abgeben können, und zwar je nach den Betriebsanforderungen des speziellen Ausführungsbeispiels.

Ein weiteres Merkmal eines Ausführungsbeispiels der Erfindung besteht darin, daß Daten von FWM-Datenquellen unterschiedlicher Eigenschaften aufgenommen und auf vorteilhafte Weise für eine gegenseitige Korrelation mit einem gemeinsamen Null-Bezug und folglich miteinander eingestellt werden. Damit kann der Datenstrom, der Informationen von mehreren Datenquellen enthält, mit weniger aufwendigen und einfacheren Verarbeitungsausrüstungen bearbeitet werden.

9&9 810/0915

Ein zusätzliches Merkmal eines Ausführungsbeispiels der Erfindung besteht darin, daß die Speicherbereiche für die oben erläuterten arithmetischen Schaltungen und einen externen Rechner zugänglich sind, der den PCM-Ausgangsdatenstrom verarbeitet. Dadurch wird die Möglichkeit geschaffen, daß die Informationen im Speicher durch den Verarbeitungsrechner geändert werden können und eine unnötige Duplizierung von Speicherschaltungen vermieden wird.

In der Zeichnung zeigen:

Fig. 1, 2 und 3 das Blockschaltbild eines PWM-PCM-Wandlers mit Logikschaltungen zur Beseitigung redundanter oder unbedeutender PCM-Informationen aus einem PCM-Datenstromj

Fig. 4 eine Zusammenfügung der Fig. 1, 2 und 3.

In den Fig. 1, 2 und 3 ist in Form eines Blockschaltbildes eine Anlage zur Erzeugung eines PCM-Datenstroms, der den FWM-Daten aus 256 PWM-Datenquellen 120 entspricht, und zur Verringerung des Umfanges an redundanten und unbedeutenden Informationen in dem PCM-Datenstrom dargestellt. Die wesentlichen Funktionen der vorliegenden Anlage bestehen darin, PWM-Daten aus mehreren PWM-Datenquellen 120 aufzunehmen, die PWM-Daten in PCM-Daten umzuwandeln und die PCM-Daten zur Entfernung redundanter und unbedeutender Informationen arithmetisch zu verarbeiten. Eine

909610/0915

Arithmetikschaltung 200 in Fig. 3 und ein Schreib-Lese-Speicher mit beliebigem Zugriff (RAM) 14O in Fig. 2 arbeiten zusammen, um neue PCM-Informationen mit früheren PCM-Informationen und vorgewählten Schwellenwert-Parametern zu vergleichen, die im Speicher 140 in einem von vier Speicherbereichen (140A-140D) gespeichert sind, die je eine adressierbare Speicherstelle für jede der FWM-Datenquellen besitzen. Neue PCM-Daten, die von früheren PCM-Daten um einen Betrag abweichen, der größer ist als der zugeordnete Schwellenwert-Parameter, werden zum Ausgang durchgelassen. Im anderen Fall werden die Daten als redundant oder unbedeuLend nicht beachtet.

Ein Ausführungsbeispiel der Erfindung wurde so ausgelegt, daß es die Rate (Frequenz) der an einen Rechner gelieferten PCM-Informationen steuert. Der Rechner ist zwar weder Bestandteil der Erfindung noch ist er in der Zeichnung speziell dargestellt, aber in der gezeigten Anlage sind mehrere Anschlüsse und Verbindungen angegeben, um einen Anschluß an den Rechner herzustellen. Der Rechner nimmt nicht nur die Ausgangsdaten des Systems für eine nachfolgende Verarbeitung in Empfang, sondern hat außerdem Zugriff zum Systemspeicher 14O während im Voraus zugeordneter Operationsunterbrechungen des Systems. Während jeder solcher Unterbrechung kann der Rechner Daten aus dem Speicher entnehmen und ändern, und zwar abhängig von Befehlen aus seiner eigenen Programmspeicherung. Schaltungen zur Ermöglichung der Unterbrechungen und des Speicherzugriffs durch

909810/0915

COPY

den Rechner sollen beschrieben werden.

Vor der ersten Inbetriebsetzung der Anlage wird der zweite und vierte Speicherbereich (14OB und 14OD) des Speichers 14O mit Vorgabewerten bzw. Schwellenwerten geladen. Die Vorgabewerte im zweiten Speicherbereich ergeben sich aus der PCM-Codierung der Signale aus den PWM-Datenquellen, wenn diese Null-Werten entsprechende PWM-Signale liefern. Wenn beispielsweise bei einer Ausführungsform der Erfindung die PWM-Datenquellen PWM-Signale liefern, die der Position von Tasten eines Musikinstrument-Tastenfeldes entsprechen, so geben die Vorgabewerte die codierten PCM-Rohwerte der PWM-Signale aus den PWM-Datenquellen an, während sich die Tasten des Tastenfeldes · alle im Ruhezustand befinden. Der vierte Speicherbereich wird mit Schwellenwerten geladen, die von der Arithmetikschaltung 200 benutzt werden, um festzustellen, ob neue Daten von vorhergehenden Daten um einen Betrag abweichen, der ausreicht, anzunehmen, daß die neuen Daten bedeutsam genug sind, um sie auszugeben. Dieser Schwellenwert kann so angesehen werden, als daß er die Empfindlichkeit des Codierers bestimmt.

Die vorliegende Anlage arbeitet in aufeinanderfolgenden Betriebsweisen, die als Codier-Betriebsweise und als Berechnungs-Betriebsweise bezeichnet werden. Im nachfolgenden Überblick über die Betriebsweisen der Anlage soll eine genauere Erläuterung folgen. Während der Codler-Betriebsweise ist jeder

9098 10/091 B"

VlC-. COPY

PWM-Datenquelle 120 eine Zeitlage (Zeitkanal) zugeordnet, und zwar durch einen Codier-Multiplexer 121 abhängig von Signalen auf einem in Fig. 1 strichpunktiert dargestellten vieladrigen Kabel 123 aus einem Adressenzähler 100. Die Binärsignale auf den Adern der Ausgangskabel 107 und 108 im Adressenzähler 100 werden zur Auswahl von Adressenstellen im Schreib-Lese-Speicher 140 und zur Auswahl entsprechender FWM-Datenquellen benutzt, die an den Codier-Multiplexer 121 angeschlossen sind. Die Signale aus dem Adressenzähler identifizieren die spezielle FWM-Quelle, deren Ausgangssignal gerade verarbeitet wird, und - wie später erläutert werden soll - diese Adressensignale begleiten die Ausgangsdaten. Eine genaue Erläuterung der Schaltungen im Adressenzähler soll ebenfalls folgen.

Während der jeweiligen Zeitlage wird der invertierte Ausgangszustand der gewählten PWM-Datenquelle über die Ader 122 und einen peicher-Schreib-Logik-Multiplexer 180 an den Schreibbetätigungseingang 142 des Speichers 14O geführt. Der Multiplexer 180 ist so ausgelegt, daß er an seinem Ausgang den invertierten Logik-Zustand seiner entsprechenden Eingänge 0-7 auf seiner rechten Seite in Abhängigkeit von Signalen an seinen Wähleingängen A, D und C dann liefert, wenn ein Logik-Zustand H (hoch) an seinem Betätigungseingang vorhanden ist. Die Wällleingänge A, 13 und C bilden zusammen eine Binär zahl, wobei A dem Bit 2°, B dem Bit 2¹ und C dem Bit 2² entsprechen.

9098 10/0915

COPY

Wenn beispielsweise die Wähleingänge B und C beide auf H sind so steht der invertierte Logik-Zustand am Eingang 6 während eines Schreibtaktsignals H am Ausgangsanschluß an. Während der Codier-Betriebsweise sind die Wähleingänge A, B und C all« im Logik-Zustand L, so daß der Ausgangszustand des Codier-Multiplexers 121 die Speichersehreibfunktion steuert.

Ein Codierzähler 160 mit acht Bits (256 Zählständen) zählt,

τ"

wie oft jede PWM-Datenquelle 120 während jeder Codier-Arbeitsperiode gewählt worden ist. Der Codier-Zähler 16O ist so benar weil er nur dann arbeitet, wenn die Anlage in der Codier-ArbeJ weise ist, um die PCM-Zahl zu erzeugen. Diese Zahl wird zweckmäßig an einer Adresse gespeichert, die der gewählt PCM-Datenquelle in einem ersten der vier Speicherbereiche im Speicher 14O zugeordnet ist. Die Speicherung erfolgt abhängig vom Ausgangszustand der Datenquelle am Schreibbetätigungseingang 142 des Speichers 14O. Der erste Speicherbereich 14OA soll nachfolgend als Speicherbereich für den augenblicklichen Rohwert bezeichnet werden und enthält Adressenstellen für jede PWM-Datenquelle. Bei diesem AusfUhrungsbeispiel der Erfindung liefern die PWM-Datenquellen 120 PWM-Daten in Zeitrahmen, die Abtastperioden genannt werden. Das Ausgangssignal jeder PWM-Datenquelle ändert sich während jeder Abtastperiode von einem ersten auf einen zweiten Logikzustand zu einem Zeitpunkt, der der im PWM-Ausgangssignal enthaltenen Information entspricht. Der Adressenzähler 100 und der Codier-Zähler 16O sind durch

909810/0916

ORIGINAL INSPECTED

nicht dargestellte Schaltungen mit den Abtastperioden synchronisiert, so daß jede der 256 PWM-Datenquellen durch den Multiplexer 121 in einer Abfcastperiode 256 Mal abgetastet wird. Wie noch beschrieben werden wird, enthält der Adressenzähler 100 jedoch Schaltelemente zur Zählung von 272 Taktsignaleni bevor er ein überlaufsignal abgibt. Eine Abtastperiode ist als derjenige Zeitabschnitt definiert, den der Codier-Zähler 16O benötigt, um von seinem ersten Zustand auf seinen letzten Zustand, nämlich den Zustand 256 zu laufen. Es sind demgemäß 256 χ 272 (d.h., 69 632) Zeitlagen in einer Abtastperiode vorhanden. Während der Codier-Arbeitsweise ist der Codier-Zähler I60 kontinuierlich betätigt und läuft daher mit der Taktfrequenz der Anlage. Der Taktgeber der Anlage ist zwar nicht dargestellt, er liefert aber Zeitsteuerungssignale an eine Anzahl von Anschlüssen in der Anlage, die durch die Angabe "Takt" identifiziert sind. Bei einem AusftUirungsbeispiel der Erfindung liefert der Taktgeber Zeitsteuerungssignale mit einer Frequenz von etwa 18 MHz.

Die PCM-Abtastnummer im Codier-Zähler I6O wird in die der PWM-Datenquelle im ersten Speicherbereich zugeordnete Speicherstelle jedesmal dann geschrieben, wenn die PWM-Datenquelle gewählt ist und ihr Ausgangssignal sich im ersten Logik-Zustand befindet. Während nachfolgender Zeitlagen, zu denen die PWM-Datenquelle gewählt ist, und ihr Ausgangssignal sich im zweiten Logik-Zustand befindet, wird die Schreiboperation gesperrt. Am Ende

909810/0915

COPY

- Vr-

einer Abtastperiode enthält also die Adressenstelle diejenige PCM-Abtastnummer, welche der Codier-Zähler 16O unmittelbar vor dem Zeitpunkt erzeugt hat, zu dem das Ausgangssignal der zugeordneten PWM-Datenquelle sich vom ersten auf den zweiten Logik-Zustand geändert hat. Diese Nummer wird der augenblickliche Rohwert genannt und entspricht dem Zeitpunkt innerhalb einer Abtastperiode, zu dem das Ausgangssignal der zugeordneten PWM-Datenquelle sich im ersten Logik-Zustand befand. Die PCM-Abtastnummern oder -zahlen werden dem Schreib-Lese-Speicher 14O über ein vieladriges Kabel 151» einen Daten-Multiplexer 150 und ein vieladriges Kabel 141 zugeführt. Am Ende jeder Abtastperiode, wenn der Ausgangszustand jeder PWM-Datenque-lle , 256 Mal abgetastet worden ist, befindet sich der Codier-Zähler 160 in seinem letzten Zustand und gibt ein überlaufsignal über die Ader 161 und einen Multiplexer 167 an einen Betriebsweisen-Zähler 164„ Dieser Zähler wird vom Taktsignal der Anlage weitergeschaltet, nachdem er durch den Multiplexer 167 betätigt worden ist, der ein Betätigungssignal entweder vom Codier-Zähler 16O oder vom Adressenzähler 100 abhängig davon wählt, ob sich die Anlage in der Codier-Betriebsweise oder in der Berechnungs-Betriebsweise befindet« Der Betriebsweisen-Zähler liefert an seinen Ausgängen 165A-D Binärzustände, die in binärer Form darstellen, wie oft die Anlage zwischen den Betriebsweisen gewechselt hat. Der Ausgang I65A liefert das nledrigststellige Bit (LSB von least significant bit) und der Ausgang 165D das höchststellige Bit. Die einzelnen Ausgangs-Bits geben Binär-

909810/0915

zustände mit unterschiedlicher Frequenz und Dauer an, die in der gesamten Anlage zur Durchführung von Änderungen der Betriebsweise benutzt werden, wie noch beschrieben werden soll. Während der Codier-Betriebsweise veranlasst das Überlaufsignal H vom Codier-Zähler 16O den Betriebsweisen-Zähler 164, um Eins weiterzuschalten, so daß das Ausgangssignal seines niedriststelligen Bit (LSB) am Ausgang 165A auf H geht. Ein Signal H am Ausgang 165A veranlasst das Codier-System, von der Codier-Betriebsweise auf die B&rechnungs-Betriebsweise umzuschalten.

Während der Berechnungs-Betriebsweise betätigt das Signal H am LSB-Ausgang 165A des Betriebsweisen-Zählers 164 einen neunstufigen Zähler 173» der einen Festwertspeicher (ROM) 170 beaufschlagt. Das gleiche Signal H läßt außerdem einen Multiplexer 175 umschalten, so daß der Adressen-Zähler 100 durch das verzögerte überlaufsignal vom Stufen-Zähler 173 am Q-Ausgang eines Flip-Flops 174 statt vom dauernden Logik-Zustand H am Anschluß 177 betätigt wird. Der Multiplexer 167 wird geschaltet, so daß der Betriebsweisen-Zähler vom Überlaufs ignal des Adressen-Zählers 100 auf den Adern 105 und 106 statt vom Überlaufsignal des Codier-Zählers 160 auf der Leitung 161 betätigt wird. Der Codier-Zähler 160 wird für die Dauer der Berechnungs-Betriebsweise durch das Logik-Signal H am Ausgang 165A des Betriebsweisen-Zählers 164 zurückgestellt gehalten. Das Logik-Signal gelangt über einen Inverter 163 an den Rückstelleingang des Codier-Zählers.

909810/0915

COPY

Der Festwertspeicher 170 ist ein handelsüblicher Speicher, der mit seinen Steuerausgängen 171 an Anschlüsse in der Arithmetikschaltung 200, im Schreib-Speicher-Logik-Multiplexer 180 einem Multiplexer 182 und einem Adressen-Multiplexer 130, die durch die Bezeichnung ROM identifiziert sind. Der Stufenzähler 173 beaufschlagt den Festwertspeicher 170 über Ausgänge 172 und schaltet außerdem den Adressen-Zähler 100 durch ein Überlaufsignal weiter, das dem Adressen-Zähler über ein Flip-Flop 174 und den Multiplexer 175 zugeführt wird. Der Festwertspeicher 170 kann vom Fachmann so programmiert werden, daß er die entsprechend der folgenden Erläuterung mit den PCM-Daten aus jeder der PWM-Datenquellen 120 durchzuführenden Berechnungen steuert. Die Berechnungsschritte sollen nachfolgend im einzelnen beschrieben werden.

Bei diesem Ausführungsbeispiel der Erfindung ist der Stufenzähler 173 ein in einen Zähler mit neun Zuständen umgewandelter Zähler mit sechzehn Zuständen, der während seines letzten Zustandes ein Überlaufsignal abgibt und sich über einen Rückkopplung sinverter 179 auf 7 einstellt. Das überlaufsignal schaltet den Adressenzähler 100 nach jeder Folge von neun Berechnungsschritten weiter, so daß die Berechnungen nacheinander mit den Daten in den Speicherstellen im Schreib-Lese-Speicher 14O durchgeführt werden, die den entsprechenden PWM-Datenquellen zugeordnet sind. Kurz gesagt, werden neun Berechnungsschritte mit den PCM-Daten in den Speicherstellen durch-

90 9610/0915

■FC--- QQPY

geführt, die durch den Adressenzähler 100 und den Festwert- · speicher 170 bezeichnet werden. Der Stufenzähler läuft dann über und läßt den Adressenzähler um Eins weiter schalten, so daß eine neue Gruppe von Speicherstellen gewählt wird. Die Berechnungen werden dann wiederholt. Dieses Verfahren läuft zyklisch weiter, bis der Adressenzähler 100 nach Eintreten in seinen letzten Zustand überläuft. Das überlaufsignal des Adressenzählers 100 wird über die Leitung 105 und den Multiplexer 167 an den Betriebsweisen-Zähler 164 gegeben. Dieser schaltet weiter, so daß der Logik-Zustand am Ausgang 165A auf L (Null) zurückkehrt und der Logik-Zustand am Ausgang 165B auf H geht. Das Signal H am Ausgang 165B schaltet die Anlage ab, wie weiter unten noch beschrieben werden soll.

Kurz erläutert, verlaufen die mit den PCM-Daten im Schreib-Lese-Speicher 14O durchgeführten Berechnungen während der Berechnungs-Betriebsweise für jede FWM-Datenquelle wie folgt; Der augenblickliche PCM-Rohwert im ersten Speicherbereich 14OA wird gelesen und der zugeordnete Vorgabewert im zweiten Speicherbereich 14OB von ihm abgezogen, so daß sich der sogenannte eingestellte augenblickliche Wert ergibt. Die absolute Differenz zwischen dem eingestellten augenblicklichen Wert und einem eingestellten früheren Wert im dritten Speicherbereich 140C wird mit einem zugeordneten Schwellenwert im vierten Speicherbereich 14OD verglichen. Wenn die absolute Differenz zwischen den beiden Werten größer als der Schwellenwert ist, dann wird der

909810/0915

- tr -

eingestellte augenblickliche Wert zum Ausgang des Rechners durchgelassen und außerdem an derjenigen Speicherstelle im dritten Speicherbereich abgelegt, die vorher durch den eingestellten früheren Wert belegt war. Im dritten Speicherbereich befindet sich also ein neuer eingestellter früherer Wert, mit dem nachfolgende PCM-Daten verglichen werden. Wenn die absolute Differenz kleiner als der Schwellenwert ist, so wird der eingestellte augenblickliche Wert nicht zum Ausgang durchgelassen, und die zugeordnete Speicherstelle im vierten Speicherbereich behält den eingestellten früheren Wert. Bei einer solchen Anordnung gelangen also nur solche augenblicklichen Daten zum Ausgang, die sich von früheren Daten um wenigstens den Schwellenwert unterscheiden.

Für die folgende genauere Beschreibung der Arbeitsweise des PCM-Codierers und Datenkompressors sei angenommen, daß der Schreib-Lese-Speicher 140 mit Vorgabe- und Schwellenwerten geladen worden is% und daß die Anlage gerade in die Codier-Betriebsweise eingetreten ist. Zu diesem Zeitpunkt befinden sich alle Signale auf den Adern der Ausgarigskabel 107_f 108 von Vier-Bit-Zählern 101 und 103 im Adressenzähler 100 im NuIl-Zustand. Der Codier-Multiplexer 121 liefert an seinem Ausgang 122 den invertierten Binärzustanddes Ausgangssignals der FWM-Datenquelle 120, die an seinen Null-Eingang angeschaltet ist. Der Codier-Zähler 160 ist im Zustand Null, da er während der Berechnungs-Betriebsweise durch den Betriebsweisen-Zähler 164 und den Inverter 163 auf die beschriebene Weise in diesem Zu-

806810"/09ie

stand gehalten worden ist. Die Wähleingänge A, B und C des Schreibspeicher-Multiplexers 180 sind alle auf Null, so daß der Ausgangszustand des Codier-Multiplexers 121 über den Multiplexer 180 zum Schreib-Lese-Speicher 140 geführt wird. Wenn die gewählte PWM-Datenquelle 120 im Logik-Zustand L (Null) ist, so veranlasst das Signal L auf der Ader 142 den Schreib-Lese-Speicher 14O, die Zahl im Codier-Zähler 16O über den Daten-Multiplexer 150 und das Kabel 141 aufzunehmen. Diese Zahl wird an derjenigen SpeiGherstelle gespeichert, welche den vom Adressenzähler 100 übertragenen Signalen und den ROM-Signalen an den Anschlüssen 1354 beim O-Eingang des Adressenmultiplexers entspricht. Der Adressenzähler 100, und zwar speziell der Zähler 101 wird durch den Logik-Zustand H am Eingangsanschluß des Multiplexers 175 betätigt. Der Adressenzähler wird also während der Codier-Betriebsweise durch Jedes Taktsignal weitergeschaltet.

Der Adressenzähler 100 enthält zwei Vier-Bit-Zähler 101, 103 und ein D-Flip-Flop 102, das den Zähler 101 veranlasst, zwei aufeinanderfolgende Null-Zustände zu zählen«, Der Zähler 101 ist so ausgelegt, daß er durch ein Signal L an seinem Rückstell-Eingangsanschluß CLR zurückgestellt wird. Beim sechzehnten Taktsignal nach Eintreten in die Codier-Betriebsweise befindet sich der Zähler 101 in seinem letzten Zustand und gibt ein überlaufsignal an den D-Eingang des Flip-Flops 102. Beim siebzehnten Taktsignal gehen die vier Ausgangs signale im Kabel. 107 auf Null

■■ ■· ι ■

ORIGINAL fNSPECTED

zurück und der Q-Ausgang des Flip-Flops 102 gelangt auf L, wodurch das UND-Gatter 109 gesperrt wird. Beim achtzehnten Taktsignal löscht das Signal L am Ausgang des gesperrten UND-Gatters 109 den Zähler 101. Auf diese Weise gelangt der Zähler 101 in zwei aufeinanderfolgende Null-Zustände, und zwar einmal als Ergebnis des normalen Rücklaufs und dann unter dem Einfluß des Flip-Flops 102 und des UND-Gatters 109.

Das Signal H am Q-Ausgang des Flip-Flops 102 wird über ein ODER-Gatter 104 und die Ader 106 zum Eingang Null des Multiplexers 181 sowie über diesen zum Wähleingang des Adressenmultiplexers 130, dem B-Wähleingang des Schreibspeicher-Logik-Multiplexers 180 und dem A-Wähleingang des Datenmultiplexers 150 geführt. Die Multiplexer schalten auf Grund des Überlaufsignals vom Q-Ausgang des Flip-Flops 102, um dem externen Rechner einen Zugriff zum Schreib-Lese-Speicher 140 zu verschaffen. Zur Ermöglichung eines vollständigen Speicherzugriffs durch den Rechner ist dieser mit dem Schreib-Lese-Speicher 140 an seinen drei Eingängen und seinem Ausgang wie folgt verbunden. Vom Rechner erzeugte Adresseninformationen 132 werden an den Adresseneingang des Speichers 140 über den Kabeleingang 1 des Adressen-Multiplexers 130 und das Kabel 133 geliefert. Die vom Rechner erzeugten Daten werden dem Dateneingang des Speichers 140 über den Kabeleingang 1 des Daten-Multiplexers 150 und das Kabel 141 zugeführt. Der Rechner kann die Schreibfunktion am Schreib-Betätigungseingang des Speichers 140 über ein

900810/0915

-.20«-

Gatter 184 steuern, das an die Eingänge 2 und 6 des Schreib-Speicher-Multiplexers 180 angeschaltet ist, sowie über das Kabel 142. Daten vom Speicher 140 werden dem Rechner am Datenausgangsanschluß 144 zur Verfügung gestellt. Außerdem betätigt das Überlaufsignal am Q-Ausgang des Flip-Flops 102 den Zähler 103 im Adressenzähler 100 alle siebzehn Taktsignale während der Codier-Betriebsweise. Der Zähler zählt daher 272 (17 x 16) Taktsignale, bevor der Zähler 103 ein Überlaufsignal auf der Ader 105 abgibt.

Das Überlaufsignal H vom Adressenzähler 100 auf der Ader 105 läßt den Acht-Bit-Codier-Zähler 160 beim folgenden Taktsignal um Eins weiterschalten. Der Codier-Zähler 16O zählt daher, wie oft in einer Abtastperiode der Adressenzähler 100 und der Codier-Multiplexer 121 zur Abtastung jeder PWM-Datenquelle umgelaufen sind. Nach dem 256sten Zyklus befindet sich der Codier-Zähler 16O in seinem Endzustand und erzeugt ein Überlaufsignal H an seinem Ausgang 161. Dieses Signal gelangt über den Ausgang 168 des Mutliplexers 167 zum Betriebsweisen-Zähler 164, der dann betätigt wird und die Codier-Anlage auf die oben beschriebene Weise in die Berechnungs-Betriebsweise umschaltet. Nach Vollendung einer Abtastperiode enthält der Schreib-Lese-Speicher 140 in seinem ersten Speicherbereich 140A die PCM-Rohwerte jeder PWM-Datenquelle während der Abtastperiode. Diese Werte entsprechen den vom Codier-Zähler 160 erzeugten Signalen unmittelbar bevor die jeweilige PWM-Datenquelle ihren Logik-Zustand geändert hat.

909810/0915

- 23- -

Wenn sich die Anlage jetzt in der Berechnungs-Betriebsweise befindet, wird der Stufenzähler 173 durch das Signal H vom Betriebsweisen-Zähler am Ausgang 165A betätigt. Der Stufenzähler 173 veranlasst den Festwertspeicher 170 und den Adressenzähler 100, die nachstehend angegebene Folge von neun Funktionsschritten mit den Daten im Schreib-Lese-Speicher 140 durchzuführen, die jeder der 256 PWM-Datenquellen zugeordnet sind:

Taktsignal Nr.	ALU- ALU-Ein Eingang gang B von A von Zw-Sp B (230) Zw-Std A (210)	X	ALU (220)- Funktion	Zw-Sp C (250)
1.	X	0	löschen	X
2.	augenbl. Rohwert	augenbl. Rohwert	A+B	X
3.	Vorgabe wert	einstl. augenbl .W. (augenbl. Rohwert - Vorgabewert)	B-A	X
	X	0, wenn ein gest. augenbl, Wert < 0	löschen	X
5.	X	eingest_β augenbl. Wert oder 0	löschen >	X
6.	eingest. früherer Wert	Wertänderung	A-B	eingest. augenbl. Wert
7.	-1	Absolutwert änderung	A-B	eingst. augenbl. Wert
8_β	Schwellen wert	A-B	einstl. augenbl. Wert

Als Option Einschreiben des eingestellten augen-

5098 10/09 15

blicklichen Werts anstelle des eingestellten früheren Wertes in den Speicher, wenn die Absolutwertänderung den Schwellenwert übersteigt, und Gewähren eines Speicherzugriffs durch den Rechner beim nächsten Taktsignal„

X = Wert ohne Bedeutung.

Wie in der obigen Tabelle der Funktionsschritte angegeben ist, wird die Arithmetik-Logik-Einheit (ALU) 220 beim ersten Taktsignal nach Eintreten in die Berechnungs-Betriebsweise gelöschte Außerdem ist_s obwohl dies in der Tabelle nicht angegeben wird_p der Adressenzähler 100 weitergeschaltet worden_p so daß er in den ersten Zustand mit nur Null<=¥erten zurückgekehrt isto Steuersignale für den Festwertspeicher an den Anschlüssen 134 des Adressen-Multiplexers 130 und die Adressensignale auf dem Kabel 131 wählen zusammen die Speicherstelle Null im ersten Speicherbereich 14OA des Speichers 140₀ Ss wird dann der PCM-Rohwert des Signals derjenigen PWM-Datenquelle 12O₅ die an den Eingang Null des Codier-Multiplexers 121 angeschlossen ist_g am vieladrigen Ausgang 143 des Sehreib-Lese-Speichers 140 ausgegeben.

Beim zweiten Taktsignal wird der augenblickliche Rolwert in den Zwischenspeicher A (210) eingegeben und steht an dessen Ausgang zur Verfügung. Die Arithmetik-Logik-Einheit (ALU) 220 wird unter Steuerung des Festwertspeichers in die Betriebsweise A-ihB geschaltet und der Zwischenspeicher B (230) wird unter

009810/0918

Steuerung des Festwertspeichers zur Aufnahme des Ausgangssignals mit nur Null-Werten aus der ALU-Einheit vorbereitet, das sich bei der Löschung durch das erste Taktsignal ergeben hat. Festwertspeicher-Steuersignale 134 am Adressen-Multiplexer 130 wählen die in der Speicherstelle Null des zweiten Speicherbereichs 140B gespeicherten Daten als Ausgangssignal. Beim dritten Taksignal wird der augenblickliche Rohwert, zu dem die ALU-Einheit 220 beim zweiten Taktsignal Null addiert hat, unter Steuerung von Festwertspeicher-Signalen am UND-Gatter 243 in den Zwischenspeicher B (230) eingegeben, der Vorgabewert wird in den Zwischenspeicher A (210) gegeben, und die Einheit ALU wird in die Betriebsart B-A geschaltet.

Beim vierten Taktsignal der Berechnungs-Betriebsweise wird der «ingestellte augenblickliche ¥ert (d.h., der augenblickliche Rohwert abzüglich des Vorgabewertes), der nach dem dritten Taktsignal berechnet worden ist, in den Zwischenspeicher B (230) eingegeben und die ALU-Einheit 220 wird in die Lösch-Betriebsweise geschaltet,, Der eingestellte augenblickliche Wert gibt den resultierenden PCM-Wert an, der gleich Null sein kann. Kleinere Codier-Fehler können jedoch bewirken, daß der eingestellte augenblickliche Wert eine kleine negative Zahl ist, wenn er tatsächlich Null sein sollte. Bei einem solchen Fehler ist das höchststellige Bit (MSB) der ALU-Einheit 220 auf einer Ader des Kabels 221 auf H und wird über die Leitung 222 zu einem Eingangsanschluß des UND-Gatters 242 in der Logik-Schaltung

909810/0915

geführt. Beim fünften Taktsignal geht das Festwertspeicher-Eingangs signal des UND-Gatters 242 auf H. Wenn dann das MSB-Signal auf der Leitung 222 auf H ist, wodurch angegeben wird, daß der eingestellte augenblickliche Wert negativ ist, so wird das UND-Gatter 242 betätigt, und der Zwischenspeicher B (230) wird unter Takteinfluß veranlaßt, den Null-Wert aus der ALU-Einheit 220 aufzunehmen, die sich bei diesem Taktsignal in der Löscharbeitsweise befindet. Diese bedingte Funktion korrigiert den Codier-Fehler dadurch, daß_e wenn der eingestellte augenblickliche Wert negativ ist, dieser auf Null gesetzt wird. Außerdem wählen beim fünften Taktsignal Festwertspeicher-Steuersignale 134 am Adressen-Multiplexer 130 diejenigen Daten, welche an der Speicherstelle Null im dritten Speicherbereich 14OC gespeichert sind, als Ausgangssignal.

Beim sechsten Taktsignal wird der eingestellte frühere Wert aus dem Schreib-Lese-Speicher 140 in den Zwischenspeicher A (210) gegeben, der eingestellte augenblickliche Wert wird in den Zwischenspeicher C (250) geführt und die ALU-Einheit 220 wird in die Betriebsweise A-B geschaltet. Der Zwischenspeicher B hält den eingestellten augenblicklichen Wert fest. Man beachte, daß der Zwischenspeicher A ein Bauteil mit drei Zuständen ist, das unter Steuerung von Festwertspeicher-Signalen beim sechsten Taktsignal zweckmäßig in einen Zustand hoher Ausgangsimpedanz geschaltet wird. Dann bringen Widerstände 212, die je an ein Ende der Adern des Kabels 230 am Eingang A der ALU-Einheit

909 8 10/09 15

angeschaltet sind und mit der anderen Seite an einem Anschluß 211 mit dem Logik-Zustand H liegen, alle Adern im Kabel 213 auf hohen Logik-Pegel H. Beim siebten Taktsignal stehen am Eingang A der ALU-Einheit 220 nur Eins-Werte«, Die nach dem sechsten Taktsignal "berechnete Wertänderung wird in den Zwischenspeicher B (230) gegeben, die Festwertspeicher-Steuersignale 134 wählen den vierten Speicherbereich 14OD (Schwellenwert) und das Festwertspeicher-Eingangssignal des UND-Gatters 242 in der Logik-Schaltung 240 ist auf H. Wenn die Wertändertang im Zwischenspeicher B (230) negativ ist, so wird der Zwischenspeicher B unter Takteinfluß über das UND-Gatter 242 und das ODER-Gatter 241 beim siebten Taktsignal veranlasst^ den absoluten, positiven Änderungswert aufzunehmen.

Beim achten Taktsignal wird der Schwellenwert in den Zwischen= speicher A (210) aufgenommen und Festwertspeicher-Steuersignale am Wähleingang A des Multiplexers 180 sowie der Null-Eingang des Multiplexers 182 gehen auf H. Dadurch wird der Multiplexer 180 veranlasst, das ALU-Vorzeichen-Bit am Multiplex-Eingang 5 zum Schreib-Betätigungseingang 142 des Schreib-Lese-Speichers 140 zu geben, und der Daten-Multiplexer 150 veranlasst die Ausgabe des Ausgangssignals vom Zwischenspeicher C (eingestelltet augenblicklicher Wert) über die Adern 153 an seinem Eingang 2 zum Dateneingang 141 des Schreib-Lese-Speichers 140, Festwertspeicher-Steuersignale 134 am Adressen-Multiplexer 130 wählen den dritten Speicherbereich (14OC). Wenn das höchststellige Bit

9098 10/091 S

(MSB) der ALU-Einheit 220 auf der Ader 222 auf H ist (negativer Wert), dann ist die absolute Wertänderung größer als der Schwellenwert, und der Schreib-Lese-Speicher 140 wird veranlasst^ den eingestellten augenblicklichen Wert über den zugeordneten eingestellten früheren Wert einzuschreiben_o Im anderen Fall wird der eingestellte frühere Wert nicht in den Schreib-Lese-Speicher 140 gegeben. Wenn der eingestellte frühere Wert in den Speicher 14O gegeben wird, wird er außerdem in ein sogenanntes FIFO-Register 190 (von First-In-First-Out, d.h., ein zuerst eingegebener Wert wird als erster auch wieder ausgegeben) eingespeichert, um zusammen mit Adresseninformationen vom Adressenzähler 100 auf dem Kabel 123 zum Rechner ausgegeben zu werden. Der eingestellte augenblickliche Wert wird in das FIFO-Register 190 geführt, das durch einen monostabilen Multivibrator 260 betätigt wird. Der Multivibrator 260 empfängt ein Festwertspeicher-Steuersignal beim neunten Taktsignal nach Eintreten in die Berechnungs-Betriebsweise und wird, wenn das ALU-Vorzeichen-Bit auf H ist, eingestellt und bleibt ausreichend lange eingestellt, damit das FIFO-Register 190 den eingestellten augenblicklichen Wert aufnehmen kann, ohne daß Störungen durch die nächstfolgenden Ausgangssignale des Adressenzähler 100 und des Zwischenspeichers C (250) auftreten« Außerdem läuft beim neunten Taktsignal der Stufenzähler 173 über das Flip-Flop 174 über und geht beim folgenden Taktsignal auf I₉ wie oben beschrieben. Das Uberlaufsignal bewirkt, daß der Wählein·=

909810/0915

gang B des Schreib-Speicher-Logik-Multiplexers 180 auf H geht, während der unter Festwertspeicher-Steuerung stehende Wähleingang A auf L ist, wodurch dem Rechner Zugriff zum Schreib-Lese-Speicher 14O -gewährt wird, und zwar mittels der oben beschriebenen Operationen des Dateneingangs-Multiplexers 150, des Adresseneingangs-Multiplexers 130, des UND-Gatters 184 und des Schreib-Speicher-Multiplexers 180· Da das Überlaufsignal für den Multiplexer 181 um ein Taktsignal durch das Flip-Flop 174 verzögert wird, tritt der Rechnerzugriff zum Schreib-Lese-Speicher 140 beim fünften Taktsignal jedes Berechnungs-Zyklus auf. Der Rechner erhält also Zugriff zum Speicher 140, wenn die ALU-Einheit sich in der Lösch-Betriebsweise befindet. Das Überlaufsignal läßt den Adressenzähler 100 um Eins weiterschalten, und die oben erläuterten Funktionsschritte werden für die Daten im Schreib-Lese-Speicher 140 wiederholt, die derjenigen PWM-Datenquelle 120 zugeordnet sind, welche an den Eingang 1 des Codier-Multiplexers 121 angeschaltet ist. Dieser Vorgang läuft weiter, bis der Adressenzähler 100 bei Wahl der 256sten PWM-Datenquelle überläuft, die an den 255sten Eingang des Codier-Multiplexers 121 angeschaltet ist. Das Überlaufsignal wird über den Multiplexer 167 zum Betriebsweisen-Zähler 164 geführt, so daß das Signal am Ausgang 165A des Betriebsweisen-Zählers auf L geht.

Man beachte, daß der Adressenzähler 100 während der Berechnungs-Betriebsweise wie bei der Codier-Betriebsweise eine doppelte

9098 10/091 5

- 28 -

Null zählt. Demgemäß werden sechzehn PCM-Abtastwerte doppelt verarbeitet. Eine solche Redundanz hat kaum Folgen, da die zweite Verarbeitung kein Ergebnis erzeugt. Wenn der neue Wert genau gleich dem alten Wert ist, ist kein Schwellenwert vorhanden, der eine Eingabe in das FIFO-Register veranlasst.

Bei diesem Ausführungsbeispiel der Erfindung werden im wesentlichen zwei Verfahren benutzt, um eine Verringerung der FCM-Ausgangsdatenfrequenz zu erzielen. Das erste Verfahren ist die oben beschriebene Rechner-Einstellung der Schwellenwerte im vierten Bereich des Speichers. Eine Vergrößerung der Schwellenwerte im Schreib-Lese-Speicher 14O führt zu einer verringerten Codier-Empfindlichkeit mit dem Ergebnis, daß den Ausgangsdaten eine höhere Bedeutung auferlegt wird. Alternativ wird die Verringerung der Ausgangsdatenfrequenz unter Anwendung des zweiten Verfahrens erreicht, ohne daß die Schwellenwerte geändert werden müssen. Das zweite Verfahren läßt einfach den externen Rechner die Löschfunktion des Betriebsweisen-Zählers 164 über Befehle steuern, die in der Zeichnung durch den Funktionsblock 169 dargestellt sind. Wenn das Ausgangssignal des Betriebsweisen-Zählers 164 auf der Ausgangsleitung I65B auf H geht, so schaltet das UND-Gatter 109 im Adressenzähler 100 den Vier-Bit-Zähler 101 dadurch ab, daß er ihm ein kontinuierliches Löschsignal zuführt. Ein solches Löschsignal am Adressenzähler schaltet die Anlage effektiv ab, so daß sie weder in der Codiernoch in der Berechnunga-Betriebsweise arbeiten kann. Diese Abschaltung dauert an, bis der Betriebnweisen-Zähler 164 durch

909810/0 9 15

COPY

- -39 -

einen Befehl vom externen Rechner (169) gelöscht wird, so daß das Signal auf der Ausgangsleitung 165B des Betriebsweisen-Zählers 164 in den Null-Zustand zurückkehren kann. Dadurch kann der Rechner die Ausgangsfrequenz der PCM-Daten auf Befehl ver- ■ ringern. Außerdem ist das Ausgangssignal des ODER-Gatters 104 auf der Ader 106 auf H, so daß der Rechner während der Abschaltung dauernd auf die oben beschriebene Weise Zugriff zum Speicher erhält.

Die Anlage kann so eingestellt werden, daß sie in mehreren aufeinanderfolgenden Wiederholungszyklen der Codier- und Berechnungs-Betriebsweise arbeitet, und zwar indem die an den Ausgang 165B des Betriebsweisen-Zählers 164 angeschaltete Leitung abgetrennt und entweder an den Ausgang 165C oder 165D angeschaltet wird. Wenn beispielsweise die Leitung an den Ausgang 165C angeschlossen ist, so durchläuft die Anlage die Betriebsweisen wie folgt: Codieren - Brechnen - Codieren - Berechnen - Abschalten. Diese Arbeitsweise verringert den Bedarf nach Codier-Befehlen 169 vom Rechner um den Faktor 2. Wenn alternativ die Leitung an einen konstanten J.oglk-Pegel, beispielsweise Erde angeschlossen wird, dann arbeitet die Anlage kontinuierlich mit abwechselnden Codier- und Berechnungs-Betriebsweisen.

90 9 810/0915

COFY ■■-:-

Claims

BLUMBACH · WESER · BERÖEM · KRAMER

ZWiRNER-HIRSCH .BREHM 2837^r78

PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN

Patentconsult Radeckestraße 43 8000 München 60 Telefon (089) 883603/883604 Telex 05-212313 Telegramme Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telefon (06121)562943/561998 Telex 04-186237 Telegramme Patentconsult

Western Electric Company, Incorporated Alles, H.G. 2

Broadway

New York, N.Y. 10038, U.S.A.

Patentansprüche

· Signalwandler zur Umwandlung eines pulsbreiteninodulierten (FWM) Signals in ein pulscodemoduliertes (PCM) Signal mit einem Eingangsanschluß zur Aufnahme des PWM-Signals und einem Ausgangsanschluß zur Anschaltung eines externen Verbrauchers für das erzeugte PCM-Signal, gekennzeichnet durch einen Codierer (16O, 122, 100), der in Abhängigkeit vom PWM-Eingangssignal ein Digitalsignal erzeugt, das eine PCM-Darstellung desjenigen Zeitanteils einer Abtastperiode ist, für welchen das PWM-Signal in einem ersten Logik-Zustand ist,

einen ersten Speicher (14OC) zur Aufnahme eines vom Codierer für eine frühere Abtastperiode erzeugten Digitalsignals, einen zweiten Speicher (14OD) zur Aufnahme-eines Digitalsignals, das einem vorbestimmten Datenschwellenwert entspricht, welcher eine bedeutsame Wertänderung darstellt, und
eine Arithmetik-Einheit (200) mit

München: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nal. . P. Hirsch Dipi.-Ing. · H. P. Brehm Dipl.-Chem. Dr. phil. nat. Wiesbaden: P. G. Blumbach Dlpl.-Ing. · P. Bergen Dipl.-Ing. Dr. jtir. . G. Zwirner Dipl-Ing. Dipl.-W.-Ing.

0098 10/0915

-X-

4 283757Θ

einem ersten Komparator, der am Ende jeder Abtastperiode ein Ausgangsdigitalsignal erzeugt, das die Differenz zwischen dem vom Codierer erzeugten Digitalsignal und dem im ersten Speicher abgelegten Digitalsignal darstellt, und mit einem zweiten Komparator zum Vergleichen des Ausgangs-Digitalsignals des ersten Komparators mit dem vorbestimmten Daten-Schwellenwert im zweiten Speicher und zur Erzeugung eines Ausgangssignals, das bewirkt, daß das vom Codierer erzeugte Ausgangssignal sowohl im ersten Speicher gespeichert als auch an den Ausgangsanschluß des Wandlers gegeben wird.

2. Signalwandler nach Anspruch 1,
dadurch gekennzeichnet, daß der Codierer einen Codier-Zähler (16O) aufweist, der eine vorbestimmte Anzahl von Zuständen besitzt, um Zeitsteuerungssignale während der Abtastperiode zu zählen, sowie einen Ausgang zur Erzeugung von Signalen unter Ansprechen auf die Anzahl der gezählten Zeitsteuerungssignale, während das PWM-Signal sich im ersten Logik-Zustand während der Abtastperiode befindet,

und daß der Wandler einen dritten Speicher (14OA) zur Aufnahme des Wertes der Ausgangssignale des Codierzählers (16O) enthält«,

3. Signalwandler nach Anspruch 2,

909810/0915

COPY

- 52 -

gekennzeichnetdurch einen vierten Speicher zur Aufnahme eines einem PWM-NuIl-Wert entsprechenden PCM-¥ertes und einer Einrichtung zur Einstellung eines durch den Codler-Zähler erzeugten augenblicklichen PCM-Wertes, der die Differenz zwischen einem durch den Codier-Zähler erzeugten augenblicklichen PCM-Wert und dem im vierten Speicher stehenden Wert darstellt.

4. Signalwandler nach Anspruch 2, " .'..-...-

d a d u r c h g e k e ή η ζ e i c h η e t , daß weitere n-1 Eingangsanschlüsse vorgesehen sind, die je PWM-Signale aufnehmen, und daß der Signalwandler ferner aufweist:

einen Adressenzähler, der η Zustände annehmen kann, um Zeitsteuerungssignale zu zählen und abhängig von der Anzahl der gezählten Zeitsteuerungssignale erste Signale auszugeben, die zugeordnete Anschlüsse der η Eingangsanschlüsse identifizieren, und ein zweites Signal dann, wenn ein vorbestimmter Zustand seiner Zustände erreicht ist, und

einen Eingangs-Multiplexer mit η ersten Eingängen, die mit entsprechenden Eingängen der η Eingangsanschlüsse zur Aufnahme von PWM-Daten verbunden sind, mit zweiten Eingängen zur Aufnahme der ersten Signale vom Adressenzähler und einem Ausgang zur Lieferung eines logischen Zustandes in Abhängigkeit von ejnem logischen Zustand am Eingangsanschluß, der mit jeweils einem der in Abhängigkeit von den Signalen an

909810/0916
Copy

den zweiten Eingängen gewählten ersten Eingang verbunden ist.

5« Signalwandler nach Anspruch h_f

dadurch gekennzeichnet, daß gewählte Speicher des ersten, zweiten, dritten und vierten Speichers alternativ wählbare Dateneingänge, alternativ wählbare Adresseneingänge und alternativ wählbare Betätigungseingänge besitzen, und daß der Wandler ferner Schaltungen im Adressenzähler zur Erzeugung dritter Ausgangssignale während vorgewählter Zustände und einen auf die dritten Ausgangssignale des Adressenzählers ansprechenden Schalter aufweist, der jeweils einen der alternativ wählbaren Daten-, Adressen- und Betätigungseingänge auswählt.

6. Signalwandler nach Anspruch 5,

dadurch geke η η zeichnet, daß der Schalter folgende Bauteile aufweist: einen ersten Multiplexer zur Bereitstellung eines Rechnerzugriffs zu einem Daten-Adressen-Eingang von gewählten Speichern des ersten, zweiten, dritten und vierten Speichers in Abhängigkeit vom dritten Ausgangssignal des Adressenzählers;

einen zweiten Multiplexer zur Bereitstellung eines Rechnerzugriffs für einen Daten-Eingang von wählbaren Speichern des ersten, zweiten, dritten und vierten Speichers in Ab-

Si 0 π 8 1 η / η 9 1

- copy

hängigkeit vom dritten Ausgangssignal des Adressenzählers; einen dritten Multiplexer zur Bereitstellung eines Rechnerzugriffs zu einem Betätigungseingang von wählbaren Speichern des ersten, zweiten, dritten und vierten Speichers in Abhängigkeit vom dritten Ausgangssignal des Adressenzählers.

7. Signalwandler nach Anspruch 2,
dadurch gekennzeichnet, daß der erste und zweite Komparator je Schaltungen zur Durchführung von arithmetischen Verarbeitungsschritten unter Verwendung der Daten im ersten und zweiten Speicher aufweist.

8. Signalwandler nach Anspruch 7,
dadurch gekennzeichnet, daß die Schaltungen zur Durchführung arithmetischer Verarbeitungsschritte folgpnle Bauteile aufweisen: Steuerschaltungen, die unber Ansprechen auf vorgewählte Zeitsteuerungssignale Steuersignale bereitstellen; eine Einrichtung mit ersten und zweiten Dateneingängen zur wahlweisen Erzeugung von Signalen, die der Summe bzw. Differenz der Signale am ersten und zweiten Dateneingang entsprechen, wobei die selektiv erzeugten Signale abhängig von den Steuersignalen an einem Datenausgang geliefert werden;
ein erstes Register zur Aufnahme und Speicherung von Daten

909 0.10/0915

2 COPY

So

aus dem ersten, zweiten, dritten und vierten Speicher und zur Abgabe der Daten an den ersten Dateneingang der Schaltungen zur wahlweisen Erzeugung von Signalen abhängig von Signalen der Steuerschaltungen;

ein zweites Register zur Aufnahme von Daten vom Datenausgang der Schaltungen zur wahlweisen Erzeugung von Signalen abhängig von Signalen der Steuerschaltungen und zur Lieferung der Daten an den zweiten Eingang der Schaltungen zur wahlweisen Erzeugung von Signalen;

ein drittes Register zur Aufnahme von Daten vom zweiten Register abhängig von Signalen von den Steuerschaltungen und zur Abgabe der Daten an die erste Speicherschaltung und an den Ausgangsanschluß in Abhängigkeit von Signalen vom Datenausgang der Schaltungen zur wahlweisen Erzeugung von Signalen und der Steuerschaltungen.

9. Signalwandler nach Anspruch 8,

dadurch gekennzeichnet, daß die Steuerschaltungen einen Berechnungs-Zähler mit einer vorbestimmten Anzahl von Zuständen zur Zählung von Zeitsteuerungssignalen und zur Ausgabe von ersten Signalen abhängig von der Anzahl der gezählten Zeitsteuerungssignale und eines zweiten Signals dann, wenn der Zähler in seinem letzten Zustand ist, sowie einen Festwertspeicher aufweisen, der eine Anzahl von Ausgängen aufweist, die mit der Schaltung zur selektiven Erzeugung von Signalen und dem ersten, zweiten, dritten und vierten Speicher verbunden sind und Logik-Zustände abhängig von den ersten Ausgangssignalen des Berechnungszählers liefern.

9098 10/0916

COPY