DE2634345A1

DE2634345A1 - Konferenzschaltung fuer eine digitale fernsprechvermittlungsstelle

Info

Publication number: DE2634345A1
Application number: DE19762634345
Authority: DE
Inventors: Amilcare Dipl Ing Bovo; Giuseppe Dipl Ing Valsecchi
Original assignee: Societa Italiana Telecomunicazioni Siemens SpA
Current assignee: Italtel SpA
Priority date: 1975-07-31
Filing date: 1976-07-30
Publication date: 1977-02-17
Also published as: AR209981A1; FR2320015A1; BR7604885A; GB1528240A; IN143837B; JPS5218108A; FR2320015B1; TR19323A; SE7608445L; AU497812B2; IT1040208B; NL7608295A; AU1636576A

Description

DB 353 14. Juli 1976

Ital.Anm.Nr.25950 A/75 9898-76/H/Ro.

vom 31. Juli 1975

Societä ItaIiana Telecomunicazioni

Siemens s.p.a.
Piazzale Zavattari, 12, Mailand/Italien

Konferenzschaltung für eine digitale Fernsprechvermittlungsstelle .

Die Erfindung bezieht sich auf eine Konferenzschaltung nach dem Oberbegriff des Anspruchs 1.

Eine Konferenzschaltung ermöglicht es bekanntlich, daß jeder Teilnehmer die Signale aller anderen beteiligten Teilnehmer empfängt. In der folgenden Beschreibung wird ein Konferenzgespräch unter drei Teilnehmern betrachtet, doch kann durch geeignete Programmierung der Steuereinrichtungen der digitalen Fernsprechvermittlungsstelle die Zahl der Konferenzgesprächsteilnehmer erhöht werden.

Es sind nach dem Verfahren des Summen-Algorithmus arbeitende Konferenzschaltungen bekannt, welche die Summe der am Eingang empfangenen Signale bilden und die den Teilnehmern des Konferenzgespräches zu sendenden Resultate an das Durchschaltenetzwerk der Vermittlungsstelle weitergeben. Falls die Durchschaltung der Signale mittels einer digitalen Fernsprechvermittlungsstelle erfolgt, werden der Konferenzschaltung PCM-Codes der von den Teilnehmern kommenden Signale zugeführt. Diese PCM-Codes erhält man gewöhnlich dadurch, daß digitale Signalproben der Teilnehmer linear übersetzt werden und mit

709807/0796

diesen linearen Codes ein Kompressionsvorgang durchgeführt wird, der in einer logarithmischen Beziehung zu ihnen stehende binäre Gestaltungen ergibt. Es wurde zwischenstaatlich eine logarithmische Kompressionsregel genormt, bei der eine Annäherung durch acht Geraden-Segmente oder "Strecken" (mit 0 bis 7 bezeichnet) erfolgt, und nach der eine durch 12 Bits ausgedrückte Codierung nach einer vorgegebenen Tabelle in 8-Bit-Codes umgesetzt wird. Diese 8-Bit-Codes sind so aufgebaut, daß sie ein das Vorzeichen der codierten Probe angebendes Bit, drei die jeweilige Strecke der Kompressionskurve, zu der die codierte Probe gehört, angebende Bits und vier bedeutsame (signifikante) Bits enthält, welche den der codierten Probe entsprechenden Quantenpegel ausdrücken.

In die Koferenzschaltung der digitalen Vermittlungsstelle gelangen also die komprimierten Codes der von den Teilnehmern kommenden Signalproben, die miteinander zu addieren sind. Da diese Codes in logarithmischer Beziehung zu der betreffenden Probe stehen, ist es nicht möglich, die algebraische Summe der empfangenen Bits direkt zu bilden. Die mit Summen-Algorithmus arbeitenden bekannten Systeme enthalten eine mit dem Eingang der Konferenzschaltung verbundene digitale Expandierschaltung, die den 8-Bit-Code in einen 12-Bit-Code umsetzt, der in linearer Beziehung zur Amplitude der betreffenden Probe steht. Algebraische Summenschaltungen summieren die linearen Codes für die drei Teilnehmer und senden die Resultate der Summenbildung zu einer digitalen Komprimierschaltung, die den linearen 12-Bit-Code wieder in einen nichtlinearen 8-Bit-Code umsetzt. Die doppelte Codeumsetzung derartiger Systeme hat den Nachteil eines beträchtlichen Aufwandes.

Demgemäß liegt der Erfindung die Aufgabe zugrunde, eine einfache und wirtschaftliche Konferenzschaltung für eine digitale Fernsprechvermittlungsstelle anzugeben, die mit Summen* Algorithmus arbeitet, ohne daß eine zweifache Codeumsetzung erforderlich ist.

709807/0796

₃ 263434;

Die Erfindung löst diese Aufgabe durch die Im Anspruch 1 gekennzeichnete Konferenzschaltung.

Gemäß der Erfindung wird eine örtliche Linearisierung bewirkt (d.h. eine Darstellung zweier Signale bei gleichem Quantisierungs-Maßstab), die es ermöglicht, die nichtlinearen Codes jedesmal richtig zu addieren, wenn diese Codes zwei signalproben entsprechen, die in der Kompressionskurve nicht zur gleichen Strecke gehören.

Eine bevorzugte Ausführungsform der Erfindung wird anhand der Zeichnung näher beschrieben. Es zeigen:

Fig. 1 den Aufbau einer digitalen Fernsprechvermittlungsstelle, bei welcher die hier beschriebene Konferenzschaltung benutzt wird;

Fig. 2 das Blockschaltbild einer Konferenzschaltung gemäß der Erfindung für die Fernsprechvermittiungsstelle nach Fig. 1;

Fig. 3 eine bevorzugte Ausführungsform einer Eingangseinheit UI gemäß Fig. 2;

Fig. 4 eine bevorzugte AusfUhrungsform einer Vorverarbeitungseinheit UP gemäß Fig. 2;

Fig. 5 eine bevorzugte AusfUhrungsform einer Verarbeitungseinheit UT für Strecken-Bits gemäß Fig. 2;

Fig. 6 eine bevorzugte Ausführungsform einer Verarbeitungseinheit US für die bedeutsamen Bits gemäß Fig. 2;

Fig. 7 eine bevorzugte Ausführungsform einer Ausgangseinheit UU gemäß Fig. 2;

Fig. 8 eine bevorzugte Ausführungeform einer Operationseinheit UO gemäß Fig. 2; und

' Fig. 9 teilweise den Aufbau einer Fernsprechvermittlungsstelle gemäß Fig. 1, bei welcher eine Konferenzschaltung für vier Teilnehmer vorgesehen ist.

709807/0796

In Fig. 1 sind mit Τ_χ , T₂ und T₃ die drei Teilnehmer mit entsprechenden Fernsprechapparaten bezeichnet, die mit der Konferenzschaltung verbunden werden sollen. Ihnen entsprechen die Signale A, B und C. Bei dem hier beschriebenen Ausführungsbeispiel wird die Vermittlung eines Konferenzgespräches mittels einer Durchgangsvermittlungsstelle betrachtet, weil die Durchschaltung von digitalen Signalen in der Regel mit derartigen digitalen Vermittlungsstellen erfolgt. Der Einfachheit halber wird angenommen, daß die Teilnehmer an ein und dieselbe Endstelle CT angeschlossen sind. In Wirklichkeit sind jedoch im Fall einer Durchgangsvermittlungsstelle die Teilnehmer des Konferenzgespräches an verschiedene Endstellen angeschlossen.

Die Signale A, B uid C werden in der Endstelle CT abgetastet und an den Eingang einer Schaltung CC gelegt, welche die binäre Codierung sowie die Codekompression nach einem logarithmischen Gesetz durchführt. Die Codes werden dann an die Durchgangsvermittlungsstelle TR weitergeleitet, wobei sie einer entsprechenden Anzahl von Zeitkanälen eines PCM-Zeitmultiplex-übertragungssystems zugeordnet werden. Das Durchschaltenetzwerk RT der Durchgangsvermittlungsstelle TR schaltet die Codes der Teilnehmer des Konferenzgespräches durch und sendet sie über ein Dienst-PCM-System zum Eingang der Konferenzschaltung CF.

Die Konferenzschaltung CF addiert die den Teilnehmer T₂ und T₃ zugehörigen Codes B+C, die an den Teilnehmer T₁ zu senden sind, die den Teilnehmern T. und T₃ zugehörigen Codes A+C, die dem Teilnehmer T₂ zu senden sind, und die von den Teilnehmern T, und T₃ stammenden Codes A+B, die dem Teilnehmer T₃ zu senden sind. Die Resultate dieser Summenbildung gelangen über das PCM-übertragungssystem wieder zur Endstelle CT, in welcher eine Decodier- und Expandierschaltung ED vorgesehen ist, welche die zu den Teilnehmern Τ_χ, T₂ und T₃ durchzuschaltenden Signalproben erzeugt.

709807/0796

Gemäß Fig. 2 gelangen die komprimierten Codes über das PCM-Dienst-System zu einer Eingangseinheit UI, die Register zum Speichern der Codes der drei Teilnehmer des Konferenzgespräches enthält. Die zur Bildung jeder einzelnen Summe verfügbare Zeit entspricht der Kanalzeit des PCM-Systems, wobei im ersten Zeitkanal die für den Teilnehmer T, (Signal A) bestimmten Codes der Signale B und C summiert werden. Diese Codes werden nach Entnahme aus den Registern der Eingangseinheit UI zu einer Vorverarbextungsexnhext UP übertragen, die zwei Registerpaare enthält. In einem ersten Registerpaar werden die Vorzeichenbits und die Strecken-Bits der Codes der Signale B und C gespeichert, wobei das zweite Registerpaar für die Speicherung der bedeutsamen Bits der beiden Codes bestimmt ist» Damit wird das Bitjgrößeren Gewichtes gewonnen, das in den expandierten Codes in einer den bedeutsamen Bits gegenüberstehenden Position erscheint.

Die Vorverarbextungsexnhext UP wird so gesteuert, daß der Inhalt der die bedeutsamen Bits für das Signal kleinerer Amplitude enthaltenden Register verschoben wird, und zwar um eine Anzahl von Schritten, die der Streckendifferenz Δ. entspricht oder der Differenz Δ.-1, wenn die kleinere Strecke gleich 0 ist. Die Streckendifferenz wird von einer Verarbeitungseinheit UT berechnet. Auf diese Weise ergibt sich eine örtliche Linearisierung, die in der Wiederherstellung eines Codes besteht, der gleich demjenigen ist, den man durch lineare Expansion des komprimierten Codes erhalten würde.

Unter der Annahme, der Code des Signals B gehöre zum größeren Signal, werden die bedeutsamen Bits dieses Codes in einem vorgegebenen Zeitfenster angeordnet, während die bedeutsamen Bits des Codes des als das kleinere angenommenen Signals C so angeordnet werden, daß sie die Speicherzellen belegen, die den Speicherzellen entsprechen, welche die Bits gleichen Gewichtes des Codes des Signals B enthalten. Infolgedessen werden (rechts) durch das Zeitfenster so viele Bits gelesen, wie die

709807/079 6

durch die Verarbeitungseinheit UT berechnete Streckendifferenz beträgt.

Nach Durchführung dieses Linearisierungsvorganges berechnet eine Verarbeitungseinheit US für die bedeutsamen Bits die Summe oder die Differenz der von dem Zeitfenster bestimmten Bits.

Falls die Summe keinen Rest ergibt, läßt sich das an den Teilnehmer T, zu sendende Signal sofort wieder herstellen. Dieser Wiederherstellungsvorgang erfolgt in einer Ausgangseinheit UU, die in dem genannten Fall aus der Verarbeitungseinheit US die durch die Summenbildung erhaltenen bedeutsamen Bits und aus der Verarbeitungseinheit UT die Strecken-Bits entnimmt, die der größeren oder höheren der beiden zum Code des Signals B bzw. zum Code des Signals C gehörenden Bits entsprechen. Dabei wird das Vorzeichen-Bit entnommen, das zu dem Code mit dem höheren absoluten Wert gehört.

Der Ablauf der beschriebenen Vorgänge wird durch eine Operationseinheit UO gesteuert, die an ihrem Ausgang Steuerimpulse für die beschriebenen Einheiten erzeugt.

Im folgenden werden bevorzugte Ausführungsformen der oben behandelten Einheiten beschrieben, wobei die schaltungstechnischen Einzelheiten, soweit nicht im einzelnen erläutert, der Zeichnung zu entnehmen sind. Zum besseren Verständnis der Beschreibung ist ferner das weiter unten angegebene Ablaufdiagramm der Operationsfolge, nach der die benötigten Summen errechnet werden, heranzuziehen.

Gemäß Fig. 3 sind der Eingangseinheit UI die als Signal i dargestellten Codes und eine Taktimpulsfolge CK, zugeführt, deren Taktfrequenz doppelt so hoch ist wie die Empfangsgeschwindigkeit der Codes. Die Taktimpulsfolge steuert einen Frequenzteiler DF, der seinerseits eine Taktimpulsfolge CK₂ erzeugt, deren Taktfrequenz gleich der Frequenz der von der Einheit UI empfangenen Codes ist. Die Taktimpulsfolge CK₂ steuert einen Zähler CN., dessen Zählkapazität 8 beträgt, und der die

709807/0796

263434$

8 Bits zählt, aus denen die ankommenden Codes gebildet sind. Der Zähler CN₁ speist seinerseits einen zweiten Zähler CN₂, der eine Zählkapazität von 32 hat und die 32 Zeitkanäle zählt, in die das Abtastintervall des betreffenden PCM-Systems aufgeteilt ist. Die am Ausgang der Stufen des Zählers CN₂ verfügbare binäre Konfiguration dient zur Adressierung eines Festwert- oder Totspeichers RI, der bei einer vorbestimmten binären Eingangskonfiguratxon an seinen Ausgängen r₁, r₂, ^₃, r. und r₅ eine entsprechende binäre Ausgangskonfiguration erzeugt.

Falls der Code des Signals A dem Zeitkanal Nr. 1 des die Einheit UI speisenden PCM-Systems zugeordnet ist, wird der Ausgang r, des Totspeichers RI erregt, sobald der genannte Code am Eingang der Einheit UI erscheint. Bei Erregung des Ausgangs r. wird über ein UND-Glied N, das Einschreiben des Codes des Signals A in das Register RS, gesteuert. Wenn am Eingang der Einheit UI der Code des Signals B erscheint, wird der Ausgang r2 des Totspeichers RI erregt, wodurch über ein UND-Glied N₂ bewirkt wird, daß dieser Code in das Register RS₂ gelangt. Entsprechendes gilt für den Code des Signals C, der in das Register RS₃ geschrieben wird, wenn der ein UND-Glied N₃ steuernde Ausgang r₃ erregt ist. Nach dem Einschreiben der Daten in die Register RS₁, RS₂ und RS₃ wird beim siebenten durch den Zähler CN₁ gezählten Bit der Inhalt dieser Register in entsprechende Register RS', RS'₂ bzw. RS"₃ übertragen, so daß die drei erstgenannten Register wieder zum Schreiben neuer Codes zur Verfügung stehen. Im Zeitraum von drei aufeinanderfolgenden Zeitkanälen müssen somit die drei Summen gebildet werden und die Resultate am Ausgang der Konferenzschaltung verfügbar sein.

Gemäß Fig. 4 gelangen die Ausgangssignale 1, 2 bzw. 3 der Register RS^, RS'₂ bzw. RS*₃ in die Vorverarbeitungseinheit UP, und zwar in der dargestellten Weise an die Eingänge von zwei Multiplexern MX. und MX₃, die durch die an den Ausgängen r. und r₅ des Totspeichers RI (Fig. 3) verfügbaren Adressen-

709807/0796

variablen gesteuert sind. Diese Multiplexer wählen die Eingangscodes so aus, daß am Ausgang das Codepaar verfügbar ist, dessen Codes im betreffenden Zeitkanal zu summieren ist.

Liegt beispielsweise der Zeitkanal Nr. 4 vor, so müssen die Codes B+C addiert werden, die an den das Signal A liefernden Teilnehmer zu senden sind. Demgemäß werden an den Ausgängen der Multiplexer MX₁, MX- diejenigen Codes zur Verfügung gestellt, die an ihrem ersten Eingang vorliegen. Beispielsweise ist mit dem ersten Eingang des Multiplexers MX. der Ausgang des Registers RS ¹^ und mit dem ersten Eingang des Multiplexers MX₂ der Ausgang des Registers RS ¹^ verbunden.

Nun beginnt die Verarbeitung der Codes, die in 16 Zeitphasen (oder "Zustände") aufgeteilt wird, welche von einem in der Operationseinheit UO (Fig. 2) vorgesehenen Programmzähler gezählt werden. Die die Verarbeitung der Codes steuernden Steuervariablen werden im folgenden mit c., C₂...e,, bezeichnet und stehen am Ausgang der Operationseinheit zur Verfügung, wie anhand von Fig. 8 noch näher erläutert wird.

Die Zeitphasen Nr. 1, 2, 3 und 4 werden für die serielle Übertragung der bedeutsamen Bits beider Codes in zwei Register L und L, benutzt, die eine Kapazität von fünf Bits haben, weil sie außeijden bedeutsamen Bits noch das Bit des größeren Gewichtes speichern sollen. Das Einschreiben der am Ausgang der Multiplexer MX., MX₂ stehenden Codes in die Register L und L. , die durch die Steuervariable c. zur Aufnahme berechtigt sind, wird durch die Steuervariable C₂ bwirkt, die einen dritten und einen vierten Multiplexer MX₃ bzw. MX^ steuert. Die Zeitphasen Nr. 5, 6, 7 und 8 werden zur seriellen übertragung der übrigen Bits beider Codes in Register T_a und T_b benutzt, die eine Kapazität von vier Bits haben, da sie außer den drei Strecken-Bits auch das Vorzeichen-Bit speichern sollen. In diesen Zeitphasen wird die Steuervariable c, erzeugt, die das Einschreiben der Daten in die Register T_& und T_b bewirkt.

709807/0796

In der Zeitphase Nr. 9 wird das Bit des größeren Gewichtes - im folgenden auch 5. Bit genannt - in die Register L und L, geschrieben. Dieses Bit des größeren Gewichtes erscheint in den genormten Tabellen an einer Stelle vor den mit X, Y, Z, W bezeichneten Bits und hat bei der Strecke 0 den Binärwert "O" und bei den übrigen Strecken den Binärwert "1".

Die Vorverarbeitungseinheit UP enthält vier Identifizierer ID, , ID₂» ID₃ und ID₄, welche die am Ausgang der Register T , ^Tb^{f L}a ^{und L}b ^{erscneinenden} Codes t_a und t. sowie l_a und 1. miteinander vergleicht. Die Identifizierer ID, und ID₂ vergleichen jeweils die Strecken-Bits der beiden Codes t und t, mit der Konfiguration 0, um festzustellen, ob die betreffenden Strecken-Bits zu einem Code der Strecke 0 oder zu einem Code einer anderen Strecke gehören.

Das Schreiben der Bits größeren Gewichtes in die Register L und L, wird durch die Steuervariable C₂ gesteuert, die das am Ausgang von zwei UND-Gliedern N₄ und N₅ vorhandene Bit zum Ausgang der Multiplexer MX₃ und MX₄ bringt. Die UND-Glieder N₄ und N₅ sind an den Ausgang der Identifizierer ID₁ und ID₂ angeschlossen und empfangen an ihrem zweiten Eingang die Steuervariable C₅, die in der Zeitphase Nr. 9 erzeugt wird. Dabei wird entweder ein Bit vom Binärwert "I" oder vom Binärwert "0" eingeschrieben, je nachdem, ob die betreffenden Codes zu der Strecke 0 oder zu einer anderen Strecke gehören. Der Identifizierer ID₃ vergleicht die Strecken-Bits der beiden Codes t_a und t, , während der Identifizierer ID₄ einen Vergleich der bedeutsamen Bits der Codes 1_ und 1. durchführt. Die Ergebnisse dieser Vergleichsvorgänge werden durch die Ausgangssignale der Identifizierer zum Ausdruck gebracht.

Gemäß Fig. 5 gelangen die am Ausgang der Register T, und

T_b verfügbaren Codes t_a und t, an die Eingänge von zwei Multiplexern MX₅ und MXg der Verarbeitungseinheit UT, die durch ein Signal f gesteuert sind. Das Signal f wird am Ausgang eines binären Schaltwerks RL erzeugt, an dessen Eingang die Ausgangs-

709807/0796

signale der Identifizierer ID₃ und ID₄ liegen. Der Binärwert "1" oder ¹¹O" des Signals f_ hängt davon ab, ob der in den Registern L_a und T_& gespeicherte Code, der im folgenden mit a bezeichnet wird, kleiner oder größer ist als der in den Registern L und T_b gespeicherte Code b. An den Ausgang der Multiplexer MX₅ und MX₆ ist eine Recheneinheit AU geschaltet, die auf Befehl der Steuervariablen c_g je nachdem, ob der Code a größer oder kleiner ist als der Code b, die Strecken-Differenz Δ*-=^"^ oder A.=t_b-t berechnet. Das Signal f_c bewirkt hierbei, daß der Code mit dem größeren absoluten Wert an den Eingang Nr. 1 der Recheneinheit AU gelangt. Die Strecken-Differenz Δ. wird auf Befehl einer Steuervariablen C₇ in einem Dienstzähler CS gespeichert.

Hiermit endet die Arbeite- oder Zeitphase Nr. 9 und beginnt die Phase Nr. 10, bei der auf Befehl der Steuervariablen C₅ die Rückwärtszählung des Dienstzählers CS eingeleitet wird. Zur gleichen Zeit wird die Verschiebung einer der beiden in den Registern L , L, (Fig. 4) gespeicherten binären Konfigurationen bewirkt, wobei diese Register durch die Signale

K₁ = c, + c. (t>t. ) (t, =0) +c- (t >t. ) (Δ*. - 1) bzw. K₂-O_{3 +} c₄ (t_a<t_b) (tp^ö) + c₄ (t_a<t_b) (ÄT^T)

gesteuert werden. Es wird daher dasjenige Register L_& bzw. zur Verschiebung berechtigt, in welchem der der kleineren Strecke zugeordnete Code gespeichert ist.

Bei dieser Arbeite- oder Zeitphase wird der schon erwähnte Programmzähler durch ein Signal a₃ = i. (i. < 4) . C₄ gesperrt, wobei i, die binäre Konfiguration ist, die der Dienstzähler CS annimmt, wenn er den Zustand "1" erreicht, der am Ausgang der Operationseinheit UO vorliegt. Der Zustande- oder Programmzähler wird also solange bei der Zeitphase Nr. 10 gesperrt, bis der Dienstzähler CS den Zustand "1" erreicht. Während der Dienstzähler CS seinen Inhalt vermindert, verschiebt gleichzeitig

709807/0796

das betreffende Register L_a bzw. L_b seinen Inhalt, bis der Dienstzähler den Zustand "1" erreicht hat. Sobald dies der Fall ist, wird das Signal a₃ erzeugt, worauf der Programmzähler den Zustand der Zeitphase Nr. 11 erreicht, während der Dienstzähler CS den Zustand "O" annimmt und das betreffende Register seinen Inhalt um einen weiteren Schritt verschiebt, wenn die kleinere Strecke nicht gleich Null ist.

Wie in Fig. 6 gezeigt ist, werden in der zweiten Verarbeitungseinheit US die am Ausgang der Register L und L, verfügbaren Codes l_a und l_b (entsprechend X; Y, Z, W) an die Eingänge von zwei Hultiplexern MX₇ und MXg angelegt, an deren Ausgang eine Recheneinheit AU₁ geschaltet ist. Die Multiplexer MX₇ und werden (wie bei der ersten Verarbeitungseinheit gemäß Fig.5)

durch das Signal f_ gesteuert, das den größeren Code dem Eingang Nr. 1 und den kleineren Code dem Eingang Nr. 2 der Recheneinheit AU₁ zuführt. Die Recheneinheit AU₁ wird durch ein Signal i_ gesteuert, das am Ausgang eines Exklusiv-ODER-Gliedes EO zur Verfügung steht, welches an die Ausgänge s_a und s_b der Register T_a und T_fc (Fig. 4) angeschlossen ist. Es erzeugt ein Ausgangssignal, wenn die Vorzeichen-Bits beider Codes gleich sind, während es andernfalls im Ruhezustand ist.

In der Zeitphase Nr. 11 wird die Summe oder die Differenz der an den Eingängen der Recheneinheit AU₁ vorliegenden Codes in Abhängigkeit vom Binärwert des Signals i_ berechnet. Das Resultat wird in ein Ausgangsregister RU geschrieben, das eine Kapazität von 4 Bit£hat. In der gleichen Zeitphase Nr. 11 wird die Steuervariable C₆ (Fig. 5) für die Recheneinheit AU erzeugt, welche daraufhin die an ihrem Eingang Nr. 1 (höhere Strecke) stehende binäre Konfiguration zu ihrem Ausgang überträgt. Falls die Codes bei der Verarbeitung in der Recheneinheit AU₁ eine Summe ohne Rest ergeben, (ausgenommen den Fall t » t. Φ 0), dann kann die Verarbeitung als abgeschlossen betrachtet werden, und der Programmzähler kann zurückgesetzt werden.

709807/0796

Die in Fig. 7 dargestellte Ausgangseinheit UU stellt den auf die Leitung zu sendenden Code durch Kombination der Resultate der durch die Einheiten UT und US (Fig. 2) durchgeführten Verarbeitungen wieder her. Die Ausgangseinheit enthält zu diesem Zweck ein Kombinations-Register RC mit einer Kapazität von 8 Bits, an dessen Ausgang u der an die Teilnehmer weiterzusendende Code erscheint. Das Register RC empfängt in der ersten Speicherzelle l^a das am Ausgang eines Multiplexers MX_g erscheinende Vorzeichen-Bit. An den Eingängen dieses Multiplexers liegen die in den Registern T und T, (Fig. 4) verfügbaren Vorzeichen-Bits s und s, . Der Multiplexer MX_g wird durch das schon erwähnte Signal f_ (Fig. 5) gesteuert, welches das dem höheren Code zugeordnete Vorzeichen-Bit auswählt. Das Register RC empfängt ferner in den drei nächstfolgenden Zellen 2^a, 3^a und 4^a die drei Strecken-Bits (größte Strecke), die am Ausgang des Dienstzählers CS zur Verfügung stehen, und in den vier weiteren Speicherzellen 5^a, 6^a, 7^a und 8^a die Resultate der durch die Recheneinheit AU. ausgeführten Summenbildung (Fig. 6), die dem Ausgangsregister RU entnommen werden können.

Gemäß Fig. 8 enthält die Operationseinheit UO einen Programmzähler CP mit einer Zählkapazität von 16, der die Arbeitsphasen zählt, in welche die Verarbeitung der zu summierenden Codes aufgeteilt ist. Die Stufen des Programmzählers CP sind mit den Eingängen eines Festwert- oder Totspeichers RP verbunden, an dessen Ausgang die Steuervariablen C₁ bis C₁₃ erzeugt werden, welche die Verarbeitung der Codes steuern. Die am Ausgang des Programmzählers CP vorliegende binäre Konfiguration bildet die Adresse des Totspeichers RP, in welcher der Befehl gespeichert ist, der in der Phase oder dem "Zustand" durchzuführen ist, in dem sich die Verarbeitung befindet. In der Operationseinheit UO ist ferner eine Logikeinheit UL vorgesehen, die ein binäres Schaltwerk LR, an dessen Ausgang die Signale a^, a₂...a₉ verfügbar sind, und einen Totspeicher RZ enthält. Der Programmzähler CP hat einen Eingang zum Sperren der Zählung, dem ein UND-Glied Ng vorgeschaltet ist, dem die

709807/0796

Signale a^ und a₈ zugeführt sind. Ferner ist mit dem Programmzähler CP ein weiteres UND-Glied N₇ verbunden, das durch die Signale a,, a* und a_g sowie durch die Steuervariable c._o gesteuert wird, und dessen Ausgangssignal einen Programmsprung in denjenigen "Zustand" bewirkt, dessen Adresse durch den Totspeicher RP geliefert wird.

Falls die Recheneinheit AU₁ eine Summenbildung ausführt, ohne daß sich ein Rest ergibt, springt der,Programmzähler CP in den Zustand "0", weil an seinem Eingang die binäre Konfiguration "0" herbeigeführt wird, was dann der Fall ist, wenn ein Signal

a₄ = (I₈ r b* + i_s f_o + I₈ 5M_sri_{7 +} I₈ i₇ b*) . C₈

erzeugt wird. Im vorliegenden Fall ist die Bedingung ϊ r B* erfüllt, wobei ϊ_ die Gleichheit der Vorzeichen-Bits beider Codes ausdrückt, so daß eine Summe zu bilden ist, während r das Vorhandensein eines Restes angibt und b den Binärwert "0" des 5. Bits des Codes mit kleinstem absoluten Wert bezeichnet (b* = 1 bedeutet t, = t. 4 0) . Die Bedeutung der

a. D

Symbole der übrigen Ausdrücke, welche die Aktivierung des Signals a₄ beeinflussen, werden im folgenden erläutert.

Falls die Verknüpfungs- und Recheneinheit AU₁ in Fig. 6 eine Summe berechnet, die einen Rest r ergibt, oder t_& = t,? 0 (b*=l), endet die Codeverarbeitung nicht im "Zustand" (Phase ) Nr. 11, bei dem im oben behandelten Fall ein Programmsprung zum "Zustand" 0 erfolgte, sondern der Programmzähler CP wechselt beim nächsten Impuls der Taktimpulsfolge CK. zum "Zustand" Bei diesem Zustand wird am Ausgang des Totspeichers RP die Steuervariable C₁₃ erzeugt, die den Vorwärts-Zähleingang des Dienstzählers CS (Fig. 5) steuert. Der Inhalt des Dienstzählers CS wird daher um einen Schritt erhöht, und der Inhalt des Ausgangsregisters RU wird um einen ScMtt nach rechts verschoben. In die infolge dieser Verschiebung frei gewordene Speicherzelle

709807/0798

wird ein Bit f geschrieben, das am Ausgang des Dienst-Totspeichers RZ verfügbar ist. Das Bit f_Q hat den Binärwert "1" oder "0" in Abhängigkeit davon, ob die Summe einen Rest ergibt oder nicht, und in Abhängigkeit von dem Binärwert des in den Registern L_a, L, (Fig. 4) gespeicherten 5. Bits (f , f.) .

Die Summe oder die Differenz der 4 Bits kleineren Gewichtes, die in den Registern L_& und L, gespeichert sind, werden von der zweiten Recheneinheit AU₁ errechnet, während die Summe oder die Differenz der Bits größeren Gewichtes (f, und f. ) im Totspeicher

a D

RZ gebildet wird, wobei gegebenenfalls der Rest berücksichtigt wird, der sich bei der Bildung der Summe bzw. Differenz der Bits kleineren Gewichtes ergibt. Hierbei gelangen die Bits f_a und f, an die Eingänge von zwei Multiplexern MX₁₀ MX₁₁, die durch das erwähnte Signal f gesteuert werden, welches das fünfte dem kleinsten Code (b) zugeordnete Bit an den Ausgang des Multiplexers MX₁₁ und das fünfte dem höchsten Code (a ) zugeordnete Bit an den Ausgang des Multiplexers MX.-. bringt.

afc Sfc

Der Totspeicher RZ wird somit durch die Bits a und b , durch das am Ausgang des Exklusiv-ODER-Gliedes EO (Fig. 6) verfügbare Signal i und durch das am Ausgang der Recheneinheit AU₁ erzeugte Signal r adressiert.

Im betrachteten Fall springt der Programmzähler CP vom "Zustand" Nr. 12 in den "Zustand" Q, und das Kombinations-Register RC (Fig. 7) liefert einen Code, der durch Kombination der Verarbeitungsresultate der Verarbeitungseinheiten UT und US entsteht, welche den gleichen Einheiten entnommen werden wie im zuvor behandelten Fall.

Beim "Zustand" 12 soll der Fall berücksichtigt werden, daß der Wert der größten Strecke, die im Dienstzähler CS (Fig. 5) gespeichert ist, gleich Null ist und die Recheneinheit AU₁ das Vorhandensein eines Restes gemäß Signal r anzeigt. In diesem Fall wird der Inhalt des BJLenstzählers CS um einen Schritt vergrößert. Die Verschiebung des Inhalts des Ausgangsregisters RU wird aber verhindert, da dieses durch ein Signal a,- = i

709807/0796

gesteuert wird, wobei i_Q die vom Dienstzähler CS beim Zustand angenommene Konfiguration ist. Das Signal a₅ verhindert die Verschiebung des Inhalts des Ausgangsregisters RU, weil die Strecke O sich von der Strecke Nr. 1 dadurch unterscheidet, daß an der Position vor den mit X, Y, Z und W bezeichneten Bits ein Bit "1" fehlt.

Beim "Zustand" Nr. 11 ist schließlich noch ein Fall der Summenbildung zu berücksichtigen, bei dem mindestens einer der beiden zu summierenden Codes zu der Strecke Nr. 7 gehört. Diese Bedingung wird durch die aktive Erzeugung des Signals a_g = Ig . r . i^ + I_g . i^ . b angezeigt, wobei i₇ ein Signal ist, welches angibt, daß im Dienstzähler CS (Fig. 5) eine der größten Strecke entsprechende binäre Konfiguration vorliegt. Das Signal a_g ist aktiv, wenn die Summe der bedeutsamen Bits einen Rest ergibt, oder wenn beide Codes zur größten Strecke gehören (b = 1). Das Signal a« gelangt an einen Eingang des ODER-Gliedes OR in Fig. 6, das alle Bits vom Wert "1" in das Ausgangsregister RU einschreibt. In das Kombinations-Register RC (Fig. 7) wird dabei die Konfiguration geschrieben, welche die größte Strecke ausdrückt, sowie die mit X, Y, Z und W bezeichneten Bits, jeweils mit dem Binärwert "1". Der Programmzähler PC springt in diesem Fall vom "Zustand" Nr. 11 in den "Zustand" 0, weil das Signal a₄ erzeugt wird, da die Ausdrücke ΐ . r · JU und Ϊ . i- . b die Rückstellung des Programmzählers CP bewirken.

Nun sollen die Fälle untersucht werden, bei denen das Exklusiv-ODER-Glied EO (Fig. 6) das Vorhandensein unterschiedlicher Vorzeichen-Bits anzeigt, so daß die Differenz der bedeutsamen Bits zu errechnen ist. Wenn dies erforderlich ist, sind zwei Fälle möglich; Im ersten Fall liefert der Totspeicher RZ in Fig. 8 ein Bit f_Q mit dem Binärwert "1" (die Differenz der Bits X, Y, Z und W ergibt keinen Rest) oder ein Bit f_Q mit dem Binärwert "0" mit t_& = t_b ■ 0. Der andere Fall ist der, daß ein Bit f_Q mit dem Binärwert ^M0" erscheint (aus der

709807/0796

Differenz der Bits X, Y, Z und W erhält man einen Rest) und die Strecke des höheren Codes nicht die Strecke 0 ist. Die Verarbeitung der Signale zur Bildung der Summe oder Differenz ist ähnlich der bis zur Phase Nr. 10 beschriebenen.

In der Phase Nr. 11 errechnet die Recheneinheit AU, (Fig.6)

die Differenz der Bits X, Y, Z und W. Bei f = 1 oder t = t,=0

ο a ο

wird der Programmzähler CP durch das Signal a. zurückgesetzt, weil die Ausdrücke i_s«f_o und i_s»a entsprechende Werte haben. Daher gelangen zum Kombinations-Register RC (Fig. 7) das Resultat der durch die Recheneinheit AU. bestimmten Differenz und die höchste Strecke. Beim Bit f = 0 wird im Programmzähler CP der "Zustand" Nr. 15 durch ein Signal a, = I . c_o bewirkt.

OSO

Bei diesen Bedingungen wird der Programmzähler CP blockiert, der Inhalt des Ausgangsregisters RU (Fig. 6) unter Steuerung durch ein Signal a^ = I₁ -C₁₁ verschoben und der Inhalt des Dienstzählers CS herabgesetzt bis zur Erfüllung der logischen Verknüpfung ag = I. . Q . C₁ ₁ , wobei Q das am Ausgang 5^a des Ausgangsregisters RU verfügbare Bit ist.

Ein Bit mit dem Binärwert "1" am Ausgang 5^a des Ausgangsregisters RU bewirkt die Erzeugung des Signals a_g, das den Programmzähler CP wieder in Betrieb setzt. Beim nächsten Impuls der Folge CK₄ wird der Dienstzähler CS um einen weiteren Schritt herabgesetzt und der Inhalt des Registers RU um einen weiteren Schritt verschoben. Die dem Kombinations-Register RC (Fig. 7) zuzuführenden Bits werden in der oben beschriebenen Weise entnommen.

Falls beim "Zustand" Nr. 9 die Bedingung t_a « t_fc erfüllt ist, läßt ein Signal a_x « c_g . (t = t) den Programmzähler CP in den "Zustand" Nr. 11 springen. Wenn sich in der Phase 9 ergibt, daß t = t, und auch die Bits X, Y, Z und W einander

gleich sind, setzt ein Signal a₂ * ^cg · ^_a ~ ^ . (l_a=l_b)«i_s

den Programmzähler CP und das Ausgangsregister RU zurück. In

diesem Fall gelangen in das Kombinations-Register RC alle Bits

mit dem Binärwert "O", da sich im Dienstzähler CS ergibt A_t=0.

709807/0796

283434S

In dem folgenden Flußdiagramm 1st der Arbeltsablauf in der hier beschriebenen Konferenzschaltung dargestellt:

709807/0796

EfTART

Schrb.in Reg

5-6-7

Schrb.in Reg

Schrb.5. "Bi* L uu L,

Berechn.

Rücksetzen

od.(t, - t chrb.Resultat

Rückw.-Zählg.

-zu CS Reg i s terver schiebcf.

Rucksetzen

(L od. LJ

a ο

Summe max.Str.

11a ^ Schrb.alle Bit 1 in R

Summe od.Diff, γ /Linksverschie d.bedeuts.Bits \-t*4 RU

Schrb.größere StrJ S ermind.To.vS

Summe o.Rest

Diff. f =1

^Ilff' Xi^— «

Erhöh.Zähler CS Rechtsverschieb.RU Wenn Str. 1 ο

mit Rest

top Progr.Zähler CP

'8

709807/0796

In Fig. 9 ist ein weiteres Beispiel einer Konferenzschaltung für vier sprechende Teilnehmer dargestellt, deren jeweilige Codes gemäß den Signalen A, B, C und D zur Durchgangs-Vermittlungsstelle TR gelangen. Die Konferenzschaltung CF ist auch bei einem Konferenzgespräch zwischen mehr als drei Teilnehmern analog zu der oben beschriebenen Schaltung. Zur Realisierung des Konferenzgespräches unter vier Teilnehmern unter Steuerung durch die {nicht dargestellten) Stromkreise der digitalen Vermittlungsstelle werden 6 Zeitkanäle des PCM-Dienstsystems benutzt, welches das Durchschaltenetzwerk RT mit der Konferenzschaltung Cf verbindet. Es sei angenommen, daß die Codes gemäß Signalen A, B, C und D der vier Teilnehmer den Zeitkanälen Nr. 1, 2, 3 und 4 des PCM-Systems zugewiesen sind, das an die digitale Vermittlungsstelle angeschlossen ist. Das Durchschaltenetzwerk RT weist den Code gemäß Signal A und den Code gemäß Signal B den Zeitkanälen Nr. 1 und 2 des das Durchschaltenetzwerk RT mit der Konferenzschaltung CF verbindenden PCM-Systems und die Codes gemäß Signalen C und D den Zeikanälen Nr. 4 und Nr. 5 zu. Im dritten und im sechsten Zeitkanal werden die Resultate von Teilsummen übermittelt, die am Ausgang der Konferenzschaltung CF vorliegen. Insbesondere sind am Ausgang der Konferenzschaltung CF das Resultat der Summe der Codes A+B und das Resultat der Summe der Codes C-H) verfügbar, die im Durchschaltenetzwerk RT im sechsten bzw. im dritten Zeitkanal des PCM-Systems durchgeschaltet werden, welches das Durchschaltenetzwerk RT mit der Konferenzschaltung CF verbindet.

Das Konferenzgespräch zwischen vier Teilnehmern kann als zwei Konferenzgespräche zwischen drei Teilnehmern angesehen werden, deren Codes durch die Konferenzschaltung CF paarweise summiert werden. Während der Verarbeitung der den ersten drei Zeitkanälen zugewiesenen Codes liefert die Konferenzschaltung die Resultate der Summen B-KM-D, A4C+D und A+B. Der Code B-KM-D wird vom Durchschaltenetzwerk RT zu dem ersten Teilnehmer weitergeleitet, zu dem der Code gemäß Signal A gehört, während

709807/0796

der Code A+C+D dem zweiten Teilnehmer zugesendet wird, zu dem der Code gemäß Signal B gehört. Während der Verarbeitung der den Zeitkanälen Nr. 4, 5 und 6 zugewiesenen Codes liefert die Konferenzschaltung CF die Resultate der Summen A+B+D, A+B+C und C+D. Der Code A+B+D wird vom Durchschaltenetzwerk RT dem dritten Teilnehmer gesendet, zu dem der Code gemäß Signal C gehört, während der Code A+B+C zum vierten Teilnehmer gelangt, zu dem der Code gemäß Signal D gehört.

709807/0796

Claims

Patentansprüche

1.) Konferenzschaltung für eine digitale Fernsprechvermittlungsstelle zur gemeinsamen Verbindung von mindestens drei Teilnehmern, deren Sprechsignale durch die Vermittlungsschaltungen der Vermittlungsstelle an den Eingang der Konferenzschaltung in Form von Codes gesendet werden, die nach einer durch eine Anzahl gerader Strecken angenähert wiedergegebenen Kompressionskurve komprimiert sind, dadurch gekennzeichnet , daß aus einer Eingangseinheit (UI), in der die Codes der Sprechsignale (A, B, C) der Konferenz-Teilnehmer gespeichert werden, diese Codes paarweise in eine Vorverarbeitungseinheit (UP) übertragbar sind, welche zwei Registerpaare enthält, von denen das eine Register des betreffenden Paares die die Strecke der Kompressionskurve und das Vorzeichen ausdrückenden Bits und das andere Register die bedeutsamen Bits aufnimmt, und welche zur Durchführung einer örtlichen Linearisierung die der kleineren Strecke des Codepaares zugeordneten bedeutsamen Bits um eine Anzahl von Bits verschiebt, die gleich der Streckendifferenz A_t oder im Falle der Größe 0 der kleineren Strecke gleich Δ.-J ist; daß an die Vorverarbeitungseinheit (UP) zwei Verarbeitungseinheiten angeschlossen sind, von denen die erste Verarbeitungseinheit (UT) die Streckendifferenz des verarbeiteten Codepaares errechnet, während die zweite Verarbeitungseinheit (US) die Summe bzw. die Differenz der bedeutsamen Bits errechnet, wenn die Vorzeichen-Bits beider Codes gleich bzw. verschieden sind; und daß eine Ausgangseinheit (UU) zur Wiederherstellung des am Ausgang der Konferenzschaltung (CF) abzugebenden Signals sowie eine die Verarbeitungsvorgänge steuernde Operationseinheit (UO) vorgesehen sind.

2.) Konferenzschaltung nach Anspruch 1, dadurch gekennzeichnet , daß die Eingangseinheit (UI) drei erste Register (RS₁, RS₂ und RS₃) enthält, in welche die Codes

709807/0796

der Teilnehmer des Konferenzgespräches gelangen, ferner drei parallel zu den drei ersten Registern geschaltete zweite Register (RS¹J^, RS¹2 und RS *₃), in denen die Codes nach Vollendung ihrer Einspeicherung in den drei ersten Registern verschoben werden, sowie einen ersten Zähler (CN.), der durch eine Taktimpulsfolge (CK₂), deren Taktfrequenz gleich der Codefrequenz ist, gesteuert wird und die Bits der Codes zählt, daß an den Ausgang des ersten Zählers (CN,) ein zweiter Zähler (CN₂) geschaltet ist, der die Zeitkanäle zählt, denen die Codes zugewiesen sind, und daß die binäre Konfiguration am Ausgang des zweiten Zählers (CN₂) die Adressierung eines ersten Totspeichers (RI) steuert, der eine Vielzahl von Adressenvariablen (r_1# r₂...r₅) erzeugt.

3.) Konferenzschaltung nach Anspruch 2,dadurch gekennzeichnet , daß die Vorverarbeitungseinheit (UP) zwei Multiplexer (MX₁, MX₂) enthält, welche die Ausgangssignale der zweiten Register (RS^, RS'₂, RS *₃) empfangen und durch die Adressenvariablen (r,...r₅) gesteuert sind, welche die in einer beliebigen Zeitphase des Verarbeitungsvorganges zu verarbeitenden Codepaare wählen, daß die bedeutsamen Bits dieses Codepaares über einen dritten und einen vierten Multiplexer (MX₃, MX^) in ein erstes Registerpaar

(*·_ 1 ¹O "¹^t einer Kapazität von 5 Bits und die Strecken-Bits a D

sowie das Vorzeichen-Bit dieses Codepaares in einezweites Registerpaar (T_a, T, ) übertragen werden, daß die Strecken-Bits (t_&, t_b) einem ersten bzw. einem zweiten Identifizierer (ID₁, ID₂) zugeführt sind, die die Strecken-Bits mit dem Binärwert "0" vergleichen, sowie einem dritten Identifizierer (ID₃), welcher die Strecken-Bits miteinander vergleicht, daß die bedeutsamen Bits (l_a, Ij₃) der beiden Codes einem vierten Identifizierer (ID₄) zugeführt sind, welcher die bedeutsamen Bits miteinander vergleicht, daß dem Ausgangssignal des ersten und des zweiten Identifizierers (ID₁, ID₂) das Bit größeren Gewichtes entspricht, welches in den international genormten Tabellen für lineare Codes vorgesehen ist, und daß dieses Bit

709807/0796

größeren Gewichtes mittels des dritten und vierten Multiplexers (MX₃, MX₄) im ersten Registerpaar (L_a, L. ) gespeichert wird.

4.) Konferenzschaltung nach Anspruch 3, dadurch gekennzeichnet , daß die erste Verarbeitungseinheit (UT) eine erste Recheneinheit (AU) enthält, welcher die am Ausgang des zweiten Registerpaares (T_&, Tj₃) verfügbaren Strecken-Bits (t_&, t, ) zugeführt sind, und welche die Differenz der an ihren Eingängen liegenden Strecken-Bits berechnet und an ihrem Ausgang die binäre Konfiguration für die größere Strecke liefert, und daß an Ausgang dieser Recheneinheit (AU) ein Dienstzähler (CS) vom Vorwärts-Rückwärts-Zählertyp geschaltet ist.

5.) Konferenzschaltung nach Anspruch 4, dadurch gekennzeichnet, daß zur Durchführung einer örtlichen Linearisierung im ersten Registerpaar (L- L, ) der Inhalt des

a. D

Registers, in welchem der kleinere Code gespeichert ist, verschoben und die Anzahl der Verschiebungsschritte durch die erste Recheneinheit (AU) bestimmt wird.

6.) Konferenzschaltung nach Anspruch 4 oder 5, dadurch gekennzeichnet , daß die zweite Verarbeitungseinheit (US) eine zweite Recheneinheit (AU₁) enthält, deren Eingängen die am Ausgang des ersten Registerpaares (L_a, L_fa) verfügbaren bedeutsamen Bits (1_&, l_b) zugeführt sind, und die durch ein Signal (i_) gesteuert wird, das am Ausgang eines Bxklusiv-ODER-Gliedes (EO) erzeugt wird, welches mit den Zellen des zweiten Registerpaares (T_a, T₃₀) verbunden ist, in denen das Vorzeichen-Bit (S₅,, S₁) gespeichert ist, und daß an den Ausgang der zweiten Recheneinheit (AU₁) ein Ausgangsregister (RU) geschaltet ist, das einen Steuereingang für die Linksverschiebung seines Inhalts sowie einen Steuereingang für die Rechtsverschiebung aufweist.

7.) Konferenzschaltung nach Anspruch 6, dadurch gekennzeichnet , daß die Operationseinheit (UO) die

709807/0798

Erhöhung bzw. die Verminderung des Inhalts des Dienstzählers (CS) und gleichzeitig die Rechtsverschiebung bzw. Linksverschiebung des Inhalts des Ausgangsregisters (Rü) um eine Anzahl von Schritten bewirkt, die gleich der Anzahl der Stellen ist, um welche das Bit größeren Gewichtes gemäß dem Resultat der Summe bzw. Differenz der bedeutsamen Bits und der Bits größeren Gewichtes der beiden Codes zu verschieben ist, damit es im Ausgangsregister (RU) die Speicherzelle belegt, die zur Speicherung der Bits größeren Gewichtes dient.

8.) Konferenzschaltung nach Anspruch 6 oder 7, dadurch gekennzeichnet , daß die Ausgangseinheit (üü) ein Kombinations-Register (RC) enthält, das acht Speicherzellen hat, von denen die erste Speicherzelle (l^a) das zu dem größeren Code gehörende Vorzeichen-Bit aufnimmt, während

•a a «a

die zweite, dritte und vierte Speicherzelle (2 , 3 , 4 ) an den Ausgang des Dienstzählers (CS) geschaltet sind und die übrigen vier Speicherzellen (5^a, 6^a, 7^a,8^a) mit den Speicherzellen des Ausgangsregisters (RU) verbunden sind.

9.) Konferenzschaltung nach den vorangehenden Ansprüchen, dadurch gekennzeichnet, daß die Operationseinheit (UO) einen Programmzähler (CP) enthält, dessen Zählstufen mit einem eine Vielzahl von Steuervariablen (C₁, c₂·..c-₃) erzeugenden zweiten Totspeicher (RP) verbunden sind, daß die Operationseinheit (UO) ferner eine Logik-Einheit (ÜL) enthält, welche eine erste Anordnung (Schaltwerk LR) zur Erzeugung einer Vielzahl von Steuersignalen ^...a,.) und eine zweite Anordnung (Totspeicher RZ) zur Errechnung des in das Ausgangsregister (RU) zu schreibenden Bits größeren Gewichtes (f ) aufweist, und daß die zweite Anordnung (RZ) durch das am Ausgang der zweiten Recheneinheit (AU,) vorliegende Rest-Bit (r) und durch die Bits grööeren Gewichtes (f_a, f_fa) der Codes am Ausgang des ersten Registerpaares gesteuert wird.

709807/0796

10.) Konferenzschaltung nach einem der vorangehenden Ansprüche für vier Teilnehmer am Konferenzgespräch, dadurch gekennzeichnet , daß für das Konferenzgespräch sechs Zeitkanäle des das Durchschaltenetzwerk (RT) der Vermittlungsstelle mit der Konferenzschaltung (CF) verbindenden PCM-Systems belegt werden, und daß zwei dieser Zeitkanäle durch Teilsummen bildenden Codes belegt sind, die vom Durchschaltenetzwerk (RT) zum Eingang der Konferenzschaltung (CF) gesendet werden.

709807/0796
ORIGINAL INSPECTED