DE2826320A1 - Verfahren und anordnung zum umsetzen von im 3b 2t-code vorliegenden signalen in binaere signale - Google Patents

Verfahren und anordnung zum umsetzen von im 3b 2t-code vorliegenden signalen in binaere signale

Info

Publication number
DE2826320A1
DE2826320A1 DE19782826320 DE2826320A DE2826320A1 DE 2826320 A1 DE2826320 A1 DE 2826320A1 DE 19782826320 DE19782826320 DE 19782826320 DE 2826320 A DE2826320 A DE 2826320A DE 2826320 A1 DE2826320 A1 DE 2826320A1
Authority
DE
Germany
Prior art keywords
code word
input
ternary
decision
sum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782826320
Other languages
English (en)
Other versions
DE2826320C3 (de
DE2826320B2 (de
Inventor
Otmar Dipl Ing Ringelhaan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782826320 priority Critical patent/DE2826320C3/de
Publication of DE2826320A1 publication Critical patent/DE2826320A1/de
Publication of DE2826320B2 publication Critical patent/DE2826320B2/de
Application granted granted Critical
Publication of DE2826320C3 publication Critical patent/DE2826320C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/4917Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes
    • H04L25/4923Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes
    • H04L25/4925Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using multilevel codes using ternary codes using balanced bipolar ternary codes

Description

  • Verfahren und Anordnung zum Umsetzen von im 3B 2T-Code
  • vorliegenden Signalen in binäre Signale Die Erfindung betrifft ein Verfahren zur Umwandlung von im 33 2T-Code vorliegenden digitalen Signalen in binäre Signale entsprechend den sich aus dem 3B 2T-Code ergebenden Zuordnungsvorschriften und eine Anordnung zur Durchführung dieses Verfahrens.
  • Mit der weiteren Einführung von PCM-Ubertragungssystemen ergibt sich die Notwendigkeit, die Signale mehrerer Grundsysteme über eine Ubertragungsstrecke zu übertragen. Die Kombination von binären oder pseudoternären Signalen mehrerer Grundsysteme führt schnell zu sehr hohen Bitraten, die wegen der mit der Frequenz stark ansteigenden Dämpfung der Ubertragungskabel nur geringe Feldlängen zwischen den einzelnen Streckenregeneratoren bedingen.
  • Es wurden deshalb Verfahren entwickelt, pseudoternäre und binäre Signale zu mehrstufigen, insbesondere ternären Signalen zu kombinieren, um so die notwendige Schrittfrequenz herabzusetzen. Eine dieser Kombinationsmöglichkeiten stellt der sogenannte 3B 2T-Code dar, bei dem jeweils drei zweiwertige zu zwei dreiwertigen Signalen kombiniert werden. In diesem Falle stehen für acht binäre Kombinationen neun ternäre Kombinationen zur Verfügung. Es bleibt also eine ternäre Kombination übrig, die als "verbotenes Codewort" bezeichnet wird und für die im praktischen Fall ein Codewort mit zwei gleichen Ziffern gewählt wird, so daß eine lange Folge dieser Ziffern nicht auftreten kann. Wird also beispielsweise das ternäre Codewort 00 als verbotenes Codewort gewählt, dann wird das Auftreten einer langen Folge von Nullziffern verhindert, was aus Synchronisationsgründen vorteilhaft sein kann.
  • Tritt empfangsseitig das verbotene Codewort auf, dann ist unter der Voraussetzung, daß nur eine der beiden Ziffern gestört ist, ursprünglich eines von vier möglichen Codeworten mit den Werten 0,1 oder 1,0 oder 0,-1 oder -1,0 ausgesendet worden.
  • Die Aufgabe der Erfindung besteht darin, im Falle des empfangsseitigen Auftretens des verbotenen Codewortes eine Möglichkeit anzugeben, das ursprünglich ausgesendete Codewort wiederzugewinnen und damit die richtigen binären Ausgangssignale zu erzeugen.
  • Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß bei Auftreten des durch eine Störung einer der beiden Ziffern des übertragenen ternären Codewortes erzeugten verbotenen ternären Codewortes das dem ursprünglich übertragenen ternären Codewort entsprechende binäre Codewort dadurch erzeugt wird, daß sowohl die Summe als auch die Differenz der Amplitudenwerte der beiden, ternäre Ziffern darstelltenden Impulse des empfangenen Codewortes gebildet werden, daß die Summe und die Differenz mit vorgewählten Schwellenwerten verglichen werden und daß, falls Summe und Differenz den jeweils eingestellten Schwellenwert gleichzeitig unterschreiten, ein erstes binäres Codewort abgegeben wird, falls die Summe den jeweils eingestellten Schwellenwert über- und gleichzeitig die Differenz den jeweils eingestellten Schwellenwert unterschreitet, ein zweites binäres Codewort abgegeben wird, daß, falls Summe und Differenz gleichzeitig den jeweils eingestellten Schwellenwert überschreiten, ein drittes binäres Codewort abgegeben wird und daß bei Unterschreiten des jeweils eingestellten Schwellenwertes durch die Summe und gleichzeitigem Uberschreiten des jeweils eingestellten Schwellenwertes durch die Differenz ein viertes binäres Codewort abgegeben wird.
  • Besonders vorteilhaft bei dem erfindungsgemäßen Verfahren ist die Verwendung einer einzigen mittleren Entscheiderschwelle, so daß über die Feststellung hinaus, ob der betrachtete Amplitudenwert oberhalb oder unterhalb der Entscheiderschwelle liegt, keine weitere Entscheidung notwendig ist.
  • Eine zweckmäßige Variante des erfindungsgemäßen Verfahrens ergibt sich dadurch, daß die Summe und die Differenz der Amplitudenwerte mit dem Amplitudenwert Null als Schwellenwert verglichen werden und als erstes Codewort 0 und -1 als zweites Codewort +1 und 0, als drittes Codewort 0 und +1 und als viertes Codewort -1 und 0 abgegeben wird.
  • Eine wegen ihres einfachen und übersichtlichen Aufbaus bevorzugte Anordnung zur Durchführung der erfindungsgemäßen Verfahren ergibt sich dadurch, daß ein Eingangsanschluß vorgesehen ist, der mit der Quelle für die um- zusetzenden ternären Signale verbunden ist, daß an den Eingangsanschluß ein ternärer Amplitudenentscheider angeschlossen ist, mit dessen Ausgängen eine logische Schaltung verbunden ist, die in bekannter Weise die den ternären Codeworten entsprechenden Signale in binäre Signale umsetzt und die bei Auftreten des verbotenen Codewortes eine Umschalteinrichtung betätigt, daß der Signalausgang der logischen Schaltung mit dem einen Eingang der Umschalteinrichtung verbunden ist, der bis zum Auftreten des verbotenen Codewortes mit dem Ausgang der Umschalteinrichtung und über diesen mit dem Ausgang der Anordnung verbunden ist, daß eine erste Summierstufe mit zwei nichtinvertierenden Eingängen und eine zweite Summierstufe mit einem ersten nichtinvertierenden und einem zweiten invertierenden Eingang vorgesehen sind, daß der erste Eingang der ersten Summierstufe und der zweite invertierende Eingang der zweiten Summierstufe direkt und der zweite Eingang der ersten Summierstufe und der erste Eingang der zweiten Summierstufe miteinander und über eine Verzögerungseinrichtung mit dem Eingang für die ternären Signale verbunden sind, daß der Ausgang der ersten Summierstufe über eine erste Entscheiderstufe und der Ausgang der zweiten Summierstufe über eine zweite Entscheiderstufe jeweils getrennt mit den Eingängen einer Decodieranordnung verbunden sind, daß die erste und die zweite Entscheiderstufe Amplitudenentscheiderstufen mit einer mittleren Entscheiderschwelle bei dem Wert 0 darstellen, daß die Decodieranordnung entsprechend den vier möglichen Eingangssignalpaaren bei Empfang eines der Eingangssignalpaare eines von vier möglichen binären Codeworten über seinen Ausgang an den anderen Eingang der Umschalteinrichtung abgibt.
  • Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. Dabei zeigt Fig. 1 die Anordnung von Entscheiderschwellen zwischen den einzelnen Codeworten bei zeichenweiser Decodierung, Fig. 2 die erfindungsgemäße Anordnung der Entscheiderschwellen bei blockweiser Decodierung und Fig. 3 einen erfindungsgemäßen 3B 2T-Umsetzer.
  • In der Fig. 1 sind mit X die acht erlaubten und mit 0 das verbotene Codewort bezeichnet. Zwischen diesen Codeworten sind durch Linien die Entscheiderschwellen dargestellt, die bei der zeichenweisen Umsetzung Verwendung finden. Dadurch ergibt sich, bezogen auf das verbotene Codewort, der Wortabstand der ternären Codewörter zu 2, weshalb bei der zeichenweisen Entscheidung nach dem Stande der Technik das verbotene Codewort zwar als Fehler erkannt, aber nicht korrigiert werden kann.
  • In der Fig. 2 ist eine optimale Anordnung der Entscheiderschwellen dargestellt, mittels der eine wortweise Entscheidung durchgeführt werden kann. Die einzelnen Entscheiderbereiche sind mit X1, X2...X8 bezeichnet, wobei, wie aus der nebenstehenden Tabelle ersichtlich, jedem Entscheiderraum neben dem zweiziffrigen ternären ein dreiziffriges binäres Codewort zugeordnet ist. Neben den zwischen benachbarten Entscheiderräumen befindlichen Schwellen E12, E23, E34, E45, E56, E67, E78 und E81 existieren die weiteren Schwellen E71', E35 und E57', E13, die nunmehr durch das verbotene Codewort gehen.
  • Das ehemalige Feld des verbotenen Codewortes ist.also auf die Entscheiderfelder Xl, X3, X5 und X7 aufgeteilt.
  • Es ist dabei zu bemerken, daß die in der nebenstehenden Tabelle befindlichen binären Codeworte dem dreiziffrigen Gray-Code entsprechen und, da es sich in diesem Falle um einen zyklischen Code handelt, entsprechend zyklisch vertauschbar sind. Statt der ternären Werte 1, 0 und +1 können außerdem auch die ternären Werte 0, 1 und 2 eingesetzt werden.
  • Zum besseren Verständnis der Entscheidung mittels einer Entscheiderschwellenanordnung nach der Fig. 2 sei eine Entscheiderschwellenanordnung in einer einfachen linearen Zuordnung erläutert. Handelt es sich beispielsweise um einziffrige ternäre Codeworte, die also nur aus den Ziffern -1, 0 oder +1 bestehen, dann ist zur Entscheidung eine Entscheiderschwelle bei -0,5 zwischen -1 und 0 und eine weitere Entscheiderschwelle bei +0,5 zwischen 0 und +1 angeordnet. Wird nun in diesem Falle 0 als "verbotenes Codewort" gewählt, dann ist statt der beiden Entscheiderschwellen bei -0,5 und +0,5 eine einzige Entscheiderschwelle bei 0 verwendbar. Wird eine ursprünglich ausgesandte 1 nun durch einen Störimpuls zu beispielsweise 0,3 verfälscht, so daß der Wert in den Bereich des bisher verbotenen Codewortes fällt, dann ist durch die Anordnung der Entscheiderschwelle bei 0 dennoch eine eindeutige Zuordnung des verfälschten Wertes zum Ursprungswert +1 möglich.
  • In entsprechender Weise kann im vorliegenden Fall eine Entscheidung beispielsweise eines zum Entscheiderraum Xl gehörenden Codewortes nunmehr nicht nur hinsichtlich der Entscheiderschwellen E12 und E81, sondern auch hinsichtlich der Entscheiderschwellen E71 und E13 erfolgen und dadurch ein zum Entscheiderraum X1 gehörendes und in den Bereich des verbotenen Codewortes verschobenes Codewort nunmehr doch richtig zugeordnet werden. Voraussetzung ist dabei der in der Praxis am häufigsten auftretende Fall, daß durch eine Störung der Ausgangswert nur in den durch die Entscheiderschwellen E71 und E13 abgegrenzten Bereich des verbotenen Codewortes und nicht darüber hinaus verschoben wird.
  • In der Fig. 3 ist eine Anordnung zur Umsetzung von im 33 2T-Code vorliegenden digitalen Signalen in binäre Signale unter Verwendung der Entscheiderschwellenanordnung nach der Fig. 2 dargestellt. Mit 1 ist der Signaleingang des Umsetzers bezeichnet, an den ein üblicher ternärer Entscheider T angeschlossen ist, der die Entscheiderschwelle nach Fig. 1 enthält und eine angeschlossene logische Schaltung L steuert. Diese setzt die erlaubten ternären Codeworte in die entsprechenden binären Codeworte um und gibt sie an den einen Eingang des Umschalters US zur Durchschaltung zum Ausgang 2 ab. Beim Auftreten des verbotenen Codewortes gibt die logische Schaltung L über die Steuerleitung SL einen Umschaltimpuls an den Umschalter US ab, so daß dessen anderer Signaleingang mit dem Ausgang verbunden wird. Damit wird der untere Teil der Anordnung wirksam, der zwei Summierschaltungen S1 und S2, zwei mit den Ausgängen dieser Summierschaltungen getrennt verbundene Entscheideranordnungen El und E2, eine mit den Ausgängen der Entscheideranordnungen verbundene Decodieranordnung DA und ein Laufzeitglied r enthält. Der erste Eingang der ersten Summierschaltung 51 und der zweite Eingang der zweiten Summierschaltung S2, bei dem es sich um einen invertierenden Eingang handelt, sind direkt mit dem Signaleingang 1 verbunden, während die anderen Eingänge der Summierschaltungen miteinander und gemeinsam über das Laufzeitglied lt mit dem Signaleingang 1 verbunden sind. Das Laufzeitglied r hat eine Verzögerung entsprechend einer Schrittlänge des Ternärwortes, so daß im oberen Entscheider S1 die beiden Ziffern des Ternärwortes addiert und im zweiten Entscheider S2 die beiden Ziffern subtrahiert werden.
  • Ist beispielsweise das ursprünglich ausgesendete Ternärwort 0 und -1 durch einen Störimpuls zu 0 und -0,2 verfälscht worden, dann erscheint als Ausgangssignal am ersten Summierer S1 -0,2 und am zweiten Summier S2 ebenfalls. Durch die Entscheider El und E2 wird daraufhin der Decodieranordnung DA signalisiert, daß beide Entscheiderwerte unterhalb 0 sind. Die Decodieranordnung DA ist so eingerichtet, daß sie in diesem Falle den richtigen Entscheiderraum X5 zuordnet und das Binärsignal 100 an den Umschalter US und damit an den Ausgang 2 abgibt. Ist in einem weiteren Falle das ursprüngliche Ternärwort 10 durch eine Störung in +0,2 verfälscht worden, dann wird von der ersten Summierstufe S1 der Wert +0,2 und von der zweiten Summierstufe S2 der Wert -0,2 an die nachgeschalteten Entscheider abgegeben, so daß der erste Entscheider El ein positives und der zweite Entscheider E2 ein negatives Signal an die Decodieranordnung DA abgeben. Diese ist so eingerichtet, daß sie daraufhin den Entscheiderraum X3 zuordnet und das richtige Binärsignal 111 abgibt.
  • Ist in einem weiteren Falle das ursprüngliche Ternärwort 01 inO; +0,2 verfälscht worden, dann wird von beiden Summierstufen +0,2 und von beiden Entscheidern ein positives Signal an die Decodieranordnung abgegeben, die den Entscheiderraum X1 zuordnet und das entsprechende Binärsignal 010 abgibt. Es ist ein vierter Fall möglich, bei dem das ursprünglich ausgesendete Ternärwort -10 zu -0,2; Overfälscht wurde. In diesem Falle wird von der ersten Summierstufe -0,2 und von der zweiten Summierstufe +0,2 an die nachgeschalteten Entscheider abgegeben. Vom Entscheider El wird in diesem Falle ein negatives und vom Entscheider E2 ein positives Signal an die Decodieranordnung abgegeben, die in diesem Falle den Entscheiderraum X7 zuordnet und das Binärsignal 001 an den Umschalter abgibt. Damit sind also in allen Störungsfällen, bei denen der Wert +1 in den von 0 bis 0,5 reichenden positiven Bereich und der Wert -1 in den von -0,5 bis 0 reichenden negativen Bereich des verbotenen Codewortes verschoben wurde, richtige Zuordnungen erfolgt. Die richtigen Zuordnungen waren möglich, da das verbotene Codewort nicht zur Signalübertragung verwendet wird und damit im ternären Bereich eine entsprechende Redundanz zur Verfügung steht. Die Wirkungsweise der zusätzlichen Entscheideranordnung nach der Fig. 3 beruht darauf, daß in den zwei Transversalfiltern mit gemeinsamer 1 Bit-Verzögerungsleitung der durch das Codewort dargestellte Vektorraum um einerseits +450, andererseits -45° gedreht und dann eine einfache binäre Entscheidung durchgeführt wird. Da nur vier Möglichkeiten existieren, kann eine einfache Zuordnung zu den vier möglichen Codeworten durchgeführt werden.
  • Um die Redundanz der ternären Signale auszunutzen, ist eine derartige Umsetzeranordnung vor jeder Regeneration der ternären Signale erforderlich.
  • 3 Patentansprüche 3 Figuren

Claims (3)

  1. PatentansDruche <X Verfahren zur Umwandlung von im DB 2T-Code vorliegenden digitalen Signalen in binäre Signale entsprechend den sich aus dem 3B 2T-Code ergebenden Zuordnungsvorschriften, d a d u r c h g e k e n n z e i c h n e t , daß bei Auftreten des durch eine Störung einer der beiden Ziffern des übertragenen ternären Codewortes erzeugten verbotenen ternären Codewortes das dem ursprünglich übertragenen ternären Codewort entsprechende binäre Codewort dadurch erzeugt wird, daß sowohl die Summe als auch die Differenz der Amplitudenwerte der beiden, ternäre Ziffern darstellenden Impulse des empfangenen Codewortes gebildet werden, daß die Summe und die Differenz mit vorgewählten Schwellenwerten verglichen werden und daß, falls Summe und Differenz den jeweils eingestellten Schwellenwert gleichzeitig unterschreiten, ein erstes binäres Codewort abgegeben wird, falls die Summe den jeweils eingestellten Schwellenwert über- und gleichzeitig die Differenz den jeweils eingestellten Schwellenwert unterschreitet, ein zweites binäres Codewort abgegeben wird, daß, falls Summe und Differenz gleichzeitig den jeweils eingestellten Schwellenwert überschreiten, ein drittes binäres Codewort abgegeben wird und daß bei Unterschreiten des jeweils eingestellten Schwellenwertes durch die Summe und gleichzeitigem Überschreiten des jeweils eingestellten Schwellenwertes durch die Differenz ein viertes binäres Codewort abgegeben wird.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Summe und die Differenz der Amplitudenwerte mit dem Amplitudenwert Null als Schwellenwert verglichen werden und als erstes Codewort 0 und -1, als zweites Codewort +1 und 0, als drittes Codewort 0 und +1 und als viertes Codewort -1 und 0 abgegeben wird.
  3. 3. Anordnung zur Durchführung der Verfahren nach Patentansprüchen 1 oder 2, d a d u r c h g e k e n n -z e i c h n e t , daß ein Eingangsanschluß (1) vorgesehen ist, der mit der Quelle für die umzusetzenden ternären Signale verbunden ist, daß an den Eingangsanschluß ein ternärer Amplitudenentscheider (T) angeschlossen ist, mit dessen Ausgängen eine logische Schaltung (L) verbunden ist, die in bekannter Weise die den ternären Codeworten entsprechenden Signale in binäre Signale umsetzt und die bei Auftreten des verbotenen Codewortes eine Umschalteinrichtung (US) betätigt, daß der Signalausgang der logischen Schaltung (L) mit dem einen Eingang der Umschalteinrichtung (US) verbunden ist, der bis zum Auftreten des verbotenen Codewortes mit dem Ausgang der Umschalteinrichtung (US) und über diesen mit dem Ausgang (2) der Anordnung verbunden ist, daß eine erste Summierstufe (S1) mit zwei nichtinvertierenden Eingängen und eine zweite Summierstufe (S2) mit einem ersten nichtinvertierenden und einem zweiten invertierenden Eingang vorgesehen sind, daß der erste Eingang der ersten Summierstufe (S1) und der zweite invertierende Eingang der zweiten Summierstufe (S2) direkt und der zweite Eingang der ersten Summierstufe und der erste Eingang der zweiten Summierstufe miteinander und über eine Verzögerungseinrichtung (T ) mit dem Eingang (1) für die ternären Signale verbunden sind, daß der Ausgang der ersten Summierstufe (S1) über eine erste Entscheiderstufe (E7) und der Ausgang der zweiten Summierstufe (S2) über eine zweite Entscheiderstufe (E2) jeweils getrennt mit den Eingängen einer Decodieranordnung (DA) verbunden sind, daß die erste und die zweite Entscheiderstufe (El, E2) Amplitudenentscheiderstufen mit einer mittleren Entscheiderschwelle bei dem Wert 0 darstellen, daß die Decodieranordnung (DA) ent- sprechend den vier möglichen Eingangssignalpaaren bei Empfang eines der Eingangssignalpaare eines von vier möglichen binären Codeworten über seinen Ausgang an den anderen Eingang der Umschalteinrichtung (US) abgibt.
DE19782826320 1978-06-15 1978-06-15 Verfahren und Anordnung zur Fehlererkennung und zur Fehlerkorektur bei der Umwandlung von im 3B/2T-Code vorliegenden ternären Signalen in binäre Signale Expired DE2826320C3 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782826320 DE2826320C3 (de) 1978-06-15 1978-06-15 Verfahren und Anordnung zur Fehlererkennung und zur Fehlerkorektur bei der Umwandlung von im 3B/2T-Code vorliegenden ternären Signalen in binäre Signale

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782826320 DE2826320C3 (de) 1978-06-15 1978-06-15 Verfahren und Anordnung zur Fehlererkennung und zur Fehlerkorektur bei der Umwandlung von im 3B/2T-Code vorliegenden ternären Signalen in binäre Signale

Publications (3)

Publication Number Publication Date
DE2826320A1 true DE2826320A1 (de) 1979-12-20
DE2826320B2 DE2826320B2 (de) 1980-12-18
DE2826320C3 DE2826320C3 (de) 1981-11-05

Family

ID=6041890

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782826320 Expired DE2826320C3 (de) 1978-06-15 1978-06-15 Verfahren und Anordnung zur Fehlererkennung und zur Fehlerkorektur bei der Umwandlung von im 3B/2T-Code vorliegenden ternären Signalen in binäre Signale

Country Status (1)

Country Link
DE (1) DE2826320C3 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120640A2 (de) * 1983-03-15 1984-10-03 EMI Limited Datenverteilungsnetz
EP0661852A1 (de) * 1993-12-17 1995-07-05 Deutsche Thomson-Brandt Gmbh Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760277A (en) * 1971-05-17 1973-09-18 Milgo Electronic Corp Coding and decoding system with multi-level format

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3760277A (en) * 1971-05-17 1973-09-18 Milgo Electronic Corp Coding and decoding system with multi-level format

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0120640A2 (de) * 1983-03-15 1984-10-03 EMI Limited Datenverteilungsnetz
EP0120640A3 (en) * 1983-03-15 1985-04-03 Emi Limited Data distribution network
EP0661852A1 (de) * 1993-12-17 1995-07-05 Deutsche Thomson-Brandt Gmbh Schaltung zum Dekodieren von 2T-vorkodierten Binärsignalen

Also Published As

Publication number Publication date
DE2826320C3 (de) 1981-11-05
DE2826320B2 (de) 1980-12-18

Similar Documents

Publication Publication Date Title
DE2558971B2 (de) Verfahren und Schaltungsanordnung zur Aufbereitung von PAL-Farbartsignalen für die digitale Übertragung bzw. Verarbeitung
DE3442613C2 (de)
DE2448683C2 (de) Verfahren zur Digitaldatensignalisierung und zugehörige Geräte
DE1149745B (de) Puls-Kode-Nachrichtenuebertragungssystem
DE2844071A1 (de) Vorrichtung zum ausgleichen von uebertragungsfehlern
DE1762829A1 (de) Selbsteinstellender Analog-Digitalwandler
DE3000941A1 (de) Anordnung zur uebertragung zusaetzlicher informationen fuer eine einrichtung zur uebertragung digitaler daten
DE3830272A1 (de) Verfahren und vorrichtung zur wellenformentzerrung
DE2826320A1 (de) Verfahren und anordnung zum umsetzen von im 3b 2t-code vorliegenden signalen in binaere signale
DE2141484A1 (de) Übertragungssystem und dazu gehören der Sender und Empfanger zur Übertragung synchroner Impulssignale
DE2063275B2 (de) Verfahren und Vorrichtung zur Fehlererkennung beim Decodieren einer ursprünglich als Signalfolge mit m Pegelstufen vorliegenden Nachricht
DE3117221C2 (de)
DE2900970C3 (de) Prüfsignalgenerator
DE3105120A1 (de) Regenerator mit coderegel-verletzungspruefer
DE2622660C3 (de) Anordnung zur Übertragung binärer Signalströme
EP0044555A1 (de) Regenerator mit Coderegel-Verletzungsprüfer
DE2426769C3 (de) Verfahren zur Übertragung digitaler Signale mit Fehlersicherung
DE2911298C2 (de) Adressenfreies Fehlerortungsverfahren für Übertragungsstrecken von digitalen Signalen
DE2430760A1 (de) Hdb3-codec
DE2703621A1 (de) Pruefsignalgenerator fuer ein ortungsgeraet zur ortung fehlerhafter regeneratorfelder
DE2855255C2 (de) Verfahren zur Erkennung nicht beabsichtigter Schleifenschlüsse in einem digitalen Übertragungssystem und Übertragungssystem zur Durchführung des Verfahrens
EP0016416B1 (de) Adressenfreie Fehlerortung
DE2624101C3 (de) Decodierverfahren für einen HDB-Decoder
DE2543428A1 (de) Verfahren und anordnung zur uebertragung von binaer-informationen
DE2057223C (de) Verfahren zur Übertragung von digitalen Signalen im Zeitmultiplexverkehr

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee