DE2819834C2 - - Google Patents
Info
- Publication number
- DE2819834C2 DE2819834C2 DE2819834A DE2819834A DE2819834C2 DE 2819834 C2 DE2819834 C2 DE 2819834C2 DE 2819834 A DE2819834 A DE 2819834A DE 2819834 A DE2819834 A DE 2819834A DE 2819834 C2 DE2819834 C2 DE 2819834C2
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- charge
- capacitor
- circuit
- circuit according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
- G01R29/24—Arrangements for measuring quantities of charge
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
Die Erfindung geht aus von einer Schaltung zum Auslesen einer elektrischen
Ladungsmenge, gemäß dem Oberbegriff des Patentanspruchs 1.
Eine derartige Schaltung ist aus der DD 114 323 bekannt.
Es wird daran erinnert, daß ein ladungsgekoppeltes Filter, das
häufig Transversalfilter genannt wird, aus einem Halbleitersubstrat
mit einer Isolierschicht besteht, auf der Elektroden angeordnet
sind. Durch periodisches Anlegen von bestimmten Potentialen wird
durch die Elektroden der Weitertransport der elektrischen Ladungs
pakete, die das zu behandelnde Signal darstellen, bewirkt.
Diese Elektroden sind gegenseitig parallel und quer zur Übertragungs
richtung der Ladungen angeordnet. Einige von ihnen sind quer
in drei ungleiche Teile geteilt und die Ladungsmengen, die unter
diesen Elektroden ankommen, werden differentiell ausgelesen, um
eine Signalbewertung durchzuführen.
Das Auslesen der unter einer Elektrode befindlichen Ladungsmenge
kann nach zwei Verfahren erfolgen:
- - nach dem ersten Verfahren wird die Spannung ausgelesen. Dabei wird die betrachtete Elektrode während des Ankommens der Ladung isoliert gehalten und es wird die Entwicklung des Potentials beobachtet. Es ist bekannt, daß dieses Verfahren Kondensatoren mit großen Kapazitäten erfordert - die Kondensatoren werden gebildet durch das Substrat, die Isolierschicht und die Elektrode - und zu schwachen Ausgangssignalen führt. Darüber hinaus führt die Anwesenheit von Raumladungen unter den Elektroden zu Nichtlinearitäten. Dieses Verfahren ist hinsichtlich des obenerwähnten Bewertungskoeffizienten nicht sehr genau;
- - gemäß einem Verfahren, bei dem der Strom oder die Ladungen aus gelesen werden, wird das Potential der Elektrode konstant gehalten und der Aufladungsstrom integriert.
Mit dem letztgenannten Verfahren werden die Nachteile der Spannungs
auslesung vermieden. Es erfordert jedoch gemäß seinen bekannten
Ausführungsformen Verstärker mit sehr großem Verstärkungsfaktor.
Die Nachteile dieser Verstärker bestehen einerseits darin, daß es
schwierig ist, diese auf dem gleichen Substrat wie das Filter zu
integrieren und andererseits, daß sie einen hohen Leistungs
verbrauch aufweisen.
Der Erfindung liegt die Aufgabe zugrunde, eine Ausleseschaltung
für elektrische Ladungsmengen zu schaffen, die insbesondere in
einem ladungsgekoppelten Filter Verwendung findet, und die geeignet
ist, auf dem Filtersubstrat integriert zu werden. Dabei sollen
die vorerwähnten Nachteile vermieden sein.
Die Lösung dieser Aufgabe ist in Patentanspruch 1 angegeben. Vorteilhafte
Ausführungsformen sind in den Patentansprüchen angegeben.
Die Erfindung wird im folgenden anhand der in den Figuren schematisch
dargestellten Ausführungsbeispiele näher erläutert. Es zeigt
Fig. 1 eine erste Ausführungsform der Schaltung
gemäß der Erfindung,
Fig. 2 Signalschaubilder von Eingangssignalen
der Schaltung,
Fig. 3 eine weitere Ausführungsform,
Fig. 4 eine andere Ausführungsvariante,
Fig. 5 Signaldiagramme von Eingangssignalen
der Schaltung gemäß Fig. 4,
Fig. 6 ein Schaltbild eines bekannten ladungs
gekoppelten Filters, bei dem die Schaltung
gemäß der Erfindung angewendet werden kann.
Mit der Schaltung gemäß der Erfindung wird eine Stromauslesung
durchgeführt. Die Schaltung enthält im wesentlichen einen Kondensator
und zwei in Serie geschaltete MOS-Transistoren. Diese sind mit
einem Eingangspunkt für die elektrischen Ladungen verbunden. Am
gemeinsamen Punkt der Transistoren ist der Kondensator angeschlossen.
Die beiden Transistoren werden in Gegenphase gesteuert und bewirken
das Aufladen des Kondensators. Der Kondensator hat die Aufgabe, das
Potential am Eingangspunkt unabhängig vom Ladungszufluß konstant
zu halten. Die Änderung der Ladungsmenge im Eingangspunkt wirkt sich
folglich als Potentialänderung im Verbindungspunkt zwischen den
beiden Transistoren aus. Diese Potentialänderung stellt das Auslese
signal dar, das beispielsweise mit einem dritten MOS-Transistor
detektiert werden kann.
In Fig. 1 sind zwei MOS-Transistoren Q₂ und Q₃ dargestellt, die
gleichermaßen als TMOS bezeichnet werden. Die Transistoren sind
in Serie geschaltet. Ihr Verbindungspunkt (Drain von Q₂ und Source
von Q₃) ist mit A bezeichnet. Mit dem Punkt A ist ein Kondensator
C verbunden, deren zweiter Anschluß mit dem Gate des TMOS Q₂, das
ein Signal Φ₂ erhält, verbunden ist. Der andere Anschluß des TMOS
Q₃, d. h. sein Drain im Schaltbild der Fig. 1, ist mit seiner äußeren
Spannungsquelle V DD verbunden. Das Gate des TMOS Q₃ erhält ein
Signal Φ₁. Der andere Anschluß (Source) des TMOS Q₂ (Punkt B) erhält
über einen Kondensator Cg die zu messende Ladungsmenge, die sich
zwischen dem Punkt B und Masse befindet. Für den Fall, daß die
in der Figur dargestellte Schaltung bei einem ladungsgekoppelten
Filter verwendet wird, ist der Kondensator Cg diejenige, die durch
die auszulesende Elektrode, das Halbleitersubstrat, auf das die
Ladungen übertragen werden, und die die beiden Elemente trennende
Isolierschicht gebildet wird. Dabei ist die durch die Raumladung,
die sich in dem Halbleiter unter der betrachteten Elektrode bildet,
erzeugte Kapazität zu berücksichtigen.
Die Schaltung gemäß Fig. 1 enthält des weiteren eine Rückstell
schaltung, die aus einem TMOS Q₁ besteht, der zwischen dem Punkt
B und Masse geschaltet wird. Q₁ wird durch ein Signal Φ RAZ an
seinem Gate gesteuert. Die Schaltung enthält schließlich ein
System für ein hochimpedantes Auslesen der Spannung am Punkt A,
das im Beispiel der Fig. 4 durch einen vierten TMOS Q₄ in Drain-
Schaltung realisiert wird. Der Transistor Q₄ nimmt an seinem Gate
das im Punkt A zur Verfügung stehende Signal auf. Er ist mit einem
seiner Anschlüsse (Drain) mit einem äußeren Potential verbunden,
das vorteilhafterweise das gleiche vorgenannte Potential V DD sein
kann. Sein anderer Anschluß (Source) liegt über einem Widerstand
R an Masse. Das gelesene Signal S steht an den Klemmen des
Widerstandes R zu Verfügung.
Fig. 2 zeigt Signaldiagramme von Eingangssignalen der Schaltung.
Für die Betriebsweise der Schaltung gemäß Fig. 1 sind nur die
Diagramme a) und b) der Fig. 2 zu betrachten.
Das Diagramm a) zeigt ein Signal Φ₁, das im wesentlichen rechteck
förmig ist. Es besitzt die Periode T und seine Amplitude ändert
sich zwischen 0 und V Φ .
Das Diagramm b) zeigt ein Signal Φ₂, das vorteilhafterweise die
gleiche Form wie Φ₁ aufweist, jedoch um T/2 in bezug auf Φ₁
phasenverschoben ist.
Die Arbeitsweise der Schaltung gemäß Fig. 1 ist folgende:
die TMOS Q₂ und Q₃ haben die Aufgabe, die Potentiale in den Punkten
A und B der Schaltung herzustellen.
Zu einem Zeitpunkt t₁ gilt Φ₁ = V₀ und Φ₂ = 0, d. h., daß der TMOS Q₃,
der durch Φ₁ gesteuert ist, leitend ist, während Q₂, der durch Φ₂
gesteuert ist, sperrt. Folglich wird das Potential im Punkt A
gleich (V DD - V T ), wenn man mit V T die Schwellenspannung des TMOS
Q₃ bezeichnet, die für alle vier TMOS Q₁ bis Q₄ einen im wesentlichen
gleichen Wert aufweist. Die Kapazität C, die zwischen dem
Anschluß für das Signal Φ₂, welches im betrachteten Zeitpunkt Null
ist, und dem Punkt A mit dem Potential (V DD - V T ) liegt, lädt sich auf.
Wenn das am Gate des TMOS Q₃ liegende Signal einen hinreichend
großen Wert V Φ 1 erreicht, d. h., daß V Φ 1 - V T < V DD ist, arbeitet der
TMOS Q₃ als Triode und am Punkt A wird praktisch die Spannung V DD
erhalten.
Zu einem bestimmten Zeitpunkt t₂ ergibt sich Φ = 0 und Φ₂ = V Φ ,
wodurch der TMOS Q₂ leitend und der TMOS Q₃ gesperrt wird. Das
Potential im Punkt A wird folglich: V A = (V DD - V T ) + V Φ , da der
Kondensator C ihre Ladung behält und Φ₂ = V₀ wird. Der TMOS Q₂ ist
leitend und die Kapazität C g lädt sich auf, bis das Potential bei
dem Punkt B den Wert (V Φ - V T ) erreicht, bei welchem Wert Q₂ gesperrt
ist (das Potential am Gate des Q₂ ist gleich V Φ ). Es verbleibt nur
das Potential V DD im Punkt A, und der Kondensator C hat sich folglich
um einen Wert Δ Q = C g (V Φ - V T ) entladen.
Wenn der Punkt B ein Ladungsmengensignal Φ Q s , das zu messen ist,
erhält, wirkt dieses als Ladung, die zusätzlich vom Kondensator
C geliefert werden muß, damit das Potential (V Φ - V T ) beim Punkt B
erzeugt wird. Der Kondensator C entlädt sich folglich um den Wert:
Δ Q′ = C g (V Φ - V T ) + Δ Q s
Das Potential beim Punkt A wird:
Dies reduziert sich auf:
falls C = C g angenommen ist.
Man erhält folglich im Punkt A eine Spannung, die proportional zu
dem Ladungssignal Δ Q s ist, während die Spannung im Punkt B konstant
auf dem Wert (V Φ - V T ) bleibt. Das Ablesen der Spannung am Punkt
A erfolgt mit hoher Frequenz durch den TMOS Q₄, der ein source-
Folger ist.
Der TMOS Q₁ hat als einzige Aufgabe, die Ladung im Punkt B nach dem
Lesevorgang abzuleiten, d. h. die Schaltung auf Null zurückzustellen.
Er wird durch ein Signal Φ RAZ gesteuert, das identisch mit
Φ₁ sein kann.
Die Diagramme der Fig. 2 entsprechen dem Fall, in dem N-Kanal-
MOS-Transistoren (Anreicherungstyp) verwendet werden, die mit Spannungen
zwischen Null Volt und + V DD gespeist werden. Wenn P-Kanal-
TMOS-Transistoren (Anreicherungstyp) verwendet werden, müssen diese
mit Spannungen zwischen Null Volt und - V DD gespeist und durch zu
den in Fig. 2 dargestellten Signalen inverse Signale gesteuert
werden, d. h. durch Signale, die zwischen Null Volt und - V Φ
variieren. Dennoch ist es vorzuziehen, N-Kanal-TMOS-Transistoren
vom Anreicherungstyp zu verwenden, insbesondere was Q₃ betrifft,
woraus einer Verkleinerung der Signalamplitude des Steuerungssignals
Φ₁ für die gleiche Spannung V DD folgt.
Gemäß einer in der Figur nicht dargestellten Variante ist es möglich,
Anschluß der TMOS Q₃, der mit einer äußeren Potentialquelle
V DD verbunden war, direkt an den Eingang für das Signal Φ₁
anzuschließen. Technologische Überlegungen und Überlegungen, die
den Leistungsverbrauch betreffen, führen jedoch zu dem Ergebnis,
daß das Schaltbild gemäß Fig. 1 vorzuziehen ist, um zu vermeiden,
daß die Signalgeneratoren für die Signale Φ₁ und Φ₂ überlastet
werden.
Darüber hinaus ist für den Fall, in dem dem drain von Q₃ das Signal
Φ₁ zugeführt wird, möglich, daß die Signale Φ₁ und Φ₂ jeweils
ungleiche Amplituden aufweisen. Damit der Kondensator C den Kondensator
C g aufladen kann, muß gelten:
C (V Φ 1 - V T ) C g (V Φ 2 - V T ) (1)
woraus folgt:
V Φ 1 < V Φ 2
für den Fall, in den C < C g .
Es ist möglich, die Amplitude des Signals bei A für eine gegebene
Ladung Δ Q s zu vergrößern, indem C verkleinert und V Φ 1 vergrößert
wird. Aus der Gleichung (1) kann eine untere Grenze für C hergeleitet
werden:
Beispielsweise kann die Amplitude des Ausgangssignales vergrößert
werden, wenn folgende Wahl getroffen wird:
Die Verkleinerung des Wertes von C besitzt eine Grenze:
für die Schaltung nach Fig. 1 muß diese Kapazität genügend groß
sein, um das Aufladen des Kondensators C g sicherzustellen.
Fig. 3 zeigt eine Schaltung analog derjenigen der Fig. 1, bei
der jedoch an den Punkt B ein zusätzlicher TMOS Q₅ angeschlossen
ist. Dieser wird durch ein Signal Φ CH gesteuert und steht mit
seinem zweiten Anschluß (Drain) mit einer äußeren Potentialquelle
in Verbindung, die für Q₃ und Q₄ die gleiche, nämlich V DD sein
kann, wie dargestellt. Der drain kann auch das Signal Φ CH
erhalten.
Die Art der Schaltung der TMOS Q₁ und Q₅ in dieser Ausführungsvariante
erfordert jedoch unterschiedliche Signale für Φ RAZ und
Φ₁: sie müssen in Gegenphase zum Signal Φ CH sein. Die Formen der
Signale Φ CH und Φ RAZ sind in Fig. 2 durch die Diagramme c) und d)
gegeben. Φ CH und Φ RAZ sind im wesentlichen identische Rechtecksignale,
bei denen die Zeitdauer des oberen Signalwertes in der
Größenordnung von T/4 ist und gegenseitig um T/4 phasenverschoben
sind. Ihre Amplitude ist ungefähr die von Φ₁ (V Φ ).
Bei der Schaltung gemäß Fig. 3 zerfällt die erste Betriebsphase,
die dem Zeitpunkt t₁ der Schaltung gemäß Fig. 1 entspricht, in
zwei Phasen, die durch die Zeitpunkte t₃ und t₄ in Fig. 2c und
2d veranschaulicht sind.
Zum Zeitpunkt t₃ gilt Φ CH = 0 und Φ RAZ = V Φ : dies ist die Phase der
Nullstellung der Schaltung, die nach dem Auslesen folgt und die
wie vorstehend beschrieben abläuft.
Zum Zeitpunkt t₄ gilt: Φ RAZ = 0 und Φ CH = V Φ sowie Φ₁ = V Φ und
Φ₂ = 0. Der TMOS Q₅, der leitend ist, liefert ein Potential
(V Φ - V T ) zum Punkt B, wodurch der Kondensator C g geladen wird.
Gleichzeitig liefert der TMOS Q₃, der gleichermaßen leitend ist,
das Potential (V DD - V T ) zum Punkt A. Die Punkte A und B sind
durch den gesperrten Transistor Q₂ isoliert.
Zu dem vorgenannten Zeitpunkt t₂ gilt: Φ = Φ RAZ = Φ CH = 0 und
Φ₂ = V Φ , d. h., daß der TMOS Q₂ als einziger leitend ist. Der Punkt B
ist zuvor unabhängig auf das Potential V Φ - V T gebracht worden.
Es ist ersichtlich, daß der Kondensator C nur noch die Ladungszufuhr
Δ Q s kompensieren muß, die sich in einer Spannungsvariation im
Punkt A bemerkbar macht:
die wie oben beschrieben mit Hilfe des TMOS Q₄ gemessen wird.
Die obengenannte Bedingung (1), die geschrieben werden kann:
C (V Φ 1 - V T ) C g (V Φ 2 - V T )
wird hier:
C (V Φ 1 - V T ) Δ Q s
was die weitgehende Verkleinerung von C ermöglicht.
Es verbleibt dennoch eine untere Grenze für die Kapazität von C,
bedingt durch den Auslesetransistor Q₄ und die Existenz einer
Schwellspannung V T für die in Kenntnis der Tatsache, daß das
Potential im Punkt A gleich (V DD - V T ) ist geschrieben werden kann:
Die Verwendung des TMOS Q₅ schafft u. a. die Möglichkeit, im Punkt
B ein anderes Potential zu erhalten, indem für das Vorspannungspotential
ein von V DD unterschiedlicher Wert gewählt wird.
Fig. 4 zeigt eine weitere Ausführungsvariante der Schaltung gemäß
der Erfindung, bei der der Kondensator C nicht mehr mit dem Gate des
TMOS Q₂, sondern direkt mit dem Referenzpotential (Masse) wie dargestellt
oder mit einem Festpotential, das zwischen dem Referenzpotential
und V DD liegt, verbunden ist. Das Steuerungssignal für
den TMOS Q₂ ist nun mit ϕ₂ bezeichnet.
Fig. 5 zeigt Diagramme (a, b und c) von möglichen Eingangssignalen
für die Schaltung gemäß Fig. 4.
Das Diagramm a) der Fig. 5 zeigt das Signal Φ₁, ungeändert.
Das Diagramm c) zeigt das Singal Φ RAZ , ungeändert.
Das Diagramm b) der gleichen Figur zeigt das Signal ϕ₂, durch das
der TMOS Q₂ gesteuert wird. Dieses Signal ϕ₂ ersetzt das Signal Φ₂
der vorangegangenen Figuren. Das Signal ϕ₂ ist analog zu Φ₂, es
eilt jedoch diesem in der Phase um T/4 voraus. Es kann vorteilhafterweise
das Komplementärsignal von Φ RAZ werden.
Die Schaltung arbeitet wie folgt:
- - während der Zeit t₃ gilt: Φ₁ = V Φ und Φ RAZ = V Φ , weswegen die TMOS Q₃ und Q₁ leitend sind, während der TMOS Q₂ gesperrt ist, da ϕ₂ = 0 ist. Der Punkt A liegt folglich auf einem Potential, das gleich (V DD - V T ) ist und der Kondensator C lädt sich auf;
- - während der Zeit t₄ ist Φ₁ stets gleich V Φ , während jedoch Φ RAZ Null und ϕ₂ gleich V Φ werden. Die TMOS Q₂ und Q₃ sind gleichzeitig leitend, weswegen der Kondensator C g bis auf (V DD - V T ) aufgeladen wird, sofern die Amplitude von ϕ₁ ausreichend ist, d. h. größer als das Potential V DD ist, damit der TMOS Q₂ als Triode arbeiten kann. Ferner muß V DD größer als die Amplitude von ϕ₂ sein, damit der TMOS Q₂ im Sättigungsbetrieb arbeitet. Während dieser Phase erfolgt eine Vorladung des Kondensators C g ;
- - während der Zeit t₂ ist Φ₁ = 0 und Q₃ gesperrt, wodurch die Kapazität C von jeder äußeren Quelle abgetrennt ist. Die Schaltung ist nun bereit, an den Anschlüssen des Kondensators C g eine Ladungszufuhr Δ Q s , die gemessen werden soll, aufzunehmen. In diesem Moment entlädt sich der Kondensator, um den Ladungszufluß zu kompensieren, wodurch sich im Punkt A eine Potentialänderung Δ Q s /C ergibt, die wie vorstehend beschrieben durch den TMOS Q₄ gemessen wird.
Es ist zu bemerken, daß es für den Fall, bei dem die Erfindung im
Zusammenhang mit einem ladungsgekoppelten Filter, wie in Fig. 6 dargestellt,
verwendet wird, von Vorteil ist, die Schaltung durch Signale
Φ₁ und ϕ₂ mit identischer Phase zu steuern, wie dies oben
beschrieben wurde: die Ladungen kommen unter der Elektrode an, in der
die Messung in Phase mit Φ₂ durchgeführt werden muß, d. h. in
Gegenphase zu Φ₁, d. h. noch während der Zeit t₂.
Diese Ausführungsvariante der Schaltung gemäß der Erfindung weist
den gleichen Vorteil wie diejenige der Fig. 3 auf, d. h. einen
geringen Wert des Kondensators C (der Kondensator C muß nur die Spannung
Δ Q s /C liefern), die einen großen Signalausschlag ermöglicht, wobei
jedoch die Zufügung eines zusätzlichen TMOS (Q₅ in Fig. 3) vermieden
wird.
Fig. 6 zeigt schematisch ein Transversalfilter mit einer Ladungskopplungsschaltung
(bekannt unter der Bezeichnung CCD für Charge
Coupled Devices in der angelsächsischen Literatur), bei dem eine
Schaltung gemäß der Erfindung verwendet werden kann.
Derartige Filter sind bekannt und insbesondere in dem Artikel
"Transversal filtering using charge-transfer devices", in IEEE,
Journal of Solid-State Circuits (April 1973, Vol. SC8, No. 2,
Seite 138) beschrieben. Diese Filter enthalten ein Schieberegister
und das Eingangssignal wird in jeder Registerstufe gewonnen und
mit einem Bewertungskoeffizient versehen. Die verschiedenen auf
diese Weise erhaltenen Signale werden addiert und stellen das
Ausgangssignal des Filters dar.
Dieses Filter enthält ein Halbleitersubstrat 1, das mit einer
Isolierschicht versehen ist, auf welcher wiederum Elektroden (11 bis
16 und 21 bis 23 in der Figur) angebracht sind. An beiden Enden
der Vorrichtung sind im Substrat eine Diode, nämlich jeweils die
Dioden D i und D s , angebracht. Die Aufgabe der ersten Diode D₁
besteht darin, in das Substrat 1 eine Ladungsmenge nach einer
bekannten Technik einzuführen, welche Ladungsmenge ein Eingangssignal
E darstellt. Die Aufgabe der zweiten Diode D s besteht
darin, die Ladungen zu sammeln und sie abzuleiten.
Die elektrischen Ladungen werden von D i bis D s in einer Richtung
Ox mit Hilfe der obengenannten Elektroden transportiert, die senkrecht
zu Ox angeordnet sind und die die Elemente eines Schieberegisters
darstellen. Jeweils eine von zwei Elektroden (die Elektroden
11 bis 12, 13 bis 14 und 15 bis 16 in der Figur) ist in
zwei Teile geteilt, um den obenerwähnten Bewertungskoeffizient zu
übertragen. Die unterteilten Elektroden sind mit dem Anschluß für
das Signal Φ₂ und die nicht unterteilten Elektroden mit dem
Anschluß für das Signal Φ₁ verbunden.
Beim Betrieb wird eine bestimmte Ladungsmenge, die dem Eingangssignal
E entspricht, nacheinander auf jede der Elektroden übertragen,
infolge der Zufuhr der Signale Φ₁ und Φ₂ zu den Elektroden.
Beim Unterqueren der unterteilten Elektroden 11, 12, 13, 14, 15
und 16 werden die Ladungen mit Hilfe von zwei Schaltungen, wie sie
in den Fig. 1 bis 5 beschrieben sind, gelesen. Durch die Schaltung
L₁ werden die mit dem Punkt B₁, der dem Punkt B der vorhergehenden
Figuren entspricht, verbundenen Elektroden 11, 13 und 15
und mit Hilfe der Schaltung L₂ werden die ihnen gegenüberliegenden
Halbelektroden, die mit dem Punkt B₂ verbunden sind, der dem
Punkt B₁ analog ist, abgelesen. In diesem Schaltbild besteht die
Kapazität C g der vorhergehenden Figuren aus einer Elektrode, der
Isolierschicht, auf der die Elektrode angebracht ist, und dem
Halbleitersubstrat.
Die Schaltungen L₁ und L₂ liefern jeweils ein Lesesignal, nämlich die
Signale S₁ und S₂, die einem Differenzverstärker A zugeführt werden,
der ein Signal S liefert. Dieses Signal S stellt einen
Abtastwert des gefilterten Signales dar.
Es muß bemerkt werden, daß die für das Filter 1 verwendeten Signale
dieselben Bezugszeichen, nämlich Φ₁ und Φ₂ tragen wie diejenigen,
die für die Elemente L₁ und L₂ verwendet werden. Sie können
sich jedoch trotzdem von diesen letzteren unterscheiden, insbesondere
in ihrer Amplitide, sofern sie mit ihnen in Phase sind.
Die Schaltungen L₁ und L₂ gemäß der Erfindung, die leicht in Form
einer integrierten Schaltung hergestellt werden können bei einem
ladungsgekoppelten Filter, geben die Möglichkeit, das Filter und
seine zugehörigen Leseelemente auf einem einzigen Halbleitersubstrat
zu integrieren.
Claims (9)
1. Schaltung zum Auslesen einer elektrischen Ladungsmenge
mit
- - einem ersten Transistor (Q₂) und einem zweiten Transistor (Q₃), die in Serie an dem Eingangspunkt (B) der Ladungsmenge angeschlossen sind, und
- - einem ersten Kondensator (C), dessen einer Anschluß an dem gemeinsamen Verbindungspunkt (A) der Transistoren (Q₂, Q₃) liegt und dessen anderer Anschluß mit einem Bezugspotential verbunden ist, dadurch gekennzeichnet, daß
- - das Auslesen aufgrund des durch die im Kondensator gespeicherte Ladung bewirkten Stroms derart erfolgt, daß an dem zweiten Transistor (Q₃) eine Versorgungsgleichspannung (V DD ) anliegt
- - und Signale ( ϕ₂, Φ₁) während einer ersten Zeitspanne (t₄) den ersten Transistor (Q₂) und den zweiten Transistor (Q₃) gleichzeitig leitend schalten, so daß sich der erste Kondensator (C) auf ein Potential nahe demjenigen der Versorgungsgleichspannung (V DD ) auflädt, und diese Signale während einer zweiten Zeitspanne (t₃) den ersten Transistor (Q₂) und den zweiten Transistor (Q₃) abwechselnd leitend schalten, so daß der Eingangspunkt (B) der Ladungsmenge durch den ersten Kondensator (C) auf einem konstanten Potential auch dann gehalten wird, wenn die Ladungsmenge eintrifft und das Eintreffen der Ladungsmenge eine Änderung des Potentials des gemeinsamen Verbindungspunktes (A) hervorruft, wobei die Änderung das ausgelesene Signal darstellt.
2. Schaltung nach Anspruch 1, dadurch gekennzeichnet,
daß an den Eingangspunkt (B) ein zweiter Kondensator
(C g ) zur Speicherung der Ladungen angeschlossen ist.
3. Schaltung nach Anspruch 1 oder 2,
dadurch gekennzeichnet, daß zum Auslesen ein dritter
Transistor (Q₄) vorgesehen ist, dessen Steuerelektrode
mit dem gemeinsamen Verbindungspunkt (A) verbunden ist.
4. Schaltung nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß ein vierter Transistor (Q₁)
zum Zurücksetzen der Schaltung auf Null vorgesehen ist.
5. Schaltung nach einem der Ansprüche 1 bis 4, dadurch
gekennzeichnet, daß der erste Transistor (Q₂) und der
zweite Transistor (Q₃) jeweils während Zeitdauern
leitend sind, die sich während eines Viertels der
Periodendauer des Steuersignals des zweiten Transistors
(Q₃) überlappen.
6. Schaltung nach einem der Ansprüche 1 bis 5,
dadurch gekennzeichnet, daß die Transistoren MOS-
Transistoren sind.
7. Schaltung nach Anspruch 6, dadurch gekennzeichnet,
daß die Transistoren und der erste Kondensator (C) auf
demselben Substrat integriert sind.
8. Verwendung einer Schaltung nach einem der Ansprüche
1 bis 7 als Leseschaltung für ein ladungsgekoppeltes
Filter, das aus einem Halbleitersubstrat besteht,
das mit einer Isolierschicht überzogen ist, auf der
Elektroden angebracht sind, die den Ladungstransport
steuern.
9. Schaltung nach einem der Ansprüche 2 bis 7
in der Verwendung nach Anspruch 8, dadurch
gekennzeichnet, daß der zweite Kondensator (C g )
zur Speicherung der Ladungen aus dem Substrat,
der Isolierschicht und der Elektrode besteht,
unter der ausgelesen wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR7713857A FR2389899B1 (de) | 1977-05-06 | 1977-05-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2819834A1 DE2819834A1 (de) | 1978-11-09 |
DE2819834C2 true DE2819834C2 (de) | 1989-07-06 |
Family
ID=9190455
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782819834 Granted DE2819834A1 (de) | 1977-05-06 | 1978-05-05 | Schaltung zum auslesen einer elektrischen ladungsmenge |
Country Status (4)
Country | Link |
---|---|
US (1) | US4377760A (de) |
DE (1) | DE2819834A1 (de) |
FR (1) | FR2389899B1 (de) |
GB (1) | GB1604278A (de) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2430694A1 (fr) * | 1978-07-04 | 1980-02-01 | Thomson Csf | Dispositif de lecture d'une quantite de charges electriques, et filtre a transfert de charges muni d'un tel dispositif |
FR2462820B2 (fr) * | 1978-11-21 | 1986-05-09 | Thomson Csf | Dispositif de filtrage utilisant le transfert de charges electriques dans un semi-conducteur |
FR2442546A1 (fr) * | 1978-11-21 | 1980-06-20 | Thomson Csf | Dispositif de filtrage utilisant le transfert de charges electriques dans un semi-conducteur |
FR2453543A1 (fr) * | 1979-04-06 | 1980-10-31 | Thomson Csf | Filtre transversal a transfert de charges electriques |
DE3018500A1 (de) * | 1980-05-14 | 1981-11-19 | Siemens AG, 1000 Berlin und 8000 München | Integrierte filterschaltung |
FR2513832A1 (fr) * | 1981-09-25 | 1983-04-01 | Thomson Csf | Dispositif de lecture en courant d'une quantite de charges electriques et filtre a transfert de charges muni d'un tel dispositif |
TWI493851B (zh) * | 2007-12-07 | 2015-07-21 | Intersil Americas LLC | 不變動電荷傳送特性而增加電荷傳送電路的電荷容量之操作方法及電荷傳送級裝置 |
WO2013002762A1 (en) * | 2011-06-27 | 2013-01-03 | Hewlett-Packard Development Company, L.P. | Ink level sensor and related methods |
CN107991543B (zh) * | 2017-12-18 | 2024-03-26 | 深圳芯能半导体技术有限公司 | 绝缘栅双极型晶体管的栅极电荷量测量电路及其测量方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3623132A (en) * | 1970-12-14 | 1971-11-23 | North American Rockwell | Charge sensing circuit |
US3819953A (en) * | 1972-11-22 | 1974-06-25 | Gen Electric | Differential bucket-brigade circuit |
IT994470B (it) * | 1973-01-02 | 1975-10-20 | Texas Instruments Inc | Perfezionamento nei sistemi elaboratori di segnali compren denti dispositivi a trasferimento di cariche |
US3877056A (en) * | 1973-01-02 | 1975-04-08 | Texas Instruments Inc | Charge transfer device signal processing system |
US3819954A (en) * | 1973-02-01 | 1974-06-25 | Gen Electric | Signal level shift compensation in chargetransfer delay line circuits |
US3903431A (en) * | 1973-12-28 | 1975-09-02 | Teletype Corp | Clocked dynamic inverter |
US3949245A (en) * | 1974-10-24 | 1976-04-06 | Texas Instruments Incorporated | Method and system for sensing charges at distributed points on a charge coupled device |
FR2302636A1 (fr) * | 1975-02-28 | 1976-09-24 | Thomson Csf | Procede de filtrage de signaux analogiqu |
DE2539205A1 (de) * | 1975-09-03 | 1977-03-17 | Siemens Ag | Regenerierverstaerker fuer ladungsverschiebeanordnungen |
GB1562774A (en) * | 1976-03-26 | 1980-03-19 | Ibm | Circuits for generating sequences of signals |
US4084256A (en) * | 1976-12-16 | 1978-04-11 | General Electric Company | Sampled data analog multiplier apparatus |
US4104543A (en) * | 1977-02-22 | 1978-08-01 | Hughes Aircraft Company | Multichannel CCD signal subtraction system |
-
1977
- 1977-05-06 FR FR7713857A patent/FR2389899B1/fr not_active Expired
-
1978
- 1978-05-05 DE DE19782819834 patent/DE2819834A1/de active Granted
- 1978-05-08 GB GB17578/78A patent/GB1604278A/en not_active Expired
-
1980
- 1980-05-22 US US06/152,350 patent/US4377760A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
FR2389899A1 (de) | 1978-12-01 |
US4377760A (en) | 1983-03-22 |
GB1604278A (en) | 1981-12-09 |
DE2819834A1 (de) | 1978-11-09 |
FR2389899B1 (de) | 1981-11-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69822917T2 (de) | Abtast- und Halteschaltung | |
DE3625949C2 (de) | Schaltung zum Erzeugen eines stabilisierten Stromes, insbesondere für integrierte MOS-Schaltungen | |
DE2531165A1 (de) | Faltungsfilter | |
EP0039076B1 (de) | Integratorschaltung mit Abtaststufe | |
DE1462952B2 (de) | Schaltungsanordnung zur realisierung logischer funktionen | |
DE2522341A1 (de) | Koppelschaltung, insbesondere fuer integrierte schaltkreise bei elektronischen kleinuhren | |
DE2112723A1 (de) | Schaltkreis mit sehr hoher Eingangsimpedanz | |
DE2819834C2 (de) | ||
DE2608101A1 (de) | Verfahren und filter zur filterung von analogen signalen durch verschiebung von elektrischen ladungen in halbleitendem material | |
DE2620187A1 (de) | Monostabile multivibratorschaltung | |
DE3634637A1 (de) | Differentiell geschalteter kondensator-integrator mit einem einzelnen integrationskondensator | |
DE2316619A1 (de) | Halbleiterschaltung | |
DE2926842C2 (de) | Schaltung zum Lesen von Strömen elektrischer Ladungen und Ladungstransferfilter unter Verwendung dieser Schaltung | |
DE3623136A1 (de) | Vorrichtung zur messung des verhaeltnisses zwischen zwei kleinen kapazitaeten | |
DE2417994A1 (de) | Kompensationseinrichtung fuer elektronische schaltungen | |
DE2820837C2 (de) | Ladungsgekoppelte Halbleiteranordung und ladungsgekoppelter Filter mit einer derartigen Halbleiteranordnung | |
DE2951166C2 (de) | ||
DE2419064C2 (de) | Analoginverter | |
DE2714946A1 (de) | Transfersales filter mit ladungsuebertragungsschaltungen | |
DE3014529C2 (de) | ||
DE2608576A1 (de) | Aus feldeffekt-transistoren vom gleichen kanaltyp aufgebauter differenzverstaerker mit hoher gleichtaktunterdrueckung | |
DE2901079C2 (de) | Phasenschieber | |
DE102019102132B4 (de) | Schaltung mit Kondensatoren und entsprechendes Verfahren | |
DE2822746C2 (de) | ||
DE2830437A1 (de) | Ladungsgekoppeltes filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |