DE2815669A1 - Schaltungsanordnung zum ermitteln, abtasten und dekodieren in einem asynchronen binaeren adressendekodierer - Google Patents

Description

2815669 DiPL-PHyS-O-E. Weber u d-8 München 71

Patentanwalt ^ Hofbrunnstraße 47

Telefon: (089J 791 50

Telegramm: monopolweber münchen

Telex: 05-21 28 77

M 669

MOTOROLA., INC ο
East Algonquin Road
Schaumburg, 111. 60196
USA

Schaltungsanordnung zum Ermitteln, Abtasten und Dekodieren in einem asynchronen binären Adressendekodierer

809845/069?

Die Erfindung betrifft allgemein binäre digitale Dekodierer und bezieht sich insbesondere auf die Synchronisierung bei der Datenerfassung in einem asynchronen Dekodierer_o

Asynchrone digitale Detektoren, welche keine Bit- oder Rahmensynchronisation erfordern, um eine vorgegebene Kodeadresse zu ermitteln bzw. abzutasten, sind in den US-Patentschriften 3 801 956 und 3 855 576 beschrieben» Die erstgenannte Patentschrift beschreibt ein System zur asynchronen Abtastung eines Kodewortes, wobei die abgetasteten Bits der empfangenen Daten parallel zu den Bits des gespeicherten Kode-Adressenwortes zyklisch verschoben werden und die Korrelationen gezählt werden» In der an zweiter Stelle genannten Patentschrift wird ein System beschrieben, welches eine asynchrone Abtastung des ersten Wortes verwendet, um eine Synchronisierung für die Abtastung des zweiten Wortes zu liefern. Auf diese Weise wird ein verhältnismäßig langer Vorspann oder eine Datenrahmen-Übertragung überflüssig, und es wird eine große Anzahl von Kodeadressen verfügbar.

Es sind Datenstationen oder Datenendstellen bekannt, welche eine binäre digitale Adresse in einem Zug von binären Signalen abtasten müssen, wonach die nachfolgende Datennachricht genau dekodiert wird. Bei solchen Datenstationen oder Datenendstellen ist es möglich, eine Synchronisation dadurch zu erreichen, daß ein längerer Vorspann übertragen wird, wobei während der Übertragung dieses Vorspanns einen spannungsgesteuerter Oszillator verriegelt wird und während der Übertragung durch eine phasenstarre Rückführung verriegelt gehalten wird» Obwohl eine derartige Anordnung grundsätzlich zufriedenstellend arbeitet, leidet sie doch unter dem Nachteil, daß in der Dekodiereinrichtung ein erheblicher zusätzlicher Schaltungsaufwand erforderlich ist_o Es ist auch möglich, eine Synchronisierung bei der Dekodierung nach der letztgenannten Patentschrift dadurch zu erreichen, daß nur zweite Kodeworte

809845/0697

verwendet werden, welche eine höhere Anzahl von Pegelabergängen haben, so daß dadurch die Abtastzeit-Mehrdeutigkeit vermindert wird, welche durch eine Mehrfachabtastung eines Wortes verursacht wird, welches eine geringe Anzahl von Übergängen aufweist» Dadurch wird jedoch die Anzahl der möglichen Kodeadressen vermindert, und es wird erforderlich., das zweite Wort jeder zugeordneten Kodeadresse einzeln auszuwählen.

Der Erfindung liegt die Aufgab e zugrunde, eine Schaltungsanordnung der eingangs näher geschilderten Art zu schaffen, mit welcher bei außerordentlich flexibler Arbeitsweise unter Verwendung einer Vielfalt von Kodeadressen mit besonders geringem Schaltungsaufwand eine einwandfreie Synchronisation gewährleistet ist.

Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale_o

Nach dem Grundgedanken der Erfindung werden, zur Synchronisierung Signale verwendet, welche in der Schaltung bereits praktisch vorhanden sind_o Es werden vorwiegend Signale verwendet, welche von der asynchronen Kodeadressen-Abtastschaltung abgeleitet werden, um Synchronisiersignale mit höchster Genauigkeit zur Dekodierung der Datennachrichten zu liefern, und zwar bei einem Minimum an zusätzlichem Schaltungsaufwandt

Die asynchrone Abtastung des ersten Wortes der Adresse liefert eine Synchronisation für die Abtastung des zweiten Wortes. Die Abtastung der Folge aus dem ersten Wort und dem zweiten Wort liefert eine Identifikation, daß die Nachricht an eine bestimmte Datenendstelle gerichtet ist„ Das Abtastsignal für das zweite Wort und die Zeitsteuersignale, welche erforderlich sind, um diese Abtastung durchzuführen, werden in einer Logikschaltung verarbeitet, welche eine genaue Syn-

809845/0697

chronisation für die Nachrichtendaten-Abtastsignale liefert» Eine zeitliche Steuerung der Energieeinschaltung muß für den Mikroprozessor ebenfalls geliefert werden, welcher die empfangenen Daten dekodiert und weiterverarbeitet, weil solche Einrichtungen zweckmäßigerweise in einem Bereitschaftszustand gehalten werden, wenn sie nicht gebraucht werden,, Eine gewisse Beschränkung ist bei der Auswahl des ersten Wortes der Adresse erforderlich, nicht hingegen bei dem zweiten Wort, so daß über 80 000 Kombinationen von zwei 23-Bit-Worten möglich sind.

Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:

Figo 1 ein Blockdiagramm des asynchronen digitalen Adressendetektors, bei welchem die Erfindung anwendbar ist,

Fig. 2 ein Blockdiagramm, welches die Anschlüsse der erfindungsgemäßen Anordnung in einer Datenstation veranschaulicht, welche den Detektor gemäß !"ig. 1 verwendet,

3 ein Logikdiagramm der erfindungsgemäßen Synchronisations-Signalschaltung,

4 ein Logikdiagramm der erfindungs gemäß en Verzögerungsschaltung und

Figo 5 ein Zeit diagramm, welches sich auf Fig„ 1-4 beziehte

Die Detektorschaltung der Figo 1 ist im wesentlichen unverändert aus der US-BS 3 855 576 übernommene Die Zeichnung wird in dieser Form verwendet, um die Bezugnahme auf diese Patentschrift zu erleichtern, falls dies zweckmäßig ist_o

809845/0697

In der obengenannten Patentschrift ist die Detektorschaltung für eine asynchrone Abtastung beschrieben, d₀h_o für eine Abtastung, bei welcher kein Tor spann oder kein Rahmen erforderlich ist, wobei ein individueller Adressenkode wie beispielsweise für eine Rufeinrichtung, aus zwei Worten mit je 23 Bit bestehto Die Abtastung des Wortes eins wird dadurch herbeigeführt, daß die empfangenen Datenbits und die Bits des Wortes eins des gespeicherten Adressenkodes durch einen Komparator und durch Zählkorrelationen hindurchgeführt werden,. Die Abtastung des Wortes eins dient zur "Synchronisation" der Abtastung des Wortes zwei. Die Kombination der asynchronen Abtastung des Wortes eins und der synchronen Abtastung des Wortes zwei ermöglicht, daß über 400 000 verschiedene Zwei-Wort-Adressen in einem einzigen System verwendet werden können₀ Wenn die Einrichtung in einer Datenstation oder in einer Datenendstelle verwendet wird, folgt auf die Zwei-Wort-Adresse in einem Setz-Intervall eine binär kodierte Nachricht,, Um eine Datenabtast-Synchronisation mit ausreichender Genauigkeit zu gewährleisten, muß das erste Wort der Adresse erzwungen werden, doh., nur Worte mit einer hohen Anzahl von Pegelübergängen können verwendet werden. Bei einem Wort mit hohem Pegel ist eine Abtastung nur einmal möglich, und sie ist nicht früh oder spät mögliche Dadurch werden noch über 80 000 verschiedene Kodeadressen ermöglicht, wenn zwei Worte mit je 23 Bit verwendet werden. Die erfindungsgemäße Schaltung ist so ausgebildet, daß sie mit dem Adressendetektor der obengenannten Bezugspatentschrift verwendet werden kann, und die erfindungsgemäße Schaltung wird in diesem Zusammenhang erläutert» Dabei ist sie an den Mikroprozessor einer Datenendstelle angeschlossene Es sollte für den Fachmann ersichtlich sein, daß die Erfindung auch für andere Anwendungsfälle brauchbar ist, wie es nachfolgend näher angegeben wird, da die erfindungsgemäße Anordnung nur von bestimmten Eingangssignalen abhängig ist_o

809845/0697

In der Figo 1 wird nur der allgemeine Betrieb der meisten Blöcke besenrieben, da sie in den obigen Bezugspatenten bereits ausführlich erläutert sind_o Das Signal 5a (siehe Fig. 5), welches an der Eingangsklemme 10 des Detektors der Fig. 1 empfangen wird, kann von einem Sender empfangen worden, demoduliert, verstärkt und in geeigneter Weise umgeformt sein, zur Verwendung in dem erfindungsgemäßen Detektor besteht es jedoch aus einem Zug von binären digitalen Signalen oder Bits (die nachfolgend als "hoch" und "tief" bezeichnet werden)· In diesem Zug von Signalen kann eine individuelle Seitenadresse vorhanden sein, welche aus zwei verschiedenen Binärworten mit je 23 Bit besteht, die einen Abstand voneinander von einem halben Bit aufweise^ gefolgt von einer binären Nachricht, die aus einzelnen Bits besteht, von denen jedes die halbe Länge der Adressenbits hat_o Der Abstand zwischen der Adresse und der Nachricht wird anhand der Figo 4 diskutiert.

Zur Vereinfachung der Erläuterung der Erfindung wird zunächst ein Seitensignal beschriebene Signale von der Klemme 10 werden über ein Steuergatter 11 einem Abtastregister 12 zugeführt_o Ein Taktgeber 13» welcher mit der vierfachen Bitrate läuft, ist über ein NOR-Glied 14 mit dem Register 12 verbunden, um jedes empfangene Bit viermal abzutasten und die empfangenen Bits durch das Register zu schieben«, Der Taktgeber 13 ist auch mit einem Zähler oder Teiler 16 verbunden, in welchem die Taktfrequenz durch zwei und durch vier geteilt wird. Derjenige Teil der Fig. 1, welcher das NOR-Glied 14, das exklusive ODER-Glied 20, das NAND-Glied 21, den Signalkorrelator 22, die NOR-Glieder 23 und 24, das Flip-Flop 25, den Signalimpulsgenerator 26, den Inverter 27 und einen Zähltaktgeber 28 enthält, haben hauptsächlich eine Batterie-Schutzfunktion, und in der vorliegenden Beschreibung ist es nur notwendig, mehr hervorzuheben, daß ein Signal von dem Signalimpulsgenerator 26 die Taktimpulse von dem Taktgeber 13 dazu bringt, daß sie durch das NOR-Glied 14 geführt werden, um das Signal 5M zu liefern (siehe Fig₀ 5)ο Das Signal 5M wird unten näher beschrieben©

809845/0697

Ein Dekodier-Zeitsteuergenerator 30 ist mit einem Ausgang des Zahlers 16 verbunden, von welchem für Jeweils vier Haupttaktimpulse ein Impuls empfangen wird. Der Generator 30 ist auch, mit dem Ausgang des NOR-Gliedes 14 und mit dem Ausgang des Signalimpulsgenerators 26 verbunden, Steuersignale von dem Dekodier-Zeitsteuergenerator 30 liefern den größten Teil der Punktionszeitsteuerung für den Detektor gemäß Pig· 1· Die Adressenkodes der Einheit werden in einem Kodeeinschub 36 gespeicherte Im vorliegenden Pail sind dies zwölf Bits für jedes der zwei Worte. Ein MuItipiex-Steuerglied 37 steuert die Verbindung jeder Gruppe von sechs Bits mit einem Bezugsregister 38. Ein Paritätsbaum 40 ist mit dem Bezugsregister 38 und mit dem MuItipiex-Steuerglied 37 verbunden, um nach den gespeicherten 12 Bits jedes Wortes elf Paritätsbits zu addieren. Weiterhin ist mit dem Kodeeinschub 36 ein Ausgang eines Wort-Plip-Plops 41 verbunden, dessen Punktion unten erläutert wirdo An dieser Stelle der Beschreibung genügt es darauf hinzuweisen, daß ein Ausgang ^B des Plip-Plops 41 seinen Pegel verändert, wenn es erwünscht ist, nach einem anderen Wort in dem Eingangssignalzug zu forschen. Der Pegel des Wortauswahlsignals 5B, welches einem Eingang des Kodeeinschubs 36 zugeführt wird, bewirkt, daß die gespeicherten Datenbits von einem ausgewählten Wort aus den gespeicherten Worten in das Register 38 übertragen werden. Ein Ausgangssignal 5D von dem Deko.dier-Zeitsteuergenerator 30 ist als "Kodegruppen-Auswahlsignal" bezeichnet und hat einen Impuls während jeder Abtastperiode. Das Signal 5D bestimmt, ob die erste oder die zweite Gruppe von sechs Bits des aktivierten Wortes dem Register 38 zugeführt werden. Ein weiteres Ausgangssignal 5M, welches als "Kodeeinschubsignal" bezeichnet wird, triggert die Eingabe der ausgewählten sechs Bits in das Register 38, und es besteht aus einem Paar von Impulsen während jeder Abtastperiode· Die Signale 5B, 5° und 5M werden der Schaltung gemäß Pig. 2 zu dem Zweck zugeführt, einen Datensynchronisationsimpuls und eine Einschaltung des Mikroprozessors zu bewirken,, Es ist zu bemerken, daß der zweite Impuls in jedem Paar von Impulsen im Signal 5>M in der

809845/06 9 7

Verzögerungsschaltung keinem bestimmten Zweck diento Aus dem Zeitdiagramm der IFig. 5 ist ersichtlich, daß bei einem fehlenden Signal 5D ein äquivalentes Signal von dem zweiten Impuls von 5M abgeleitet werden könnte.

Einzelne Signalgaben werden bei der Schaltung gemäß 3?igo 1in asynchroner Weise dadurch erreicht, daß zunächst empfangene binäre Signale mit den gespeicherten Bits des individuellen Adressenkodes verglichen werden_o Jedes der empfangenen Bits wird viermal abgetastet und in dem Abtastregister 12 gespeichert, welches 92 Stufen aufweist« Unter der Annahme, daß alle 92 Stufen vorübergehend gespeicherte Datenbits enthalten, werden die Bits invertiert und dann einem exklusiven ODER-Glied 42 zugeführt, und zwar ebenso wie die 23 Bits des Wortes im Bezugsregister 38ο Jedes Bit von dem Register 38 wird mit den vier Bits vom Abtastregister 12 verglichene Das Ausgangssignal des exklusiven ODER-Gliedes 42 wird einer Korrelator/ Zähler-Auswahleinrichtung 43 zugeführt„ Die Auswahlfunktion wird unten näher beschrieben, an dieser Stelle in der Arbeitsfolge führt jedoch die Auswahleinrichtung die Korrelationszählungen einem Wort-Korrelator/Abtast-Zähler 44 zu. Alle obengenannten Vergleiche finden während einer Abtastperiode statte Nach jedem Vergleich wird das Abtastbit in der Stufe 92 des Abtastregisters 12 zu der ersten Stufe zurückgeführte Nach vier Vergleichen ist auch das verglichene Bit im Bezugsregister 38 zyklisch zurückgeführt. Nach 92 Vergleichen geht das Bit in der letzten Stufe des Abtastregisters verloren, es wird eine neue Irobe in die erste Stufe eingegeben und es wird ein neuer Satz von Vergleichen durchgeführt, wobei dieses Muster wiederholt wird, bis das Wort eins abgetastet ist_o Bei der Abtastung des Wortes eins ändert das Wort Auswahlsignal 5>B von dem Wort Flip-ELop 41 seinen Pegel, der Kodeeinschub 36 liefert das Wort zwei in das Speicherragister 38, die Korrelator/ Zähl er-Auswahl einrichtung 43 hört auf, Fehl er signale dem Zähler in dem Wort-Korrelator-Abtast-Zähler 44 zuzuführen und führt stattdessen einen Impuls von dem Dekodier-Zeitsteuergenerator

809845/0697

während jeder Abtast-Bit-Periode zu. Das Signal *pB setzt auch, ein Zähler-Aktivierungs-Flip-Flop 46 und ein Fenster-Flip-Flop 47 für einen anschließenden Betriebe Bei der Zählung 92, d.h₀ 92 Abtastungen nach der Abtastung des Wortes eins triggert der Fenster zähl er 48 das Fenster-Flip-Flop 47, dessen Ausgangssignal 5>C ist ο Wenn das Wort zwei bei den Zählungen 93» 94 oder 95 ermittelt wird, wird ein Seitensignal an eine der Klemmen 50 gelieferte Ein HAND-Glied 51, das invertierte Wort-Flip-Flop 52 und vier NAND-Glieder 53 sind in dem Detektor vorhanden, um eine Abtastung für Kombinationen von Adressenworten zu liefern und ihre Komplemente, d.h. AB, AB", ÜB und ΠΓ. Bei der Anwendung in einer Datenendstelle kann es überflüssig sein, eine Abtastung eines Adressenwort-Komplements durchzuführen, und es braucht nur eine Klemme 50. vorhanden zu sein, welche mit dem Wort-Korrelator/ Abtast-Zähler 44 verbunden ist_o Bei der Zählung 95 wird das Fenster-Flip-Flop 47 durch den Fenster-Zähler 48 zurückgestellt und das Wort-Flip-Flop 41 sowie das Fenster-Zähler-Aktivierungs-Flip-Flop 46 vrerden ebenfalls zurückgestellte Wenn das Wort zwei während der Zählfenster 92 bis 95 nicht ermittelt wurde, nimmt der Detektor wieder seine Funktion auf, nach dem Wort eins zu forschen_o

Kurz zusammengefaßt, das Wort eins ist abgetastet bzw_e ermittelt worden, und dadurch ist eine Synchronisation für die Abtastung des Wortes zwei während eines festgelegten Fensters geliefert worden. Die Abtastung des Wortes zwei innerhalb dieses Fensters kann ein, zwei oder drei Abtastsignale hervorrufen, wie es in 5E dargestellt ist. Das Wort-Auswahlsignal 5B hat wieder seinen Pegel verändert, um das Wort eins in das Bezugsregister 38 zurückzubringen.

In der Fig. 2 veranschaulicht ein Blockdiagramm, daß die Datensynchronisations-Logikschaltung 55 Eingangs signale von dem Detektor gemäß Figo 1 empfängt, welche mit 5B, 5D und 50 bezeichnet sindo Ein weiterer Eingang ist mit der Energierückstellschaltung 56 verbunden, und zwar ist dieser Eingang über einen

809845/0697

Kondensator mit einer 5-Yolt-Energieversorgung verbundene Somit wird ein Anfangsimpuls oder ein Signal mit hohem Pegel der Schaltung 55 zugeführt, wenn die Energierücksteilschaltung aktiviert ist, gefolgt von einem Signal mit tiefem Pegel_o Die Logikschaltung 55 kann über eine Terzögerungsschaltung 37 mit den Mikroprozessor-Steuerschaltungen 58 verbunden sein. Mit den Mikroprozessor-Steuerschaltungen ist auch eine Tastatur 59 verbunden, um dem Benutzer die Möglichkeit zu geben, Daten einzugeben. Weiterhin ist eine Anzeigeeinrichtung 60 angeschlossen, um Ergebnisse darstellen zu können. Das Kodeeinschub-Impulssignal von dem Detektor gemäß Figo 1 wird invertiert und der Verzögerungsschaltung 57 zugeführt.

In dem Logikdiagramm gemäß Pig. 3 wird ein synchronisiertes Signal 5K erzeugt, welches dann, wenn es den Mikroprozessor-Steuerschaltungen 58 zugeführt wird, eine genaue Abtastung der empfangenen Datennachricht ermöglicht. Ein NOR-Glied 61 empfängt das Energierückstellsignal auf einem Eingang und das Wortauswahlsignal 5B auf einem zweiten Eingänge Ein NOR-Glied 62 empfängt das Energierückstellsignal auf einem Eingang und das Kodegruppen-Auswahl signal 5D auf dem zweiten Eingänge Die Ausgänge 5F und 5Gr der NOR-Glieder 61 und 62 sind jeweils mit den Eingängen eines NOR-Gliedes 63 verbunden, dessen Ausgangssignal dazu verwendet wird, ein Flip-Flop 64 zurückzustellen«. Das Seitenabtastsignal 5E wird dem Setzeingang des Flip-Flops 64- zugeführt, und der Q-Ausgang 5J des Flip-Flops 64· ist mit einem Eingang eines NOR-Gliedes 65 verbundene Ein zweiter Eingang des NOR-Gliedes 65 empfängt das Signal 5F von dem NOR-Glied 61. Bei dieser Ausführungsform der Synchronisierschaltung setzt das Seitenabtastsignal 5E das Flip-Flop 64, das Wortauswahl signal wird im NOR-Glied 61 invertiert und das Kodegruppen-Auswahlsignal 5D wird im NOR-Glied 62 invertiert. In der Wellenform 5G gemäß Fig.,5 ist zur Vereinfachung nur ein Impuls dargestellt, und dieser eine Impuls wird zur Datensynchronisation verwendete Wenn als Eingangssignale die Signale 5F und 5& dem NOR-Glied 63 zuge-

809845/0697

28156R9

führt werden, liefert es als Ausgangssignale 5H eine Seine von Impulsen, welche nach, der Zählung 95 "beginnen,. Wiederum ist in der Zeichnung zur Vereinfachung nur ein einziger Impuls dargestellt. Dies ist der erste Impuls der Reihe, und zwar derjenige, welcher direkt das Hip-Flop 64- zurückstellte Aus den Mg₀ 3 und 5 ist ersichtlich, daß, nachdem das Seitenabtastsignal ^E das Flip-Flop 64- zurückgestellt hat, der Übergang des Wortauswahlsignals bei der Zählung 95 (95 Zählungen nach der Abtastung des Wortes eins) den Synchronisationsimpuls 5K auslöst und der nächste folgende Impuls des Eodegruppen-Auswahlsignals ^T) das Ende des Impulses 5K festlegte Während ein beliebiges Seitenabtastsignal, welches als Signal 5E dargestellt ist, das Flip-Flop 64· setzen kann, wird der Synchronisationsimpuls 5>K immer bei der Zählung 95 erzeugte Der Impuls ^iK₁ der nur ein annehmbares Maß an Mehrdeutigkeit aufweist, wird in den Mikroprozessor-Steuerschaltungen 58 verarbeitet, um eine Abtastung der empfangenen Datennachricht vorzunehmen, wie es in dem Quadraturabtastsignal 51 veranschaulicht ist« Wenn die Mikroprozessor-Schaltungen keinen Bereitschaftsmodus verwenden, synchronisiert das Signal ^K direkt, andernfalls wird das verzögerte Signal verwendet.

In der Figo 4· ist die Verzögerungsschaltung 57 dargestellt, welche auch Signale von dem Detektor und den Synchronisationsimpuls 5E verwendet. Eine Form der Verzögerung wird gewöhnlich in solch einer Anwendung benötigt, weil Mikroprozessoren ein bestimmtes Maß an Energie benötigen, und es ist erwünscht, sie in einer Bereitschaftsstellung zu halten, wenn sie nicht aktiv benutzt werden,, Somit würde eine normale Datenübertragung aus einer Zwei-Wort-Adresse bestehen, um eine bestimmte Datenendstelle anzusprechen, worauf eine Datennachricht folgt, und zwar im Abstand einer Setzperiode von der Adresse«, Während der Setzperiode wird der Mikroprozessor darüber informiert, daß eine Nachricht ankommt, und seine Schaltungen werden eingeschal-

809845/0897

tet und rechtzeitig mit Energie versorgt, um das erste Bit der Datennachricht zu verarbeiten,, Das Kodegruppen-Auswahlsignal 5D wird als das Takteingangssignal für einen Velligkeitszähler 67 verwendete Das Aus gangs signal des Wellngkeitszählers 67 liefert das Dateneingangs signal für eine D-Verriegelung 68«, Das Takteingangssignal für die Verriegelung 68 kommt von einem NOR-Glied 69, welches ein Eingangssignal von dem invertierten Kodeeinschub-Impulssignal 5M und ein zweites Eingangssignal von dem Q-Ausgang der Verriegelung 68 "bekommt. Die Verriegelung 68 wird durch das Ausgangssignal von der Energierückstellschaltung gesetzt und durch den Synchronisationsimpuls 5K "bei der Zählung 95 nach der Abtastung des ersten Wortes zurückgestellt, wobei der Synchronisationsimpuls auch der Mikroprozessor-Steuerschaltung 58 zugeführt wirdo Das Signal 5K kann somit direkt dazu verwendet werden, den Mikroprozessor zu aktivieren oder einzuschalten, so daß er von der Tatsache informiert wird, daß eine Hachricht zu empfangen ist₀ Der verzögerte Synchronisationsimpuls wird dazu verwendet, einen (nicht dargestellten) Abtastgenerator zu synchronisieren, und er kommt in der vorliegenden Ausführungsform 32 Zählungen nach dem Synchronisationssignal an oder 127 Zählungen nach der Abtastung des ersten Wortes. Die Abtastimpulse können die bei 5L dargestellten Impulse sein.

Gemäß der Erfindung wird somit in einer Datenendstelle, welche die Möglichkeit hat, auf asynchrone Weise ein digitales, binär kodiertes Adressensignal zu ermitteln, eine Synchronisation der Datenabtastung ermöglicht, welche Detektorsignale verwendete Durch die Verwendung von Signalen, welche bereits in der Detektorschaltung vorhanden sind, sind die Synchronisation und die Einschaltung der Energieversorgung in der Endstelle mit einem Minimum an zusätzlichem Schaltungsaufwand möglich. Während die Erfindung im Zusammenhang mit einer bestimmten Datenendstelle beschrieben wurde, unter Verwendung eines speziellen Detektors, dürfte ersichtlich sein, daß die Erfindung nicht auf diesen Anwendungsfall beschränkt ist₀ Es sind vielmehr im Rahmen der Erfindung auch vielfältige andere Anwendungsmöglichkeiten gegeben«,

809845/0697

Leerseite

Claims (1)

1. Schaltungsanordnung zum Ermitteln, Abtasten und Dekodieren von "binär kodierten Adressenworten und von Nachrichtenbits, welche in einem Impulszug enthalten sind, mit einer Schaltung zur Erzeugung eines Synchronisierimpulses zum Abtasten der Nachrich,-tenbits, dadurch gekennzeichnet , daß eine Zeitsteuerstufe (30) vorgesehen ist, welche während jeder Adressen-Abtastperiode einen ersten Zeitsteuerimpuls liefert, daß weiterhin eine erste bistabile Schaltung (41) vorhanden ist, welche ein Signal liefert, welches die Abtastung von ausgewählten Adressenworten ermöglicht, daß weiterhin eine Detektorstufe vorgesehen ist, welche in Reaktion auf die Abtastung der binären Adresse einen Impuls liefert, daß weiterhin ein erstes logisches Verknüpfungsglied (63) mit der bistabilen Schaltung und mit der Zeitsteuerstufe verbunden ist, um durch einen Pegelübergang des ausgewählten Aktivierungssignals eingeschaltet zu werden und um in Reaktion auf den nächsten Impuls von der Zeitsteuerstufe ein Ausgangssignal zu liefern, daß weiterhin eine zweite bistabile Schaltung (64) mit der Detektorstufe verbunden ist, um durch den Abtastimpuls gesetzt zu werden, welche auch mit dem ersten logischen Verknüpfungsglied verbunden ist, um durch das Ausgangssignal dieses Verknüpfungsgliedes zurückgestellt zu werden, daß weiterhin ein zweites logisches Verknüpfungsglied (65) mit der ersten bistabilen Schaltung verbunden ist, um einen Synchronisationsimpuls in Reaktion auf einen Pegelübergang im Auswahl-Aktivierungssignal auszulösen, und auch mit der zweiten bistabilen Schaltung, um den Synchronisationsimpuls in Reaktion auf einen Pegelübergang im Ausgangssignal der zweiten bistabilen Schaltung zu beenden, und daß eine Abtastschaltung (58) vorhanden ist, welche die Nachrichtenbits aufnimmt und welche mit dem Ausgang des zweiten logischen Verknüpfungsgliedes verbunden ist, um Hachrichtenbit-Abtastimpulse zu liefern, welche durch den Synchronisationsimpuls synchronisiert sind_o

   2. Schaltungsanordnung nach Anspruch. 1, dadurch gekennzeichnet , daß die Synchronisier-Impulsschaltung ein drittes logisches Verknüpfungsglied aufweist, welches zwischen der ersten bistabilen Schaltung und dem ersten Verknüpfungsglied angeordnet ist, und daß weiterhin ein viertes logisches Verknüpfungsglied zwischen der Zeitsteuerstufe und dem ersten

   809845/0697

   logischen Verknüpfungsglied angeordnet ist, um durch, eine Auslös eschaltung aktiviert zu werden,,

   Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß eine Verzögerungsschaltung (57) vorhanden ist, welche derart geschaltet ist, daß sie den Synchronisationsimpuls aufnimmt und ein Uhterbrechungssignal an den Dekodierteil der Schaltungsanordnung liefert, und daß das Signal um eine vorgegebene Periode nach dem Synchronisierimpuls beginnt,,

   4. Schaltungsanordnung nach Anspruch 3» dadurch gekennzeichnet , daß die Verzögerungsschaltung einen Zähler (67) aufweist, welcher mit der Zeitsteuerstufe verbunden ist, um die Ausgangsimpulse der Zeitsteuerstufe zu zählen und am Ende der vorgegebenen Periode ein Ausgangssignal zu liefern,,

   Schaltungsanordnung nach Anspruch 4-, dadurch gekennzeichnet , daß die Verzögerungsstufe weiterhin eine Verriegelung (68) aufweist, welche derart geschaltet ist, daß sie durch den Synchronisierimpuls zurückgestellt und durch den verzögerten Synchronisierimpuls aktiviert wird soxirie durch den nächsten folgenden Zeitsteuerimpuls nach der Aktivierung betätigt wird.

   Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet , daß die Zeitsteuerschaltung einen zusätzlichen Impuls liefert, und zwar vor jedem ersten Zeitsteuerimpuls, und daß die Verzögerungsschaltung weiterhin eine Verriegelung (68) aufweist, welche derart geschaltet ist, daß sie durch den Synchronisierimpuls zurückgestellt und durch den verzögerten Synchronisierimpuls aktiviert wird und durch den nächsten zusätzlichen Zeitsteuerimpuls nach der Aktivierung betätigt wirdο

   809845/069?

   Schaltungsanordnung zur Ermittlung, Abtastung und Dekodierung binär kodierter Adressenworte und Nachrichtenbits, welche in einem Impulszug vorhanden sind, mit einer Schaltung zur Lieferung von Synchronisierimpulsen zur Abtastung der Nachrichtenbits, dadurch gekennzeichnet , daß eine erste Signalquelle einen ersten Zeitsteuerimpuls während jeder Adressenabtastperiode liefert, daß eine zweite Signalquelle ein Signal zur Aktivierung der Abtastung von ausgewählten Adressenworten liefert, daß eine dritte Signalquelle einen Impuls in Reaktion auf die Abtastung der binären Adresse liefert, daß ein erstes logisches Verknüpfungsglied mit der ersten und der zweiten Signalquelle verbunden ist, um durch einen Pegelübergang des Auswahlabtastsignals aktiviert zu werden und ein Ausgangssignal in Reaktion auf den nächsten folgenden Impuls von der ersten Signalquelle zu liefern, daß weiterhin eine bistabile Schaltung mit der dritten Signalquelle verbunden ist, um durch den Abtastimpuls gesetzt zu werden, und mit dem ersten logischen Verknüpfungsglied verbunden ist, um durch das Ausgangssignal des Verknüpfungsgliedes zurückgestellt zu werden, daß weiterhin ein zweites logisches Verknüpfungsglied mit der zweiten Signalquelle verbunden ist, um einen Synchronisationsimpuls in Reaktion auf einen Pegelübergang des ausgewählten Aktivierungssignals auszulösen, und mit der bistabilen Schaltung verbunden ist, um den Synchronisationsimpuls in Reaktion auf einen Pegelübergang im Ausgangssignal der bistabilen Schaltung zu beenden, und daß die Abtastschaltung die Nachrichtenbits empfängt und mit dem Ausgang des zweiten logischen Verknüpfungsgliedes verbunden ist, um Nachrichtenbit-Abtastimpulse zu liefern, welche durch den Synchronisationsimpuls synchronisiert sind.

   809845/0697