DE2812377A1 - Phasengeregelter oszillator - Google Patents

Phasengeregelter oszillator

Info

Publication number
DE2812377A1
DE2812377A1 DE19782812377 DE2812377A DE2812377A1 DE 2812377 A1 DE2812377 A1 DE 2812377A1 DE 19782812377 DE19782812377 DE 19782812377 DE 2812377 A DE2812377 A DE 2812377A DE 2812377 A1 DE2812377 A1 DE 2812377A1
Authority
DE
Germany
Prior art keywords
phase
loop filter
output
controlled oscillator
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782812377
Other languages
English (en)
Other versions
DE2812377C2 (de
Inventor
Baldur Dipl Ing Stummer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19782812377 priority Critical patent/DE2812377C2/de
Publication of DE2812377A1 publication Critical patent/DE2812377A1/de
Application granted granted Critical
Publication of DE2812377C2 publication Critical patent/DE2812377C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/12Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a scanning signal

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

  • PhasenRereRelter- Oszillator
  • Die Erfindung betrifft einen phasengeregelten Oszillator mit einem Phasendiskriminator, einem Schleifenfilter, bestehend aus mindestens einem ohmschen Widerstand und einem Kondensator und einem spannungsgesteuerten Oszillator.
  • Phasengeregelte Oszillatoren - kurz PLL-Schaltungen genannt - werden meist dazu eingesetzt, um aus Frequenzgemischen diskrete Frequenzen zu selektieren. Typische Anwendungsfälle sind z.B. die Taktgewinnung aus digitalen Datenströmen in Digitalsignal-Empfangssystemen und Regeneratoren bzw. in FDM-Systemen die Erzeugung von Trägerfrequenzen, die zu einer Steuerfrequenz in einer festen Beziehung stehen.
  • In den meisten Fallen ist eine hohe Selektion der PLL-Schaltungen erwünscht, d.h. es besteht die Forde- rung, daß der gesteuerte Oszillator (VCO) der PLL-Schaltung im gerasteten Zustand mit der Frequenz der auszusiebenden Signalkomponente schwingt und von Störkomponenten in deren Umgebung möglichst wenig phasenmoduliert wird.
  • Realisiert man jedoch eine schmalbandige PLL-Schaltung (entspricht einem Kreis hoher Güte), so ergibt sich zwangsläufig ein schmaler Fangbereich, d.h. die Ablage der auszusiebenden Frequenz von der Frequenz des VCO darf nur sehr klein sein damit die PLL-Schaltung einrasten kann. In der Praxis bedeutet dies, daß ohne Sondermaßnahmen eine PLL-Schaltung wegen des Fangproblems nur so schmalbandig ausgelegt werden kann wie von der Summe der Inkonstanzen von Referenzfrequenz und VCO-Frequenz vorgegeben wird.
  • Aufgabe der vorliegenden Erfindung ist es eine phasengeregelte Oszillatorschaltung zu schaffen, die bei kleinem Schaltungsaufwand das Fangen von schmalbandigen Phasenregelschleifen in einem breiten Frequenzbereich ermöglicht.
  • Zur Lösung dieser Aufgabe wird der phasengeregelte Oszillator derart ausgebildet, daß am Ausgang des Schleifenfilters ein Schmitt-Trigger angeschaltet ist, dessen Ausgang über einen ohmschen Gegenkopplungswiderstand mit dem Verbindungspunkt von dem einen ohmschem Widerstand und dem einen Kondensator des Schleifenfilters verbunden ist.
  • Durch diese Maßnahmen erhält man zusätzlich zur normalen phasengeregelten Oszillatorschaltung und unter Ausnützung des Filterkondensators des Schleifenfilters eine Suchlaufschaltung, bei der der Suchlauf automatisch beendet wird, wenn der spannungsgesteuerte Oszillator in den Fangbereich gelangt. Der zusätzliche Aufwand ist sehr klein, die Schaltung selbst voll integrierbar ohne daß zusätzliche Anschlußkontakte oder externe Bauteile verwendet werden müssen.
  • Vorteilhafterweise kann dabei der Schmitt-Trigger aus einem über ohmsche Widerstände rückgekoppelten Operationsverstärker bestehen.
  • Will man eine definierte Phasenbezeichnung im gerasteten Zustand erreichen, kann der phasengeregelte Oszillator auch so ausgebildet sein, daß parallel zum Gegenkopplungswiderstand die Reihenschaltung eines ohmschen Widerstandes und einer Diode liegt. Dann kann die Rastung nur während des einen (positiven) Suchlaufs erfolgen.
  • Das Schleifenfilter kann dabei sowohl aus einem aktiven als auch einem passiven Filter bestehen. Anhand der Ausführungsbeispiele nach den Fig. 1 und 2 wird die Erfindung näher erläutert.
  • Die Figur 1 zeigt dabei einen phasengeregelten Oszillator mit einem aktiven Schleifenfilter.
  • Die Fig. 2 einen phasengeregelten Oszillator mit einem passiven Schleifenfilter.
  • Da die Wirkungsweise in beiden Anordnungen gleich ist, gilt die anschließende Beschreibung für beide Figuren.
  • Die konventionelle PLL-Schaltung besteht aus dem Phasendiskriminator PD, dem Schleifenfilter R1, R2, C und evtl.
  • Cl, sowie dem spannungsgesteerten Oszillator VCO.
  • Das Phasenübertragungsverhalten sowie die Fangeigenschaften dieser PLL-Schaltungen sei als bekannt vorausgesetzt, erwähnt sei noch, daß der statische Phasenfehler - der sich aus einer Abweichung der VCO-Ruhefrequenz von der Eingangsfrequenz ergäbe - durch Einführung des Kondensators C um die Leerlaufverstärkung des Verstärkers V in Schaltung a., bzw. um das Verhältnis R1 + R2 in Schaltung b., reduziert wird.
  • R2 Dies ergibt sich aus der für die Frequenz Null entsprechend höheren Gegenkopplung der Schleife gegenüber dem Fall der PLL-Schaltung erster Ordnung, wo der Kondensator durch einen Kurzschluß ersetzt wäre. Um Uberhöhungen im Phasenübertragungsmaß klein zu halten, muß hier allerdings die Grenzfrequenz der-Kombination R2C entsprechend weit unter der dynamischen Grenzfrequenz der PLL-Schaltung gehalten werden, die sich aus der Steilheit des Phasendiskriminators und des VCO sowie dem Spannungsübertragungsmaß des Schleifenfilters ergibt.
  • Die Schaltung nach der Erfindung, die das sichere Einrasten gewährleistet, besteht aus dem Komparator K, der über den Widerstand R5 auf den Widerstand R4 rUckgekoppelt sowie über den Widerstand R3 (bzw. auch D) integrierend mit Hilfe des Schleifenfilterkondensators C gegengekoppelt ist. Die Schaltungsanordnung wirkt als Schmitt-Trigger, der Ausgang schaltet also bei Uberschreiten der einen, bzw. Unterschreiten der anderen Eingangsschwelle in den jeweils anderen Ausgangszustand um. Im Eingangsspannungsbereich zwischen den beiden Schwellen (Hysterese), der durch die Dimensionierung der Rückkopplungswiderstände R4 und R5 vorgegeben ist, bleibt der Jeweils vorhergehende Schaltzustand erhalten. Aufgrund dieses Schaltzustandes wird über die Gegenkopplung R3 (bzw. die Diode D) der Kondensator C so umgeladen, daß sich die Eingangsspannung des Komparators rampenförmig gegen diejenige Schaltschwelle bewegt, deren Überschreitung zu einer Umschaltung in den jeweils anderen Zustand führt. Die Eingangsspannung des Komparators und damit also die Steuerspannung des VCO ist demnach eine Dreieckfunktion (bzw. eine Sägezahnfunktion bei Einsatz der Diode D), die zwischen den beiden Schwellspannungen im Hysteresebereich hin und her läuft. Damit wrd die VCO-Ausgangsfrequenz über den erforderlichen Inkonstanzbereich hin und her gewobbelt. Dies gilt jedenfalls, solange die Phasendiskriminatorausgangsspannung in ihrem Mittelwert so klein ist, daß der über R1 fließende Strom nicht ausreicht, den Strom über R3 (bzw. D) zu kompensieren.
  • Der Suchlauf funktioniert also sicher, solange die VCO-Frequenz noch nicht in den Fangbereich gelaufen ist und der Strom'über R3 größer ist als der Strom, der aufgrund des Phasendiskriminatoroffsets über R1 dem Kondensator C zufließt. Kommt die VCO-Frequenz in den Fangbereich, so rastet die PLL ein und es stellt sich der Synchronzustand bei einem Winkel am Phasendiskriminator ein, bei dem der konstante Strom über R3 gerade kompensiert wird. Dieser Fehlwinkel ist demnach systematisch und konstant und liegt bei optimaler Dimensionierung gerade über dem Wert des maximal zu erwartenden Offsetwinkels des Phasendiskriminators. Würde die Diode D nicht beschaltet, so würde dieser Fehlwinkel im gerasteten Zustand positiv oder negativ sein, abhängig davon, ob das Einrasten während der positiven oder negativen Rampe des VCO-Suchlaufs erfolgte.
  • Für Anwendungsfälle, bei denen der Winkel, bei dem die PLL-Schaltung arbeitet nicht von Bedeutung ist (z.B. Frequenzsynthese und dgl.), kann also auf die Diode verzichtet werden. In Fällen, wo diese Voraussetzung nicht gegeben ist (z.B. bei Taktgewinnung von PCM-Empfängern oder Regeneratoren), sorgt die Diode dafür, daß während der steilen Rücklauframpe die PLL-Schaltung nicht rasten kann, weil dann der maximal mögliche Ausgangsstrom aus dem Phasendiskriminator den Strom über D nicht kompensieren kann. Ein Einrasten ist demnach nur in der langsamen Hinlaufphase möglich, der Phasenfehlwinkel ist in seinem Vorzeichen sowie in seinem Betrag fest vorgegeben und kann damit fest berücksichtigt werden, beispielsweise durch einen Phasenschieber am VCO-Ausgang.
  • 4 Patentansprüche 2 Figuren

Claims (4)

  1. Patentansprüche Phasengeregelter Oszillator mit einem Phasendiskriminator, einem Schleifenfilter, bestehend aus mindestens einem ohmschen Widerstand und einem Kondensator und einem spannungsgesteuerten Oszillator, d a d u r c h g e k e n n z e i c h n e t , daß am Ausgang des Schleifenfilters (F) ein Schmitt-Trigger (T) angeschaltet ist, dessen Ausgang über einen ohmschen Gegenkopplungswiderstand (R3) mit dem Verbindungspunkt von dem einen ohmschen Widerstand (R2) und dem einen Kondensator (C) des Schleifenfilters (F) verbunden ist.
  2. 2. Phasengeregelter Oszillator nach Anspruch 1 d a d u r c h g e k e n n-z e i c h n e t , daß der Schmitt-Trigger (T) aus einem über ohmsche Widerstände (R4, R5) rückgekoppelten Operationsverstärker (K) besteht.
  3. 3. Phasengeregelter Oszillator nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n -z e i c h n e t , daß parallel zum Gegenkopplungswiderstand (R3) die Reihenschaltung eines ohmschen Widerstandes und einer Diode (D) liegt.
  4. 4. Phasengeregelter Oszillator nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n -z e i c h n e t , daß das Schleifenfilter aus einem aktiven Filter besteht, insbesondere einem über eine RC-Schaltung gegengekoppelten weiteren Operationsverstärker (V).
DE19782812377 1978-03-21 1978-03-21 Phasengeregelter Oszillator Expired DE2812377C2 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19782812377 DE2812377C2 (de) 1978-03-21 1978-03-21 Phasengeregelter Oszillator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19782812377 DE2812377C2 (de) 1978-03-21 1978-03-21 Phasengeregelter Oszillator

Publications (2)

Publication Number Publication Date
DE2812377A1 true DE2812377A1 (de) 1979-09-27
DE2812377C2 DE2812377C2 (de) 1983-06-30

Family

ID=6035090

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782812377 Expired DE2812377C2 (de) 1978-03-21 1978-03-21 Phasengeregelter Oszillator

Country Status (1)

Country Link
DE (1) DE2812377C2 (de)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471703A1 (fr) * 1979-12-10 1981-06-19 Sony Corp Circuit a boucle verrouillee en phase
EP0071918A1 (de) * 1981-08-03 1983-02-16 Siemens Aktiengesellschaft Phasengeregelter Oszillator
WO1988006383A1 (en) * 1987-02-13 1988-08-25 Hughes Aircraft Company Improved phase lock loop
US4940951A (en) * 1988-02-01 1990-07-10 Kabushiki Kaisha Toshiba Phase lock recovery apparatus for phase locked loop circuit
EP0863616A1 (de) * 1997-03-06 1998-09-09 Texas Instruments Incorporated Phasenregelkreis

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2354749A1 (de) * 1972-11-06 1974-05-16 Fujitsu Ltd Signalerkennungsschaltung
DE2336132A1 (de) * 1973-07-16 1975-02-06 Siemens Ag Einrichtung zur phasenregelung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2354749A1 (de) * 1972-11-06 1974-05-16 Fujitsu Ltd Signalerkennungsschaltung
DE2336132A1 (de) * 1973-07-16 1975-02-06 Siemens Ag Einrichtung zur phasenregelung

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2471703A1 (fr) * 1979-12-10 1981-06-19 Sony Corp Circuit a boucle verrouillee en phase
US4355413A (en) * 1979-12-10 1982-10-19 Sony Corporation Phase locked loop circuit
EP0071918A1 (de) * 1981-08-03 1983-02-16 Siemens Aktiengesellschaft Phasengeregelter Oszillator
DE3130711A1 (de) * 1981-08-03 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Phasengeregelter oszillator
WO1988006383A1 (en) * 1987-02-13 1988-08-25 Hughes Aircraft Company Improved phase lock loop
US4940951A (en) * 1988-02-01 1990-07-10 Kabushiki Kaisha Toshiba Phase lock recovery apparatus for phase locked loop circuit
EP0863616A1 (de) * 1997-03-06 1998-09-09 Texas Instruments Incorporated Phasenregelkreis
US6031427A (en) * 1997-03-06 2000-02-29 Texas Instruments Incorporated System for sweeping a phase lock loop into lock with automatic initiation and shutdown

Also Published As

Publication number Publication date
DE2812377C2 (de) 1983-06-30

Similar Documents

Publication Publication Date Title
DE3232155C2 (de) Schaltungsanordnung zur Regelung der Phasendifferenz zwischen einem Eingangssignal und einem Ausgangssignal
DE69932583T2 (de) Phasenregelkreis
DE2603641C2 (de) Schaltungsanordnung zum Erzeugen eines stabilisierten Frequenzsignales
DE2848881A1 (de) Fernsehempfaenger mit automatischer phasenregelung
DE102020201720A1 (de) PLL-Filter mit einem kapazitivem Spannungsteller
DE3046486C2 (de) Verfahren zum Vermindern des Rauschens eines digital einstellbaren Frequenzerzeugers und danach arbeitender Frequenzerzeuger
DE2943510C2 (de) Phasengeregelter Hochfrequenzoszillator
DE2812377A1 (de) Phasengeregelter oszillator
DE60125764T2 (de) Lineare digitale phasendetektion ohne toten bereich
DE2913172B2 (de) Empfänger für hochfrequente elektromagneitsche Schwingungen mit einer Frequenznachregelung
DE3113800A1 (de) Frequenzmodulator
DE3802524C2 (de)
DE2802626C2 (de) Digitale Phasenvergleichsanordnung
DE10060911A1 (de) Phasenregelschleife zur Rückgewinnung eines Taktsignals aus einem Datensignal
EP0155396A2 (de) Schaltungsanordnung für einen Regelkreis
DE2448533A1 (de) Schaltungsanordnung fuer einen phasendiskriminator mit unbegrenztem fangbereich
DE2543171A1 (de) Schaltungsanordnung eines digitalen phasendiskriminators
DE2141888A1 (de) Rahmensynchronisiersystem
DE2816077C2 (de) Frequenzgenerator
EP0342740B1 (de) Schaltungsanordnung zum Synchronisieren eines in der Frequenz steuerbaren Oszillators
DE3324919C2 (de)
EP0071918B1 (de) Phasengeregelter Oszillator
DE3614428A1 (de) Digitale phasen/frequenz-detektorschaltung
DE3246291C2 (de) PLL-Schaltungsanordnung
DE2135565A1 (de) Einrichtung zur Stabilisierung von Signal abständen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8363 Opposition against the patent
8330 Complete disclaimer