DE2756707A1 - Datenuebertragungssystem - Google Patents

Description

BESCHREIBUNG

Die vorliegende Erfindung bezieht sich auf ein Paralleldaten-Übertragungssystem nach dem Oberbegriff des Anspruchs 1, also auf solche digitalen Übertragungssysteme, bei denen ein Informationssignal in parallele Daten, die eine Kombination aus einer Vielzahl von Bits zur Darstellung des Signals enthält, umgewandelt und in der Form solcher paralleler Daten übertragen wird. Insbesondere hat die Erfindung mit Obertragungsstörungen reduzierenden Systemen zu tun, die solche Übertragungsstörungen verringern können, die aus einem Versagen irgendeines der Übertragungswege des Systems resultieren.

Im allgemeinen wird in einem digitalen Übertragungssystem der eingangs genannten Art ein Informationssignal in parallele Daten umgewandelt, die als dessen Kennzeichnung eine Kombination aus einer Vielzahl von Bits enthalten, die sich in ihrer Signifikanz bzw. Wertigkeit voneinander unterscheiden; die Vielzahl der Bits wird über eine Vielzahl von Übertragungswegen übertragen. Das Ausmaß der Übertragungsstörung, wie sie aus einem Versagen bzw. Ausfall irgendeiner der Übertragungswege resultiert, hängt von der Wertigkeit bzw. Signifikanz des Bits ab, das über den fehlerhaften Übertragungsweg

- 4 809826/0808

übertragen werden soll. Wenn der Ausfall beispielsweise auf demjenigen Übertragungsweg auftritt, über den das Bit mit dem geringsten Wert (LSB) übertragen wird, wird ein Rauschen von A/2ⁿ erzeugt, wobei A die maximale Amplitude des Informationssignals und η die Anzahl der das Informationssignal darstellenden Bits ist. In diesem Falle ist jedoch, da der Rauschpegel so gering ist, die ÜbertragungsStörung sehr stark begrenzt, so daß sie praktisch kein Problem darstellt. Wenn andererseits jedoch ein Ausfall auf demjenigen Übertragungsweg auftritt, auf den das höchstwertige Bit (MSB) übertragen wird, dann wird ein Rauschen von A/2 erzeugt. Dieser Rauschpegel ist halb so groß wie die maximale Amplitude des Informationssignals und in diesem Falle hat dies eine ernsthafte Übertragungsstörung zur Folge. Deswegen war es in Fällen, bei denen der Ausfall auf einem Übertragungsweg auftrat, der für das MSB oder ein anderes höherwertiges Bit vorhanden ist, bisher notwendig gewesen, die Signalübertragung zu unterbrechen, um die ÜbertragungsStörung zu beseitigen.

Eine Aufgabe der vorliegenden Erfindung ist es deshalb, ein Übertragungsstörungen reduzierendes System zu schaffen, das in der Lage ist, auch dann, wenn ein Ausfall in einem Über tragungsweg auftritt, der für ein höherwertiges Bit, wie bei-

809826/0808

27567Q7

spielsweise das MSB, ist, die Übertragungsstörung auf ein solches geringes Niveau zu reduzieren, das, ohne die Signalübertragung unterbrechen zu müssen, die Obertragungsqualitäten nicht nachteilig beeinflußt.

Diese Aufgabe wird erfindungsgemäß durch die im Kennzeichen des Anspruchs 1 angegebenen Merkmale gelöst. Das die Öbertragungsstörung reduzierende System ist also derart ausgebildet, daß die Verbindungen der Vielzahl von Signalbits mit der Vielzahl von Obertragungswegen schrittweise austauschbar bzw. auswechselbar sind.

Weitere Einzelheiten und Ausgestaltungen der Erfindung sind der folgenden Beschreibung zu entnehmen, in der die Erfindung anhand der in der Zeichnung dargestellten bevorzugten Ausführungsbeispiele näher beschrieben und erläutert wird, die bei einem digitalen Obertragungssystem angewendet werden, welches einen Rahmen- bzw. Bildsynchronisierer enthält, der die Phase und die Frequenz eines Eingangs-Fernsehsignals in eine Bezugsphase und -frequenz umwandelt. Es zeigen:

Fig. 1 das Blockschaltbild eines herkömmlichen Rahmensynchronisierers ;

809826/0808

j NAC.-IGKLKUiOf

Fig. 2 das Blockschaltbild eines Rahmensynchronisierers gemäß einem ersten Ausführungsbeispiel vorliegender Erfindung;

Fig» 3 das Blockschaltbild eines Rahmensynchronisierers gemäß einem zweiten Ausführungsbeispiel vorliegender Erfindung, und

Fig. 4 das Flußdiagramm der in Fig. 3 dargestellten Versuchsfolge-Steuerung.

Gemäß Fig. 1 enthält der herkömmliche Rahmensynchronisierer eine Eingangsklemme 1, an die ein analoges Fernsehvideosignal angelegt wird.

Das Eingangsvideosignal ist an einem Tiefpaßfilter (LPF) 2 hinsichtlich seiner Bandbreite begrenzt, um die Frequenzanteile von 5,3 5 MHz und darüber loszuwerden; dann wird es an einem A/D-Konverter U bei der Frequenz 10,7 MHz abgetastet, so daß es in parallele PCM-n (= 8)-Bit-Daten 5 umgewandelt wird. Der A/D-Konverter 4 hat hier einen Dynamikbereich von 1,35 V (Volt Spitze-Spitze) Ein Schreib-Taktgenerator 11 erzeugt Schreib-Taktimpulse 12 (von 10,7 MHz), die mit dem Farbburst- bzw. -Synchronsignal des Eingangssignals synchronisiert sind, und ein Schreib-Adressengenerator 13 erzeugt Einschre.ib-Adressendaten 14, die mit dem Synchronsignal des Eingangssignals synchronisiert sind. Die Information für einen Bereich

809826/0808

(Teilbild) der parallelen n-Bit-Daten 5 (DATA-I - DATA-n) wird in einen nachgiebigen Digitalspeicher 6 (Einheiten ⁵ZAl bis ^n), das eine Kapazität von etwa 1,5 Megabits besitzt, an Stellen eingeschrieben, die durch die betreffenden Einschreibadressendaten 14 bezeichnet sind.

Auf der anderen Seite erzeugt ein Lese-Taktgenerator 11* Auslese-Taktimpulse 12', die mit dem Farbburst- bzw. -Synchronsignal des Auslese-Taktbezugssignals (Schwarzwert) 19 synchronisiert sind, und ein Auslese-Adressengenerator 13' erzeugt ein Auslese-Adressensignal IH¹ synchron mit dem Synchronsignal im Auslese-Taktbezugssignal 19. Die im Speicher 6 gespeicherten PCM-Daten werden unter der Steuerung der Auslese-Adressendaten 14' und der Auslese-Taktimpulse 12' ausgelesen und in ein entsprechendes PAM-Signal im D/A-Konverter 8 umgewandelt. Das PAM-Signal besitzt unechte bzw. wilde Bestandteile von 5,35 MHz und darüber, die im Tiefpaßfilter (LPF) 2' entfernt werden, wodurch ein Fernsehsignal gebildet wird, das mit dem Auslese-Taktbezugssignal synchron umgewandelt oder synchronisiert wird.

Ein solcher herkömmlicher Rahmensynchronisierer ist im einzelnen in den US-PSen 3 909 839 und H 007 H86 der Anmelderin beschrieben.

809826/0808

Ein solcher Rahmensynchronisierer findet hauptsächlich bei Fernsehstationen Verwendung und ist nahezu dauernd in Betrieb. Es sei nun angenommen, daß der Speicher η für die Übertragung des LSB verwendet wird; wenn die IC (integrierte Schaltung) einer solchen Speichereinheit ausfallen sollte, erscheint ein Rauschen von l,35/2ⁿ = l,35/2⁸ = 0,005 V nur an einem Punkt im Bild des Ausgangssignals 10 des Rahmensynchronisierers, wie man es am Bildschirm eines Monitors beobachten kann; es folgen daraus praktisch keine bemerkbaren Obertragungsstörungen. Wenn jedoch die IC der Speichereinheit 1, die für das MSB da ist, ausfallen sollte, erscheint ein definiertes Rauschen von 1,35/2 = 0,675 V kontinuierlich an einem Punkt des Monitorbildschirms; ein solches Rauschen ist sehr auffallend bzw. deutlich.

Bei früheren Arten des Rahmensynchronisierers bzw. Bildsynchronisierers war es allgemeine Übung, die Speicher 1 bis η mit den DATA-I bis DATA-n der A/D- und D/A-Konverter fest zu verbinden. Deshalb mußte, wenn während des Eingeschaltetseins der Speicher IC für das MSB ausfiel, die Funkübertragung über bzw. durch den Rahmensynchronisierer für eine ganze Zeit unterbrochen werden, um die fehlerhafte IC mittels eines Speicheranalysierers zu lokalisieren und diese IC durch eine neue zu ersetzen. Somit war es bisher unmöglich, eine Notinstandsetzung sofort zu vollenden, wie sie ohne Unterbrechung der Sendung erforderlich ist.

- 9 809826/0808

Gemäß der vorliegenden Erfindung sind die Speicher 1 bis η mit den DATA-I bis DATA-n des A/D-Konverters derart austauschbar bzw. auswechselbar verbunden, daß bei Ausfall bzw. Versagen eines beliebigen Speichers IC das DATA-n, d.h. das LSB, zu jeder Zeit in Verbindung mit dem fehlerhaften Speicher IC gebracht werden kann. Eine solche auswechselbare bzw. umschaltbare Speicherverbindung ermöglicht eine sofortige Notwiederherstellung, wodurch die Obertragungsstörung auf ein Minimum reduziert ist.

Fig. 2 ist ein Blockschaltbild eines bevorzugten Ausführungsbeispiels vorliegender Erfindung, von dem nur diejenigen Merkmale beschrieben werden, die sich vom in Fig. 1 dargestellten System unterscheiden.

Wie in Fig. 2 dargestellt, ist eine Daten-Rotationswählerschaltung 20 in das System zwischen den A/D-Konverter U und den Speicher 6 und zwischen den Speicher 6 und den D/AKonverter 8 eingesetzt. Diese Daten-Rotationswählerschaltung enthält Sätze von Drehschaltern S₁₁ - S_1n und S₂₁ - S_2n, die betriebsmäßig einander zugeordnet sind und die Schalterstellungen P₁ - P besitzen, die im selben Muster angeordnet sind. Im einzelnen ist DATA-I (MSB) vom A/D-Konverter H mit dem Mittelpunkt des Drehschalters S₁₁ verbunden; DATA-2 mit dem Mittelpunkt von S₁₂; ...; und DATA-n (LSB) mit dem

- 10 -809826/0808

¹⁰ I NACHÖCHE'OHT

Mittelpunkt von S₁ . Der Eingang des Speichers 1 ist mit P₁ von S₁₁, mit P_n von S₁₂, mit ^p(_n_^) von S₁₃, ..., und mit P„ von S₁ verbunden. Der Eingang des Speichers 2 ist mit P₂ von S₁₁, mit P₁ von S₁₂, ..., und P₃ von S_1n verbunden. Der Eingang des Soeichers η ist mit P von S₁₁, mit P/ _*% von S₁₂, ..., und mit P₁ von S₁ verbunden. Der Ausgang des Speichers 1 ist mit P₁ von S₂₁, mit P von S₂₂, mit ^p(_n_i) von S₂-, ..., und mit P₂ von S₂ verbunden. Der Ausgang des Speichers 2 ist mit P₂ von S^₁, mit P₁ von S₂₂, mit P von S₂₃, ··.» und mit P₃ von S₂ verbunden. Der Ausgang des Speichers η ist mit P_n von S₂₁, mit ^p(_n_^) ^{von s} ₂₂, .·., und mit P₁ von S_2n verbunden. DATA-I des MSB ist über den Mittelpunkt von S₁, DATA-2 über den Mittelpunkt von S₂₂, ..., und DATA-n über den Mittelpunkt von S₂ mit dem D/A-Konverter 8 verbunden.

Bei der oben beschriebenen Schaltungsanordnung funktioniert der Daten-Rotationswähler 20 wie folgt: Da alle Drehschalter schrittweise in die Positionen P₁, P₂, P₃, ..., P , ..., und P bewegt werden, wird DATA-I des MSB schrittweise mit den Speichern 1, 2, 3, ..., m, ..., und η verbunden, während DATA-n des LSB schrittweise mit den Speichern n, 1, 2, ..., (m-1), ..., und (n-1) verbunden wird.

- 11 -

809826/0808

-H- ΙνΑΟΗ^ΓΓ^Γ "TiHTJ

Wenn in dem Verbindungszustand der Fig. 2 der Speicher 1 ausfallen sollte, muß DATA-I des MSB, das in den D/A-Konverter 8 eintritt, kontinuierlich auf einem hohen oder einem niedrigen Pegel gehalten werden, der nur an einem bestimmten Punkt des Monitorbildschirms als sehr auffälliges Rauschen von 0,675 V erscheint. Jedoch kann selbst dann, wenn ein solches Speicherversagen während des Betriebs auftritt, der fehlerhafte Speicher 1 in richtiger Reihenfolge mit dem DATA-n des LSB des D/A-Konverters 8 dadurch wieder verbunden werden, daß die Drehschalter von der Position P-, nach P₂ verschoben werden. Auf diese Weise kann das Rauschen auf den praktisch unmerkbaren Pegel von 0,005 V verringert werden.

Es ist dadurch leicht einsebar, daß die Obertragungsstörung, die aus einem Speicherversagen resultiert, zu jeder Zeit, unabhängig davon, welches der fehlerhafte Speicher ist, dadurch auf ein Minimum reduziert werden kann, daß einfach die Drehschalter so positioniert werden, daß der fehlerhafte Speicher mit dem DATA-n des LSB verbunden wird. Wie dargestellt, sind bei der Rotationswählersehaltungsanordnung MSB und LSB zu jeder Zeit hinsichtlich der Schalterstellung einander benachbart; mit anderen Worten, die Schalterstellung für ein minimales Rauschen oder eine minimale Übertragungsstörung ist zu jeder Zeit unmittelbar derjenigen benachbart,

- 12 809826/0808

die das auffallendste Rauschen abgibt. Dies macht es leicht möglich, die beste Stellung für die Drehschalter dadurch auszuwählen, daß sie schrittweise in die Richtung P₁, P_?, ..., P gedreht werden, während man das Ausgangssignal des Rahmensynchronisierers auf dem Bildmonitor beobachtet.

Fig. 3 ist das Blockschaltbild eines anderen Ausführungsbeispiels vorliegender Erfindung, das derart aufgebaut ist, daß jegliches Speicherversagen ohne die Verwendung eines Bildmonitors elektrisch abgetrastet werden kann und daß eine Ausfallanzeige mit einer Begrenzung der Obertragungsstörung auf ein Minimum geschaffen wird. Von diesem Ausführungsbeispiel seien ebenfalls nur die Merkmale beschrieben, die zum in Fig. 1 gezeigten System hinzukommen. Wie dargestellt, ist ein Datenwähler 2 5 zwischen den A/D-Konverter U und die Daten-Rotationswählerschaltung 20 eingesetzt und kann derart betrieben werden, daß Testdaten 23, die alle einen hohen Pegel besitzen, oder 24, die alle einen niedrigen Pegel besitzen, außer den Daten 5 vom A/D-Konverter 4 ausgewählt werden. Die Ausgangsdaten vom Datenwähler 25, d.h. die Daten 26, werden zum Daten-Rotationswähler 20 und zu Vergleichern bzw. Komparatoren 27 und 29 geführt. Eingangsdaten zum D/A-Konverter 8, d.h. Daten 7 vom Speicher 6, werden den Komparatoren 27 und 29 zugeführt. Bei dieser Anordnung werden die DATA-I bis DATA-n zum Speicher 6 in den Komparatoren 27 und 29 mit den DATA'-l bis DATA'-n vom Speicher 6 verglichen,

- 13 -809826/0808

um abzutasten, ob während des Tests Koinzidenzimpulse kontinuierlich erzeugt werden oder nicht, d.h. ob irgendeine der Speichereinheiten versagt hat oder nicht.

Im folgenden wird auf die Fig. 4 Bezug genommen, die ein Flußdiagrann des Testfolge-Steuerschaltkreises 31 der Fig. darstellt. Wie in Fig. H angedeutet, wird, wenn während des Tests eine Nichtkoinzidenz A *f B in einem der Komparatoren (hier 27) abgetrastet wird, ein Drehschalter-Steuersignal erzeugt, um die Drehschalter der Daten-Rotationswählerschaltung 20 fortlaufend von der einen Stellung in eine andere zu verschieben, bis Nichtkoinzidenz-Impulse A^-B auch im anderen Komparator 29 erzeugt werden und das DATA-η des LSB mit der fehlerhaften Speichereinheit verbunden ist. Ferner erfolgt bei Erscheinen von ΑΛ B im Komparator 29 eine Störungsanzeige dafür, daß der nun für LSB dienende Übertragungsweg ausgefallen ist. Mit der Anordnung nach Fig. 3 wird deshalb unter der Wirkung der Testfolgesteuerung der Fig. U jedes Speicherversagen elektrisch abgetastet und die Übertragungsstörung ohne Verwendung eines Bildmonitors auf ein Minimum herabgesetzt und gleichzeitig der Ort des Speicherausfalls angezeigt.

Es sei ferner bemerkt, daß, wenn man dies will, eine weitere Speichereinheit (n + 1) zum Speicher 6 als Vorbereitungs-

- 14 -809826/0808

NACi-;:::Ii-.'...-

bzw. Voreinheit mit einer Zusatzstellung Pr ₊ i) ^auf ^den Drehschaltern hinzugefügt werden kann, damit die Notwiederherstellung sofort dadurch beendet werden kann, daß eine Daten-Rotationsauswahl derart bewirkt wird, indem der betreffende, als fehlerhaft festgestellte Speicher, nicht mehr verwendet wird.

Wenn auch die Beschreibung in Verbindung mit einem Fehlverhalten eines Digitalspeichers gemacht wurde, versteht es sich für den Fachmann, daß die vorliegende Erfindung nicht auf Digitalspeicher begrenzt ist, sondern auf beliebige Systeme ganz allgemein anwendbar ist, die parallele digitale Datenübertragungswege besitzen, und bei denen die Übertragungsstörung auf ein Minimum herabgesetzt werden soll, die aus einem Ausfall bzw. Versagen irgend eines Übertragungsweges resultiert.

809826/0808

Leerseite

Claims (3)

PATENTANWÄLTE Ξ L ' — DREISS & FUHLENDORF 27567Q7 ,,>.,.= r,DC.=o SCHICKSTR. 2, D-70OO STUTTGART 1 AfVfVf UWc DREIS5 Dr. jur.. Dipl. Ing. M. Sc. TF (O711) 24 57 JÖRN FUHLENDORF TG UDEPAT Dipl.-Ing. TX 7-22 247 udpa d DREISS & FUHLENDORF. SCHICKSTR. Z D- 7000 STUTTQART 1 Anmelder: Nippon Electric Co., Ltd. 33-1, Shiba Gochome, Minato-ku Tokyo /Japan Priorität: 20. Dezember 197 6 Nr. 153 683/1976 i_ Japan j Amtl. Akt. Z. . Ihr Zeichen Mein Zeichen Datum Off. Ser. No. Your Ref. My Ref. Date P 27 56 707.3 Ni-1331 19.12.1977 TITEL : Datenübertragungssystem Patentansprüche

1.) Parallel-Datenübertragungssystem zum Obertragen eines Informationssignals in Form einer Kombination einer Vielzahl von Bits, wobei diese Bits sich in ihrer Wertigkeit voneinander unterscheiden, mit einer Vielzahl von Übertragungswegen zum gleichzeitigen Obertragen der Bits und mit einer Einrichtung zum Zuführen der Bits an die Übertragungsleitungen, dadurch gekennzeichnet, daß die Zuführungsrichtung eine Vorrichtung (20) zum austauschbaren Anlegen der Bits an die Übertragungswege aufweist.

2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Vorrichtung (20) Wählschalter (S) aufweist, die durch eine

- 2 809826/0808

Dresdner Bank Stuttgart 1819854 (BLZ 60080000). Postscheckkonto Stuttgart 507 71-705

ORIGINAL INSPECTED

Fehlerüberwachungseinrichtung (25, 27, 29, 31) automatisch betätigbar und steuerbar sind.

3. System nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Kontakte der Wählschalter (S) der Vorrichtung (20) derart mit den Obertragungswegen (6/1 ... 6/n) verknüpft sind, daß die Schalterstellung zur Verbindung eines Übertragungsweges mit dem höchstwertigen Bit derjenigen zur Verbindung dieses Übertragungsweges mit dem geringstwertigen Bit benachbart ist.