DE69531973T2 - Partial-Response-Trellis-Dekodierer - Google Patents

Partial-Response-Trellis-Dekodierer Download PDF

Info

Publication number
DE69531973T2
DE69531973T2 DE69531973T DE69531973T DE69531973T2 DE 69531973 T2 DE69531973 T2 DE 69531973T2 DE 69531973 T DE69531973 T DE 69531973T DE 69531973 T DE69531973 T DE 69531973T DE 69531973 T2 DE69531973 T2 DE 69531973T2
Authority
DE
Germany
Prior art keywords
connection type
output
signal
delay means
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69531973T
Other languages
English (en)
Other versions
DE69531973D1 (de
Inventor
Dae Jin Seongnam-si Kim
Heung Sik Seongnam-si Kwak
Ho Jun Kwanak-ku Nam
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Electronics Inc
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26630292&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=DE69531973(T2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from KR1019940007640A external-priority patent/KR970008422B1/ko
Priority claimed from KR94007641A external-priority patent/KR970010103B1/ko
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Application granted granted Critical
Publication of DE69531973D1 publication Critical patent/DE69531973D1/de
Publication of DE69531973T2 publication Critical patent/DE69531973T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0057Block codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0054Maximum-likelihood or sequential decoding, e.g. Viterbi, Fano, ZJ algorithms
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0065Serial concatenated codes
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/38Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40Transmitting circuits; Receiving circuits
    • H04L25/49Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
    • H04L25/497Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems by correlative coding, e.g. partial response coding or echo modulation coding transmitters and receivers for partial response systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Artificial Intelligence (AREA)
  • Error Detection And Correction (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

  • Hintergrund der Erfindung
  • Die vorliegende Erfindung betrifft einen Partial-Response-Trellis-Dekodierer für eine Trellis-kodierte Modulation für hochauflösendes Fernsehen (HDTV).
  • Im Allgemeinen führt ein HDTV-Sendeverfahren eine Übertragung in der selben Art hinsichtlich der Frequenz, nämlich 6 MHz, wie die des National Television System Committee (NTSC) durch. Im Unterschied zu NTSC jedoch wird, da eine HDTV-Sende-Übertragung digital durchgeführt wird, die Sende- und Empfangs-Übertragung mit doppelt hoher Auflösung des NTSC-Sendeverfahrens erzielt, und zwar hinsichtlich Breite und Länge des Bildschirms.
  • Die Grand Alliance der USA hat kürzlich ein Acht-Restseitenbänder (VSB)-Modulationsverfahren als ein HDTV-Übertragungsverfahren vorgeschlagen.
  • Hierbei wird, gemäß dem Acht-VSB-Verfahren, nach Empfang von 2-Bit-Eingabedaten, das obere eine Bit nicht in einem Trellis-Kodierer kodiert, sondern das verbleibende untere eine Bit ist ein halb-faltungskodiertes Bit, um zwei Bits zu bilden, wodurch insgesamt drei Bits erzeugt werden. Das heißt, in dem Acht-VSB-Verfahren wird ein aus zwei Bits zusammengesetztes Zeichen in drei Bits kodiert und dann auf acht Ebenen übertragen.
  • Dies wird nun mit Bezug auf die begleitenden Zeichnungen beschrieben.
  • 1 ist ein schematisches Diagramm der Übertragungsseite eines allgemeinen HDTV, und 2 ist ein schematisches Diagramm der Empfangsseite eines allgemeinen HDTV.
  • Wie in 1 dargestellt ist, umfasst die Übertragungsseite einen Zufallsdatenerzeuger 1 zur Durchführung einer exklusiven ODER-Operation von Video-, Audio- und Hilfs-Signaldaten, welche in der Einheit eines Byte eingegeben werden, mit Bezug auf eine Pseudo-Zufallssequenz und dann eine Zufallsdatenerzeugung, einen Reed-Solomon-Kodierer 2 zum Reed-Solomon (RS)-Kodieren der von dem Zufallserzeuger 1 ausgegebenen Daten, um so eine Fehlerkorrektur-Fähigkeit für in einem Kanal erzeugtes Rauschen oder in einer Differenz bereitzustellen, einen Daten-Verzahner 3 zum Miteinander-Verzahnen der von dem RS-Kodierer 2 ausgegebenen Daten, einen Trellis-Kodierer 4 zum Trellis-Kodieren der von dem Datenverzahner 3 ausgegebenen Daten, einen Multiplexer 8 zum Hinzufügen eines Segment-Synchronisationssignales 5 und einer Feldsynchronisation 6 zu dem von dem Trellis-Kodierer 4 ausgegebenen Signal, einen Pilotsignal-Einfüger 8 zum Hinzufügen eines Pilotsignals, welches dem von dem Multiplexer 7 ausgegebenen Signal hilft, eine automatische Frequenzsteuerung (AFC) effizient auszuführen, einen VSB-Modulator 9 zum Modulieren des von dem Pilotsignaleinfüger 8 ausgegebenen Signals mit einem VSB, und einen Radiofrequenzaufwärts-Umwandler 10 zum Übertragen des Signales von dem VSB-Modulator 9.
  • Außerdem umfasst, wie in 2 dargestellt ist, die Empfangsseite einen Abstimmer 11 zum Abstimmen eines mittels einer Antenne eingebenen Signals, einen IF-Filter und Synchron-Detektor 12 zum Demodulieren des von dem Abstimmer 11 ausgegebenen Signales in ein Band von 44 MHz, eine Synchronisations- und Zeitablaufeinheit 13 zum Lokalisieren eines Zeichen-Zeitablaufs, Datensegment-Synchronisation und Datenfeld-Synchronisation von dem vom IF-Filter und Synchrondetektor 12 ausgebeben Signal, einen NTSC-Abweise-Filter 14 zum NTSC-Abweise-Filtern des von dem IF-Filter und Synchrondetektor 12 ausgegebenen Signal, für den Fall einer Zweitkanal NTSC-Interferenz, einen Entzerrer 15 zum Entfernen eines Fehlers von dem Signal, welches von dem NTSC-Abweise-Filter 14 ausgegeben worden ist, einen Phasen-Nachführer 16 zum Korrigieren eines Phasenfehlers des von dem Entzerrer 15 ausgegebenen Signales, einen Trellis-Dekodierer 17 zum Trellis-Dekodieren des von dem Phasennachführer 16 ausgegebenen Signales, um Daten zu detektieren, einen Daten-Entzahner 18 zum Entzahnen, um einen Bündelfehler von dem vom Trellis-Dekodierer 17 ausgegebenen Signal abzutrennen, einen RS-Dekodierer 19 zum RS-Dekodieren des von dem Daten-Entzahner 18 ausgegebenen Signales, und einen Daten-Derandomiser 20 zum Derandomisieren des von dem RS-Dekodierer 19 ausgegebenen Signales.
  • Der Betrieb der Übertragungs- und Empfangs-Seiten eines HDTV mit der zuvor genannten Konfiguration wird nun beschrieben.
  • Zu übertragende Daten werden im Daten-Randomiser 1 durch eine Pseudo-Zufallssequenz und exklusive ODER-Operation randomisiert und mit einer Fehlerkorrektur-Fähigkeit für in einem Kanal erzeugtes Rauschen oder Interferenz ausgebildet, indem sie in einen RS-Kodierer 2 unter der Bedingung RS (208, 188) t = 10 kodiert werden.
  • RS-Kodierung kann alle Fehler korrigieren, selbst wenn 20 Byte Redundanz von 188 Bytes hinzugefügt wird, um zehn Fehler zu erzeugen.
  • Die von dem RS-Kodierer 2 ausgegebenen Daten sind in Vorbereitung für den Fall miteinander verzahnt, wenn im Daten-Verzahner 3 ein Bündelfehler erzeugt wird. D. h., wenn ein Bündelfehler erzeugt wird, werden horizontal eingegebene Daten vertikal gelesen, um derart ausgegeben zu werden, dass der Bündelfehler kompensiert wird.
  • Das von dem Daten-Verzahner 3 ausgegebene Signal wird Trellis-kodierend im Trellis-Kodierer 4 moduliert, um dann ausgegeben zu werden. D. h., die von dem Daten-Verzahner 3 ausgegebenen Daten werden durch zwei Bits eingegeben, wobei das obere eine Bit nicht kodiert ist, um dann übertragen zu werden, sondern das untere eine Bit ist in zwei Bits faltungskodiert, wodurch es insgesamt drei Bits werden. Danach werden die Daten Trellis-kodierend moduliert, d. h., die Daten werden in acht Ebenen mit einer höheren Fehlerkorrektur-Fähigkeit abgebildet.
  • Das Verfahren der Trellis-kodierten Modulation (TCM), bei welcher das faltungskodierte Signal moduliert wird, ist ein Kanal-kodierendes Verfahren, welches in der Lage ist, ein Signal/Rauschverhältnis (signal to noise ratio – SNR) von mehr als etwa 3 dB ohne Verlust an Kanalbandbreite zu erzielen. Aus diesem Grund wenden die Übertragungs- und Empfangs-Seiten für HDTV sowohl das RS-Kodier-Verfahren als auch das TCM-Verfahren an.
  • Das von dem Trellis-Kodierer 4 ausgegebene Signal wird mit einem Segmentsynchronisationssignal 5 einem und Feldsynchronisationssignal 6 im Multiplexer 7 und mit einem Pilotsignal in dem Pilotsignal-Einfüger 8 ergänzt, so dass die Empfangsseite das AFC wirksam ausführt.
  • Das von dem Pilotsignal-Einfüger 8 ausgegebene Signal wird durch Antennen mittels VSB-Modulator 9 und RF-Aufwärts-Umwandler d10 übertragen.
  • Auf der Empfangsseite werden nun die Vorgänge invers ausgeführt, verglichen mit der Übertragungsseite. Das durch die Antennen eingegebene Signal wird in das Zwischenfrequenzband von 44 MHz mittels Abstimmer 11 und IF-Filter und Synchron-Detektor 12 demoduliert und dann VSB-gefiltert. Dann werden Frequenz und Phase des Signals mit Hilfe des Pilotsignals gelockt.
  • Das von dem IF-Filter und Synchron-Detektor 12 ausgegebene Signal wird im NTSC-Abweise-Filter 14 in Übereinstimmung mit der Trainings-Sequenz der Datenfeld-Synchronisation detektiert, ob es eine Zweitkanal-NTSC-Interferenz oder nicht aufweist. Falls das Signal die Zweitkanal-NTSC-Interferenz aufweist, wird NTSC-Abweise-Filtern durchgeführt. Falls nicht, tritt ein By-Pass auf.
  • Die Störung des von dem NTSC-Abweise-Filter 14 ausgegebenen Signales wird im Equalizer 16 entfernt, und der Phasenfehler davon wird in dem Phasen-Nachführer 16 korrigiert, um dann zu dem Trellis-Dekodierer 17 eingegeben zu werden.
  • Das von dem Phasen-Nachführer 16 ausgegebene Signal wird unter Benutzung der verschiedenen Viterbi-Dekodierer voneinander für zwei Fälle des Benutzens des NTSC-Abweise-Filters im Trellis-Dekodierer 17 und Nichtbenutzens desselben detektiert. Das Signal wird entzahnt, um den Bündelfehler von dem Daten-Verzahner 18 zu trennen, und der Fehler davon wird in dem RS-Dekodierer 19 korrigiert. Schließlich wird der Empfang mittels Daten-Derandomiser 20 vervollständigt.
  • Hier wird nun detaillierter der Betrieb des Trellis-Dekodierers 17 beschrieben.
  • Im Allgemeinen tritt, falls eine NTSC-Sendestation des selben Kanals im benachbarten Gebiet einer HDTV-Sendestation angeordnet ist, die NTSC-Interferenz des gleichen Kanals auf. Falls die NTSC-Interferenz des gleichen Kanals auftritt, wird ein NTSC-Abweise-Filter angewendet, um die NTSC-Interferenz des gleichen Kanals zu entfernen.
  • 3 ist ein detailliertes Diagramm, welches die Kombination des herkömmlichen NTSC-Abweise-Filters 14 und des Trellis-Dekodierers 17 darstellt. 4 ist ein detailliertes Diagramm, welches die Kombination des herkömmlichen Trellis-Dekodierers 17 und des Daten-Entzahners 18 darstellt.
  • Falls eine NTSC-Interferenz aufgrund einer NTSC-Sendestation des gleichen Kanals auftritt, wobei die Station im benachbarten Bereich einer HDTV-Sendestation angeordnet ist, wird ein NTSC-Abweise-Filter 21 mit einer Verzögerung 22 und einem Subtraktor 23 angewendet, wie es in 3 dargestellt ist. Wenn das Signal durch den NTSC-Abweise-Filter 21 läuft, läuft das Signal auch durch einen Partial-Response-Dekodierer 24 mit acht Zuständen. Falls das Signal nicht durch den NTSC-Abweise-Filter 21 läuft, läuft das Signal durch einen optimalen Trellis-Dekodierer 25 mit vier Zuständen.
  • 4 zeigt, dass ein Partial-Response-Dekodierer 14 tatsächlich aus zwölf Trellis-Dekodierern 27 bis 31 aufgebaut ist. Ein erster Trellis-Dekodierer 27 empfängt und dekodiert erste, 13., 25., 37., ... Zeichen von Eingabesignalen. Ein zweiter Trellis-Dekodierer 27 empfängt und dekodiert zweite, 14., 26., 38., .... Zeichen von Eingabesignalen.
  • Schließlich werden die Signale in einem Schalter 26 in der Einheit von zwölf Zeichen entschachtelt und in einem anderen Schalter 32 m wieder verschachtelt, wodurch Daten in der Einheit von zwölf auszugebenden Zeichen verzahnt werden.
  • Da jedoch die Übertragungs- und Empfangsvorrichtung für HDTV nicht den spezifischen und detaillierten Aufbau für Trellis-Kodierer und Trellis-Dekodierer aufweist, ist es schwierig, die Übertragungs- und Empfangsvorrichtung für HDTV aufzubauen.
  • Die Druckschrift EP-A-0 525 641 aus dem Stand der Technik zeigt verbesserte Datenübertragungsraten in einem digitalen Kanal durch Kombinieren von QAM und QPSK-Modulation unter Benutzung eines Trellis-Kodierers/-Dekodierers.
  • Zusammenfassung der Erfindung
  • Um das obige Problem zu lösen, ist es eine Aufgabe für besondere Ausführungsformen der vorliegenden Erfindung, einen Partial-Response-Trellis-Dekodierer mit einer spezifischen und detaillierten Konfiguration bereitzustellen, wie es in Anspruch 1 ausgeführt ist.
  • Kurze Beschreibung der Zeichnungen
  • Die Aufgaben und Vorteile der vorliegenden Erfindung werden durch detaillierte Beschreibung einer bevorzugten Ausführungsform mit Bezug auf die beigefügten Zeichnungen deutlicher in denen:
  • 1 eine schematische Ansicht der Übertragungsseite eines allgemeinen HDTV ist;
  • 2 eine schematische Ansicht der Empfangsseite eines allgemeinen HDTV ist;
  • 3 eine detaillierte schematische Ansicht ist, welche die Kombination eines herkömmlichen NTSC-Abweise-Filters und Trellis-Dekodierers zeigt;
  • 4 eine detaillierte schematische Ansicht ist, welche die Kombination eines herkömmlichen Trellis-Dekodierers und Daten-Entzahners darstellt;
  • 5 eine schematische Ansicht eines allgemeinen Trellis-Kodierers ist;
  • 6 eine schematische Ansicht eines Trellis-Kodierers in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung ist;
  • 7 ein Diagramm zur Erläuterung des Betriebs des in 5 dargestellten TCM-Abbilders ist;
  • 8 ein Diagramm zur Erläuterung der Signal-Ebenen des in 6 dargestellten Nach-Kamm-Filters ist;
  • 9 ein Diagramm zur Erläuterung des in 6 dargestellten Verbindungstyp-Aufteiler;
  • 10 eine schematische Ansicht des Partial-Response-Trellis-Dekodierers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist;
  • 11 eine schematische Ansicht des Partial-Response-Trellis-Dekodierers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung ist;
  • 12 ein detailliertes schematisches Diagramm des in 11 dargestellten Viterbi-Dekodierers ist; und
  • 13 ein Diagramm zur Erläuterung des Betriebs des in 12 dargestellten Viterbi-Dekodierers ist.
  • Detaillierte Beschreibung der Erfindung
  • Wie in 5 dargestellt ist, besteht ein allgemeiner Trellis-Kodierer aus einem Vor-Kodierer 33 zum Vor-Kodieren eines most-significant-Bits, welches von dem Daten-Verzahner ausgegeben ist, einem Schalter SW1 zum Auswählen eines most-significant-Bits, welches von dem Daten-Verzahner ausgegeben ist, falls es keine NTSC-Interferenz gibt, oder Auswählen des von dem Vor-Kodierer 33 ausgewählten Signals, falls es eine NTSC-Interferenz gibt, einen Faltungs-Kodierer 36 zum Faltungs-Kodieren eines least-significant-Bits, welches von dem Daten-Verzahner ausgegeben ist, und zum Ausgeben desselben als zwei Bits, und einen TCM-Abbilder 37 zum Empfangen eines Signals von drei Bits, welche von dem Schalter SW1 und Faltungs-Kodierer 36 ausgegeben sind, und zum Ausgeben der entsprechenden Spannungshöhen für die entsprechenden Fälle. Der allgemeine Trellis-Kodierer gibt ein most-significant-Bit zu dem TCM-Abbilder 37 sofort ohne Kodieren desselben, falls das von dem Daten-Verzahner ausgegebene Zwei-Bit-Signal eingegeben wird, und macht ein Least-Bit-Signal in ein Zwei-Bit-Signal über den Faltungs-Kodierer 36, um dann zu dem TCM-Abbilder 37 auszugeben, wodurch eine TCM-Abbildung ausgeführt wird.
  • Der Vor-Kodierer 33 ist hier aufgebaut durch eine Verzögerung 33b zum Verzögern des von dem Daten-Verzahner ausgegebenen Signals durch zwölf Zeichen, und einen Addierer 33a zum Addieren des von der Verzögerung 33b ausgegebenen Signals und des Signals von dem Datenverzahner und zum Ausgeben des addierten Signals. Außerdem ist der Faltungs-Kodierer 36 aufgebaut durch eine Verzögerung 36a zum primären Verzögern des einen least-significant-Bits, welches von dem Daten-Verzahner durch zwölf Zeichen ausgegeben ist, eine Verzögerung 36b zum sekundären Verzögern des von der Verzögerung 36a durch zwölf Zeichen ausgebene Signal, ein erstes exklusives ODER-Gatter 36c zum Ausführen einer exklusiven ODER-Operation mit Bezug auf das Signal S0, welches gerade von dem Daten-Verzahner ausgegeben wird, mit Bezug auf das Signal S1, welches von der Verzögerung 36a ausgegeben ist, und mit Bezug auf das Signal S2, welches von der Verzögerung 36b ausgegeben ist, und zum Ausgeben des resultierenden einen Bit-Signals EN1 zum TCM-Abbilder 37, und ein zweites exklusives ODER-Gatter 36d zum Ausführen einer exklusiven ODER-Operation mit Bezug auf das Signal S0, welches gerade von dem Daten-Verzahner ausgegeben wird, und mit Bezug auf das Signal S2, welches gerade von der Verzögerung 36b ausgegeben ist, und zum Ausgeben des resultierenden einen Bit-Signals EN0 zu dem TCM-Abbilder 37.
  • Wie in 6 dargestellt ist, ist der Trellis-Dekodierer in Übereinstimmung mit einer ersten Ausführungsform der vorliegenden Erfindung aufgebaut aus einem Nach-Kamm-Filter 38 zum Filtern eines NTSC-Sende-Signalbands in dem Fall der Benutzung eines NTSC-Abweise-Filters aufgrund einer NTSC-Interferenz, einen Partial-Response-Trellis-Dekoder 39 zum Dekodieren von Originaldaten von dem Signal, welches von dem Nach-Kamm-Filter 38 ausgegeben ist, einen Vor-Kodierer 40 zum Vorkodieren des von dem Partial-Response-Trellis-Dekoder 39 ausgebeben Signales, einen Schalter SW2 zum Auswählen und Ausgeben entweder eines Signals, welches von dem Partial-Response-Trellis-Dekodierer 39 und dem Vor-Kodierer 40 ausgegeben ist, einen Vier-Zustände-Optimal-Trellis-Dekodierer 42, welcher in Betrieb ist, falls es keine NTSC-Interferenz gibt, einen Nach-Kodierer 43, zum Nach-Kodieren des von dem Vier-Zustände-Optimal-Trellis-Dekodierer 42 ausgegebenen Signales, einen Schalter SW3 zum Auswählen und Ausgeben entweder des von dem Vier-Zustände-Optimal-Trellis-Dekodierer 42 und Nach-Kodierer 43 ausgegebenen Signales, und einem Schalter SW4 zum Auswählen und Ausgeben entweder eines von dem Schalter SW2 und Partial-Response-Trellis-Dekodierer 39 ausgegebenen Signales, oder von dem Vier-Zustände-Optimal-Trellis-Dekodierer 42 und Schalter SW3, in Abhängigkeit von der Anwesenheit oder Abwesenheit der NTSC-Interferenz.
  • In dem Trellis-Dekodierer mit der zuvor genannten Konfiguration tritt, wie in 3 dargestellt ist, falls eine NTSC-Sendestation des selben Kanals in der Nachbarschaft einer HDTV-Sendestation angeordnet ist, NTSC-Interferenz auf dem selben Kanal auf. Daher wird die Operation des Trellis-Dekodierers wahlweise bestimmt abhängig von der Anwesenheit oder Abwesenheit der NTSC-Sendestation des selben Kanals.
  • Dementsprechend sind die Fälle in zwei Gruppen klassifiziert: Die eine betrifft den Fall, wenn ein NTSC-Abweise-Filter benutzt wird, und die andere betrifft den Fall, wenn ein NTSC-Abweise-Filter nicht benutzt wird, was durch einen Schalter SW4 ausgewählt wird.
  • Wenn ein NTSC-Rbweise-Filter nicht benutzt wird, wird ein optimaler Trellis-Dekodierer 42 benutzt. Ein Vier-Zustände-Viterbi-Dekodierer wird als der optimale Trellis-Dekodierer 42 angewendet, um die zwei Bits IN1 und IN0 vor dem Faltungs-Kodieren in dem Trellis-Kodierer zu dekodieren, und gibt die dekodierten Signale DEC1 und DEC0 aus.
  • Der Nach-Kamm-Filter 38 und Nach-Kodierer 43 sind hier aufgebaut durch eine Verzögerung 38b zum Verzögern des Eingabewertes durch zwölf Zeichen und einen Subtraktor 38a zum Erhalten der Differenz zwischen dem durch die Verzögerung 38b verzögerten Signals und des gegenwärtigen Eingabewertes. Außerdem ist der Vor-Kodierer 40 aufgebaut durch einen Addierer 40a zum Addieren des von dem Partial-Response-Trellis-Dekodierers 39 ausgegebenen Signale und einer Verzögerung 38b zum Verzögern des von dem Addierer 40a durch zwölf Zeichen ausgegebenen Signales und zum Ausgeben zu dem Addierer 40a.
  • Der Betrieb des Trellis-Kodierers und Dekodierers mit der zuvor genannten Konfiguration wird nun beschrieben.
  • Zuerst wird in den Trellis-Kodierer, falls eine Zwei-Bit-Eingabe empfangen wird, das most-significant-Bit IN1 sofort auf den TCM-Abbilder 37 als ein unkodiertes Bit angewendet und das least-significant-Bit wird zu zwei Bits mittels des Faltungs-Kodierers 36, um dann auf den TCM-Abbilder 37 angewendet zu werden.
  • Hier wird, bei der Erläuterung der Operationen des Trellis-Kodierers und -dekodierers, angenommen, dass die Schalter SW1, SW3 und SW3, welche in 5 und 6 dargestellt sind, alle mit einem Anschluß P1 verbunden sind. Der Faltungs-Kodierer 36 mit Verzögerungen 36a und 36b produziert ein Vier-Zustände-Trellis-Diagramm, wobei EN1 durch Ausführen einer exklusiven ODER-Operation mit Bezug auf die Signale S0, S1 und S2 erhalten wird, und EN0 wird erzielt durch Ausführen einer exklusiven ODER-Operation mit Bezug auf die Signale S0 und S2. Daher ist die Gleichung von EN1 und EN0 nur ein Beispiel. Wo diese Gleichung geändert ist, ist das Blockdiagramm des Partial-Response-Trellis-Dekodierers 39 nicht geändert, sondern die euklidischen Abstände D0, D1, D2 und D3, welche durch den Abstands-Umsetzer 39a erhalten sind, sind nur geändert. Daher empfängt der TCM-Abbilder 37 drei Bits EN2, EN1 und EN0 und gibt den Spannungszustand entsprechend der jeweiligen Fälle, wie in 7 dargestellt ist, aus.
  • Die in 7 dargestellten Signalstärken sind nicht absolute, sondern relative Werte. Z. B., falls drei Bits EN2, EN1 und EN0 "011" sind, wird eine Spannung von drei Volt ausgegeben.
  • Außerdem kann das in 7 beschriebene Abbildungsverfahren geändert werden. Selbst wenn jedoch das Verfahren geändert wird, wird das Blockdiagramm des Partial-Response-Trellis-Dekoders nicht geändert, sondern die euklidischen Abstände D0, D1, D2 und D3, welche durch den Abstands-Umsetzer 39a erhalten sind, sind nur geändert.
  • Dann kann der beschriebene Trellis-Dekodierer einen NTSC-Abweise-Filter anwenden oder auch nicht. D. h., falls eine NTSC-Sendestation des selben Kanals in der Nachbarschaft einer HDTV-Sendestation angeordnet ist, wird der NTSC-Abweise-Filter benutzt. Falls nicht, wird der NTSC-Abweise-Filter nicht benutzt. Dies wird durch einen Schalter SW4 ausgewählt.
  • Für den Fall, dass eine NTSC-Sendestation des selben Kanals nicht in der Nachbarschaft einer HDTV-Sendestation angeordnet ist, falls der Schalter SW4 einen Punkt Q1 auswählt, dekodiert der optimale Trellis-Dekodierer 42 die Zwei-Bit-Signale IN1 und IN0, welche zu dem Trellis-Kodierer unter Benutzung des Vier-Zustände-Viterbi-Dekodierers eingegeben sind, um dann die dekodierten Signale DEC1 und DEC0 auszugeben.
  • Falls außerdem eine NTSC-Sendestation des selben Kanals nicht in der Nachbarschaft einer HDTV-Sendestation angeordnet ist, wählt der Schalter SW4 einen Punkt Q1. Nun operiert der Partial-Response-Trellis-Dekodierer 39 derart, um mit dem Trellis-Kodierer (5) und dem Nach-Kamm-Filter 38, betrachtet als ein Kodierer, zu dekodieren.
  • Dies wird nun im Detail beschrieben.
  • Um zunächst das Rauschen des NTSC-Sendesignals zu filtern, welches auf ein 8-Zustände-Signal geladen werden kann, welches von dem TCM-Abbilder 37 des Trellis-Kodierers ausgegeben ist, wird ein 15-Zustände-Signal zu dem Nach-Kamm-Filter 38 ausgegeben, wie es in 8 dargestellt ist. Das von dem Partial-Response-Trellis-Dekodierer 39 ausgegebene Signal wird in die ursprünglichen Daten dekodiert und in dem Schalter SW4 ausgewählt, um dann ausgegeben zu werden.
  • Hier wird nun der Aufbau und Betrieb des Partial-Response-Trellis-Dekoders 39 in Übereinstimmung mit einer Ausführungsform der vorliegenden Erfindung im Detail beschrieben.
  • Der Partial-Response-Trellis-Dekoder 39 ist gemäß einer Ausführungsform der vorliegenden Erfindung aufgebaut durch einen Abstands-Umsetzer 39a, einen Viterbi-Dekodierer 39b, Verzögerungen 39c, 39d und 39e, einen Verbindungs-Wähler 39f und einen Aufteiler 39h, und führt eine Aufteilungsoperation in Abhängigkeit von den gewählten Verbindungs-Typen aus, um dann die aufgeteilten Ergebnisse auszugeben.
  • Der Abstands-Umsetzer 39a berechnet euklidische Abstände D0, D1, D2 und D3 unter Benutzung der von dem Nach-Kamm-Filter 38 eingegebenen Signale, nachdem die NTSC-Interferenz davon entfernt ist.
  • Hier erhält, wie in Tabelle 1 dargestellt ist, der Abstands-Umsetzer 39a einen ersten euklidischen Abstand D0, unter Benutzung des Abstandes zwischen dem eingegebenen Signal, nachdem die NTSC-Interferenz davon entfernt ist, und dem nächsten Punkt zwischen "0, 8, –8", einen zweiten euklidischen Abstand D1, unter Benutzung des Abstandes zwischen dem eingegebenen Signal, nachdem die NTSC-Interferenz davon entfernt ist, und dem nächsten Punkt von "2, 10, –6, –14", einen dritten euklidischen Abstand D2, unter Benutzung des Abstandes zwischen dem eingegebenen Signal, nachdem die NTSC-Interferenz davon entfernt worden ist, und dem nächsten Punkt aus "4, 12, –4, –12", und einem vierten euklidischen Abstand D3, unter Benutzung des Abstandes zwischen dem eingegebenen Signal, nachdem die NTSC-Interferenz davon entfernt ist, und dem nächsten Punkt aus "6, 14, –2, –10".
  • Der Viterbi-Dekodierer 39b Viterbi-dekodiert die euklidischen Distanzen D0, D1, D2 und D3 in acht Zustände, wobei die Distanzen von dem Abstands-Umsetzer 39a ausgegeben sind.
  • Die Verzögerungsmittel sind durch eine erste Verzögerung 39d aufgebaut zum Verzögern der von dem Viterbi-Dekodierer 39b in zwölf Zeichen ausgegebenen Daten, um sie dann zu dem Verbindungs-Wähler 39f auszugeben, eine zweite Verzögerung 39d zum Verzögern der von der ersten Verzögerung 39c in zwölf Zeichen ausgegebenen Daten, um sie dann zu dem Verbindungs-Wähler 39f auszugeben, und eine dritte Verzögerung 39e zum Verzögern der von der zweiten Verzögerung 39d in zwölf Zeichen ausgegebenen Daten, um dann das dekodierte Signal DEC0 auszugeben, welches durch Dekodieren des einen least-significant-Bit IN0 erzielt ist bevor es faltungs-kodiert wird, und zwar zu dem Schalter SW4 und Verbindungs-Wähler 39f. Die von dem Viterbi-Dekodierer 39b ausgegebenen Daten werden in drei Schritten verzögert wie oben erwähnt ist, um dann den gegenwärtigen Zustand und nächsten Zustand davon zu dem Verbindungs-Wähler 39f auszugeben.
  • Der Verbindungs-Wähler 39f wählt sieben Verbindungstypen I, II, III, IV, V, VI und VII aus in Abhängigkeit von den von den Verzögerungsmitteln ausgegebenen Signalen. D. h., wie in 9 dargestellt ist, der Verbindungs-Wähler 39f wählt einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "000" in einem nächsten Zustand "000" umgewandelt wird, einen Verbindungstyp II, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "000" in einen nächsten Zustand "100" umgewandelt wird, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "100" in einen nächsten Zustand "010" umgewandelt ist, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "100" in einen nächsten Zustand "110" umgewandelt ist, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "010" in einen nächsten Zustand "101" umgewandelt ist, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "010" in einen nächsten Zustand "101" umgewandelt ist, einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "110" in einen nächsten Zustand "011" umgewandelt ist, einen Verbindungstyp VI, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "110" in einen nächsten Zustand "111" umgewandelt ist, einen Verbindungstyp VI, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "001" in einen nächsten Zustand "100" umgewandelt ist, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "101" in einen nächsten Zustand "010" umgewandelt ist, einen Verbindungstyp I, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "101" in einen nächsten Zustand "110" umgewandelt ist, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "011" in einen nächsten Zustand "001" umgewandelt ist, einen Verbindungstyp VII, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "011" in einen nächsten Zustand "101" umgewandelt ist, einen Verbindungstyp II, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "111" in einen nächsten Zustand "011" umgewandelt ist, und einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "111" in einen nächsten Zustand "111" umgewandelt ist.
  • Die Verzögerung 39g verzögert das Eingabesignal, nachdem die NTSC-Interferenz davon entfernt ist, für eine konstante Zeit, um mit der Verbindungstyp-Wahl des Verbindungs-Wählers 39f zu synchronisieren.
  • Der Aufteiler 39h teilt in Abhängigkeit von den durch den Verbindungs-Wähler 39f ausgewählten Verbindungstypen in Abhängigkeit von dem durch die Verzögerung 39g verzögerten Signal nachdem die NTSC-Interferenz entfernt worden ist davon und in Abhängigkeit von dem durch die Verzögerung 39g verzögerten Signal, um dann das dekodierte Signal DEC1 des most-significant-Bits IN1 auszugeben. D. h., der Aufteiler 39h gibt "1" aus, falls das Eingabesignal nahe –14 oder 2 ist und "0", falls das Eingabesignal nahe –6 ist, und zwar für den ersten Verbindungstyp I, und gibt "1" aus, falls das Eingabesignal nahe –12 oder 4 ist und "0", falls das Eingabesignal nahe –4 ist, für den zweiten Verbindungstyp II, und gibt "1" aus, falls das Eingabesignal nahe –10 oder 6 ist und "0", falls das Eingabesignal nahe –2 ist, für den dritten Verbindungstyp III, und gibt "1" aus, falls das Eingabesignal nahe –8 oder 8 ist und "0", falls das Eingabesignal nahe 0 ist, für den vierten Verbindungstyp IV, und gibt "1" aus, falls das Eingabesignal nahe –6 oder 10 ist und "0", falls das Eingabesignal nahe 2 ist, für den fünften Verbindungstyp V, und gibt "1" aus, falls das Eingabesignal nahe –4 oder 12 ist und "0", falls das Eingabesignal nahe 4 ist, für den sechsten Verbindungstyp VI, oder gibt "1" aus, falls das Eingabesignal 14 oder –2 ist und "0", falls das Eingabesignal 6 ist, für den siebten Verbindungstyp VII.
  • Der Betrieb des Partial-Response-Trellis-Dekodierers mit der zuvor genannten Konfiguration wird nun beschrieben.
  • Wenn das von dem Nach-Kamm-Filter 38 ausgegebene Signal als ein 15-Zustände-Signal ausgegeben wird, können, falls es Rauschen gibt, genaue Werte wie in 8 dargestellt, nicht erreicht werden. D. h., Werte verschieden von –14, -12, –10, ..., 10, 12, 14, können erzielt werden.
  • Obwohl jedoch die von dem Nach-Kamm-Filter 38 ausgegebenen Werte jeden anderen als die in 8 dargestellten Werte annehmen, sollte der Partial-Response-Trellis-Dekoder 39 die Werte dekodieren.
  • Selbst wenn daher die genauen Werte aufgrund von Rauschen nicht erzielt werden, erzielt der Abstands-Umsetzer 39a des Partial-Response-Trellis-Dekoders 39, um die Werte zu dekodieren, die euklidischen Abstände D0, D1, D2 und D3. Hier wird nun das Verfahren zum Erzielen der euklidischen Abstände D0, D1, D2 und D3 in dem Abstands-Umsetzer 39a mit Bezug auf Tabelle 1 beschrieben.
  • In dem Fall, wenn das Signal, welches von dem Nach-Kamm-Filter 38 ausgegeben und dann zu dem Abstands-Umsetzer 39a eingegeben ist, eine Stärke von 0,5 aufweist, werden die euklidischen Abstände D0, D1, D2 und D3 in der folgenden Weise erzielt.
  • Hier repräsentiert D0 den Abstand zwischen dem Eingabesignal und dem nächsten Punkt aus "0, 8, –8". Wenn daher die Größe des Eingabesignals 0,5 ist, ist das Signal am nächsten zu 0, und der Abstand dazwischen beträgt 0,5.
  • Da außerdem D1 den Abstand zwischen dem Eingabesignal und dem nächsten Punkt aus "2, 10, –6, –14" repräsentiert, wenn die Stärke des Eingabesignals 0,5 ist, ist das Signal am nächsten zu 2, und der Abstand dazwischen beträgt 1,5. Der euklidische Abstand D2 ist am nächsten zu 4 und der Abstand dazwischen beträgt 3,5, und D3 ist am nächsten zu –2 und der Abstand dazwischen beträgt 2,5.
  • Daher sind die Werte der euklidischen Abstände D0, D1, D2 und D3 jeweils 0,5, 1,5, 3,5 und 2,5.
  • Die derart erhaltenen und ausgegebenen Werte von dem Abstands-Umsetzer 39a werden zu dem Viterbi-Dekodierer 39b eingegeben, um dann dekodiert zu werden. D. h., die für jeden Übergang zu benutzenden euklidischen Abstände sind einer von D0, D1, D2 und D3 und den benutzten euklidischen Abständen D0, D1, D2 und D3 werden mittels des 8-Zustände-Trellis-Diagramm, welches in 8 dargestellt ist, dekodiert, um danach Bit für Bit ausgegeben zu werden. Das eine ausgegebene Bit DEC0 korrespondiert zu dem unteren einen Bit IN0 von 2-Bit-Daten, welche von dem Trellis-Kodierer eingegeben worden sind.
  • Äußerdem ist das eine von dem Viterbi-Dekodierer 39b ausgegebene Bit ausgegeben über drei sequentielle Verzögerungen 39c, 39d und 39e. Die jeweils in den Verzögerungen 39c, 39d und 39e verzögerten Daten bilden einen gegenwärtigen Zustand und die Eingaben der Verzögerungen 39c, 39d und 39e bilden einen nächsten Zustand, wie es in 9 dargestellt ist.
  • Die von den Verzögerungen 39c, 39d und 39e ausgegebenen Signale werden zu dem Verbindungs-Wähler 39f als der gegenwärtige Zustand oder der nächste Zustand eingegeben. Es kann erkannt werden, entlang welchen Pfades der Übergang ausgeführt wird in Übereinstimmung mit dem in 9 dargestellten Trellis-Diagramm.
  • In 9, welche den Übergang von dem gegenwärtigen Zustand in den nächsten Zustand darstellt, repräsentieren durchgezogene Linien, dass das nächste Signal 0 ist, und gepunktete Linien repräsentieren, dass das nächste Signal 1 ist.
  • Der Verbindungs-Wähler 39f wählt einen der Verbindungstypen I, II, III, IV, V, VI und VII in Übereinstimmung mit dem entsprechenden Pfad. D. h., im Fall des Übergangs von einem gegenwärtigen Zustand 000 in einen nächsten Zustand 100, wählt der Verbindungswähler 39f Verbindungstyp II.
  • Hier wird der Prozeß zum Auswählen des Verbindungstyps ausgeführt durch die in 5 dargestellte Gegenoperation des Trellis-Kodierers, welche nun beschrieben werden wird.
  • In dem Trellis-Kodierer wird, falls die Signale S0, S1 und S2 "000" sind, die Ausgabe IN1 des exklusiven ODER-Gatters 36c "0" und die Ausgabe EN0 des exklusiven ODER-Gatters 36d "0". Falls nun das Ausgabesignal EN2 des Vorkodierers 33 "0" ist, wird die Eingabe des TCM-Abbilders 37 "000" und die Ausgabe beträgt 7V, wie in 7 dargestellt ist. Falls das Eingabesignal IN0, welches neu zu dem Faltungs-Kodierer 36 eingegeben ist, "1" beträgt, werden So, S1 und S2 "100", die Ausgabe EN1 des exklusiven ODER-Gatters 36c wird "1" und die Ausgabe EN0 des exklusiven ODER-Gatters 36d wird "1". Falls nun das Ausgabesignal EN2 des Vorkodierers 33 "0" beträgt, beträgt die Ausgabe des TCM-Abbilders 37 3V. Da in diesem Fall der Wert der Verzögerung 38b 7V beträgt und der gegenwärtige Eingabewert 3V beträgt, wird die Ausgabe des Nach-Kamm-Filters 38 –4V.
  • Falls das Ausgabesignal EN2 des Vorkodierers 33 "1" beträgt, wird die Ausgabe des TCM-Abbilders 37 –5V. Die Ausgabe des Nach-Kamm-Filters 38 wird nun –12V.
  • In Zusammenfassung, zur Zeit des Übergangs von dem gegenwärtigen Zustand "000" in dem nächsten Zustand "110", wie in 9 dargestellt ist, falls es keine Änderung in dem Wert des Ausgangssignales EN2 des Vor-Kodierers 33 gibt, wird die Ausgabe des Nach-Kamm-Filters 38 –4V. Falls es eine Änderung in dem Wert des Ausgangssignales EN2 des Vor-Kodierers 33 gibt, d. h., eine Änderung von "0" nach "1" oder eine Änderung von "1" nach "0", wird die Ausgabe des Nach-Kamm-Filters 38 –12 oder 4V, wodurch der Verbindungstyp II in Tabelle 2 ausgewählt wird und von dem Differenzwert zwischen der Spannung –12V, 4V und –4V Gebrauch gemacht wird, welche einzugeben ist, wenn es keinen Fehler in dem praktisch eingegebenen Signal gibt, nach Erhalt des euklidischen Abstandes D2 in Tabelle 1.
  • Falls die Ausgabe des Nach-Kamm-Filters 38 auf den Abstands-Umsetzer 39a und auf den Aufteiler 39h mittels der Verzögerung 39g zur selben Zeit angewendet wird, teilt der Aufteiler 39a die angewendeten Werte in Übereinstimmung mit dem von dem Verbindungswähler 39f gewählten Verbindungstyp aus, wie in Tabelle 2 dargestellt ist, um dann ein Signal von "0" oder "1" auszugeben.
  • Z. B., falls das von dem Nach-Kamm-Filter 38 ausgegebene Signal 0,5 beträgt und der Verbindungswähler 39f den Verbindungstyp II auswählt, wenn das Signal zu dem Aufteiler 39h eingegeben wird, vergleicht der Aufteiler 39h das Eingabesignal, dessen Stärke 0,5 ist. D. h., wenn das Eingabesignal mit dem Wert des gewählten Verbindungstyps verglichen wird, wird der Datenwert des nächsten Wertes ausgegeben, wo die Eingabesignale –12, –4 und 4 durch den Verbindungstyp II verglichen werden. Da hier das Eingabesignal 0,5 beträgt, ist 4 der nächste Wert. Daher gibt der Aufteiler 39h "1" aus.
  • Der so dekodierte Wert DEC1 von dem Aufteiler 39h wird in dem Trellis-Kodierer kodiert, um sofort zu dem TCM-Abbilder eingegeben zu werden, was ein 1-Bit-Eingabesignal IN1 ist.
  • In dieser Weise wird der Wert des unteren einen Bits IN0 des Trellis-Kodierers mittels des Abstands-Umsetzers 39a, Viterbi-Dekodierer 39b und Verzögerungen 39c, 39d und 39e dekodiert, um dann als ein dekodierter Wert DEC0 ausgegeben zu werden. Der Pfad ist durch Setzen des Ausgangssignales und Eingangssignales als der jeweilige gegenwärtige Zustand und nächste Zustand bekannt, wie in 9 dargestellt ist. Der Verbindungstyp wird gewählt durch den entsprechenden Pfad, welcher durch den Verbindungswähler 39f bekannt ist. Die Eingabesignale werden verglichen mit den Werten des durch den Verbindungswähler 39f gewählten Verbindungstyp, und zwar in dem Aufteiler 39h, so dass der Aufteiler 39h die 1-Bit-Daten entsprechend des nächsten Wertes in die Daten entsprechend des oberen 1-Bit IN2 des Trellis-Kodierers dekodiert, um dann die dekodierten Daten DEC1 auszugeben.
  • Nun werden die in 5 und 6 dargestellten Schalter SW1, SW2 und SW3 beschrieben. Falls der Vor-Kodierer 33 ( 5) nicht in dem Trellis-Kodierer durchgeschaltet ist, wird er derart geschaltet, so dass der Vor-Kodierer 40 von dem Partial-Response-Trellis-Dekodierer 39 durchgeschaltet wird und dass der Nach-Kodierer 43 nicht von dem optimalen Trellis-Dekodierer 42 durchgeschaltet wird, wie in 6 dargestellt ist.
  • Umgekehrt, falls der Vor-Kodierer 33 in dem Trellis-Kodierer durchgeschaltet ist, wird er derart geschaltet, dass der Vor-Kodierer 40 nicht von dem Partial-Response-Trellis-Dekodierer 39 durchgeschaltet ist und dass der Nach-Kodierer 43 von dem optimalen Trellis-Dekodierer 42 durchgeschaltet wird.
  • D. h., in dem Fall, wo das durch den Vor-Kodierer 33 in dem Trellis-Kodierer hindurchgegangene Signal ausgewählt ist, wählt der Schalter SW2 nicht den Vor-Kodierer und der Schalter SW3 schaltet so, um den Nach-Kodierer 43 durchzuschalten, wodurch die Zunahme von Fehlern vermieden wird. Wie in 10 dargestellt ist, umfaßt der Partial-Response-Trellis-Dekodierer gemäß einer weiteren Ausführungsform der vorliegenden Erfindung einen Abstands-Umsetzer 49, einen Viterbi-Dekodierer 50, Verzögerungen 47, 51, 52 und 53, einen Verbindungs-Wähler 54, einen Hard-Bestimmer 46 und einen Multiplexer 48, wobei er alle Fälle aufteilt mit Bezug zu allen gewählten Verbindungstypen, um dann selektiv eines der aufgeteilten Ergebnisse auszugeben. Die Funktionen des Abstands-Umsetzers 49, Viterbi-Dekodierers 50, Verzögerungen 47, 51, 52 und 53 und Verbindungs-Wähler 54 sind die gleichen wie die des Partial-Respons-Trellis-Dekodierers gemäß der in 6 dargestellten Ausführungsform.
  • Der Abstands-Umsetzer 49 berechnete euklidische Abstände D0, D1, D2 und D3 von den Eingabesignalen, von denen die NTSC-Interferenz entfernt worden ist.
  • Wie in Tabelle 1 dargestellt ist, erhält hier, wie der in 6 dargestellte Abstands-Umsetzer 39a, der Abstands-Umsetzer 49 euklidische Abstände D0 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernung der NTSC-Interferenz davon und des nächsten Punktes aus "0, 8, –8", den euklidischen Abstand D1 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "2, 10, –6, –14", den euklidischen Abstand D2 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "4, 12, –4, –12" und den euklidischen Abstand D3 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "6, 14, –2, –10".
  • Der Viterbi-Dekodierer 50 Viterbi-dekodiert die euklidischen Abstände D0, D1, D2 und D3 in acht Zustände, welche von dem Abstands-Umsetzer 49 ausgegeben worden sind.
  • Die Verzögerungsmittel sind aufgebaut durch eine Verzögerung 51 zum Verzögern der von dem Viterbi-Dekodierer 50 durch zwölf Zeichen ausgegebenen Daten, um sie dann zu dem Verbindungs-Wähler 54 auszugeben, eine Verzögerung 52, zum Verzögern der von der Verzögerung 51 durch zwölf Zeichen ausgegebenen Daten, um sie dann zu dem Verbindungs-Wähler 54 auszugeben, und eine Verzögerung 53 zum Verzögern der von der Verzögerung 52 durch zwölf Zeichen ausgegebenen Daten, um sie dann zu dem Verbindungs-Wähler 54 auszugeben. Die von dem Viterbi-Dekodierer 50 ausgegebenen Daten werden in drei Schritten wie oben erwähnt verzögert, um dann den gegenwärtigen Zustand und den nächsten Zustand davon zu dem Verbindungs-Wähler 54 auszugeben.
  • Der Verbindungs-Wähler 54 wählt sieben Verbindungstypen I, II, III, IV, V, VI und VII in Abhängigkeit von den von den Verzögerungsmitteln ausgegebenen Signalen. D. h., wie in 9 dargestellt ist, der Verbindungs-Wähler 54 wählt einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "000" in einen nächsten Zustand "000" umgewandelt ist, einen Verbindungstyp II, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "000" in einen nächsten Zustand "100" umgewandelt ist, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "100" in einen nächsten Zustand "010" umgewandelt wird, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "100" in einen nächsten Zustand "110" umgewandelt wird, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "010" in einen nächsten Zustand "101" umgewandelt wird, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "010" in einen nächsten Zustand "101" umgewandelt wird, einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "110" in einen nächsten Zustand "011" umgewandelt wird, einen Verbindungstyp VI, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "110" in einen nächsten Zustand "111" umgewandelt wird, einen Verbindungstyp VI, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "001" in einen Nächsten Zustand "100" umgewandelt wird, einen Verbindungstyp III, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "101" in einen nächsten Zustand "010" umgewandelt wird, einen Verbindungstyp I, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "101" in einen nächsten Zustand "110" umgewandelt wird, einen Verbindungstyp V, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "011" in einen nächsten Zustand "001" umgewandelt wird, einen Verbindungstyp VII, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "011" in einen nächsten Zustand "101" umgewandelt wird, einen Verbindungstyp II, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "111" in einen nächsten Zustand "011" umgewandelt wird, und einen Verbindungstyp IV, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand "111" in einen nächsten Zustand "111" umgewandelt wird.
  • Der Hard-Bestimmer 46 teilt die Eingangssignale auf, von denen die NTSC-Interferenz entfernt ist, um sie dann jeweils hard zu bestimmen. D. h., der Hard-Bestimmer 46 teilt auf und hard-bestimmt die Eingangssignale in Übereinstimmung mit sieben Verbindungstypen, die in Tabelle 2 dargestellt sind. Mit anderen Worten, der Hard-Bestimmer 46 gibt aus "1", falls das Eingangssignal nahe –14 oder 2 ist und "0", falls das Eingangssignal nahe –6 ist, er gibt "1" aus, falls das Eingangssignal nahe –12 oder 4 ist und "0", falls das Eingangssignal nahe –4 ist, er gibt aus "1", falls das Eingangssignal nahe –10 oder 6 ist und "0", falls das Eingangssignal nahe –2 ist, er gibt aus "1", falls das Eingangssignal nahe –8 oder 8 ist und "0", falls das Eingangssignal nahe 0 ist, er gibt "1" aus, falls das Eingangssignal nahe –6 oder 10 ist und "0", falls das Eingangssignal nahe 2 ist, er gibt aus "1", falls das Eingangssignal nahe –4 oder 12 ist und "0", falls das Eingangssignal nahe 4 ist, oder er gibt aus "1", falls das Eingangssignal nahe 14 oder –2 ist und "0", falls das Eingangssignal nahe 6 ist. In 10 sind Hi (H1 bis H7) die Werte, welche ausgegeben sind, wenn die Eingangssignale aufgeteilt sind in Abhängigkeit von dem iten Verbindungstyp.
  • Die Verzögerung 47 verzögert das von dem Hard-Bestimmer 46 ausgegebene Signal für eine konstante Zeit, um es mit dem Verbindungs-Wähler 54 zu synchronisieren und gibt das verzögerte Signal zu dem Multiplexer 48 aus.
  • Der Multiplexer 48 wählt aus und gibt aus eines der Signale, welche von dem Hard-Bestimmer 46 in Übereinstimmung mit den durch den Verbindungs-Wähler 54 gewählten Verbindungstyp. D. h., der Multiplexer 48 wählt aus und gibt aus Signale, welche mit dem durch den Verbindungs-Wähler 54 gewählten Verbindungstyp übereinstimmen von den durch die Verzögerungsmittel 47 verzögerten Signalen während des Viterbi-Dekodierens.
  • Der Betrieb des Partial-Response-Trellis-Dekodierers gemäß einer weiteren Ausführungsform der vorliegenden Erfindung mit der zuvor genannten Konfiguration wird nun im Detail beschrieben.
  • Wie in Tabelle 1 dargestellt ist, werden die euklidischen Abstände D0, D1, D2 und D3 von den Eingangssignalen erhalten, von denen die NTSC-Interferenz in dem Abstand-Umsetzer 49 entfernt ist und werden Viterbi-dekodiert in dem Viterbi-Dekodierer 50.
  • Die von dem Viterbi-Dekodierer 50 ausgegebenen Daten werden in drei Schritten durch die Verzögerungen 51, 52 und 53 verzögert und zu dem Verbindungs-Wähler 54 ausgegeben. Der Verbindungswähler 54 wählt einen Verbindungstyp in Abhängigkeit von den Verzögerungen 51, 52 und 53 ausgegebenen Signalen, wie in 9 dargestellt ist.
  • Außerdem werden die Eingangssignale, von denen die NTSC-Interferenz entfernt ist, in dem Abstands-Umsetzer 49 aufgeteilt und in dem Hard-Bestimmer 46 hard-bestimmt, jeweils, wie in Tabelle 2 dargestellt ist. Eines der von dem Hard-Bestimmer 46 ausgegebenen Signale wird in Abhängigkeit des Verbindungstyps ausgewählt, um dann ausgegeben zu werden. Mit anderen Worten, das untere eine Bit IN0 des Trellis-Kodierers wird dekodiert, um dann das dekodierte Signal DEC0 durch den Abstands-Umsetzer 49 und Viterbi-Dekodierer 50 auszugeben, und das obere eine Bit IN1 des Trellis-Kodierers wird dekodiert, um dann das dekodierte Signal DEC1 durch den Hard-Bestimmer 46, Verzögerung 47 und Multiplexer 48 auszugeben.
  • Wie in 11 dargestellt ist, umfasst der Partial-Response-Trellis-Dekodierer gemäß einer noch weiteren Ausführungsform der vorliegenden Erfindung einen Abstands-Umsetzer 61, einen Hard-Bestimmer 60 und einen Viterbi-Dekodierer 62.
  • Der Abstands-Umsetzer 61 berechnet euklidische Abstände D0, D1, D2 und D3 von den Eingangssignalen, von denen die NTSC-Interferenz entfernt ist, wie in Tabelle 1 dargestellt ist.
  • D. h., der Abstands-Umsetzer 61 erhält einen ersten euklidischen Abstand D0 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "0, 8, –8", einen zweiten euklidischen Abstand D1 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "2, 10, –6, –14", einen dritten euklidischen Abstand D2 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "4, 12, –4, –12" und einen vierten euklidischen Abstand D3 unter Benutzung des Abstandes zwischen dem Eingangssignal nach Entfernen der NTSC-Interferenz davon und des nächsten Punktes aus "6, 14, –2, –10".
  • Der Hard-Bestimmer 60 hard-bestimmt die Signalausgabe nach Entfernen der NTSC-Interferenz davon und gibt Hard-Bestimmungswerte H1 bis H7 aus. D. h., wie in Tabelle 2 dargestellt ist, der Hard-Bestimmer 60 gibt "1" aus, falls das Eingangssignal nahe –14 oder 2 ist und "0" als ein Hard-Bestimmungswert H1, falls das Eingangssignal nahe –6 ist, er gibt "1" aus, falls das Eingangssignal nahe –12 oder 4 ist und "0" als ein Hard-Bestimmungswert H2, falls das Eingangssignal nahe –4 ist, er gibt "1" aus, falls das Eingangssignal nahe –10 oder 6 ist und "0" als ein Hard-Bestimmungswert H3, falls das Eingangssignal nahe –2 ist, er gibt "1" aus, falls das Eingangssignal nahe –8 oder 8 ist und "0" als ein Hard-Bestimmungswert H4, falls das Eingangssignal nahe 0 ist, er gibt "1" aus, falls das Eingangssignal nahe –6 oder 10 ist und "0" als ein Hard-Bestimmungswert H5, falls das Eingangssignal nahe 2 ist, er gibt "1" aus, falls das Eingangssignal nahe –4 oder 12 ist und "0" als ein Hard-Bestimmungswert H6, falls das Eingangssignal nahe 4 ist, oder er gibt "1" aus, falls das Eingangssignal nahe 14 oder –2 ist und "0" als ein Hard-Bestimmungswert H7, falls das Eingangssignal nahe 6 ist.
  • Wie in 12 dargestellt ist, umfasst der Viterbi-Dekodierer 62 einen Matrix-Rechner 63 zum Erhalten des Unterschiedes zwischen den euklidischen Abständen D0, D1, D2 und D3 und der Verzweigungen der entsprechenden Zustände und dann zum Berechnen des Survival-Pfades und des akkumulativen Matrixwertes durch Addieren des Differenzwertes zu dem akkumulativen vorherigen Abstandswert, einen optimalen Pfad-Rechner 64 zum Erhalten des optimalen Pfades innerhalb des Betrachtungsbereiches des akkumulativen Matrixwertes, welcher von dem Matrix-Rechner 63 ausgegeben ist, einen Pfad-History-Rechner 65 zur direkten Ausgabe des oberen 1-Bit-Wertes unter Benutzung von Hard-Bestimmungswerten H1 bis H7, welche von dem Hard-Bestimmer 60 ausgegeben sind, zur direkten Ausgabe der Survival-Pfad-Ausgabe von dem Matrix-Rechner 63 und der optimalen Pfad-Ausgabe von dem optimalen Pfad-Rechner 64 und zum Auswählen eines Auswahl-Signales zur Auswahl des unteren einen Bits, und einer Nachschlagetabelle 66 zur Ausgabe des unteren einen Bits in Abhängigkeit von der Auswahlsignal-Ausgabe von dem Pfad-History-Rechner 65. Der Viterbi-Dekodierer 62 Viterbi-dekodiert die von dem Abstands-Umsetzer 61 und Hard-Bestimmer 60 ausgegebenen Daten.
  • Die Operation des Partial-Response-Trellis-Dekodierer gemäß einer weiteren Ausführungsform der vorliegenden Erfindung mit der zuvor genannten Konfiguration.
  • Der Abstands-Umsetzer 61 berechnet und gibt aus die euklidischen Abstände D0, D1, D2 und D3 in Abhängigkeit von der Signalausgabe nach Entfernung der NTSC-Interferenz davon durch einen Nach-Kamm-Filter. Das obere eine Bit wird verglichen mit den vorherigen Daten in Abhängigkeit von der Signalausgabe nach Entfernen der NTSC-Inteferenz davon durch einen Nach-Kamm-Filter. Die Information, ob sie gleich oder verschieden sind, wird als entsprechende Sets repräsentiert, I, II, III, IV, V, VI und VII.
  • Die euklidischen Abstände D0, D1, D2 und D3 und die gesetzten Werte H1 bis H7 des Hard-Bestimmers 60 sind Viterbi-dekodiert durch den Viterbi-Dekodierer 62, um dann die ursprünglichen zwei Bits I0 und I1 auszugeben, welche zu dem Trellis-Kodierer eingegeben sind.
  • Hier wird nun die Operation des Viterbi-Dekodierers 63 beschrieben.
  • Die euklidischen Abstände D0, D1, D2 und D3 werden benutzt bei Erzielen der Differenz zwischen den euklidischen Abständen D0, D1, D2 und D3 und der Zweige der entsprechenden Zustände in dem Matrix-Rechner 63, wobei die erzielten Werte zu den vorherigen Abstandswerten addiert sind, um dann berechnet zu werden und ausgegeben zu werden als die Survival-Pfade und akkumulative Matrixwerte. Die akkumulativen Matrixwerte des Matrix-Rechners 63 werden benutzt beim Erzielen des optimalen Pfades innerhalb des Betrachtungsbereichs in dem optimalen Pfad-Rechner 64.
  • Die Ausgaben H1 bis H7 des Hard-Bestimmers 60, Survival-Pfadausgaben von dem Matrix-Rechner 63 und die Zustände der optimalen Pfade werden benutzt beim Erzielen der Werte, um von dem optimalen Pfad ausgegeben zu werden, welcher von dem Pfad-History-Rechner 65 ausgewählt wurde. Das untere eine Bit I1, welches zu dem Trellis-Kodierer eingegeben ist in Übereinstimmung mit der Signalausgabe von dem Pfad-History-Rechner 65, wird von der Nachschlagtabelle 66 ausgegeben.
  • D. h., der Pfad-History-Rechner 65 empfängt die Ausgaben H1 bis H7 des Hard-Bestimmers 60, Survival-Pfad-Ausgabe von dem Matrix-Rechner 63 und die Zustände des optimalen Pfad-Rechners 64 und erhält die Werte, welche zu dem ausgewählten optimalen Pfad ausgegeben werden sollen.
  • Mit anderen Worten, der Pfad-History-Rechner 65 umfaßt einen Speicher zum Abspeichern der Werte H1 bis H7 und des Survival-Pfads, und eine Schaltung zum Protokollieren des Speichers und dann Erhalten der Ausgaben von dem optimalen Pfad in der Art einer Hardware. Im Hinblick auf den konzeptionellen Pfad-History-Rechner, wie in 9 dargestellt ist, wenn die Zustände S1 und S2 die gleichen sind wie der gegenwärtige Zustand, kann die Beziehung zwischen dem Zustandswechsel in Abhängigkeit von Eingaben I0 und I1 und den Ausgaben des Nach-Kamm-Filters für diese Zeit nur durch acht Zustände aufgebaut werden, und die Hard-Bestimmungs-Information und die Abstands-Information kann in Übereinstimmung mit den entsprechenden Zuständen angezeigt werden.
  • D. h., um die Ausgabe des optimalen Pfades von dem Trellis-Dekodierer zu erhalten, sollte ein Betrachtungsbereich für eine bestimmte Zeitdauer vorhanden sein. Wie in 9 dargestellt ist, umfassen die Abschnitte des Betrachtungsbereichs die Information über die Übergangsrichtung der jeweiligen Zustände und die Hard-Bestimmungswerte aufgrund des Überganges.
  • Z. B., unter der Annahme, dass es drei Abschnitte des Betrachtungsbereiches gibt, ist der optimale Zustand, welcher von dem optimalen Pfad-Rechner ausgegeben wird, "000", und dass der Survival-Pfad des Zustandes "000" der mit einer dunklen Linie in 13 markierte Pfad ist, dann verfolgt der Pfad-History-Rechner 65 die dunkle Linie nach und gibt Information über diese Linie innerhalb des Abschnitts I aus.
  • D. h., der Hard-Bestimmungswert des Pfades mit der dunklen Linie innerhalb des Abschnittes I wird ausgegeben als der Wert des oberen einen Bits I0, und die Information I1', dass der Übergang des optimalen Pfades vom Zustand "110" nach "011" verläuft, wird als der Wert des unteren einen Bits I1 ausgegeben.
  • Daher wird bestimmt, welches der Eingabewert des unteren einen Bits I1 des Trellis-Kodierers zu dieser Zeit ist, damit die Nachschlagtabelle 66 die Information I1' empfängt, und der resultierende Wert wird ausgegeben.
  • Ein Partial-Response-Trellis-Dekodierer mit der wie beschriebenen spezifischen und detaillierten Konfiguration vereinfacht die Implementierung eines HDTV-Systems.

Claims (9)

  1. Partial-Response-Trellis-Dekodierer (39) zum Dekodieren eines Signals für hochauflösendes Fernsehen (HDTV), von welchem eine NTSC-Interferenz entfernt wurde, wobei das HDTV-Signal eine Reihe von Symbolen umfasst, wobei jedes Symbol aus einem ersten Eingabebit (IN1, EN2) und aus ersten und zweiten kodierten Bits (EN0, EN1) umgesetzt wird, wobei die ersten und zweiten kodierten Bits aus einem Faltungs-Kodieren eines zweiten Eingabebits (IN0) resultieren, wobei der Partial-Response-Trellis-Dekodierer umfasst: einen Abstands-Umsetzer (39a) zum Berechnen erster, zweiter, dritter und vierter euklidischer Abstände zwischen einem Symbol und ausgewählten Bezugspunkten; einen Viterbi-Dekodierer (39b) zum Viterbi-Dekodieren der ersten, zweiten, dritten und vierten euklidischen von dem Abstands-Umsetzer ausgegebenen Abstände, um das zweite Eingabebit (DEC0) wiederherzustellen; erste Verzögerungsmittel (39c, 39d, 39e) zum Bereitstellen einer Vielzahl von aufeinanderfolgenden Werten des zweiten durch den Viterbi-Dekodierer (39b) wiederhergestellten Eingabebits; einen Verbindungs-Wähler (39f) zum Auswählen eines Typs von einer Vielzahl von Verbindungstypen, abhängig von der Vielzahl von aufeinanderfolgenden Werten des durch die ersten Verzögerungsmittel bereitgestellten zweiten Eingabebits; und einen Aufteiler (39h), welcher derart ausgebildet ist, um jeden Verbindungstyp anzuwenden, welcher von dem Verbindungswähler für das entsprechende eine der Symbole ausgewählt worden ist, um so das erste Eingabebit (DEC1) wiederherzustellen.
  2. Partial-Response-Trellis-Dekodierer nach Anspruch 1, weiterhin umfassend zweite Verzögerungsmittel (39g) zum Verzögern der Symbole für eine konstante Zeit, bevor sie zu dem Aufteiler (39h) eingegeben werden, um die Eingabe jedes Symbols zu dem Aufteiler mit der Eingabe des entsprechenden Verbindungstyps zu synchronisieren, welches von dem Verbindungswähler (39f) ausgewählt ist.
  3. Partial-Response-Trellis-Dekodierer nach Anspruch 1, wobei der Aufteiler umfasst: einen Hard-Bestimmer (46), welcher derart ausgebildet ist, um ein Symbol in Übereinstimmung mit jedem der Verbindungstypen hard-zubestimmen und um einen entsprechenden Satz an hard-bestimmten Bits für das Symbol auszugeben; und einen Multiplexer (48), welcher derart ausgebildet ist, um jeden Verbindungstyp, welcher von dem Verbindungswähler ausgewählt ist, an dem entsprechenden Satz hard-bestimmter Bits anzuwenden, um das erste Eingabebit (DEC1) wiederherzustellen.
  4. Partial-Response-Trellis-Dekodierer nach Anspruch 3, weiterhin umfassend dritte Verzögerungsmittel (47) zum Verzögern der hard-bestimmten Bits, welche von dem Hard-Bestimmer für eine konstante Zeit vor Eingabe zu dem Multiplexer ausgegeben worden sind, um die Eingabe jedes Satzes von hard-bestimmten Bits zu dem Multiplexer (48) mit der Eingabe des entsprechenden Verbindungstyps zu synchronisieren, welcher von dem Verbindungswähler (45) ausgewählt ist.
  5. Partial-Response-Trellis-Dekodierer nach einem der Ansprüche 1 bis 4, wobei der Abstands-Umsetzer einen ersten euklidischen Abstand erhält, und zwar unter Verwendung des Abstands zwischen einem Symbol und dem nächsten Punkt aus '0, 8, –8', einen zweiten euklidischen Abstand erhält, und zwar unter Verwendung des Abstands zwischen einem Symbol und dem nächsten Punkt aus '2, 10, –6, –14', einen dritten euklidischen Abstand erhält, und zwar unter Verwendung des Abstands zwischen einem Symbol und dem nächsten Punkt aus '4, 12, –4, –12', und einen vierten euklidischen Abstand erhält, und zwar unter Verwendung des Abstands zwischen einem Symbol und dem nächsten Punkt aus '6, 14, –2, -10'.
  6. Partial-Response-Trellis-Dekodierer nach einem der vorangehenden Ansprüche, wobei die ersten Verzögerungsmittel derart ausgebildet sind, um die von dem Viterbi-Dekodierer (39b) ausgegebenen Daten in drei Schritten zu verzögern, um so einen gegenwärtigen Drei-Bit-Zustand und einen nächsten Drei-Bit-Zustand des wiederhergestellten zweiten Eingabebits dem Verbindungswähler (39f) bereitzustellen.
  7. Partial-Response-Trellis-Dekodierer nach einem der vorangehenden Ansprüche, wobei der Verbindungswähler (39f) einen ersten, zweiten, dritten, vierten, fünften, sechsten oder siebten Verbindungstyp I, II, III, IV, V, VI oder VII in Übereinstimmung mit dem von den ersten Verzögerungsmitteln (39c, 39d, 39e) ausgegebenen Signal auswählt.
  8. Partial-Response-Trellis-Dekodierer nach Anspruch 7, wobei der Verbindungswähler (39f) derart ausgebildet ist, um so einen vierten Verbindungstyp IV auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '000' in einen nächsten Zustand '000' umgewandelt wird, einen zweiten Verbindungstyp II auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem Zustand '000' in einen nächsten Zustand '100' umgewandelt wird, einen fünften Verbindungstyp V auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem Zustand '100' in einen nächsten Zustand '010' umgewandelt wird, einen dritten Verbindungstyp III auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem Zustand '100' in einen nächsten Zustand '110' umgewandelt wird, einen dritten Verbindungstyp III auszuwählen, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '010' in einen nächsten Zustand '001' umgewandelt wird, einen fünften Verbindungstyp V auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem Zustand '010' in einen nächsten Zustand '101' umgewandelt wird, einen vierten Verbindungstyp IV auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '110' in einen nächsten Zustand '011' umgewandelt wird, einen sechsten Verbindungstyp VI auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '110' in einen nächsten Zustand '111' umgewandelt wird, einen sechsten Verbindungstyp VI auszuwählen, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '001' in einen nächsten Zustand '000' umgewandelt wird, einen vierten Verbindungstyp IV auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '001' in einen nächsten Zustand '100' umgewandelt wird, einen dritten Verbindungstyp III auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem Zustand '101' in einen nächsten Zustand '010' umgewandelt wird, einen ersten Verbindungstyp I auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '101' in einen nächsten Zustand '110' umgewandelt wird, einen fünften Verbindungstyp V auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '011' in einen nächsten Zustand '001' umgewandelt wird, einen siebten Verbindungstyp VII auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '011' in einen nächsten Zustand '101' umgewandelt wird, einen zweiten Verbindungstyp II auszuwählen, falls das von den ersten Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '111' in einen nächsten Zustand '011' umgewandelt wird, und einen vierten Verbindungstyp IV auszuwählen, falls das von den Verzögerungsmitteln ausgegebene Signal von einem gegenwärtigen Zustand '111' in einen nächsten Zustand '111' umgewandelt wird.
  9. Partial-Response-Trellis-Dekodierer nach einem der vorangehenden Ansprüchen, wobei der Aufteiler '1' ausgibt, falls das Eingabesymbol nahe –14 oder 2 ist, und '0' ausgibt, falls das Eingabesignal nahe –6 für den ersten Verbindungstyp I ist, '1' ausgibt, falls das Eingabesignal nahe –12 oder 4 ist, und '0' ausgibt, falls das Eingabesymbol nahe –4 für den zweiten Verbindungstyp II ist, '1' ausgibt, falls das Eingabesymbol nahe –10 oder 6 ist, und '0' ausgibt, falls das Eingabesymbol nahe –2 für den dritten Verbindungstyp III ist, '1' ausgibt, falls das Eingabesymbol nahe –8 oder 8 ist, und '0' ausgibt, falls das Eingabesymbol nahe 0 für den vierten Verbindungstyp IV ist, '1' ausgibt, falls das Eingabesymbol nahe –6 oder 10 ist, und '0' ausgibt, falls das Eingabesymbol nahe 2 für den fünften Verbindungstyp V ist, '1' ausgibt, falls das Eingabesymbol nahe –4 oder 12 ist, und '0' ausgibt, falls das Eingabesymbol nahe 4 für den sechsten Verbindungstyp VI ist, und '1' ausgibt, falls das Eingabesymbol nahe 14 oder –2 ist, und '0' ausgibt, falls das Eingabesymbol nahe 6 für den siebten Verbindungstyp VII ist.
DE69531973T 1994-04-12 1995-03-09 Partial-Response-Trellis-Dekodierer Expired - Lifetime DE69531973T2 (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR9407641 1994-04-12
KR1019940007640A KR970008422B1 (ko) 1994-04-12 1994-04-12 에이치디티브이(hdtv)의 파셜 리스폰스 트렐리스 디코더
KR9407640 1994-04-12
KR94007641A KR970010103B1 (en) 1994-04-12 1994-04-12 Partial response trellis decoder for hdtv

Publications (2)

Publication Number Publication Date
DE69531973D1 DE69531973D1 (de) 2003-11-27
DE69531973T2 true DE69531973T2 (de) 2004-07-22

Family

ID=26630292

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69531973T Expired - Lifetime DE69531973T2 (de) 1994-04-12 1995-03-09 Partial-Response-Trellis-Dekodierer

Country Status (4)

Country Link
US (2) US5508752A (de)
EP (1) EP0677965B1 (de)
CN (3) CN100340105C (de)
DE (1) DE69531973T2 (de)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3321976B2 (ja) * 1994-04-01 2002-09-09 富士通株式会社 信号処理装置および信号処理方法
EP0677967A3 (de) * 1994-04-12 1997-07-23 Gold Star Co Viterbi-Dekoder für hochauflösendes Fernsehen.
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5727004A (en) * 1995-03-14 1998-03-10 Adaptive Networks, Inc. Method and apparatus for data encoding and communication over noisy media
KR0172885B1 (ko) * 1995-08-25 1999-03-20 구자홍 에이치디티브이용 통합 트렐리스 디코더
US5841478A (en) * 1996-04-09 1998-11-24 Thomson Multimedia, S.A. Code sequence detection in a trellis decoder
DE69739878D1 (de) * 1996-04-09 2010-07-01 Thomson Multimedia Sa Detektion einer Kodesequenz in einem Trellisdekoder
DE69739597D1 (de) * 1996-04-09 2009-11-12 Thomson Multimedia Sa Mehrfachmodusdekoder für ein digitales Signalverarbeitungssystem
KR100222680B1 (ko) * 1996-07-09 1999-10-01 윤종용 고선명 텔레비젼 시스템의 동작 모드 절환 방법 및 장치
US5748226A (en) * 1996-11-12 1998-05-05 Samsung Electronics Co., Ltd. Digital television receiver with adaptive filter circuitry for suppressing NTSC co-channel interference
US6177951B1 (en) * 1996-12-18 2001-01-23 Philips Electronics North America Corporation Digital receiver which utilizes a rejection filter for cancellation of known co-channel interference and an equalizer for equalizing multipath channels without attempting to equalize the co-channel interference
KR100230275B1 (ko) * 1997-02-21 1999-11-15 윤종용 고해상도 텔레비젼 수신기의 tcm 복호기 및 그 복호방법
KR100212854B1 (ko) * 1997-03-31 1999-08-02 전주범 트렐리스 디코더에서의 디인터리빙 및 출력 처리 장치
US6057877A (en) * 1997-09-19 2000-05-02 Samsung Electronics Co., Ltd. NTSC interference detectors using pairs of comb filters with zero-frequency responses, as for DTV receivers
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
US6850563B1 (en) * 1998-06-19 2005-02-01 Netwave Communications Data slicer for combined trellis decoding and equalization
JP3889516B2 (ja) * 1998-08-27 2007-03-07 株式会社ルネサステクノロジ トレリスデコーダ
JP2000115263A (ja) * 1998-09-30 2000-04-21 Matsushita Electric Ind Co Ltd ディジタル放送復調装置
US6741664B1 (en) 1999-02-05 2004-05-25 Broadcom Corporation Low-latency high-speed trellis decoder
US6810090B1 (en) * 1999-02-18 2004-10-26 Sarnoff Corporation Direct digital vestigial sideband (VSB) modulator
US6732328B1 (en) * 1999-07-12 2004-05-04 Maxtor Corporation Two stage detector having viterbi detector matched to a channel and post processor matched to a channel code
EP1091579B1 (de) * 1999-09-07 2006-02-15 Thomson Licensing Trellisumwandler für TRELLISDEKODER
US7099401B2 (en) * 1999-12-15 2006-08-29 Paradyne Corporation Discrete multitone interleaver
US7088781B2 (en) * 1999-12-15 2006-08-08 Paradyne Corporation Tone ordered discrete multitone interleaver
US6449002B1 (en) * 1999-12-21 2002-09-10 Thomson Licensing S.A. Truncated metric for NTSC interference rejection in the ATSC-HDTV trellis decoder
US6550033B1 (en) 1999-12-22 2003-04-15 Advanced Micro Devices, Inc. Method and apparatus for exercising external memory with a memory built-in test
KR100360622B1 (ko) * 2000-06-12 2002-11-13 주식회사 문화방송 엠펙 데이터 프레임과 이를 이용한 송수신 시스템
KR100424496B1 (ko) * 2000-08-31 2004-03-26 삼성전자주식회사 디지털 vsb시스템의 동기신호를 이용한 이퀄라이져 제어 방법 및 장치
US7072392B2 (en) * 2000-11-13 2006-07-04 Micronas Semiconductors, Inc. Equalizer for time domain signal processing
US6970520B1 (en) 2000-11-13 2005-11-29 Telefonaktiebolaget Lm Ericsson (Publ) Methods and systems for accumulating metrics generated by a sequence estimation algorithm
US6940557B2 (en) * 2001-02-08 2005-09-06 Micronas Semiconductors, Inc. Adaptive interlace-to-progressive scan conversion algorithm
US7110048B2 (en) * 2001-03-30 2006-09-19 Weiss S Merrill Digital signal transmitter synchronization system
US6829297B2 (en) * 2001-06-06 2004-12-07 Micronas Semiconductors, Inc. Adaptive equalizer having a variable step size influenced by output from a trellis decoder
US7190744B2 (en) * 2001-06-07 2007-03-13 Micronas Semiconductors, Inc. Error generation for adaptive equalizer
US7418034B2 (en) * 2001-06-19 2008-08-26 Micronas Semiconductors. Inc. Combined trellis decoder and decision feedback equalizer
US20030110434A1 (en) * 2001-12-11 2003-06-12 Amrutur Bharadwaj S. Serial communications system and method
US7027532B2 (en) * 2001-12-20 2006-04-11 Broadcom Corporation Viterbi decoding with channel and location information
US20030206053A1 (en) * 2002-04-04 2003-11-06 Jingsong Xia Carrier recovery for DTV receivers
US20030235259A1 (en) * 2002-04-04 2003-12-25 Jingsong Xia System and method for symbol clock recovery
US7272203B2 (en) 2002-04-05 2007-09-18 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop for decoding an offset-QAM modulated signal having a pilot
US6995617B2 (en) * 2002-04-05 2006-02-07 Micronas Semiconductors, Inc. Data-directed frequency-and-phase lock loop
US7321642B2 (en) * 2002-04-05 2008-01-22 Micronas Semiconductors, Inc. Synchronization symbol re-insertion for a decision feedback equalizer combined with a trellis decoder
US6980059B2 (en) * 2002-04-05 2005-12-27 Micronas Semiconductors, Inc. Data directed frequency acquisition loop that synchronizes to a received signal by using the redundancy of the data in the frequency domain
US7376181B2 (en) * 2002-04-05 2008-05-20 Micronas Semiconductors, Inc. Transposed structure for a decision feedback equalizer combined with a trellis decoder
KR100896684B1 (ko) * 2004-01-27 2009-05-14 삼성전자주식회사 수신 성능이 향상된 디지털 방송 송수신 시스템 및 그의신호처리방법
US8780957B2 (en) * 2005-01-14 2014-07-15 Qualcomm Incorporated Optimal weights for MMSE space-time equalizer of multicode CDMA system
AR052601A1 (es) 2005-03-10 2007-03-21 Qualcomm Inc Clasificacion de contenido para procesamiento de multimedia
US8879857B2 (en) * 2005-09-27 2014-11-04 Qualcomm Incorporated Redundant data encoding methods and device
CA2562427C (en) 2005-10-05 2012-07-10 Lg Electronics Inc. A digital broadcast system and method of processing traffic information
CA2562194C (en) * 2005-10-05 2012-02-21 Lg Electronics Inc. Method of processing traffic information and digital broadcast system
US20070206117A1 (en) * 2005-10-17 2007-09-06 Qualcomm Incorporated Motion and apparatus for spatio-temporal deinterlacing aided by motion compensation for field-based video
US8948260B2 (en) * 2005-10-17 2015-02-03 Qualcomm Incorporated Adaptive GOP structure in video streaming
US8654848B2 (en) * 2005-10-17 2014-02-18 Qualcomm Incorporated Method and apparatus for shot detection in video streaming
US20070171280A1 (en) * 2005-10-24 2007-07-26 Qualcomm Incorporated Inverse telecine algorithm based on state machine
KR101100207B1 (ko) 2005-11-08 2011-12-28 엘지전자 주식회사 디지털 방송 시스템 및 처리 방법
WO2007091779A1 (en) 2006-02-10 2007-08-16 Lg Electronics Inc. Digital broadcasting receiver and method of processing data
WO2007100185A1 (en) * 2006-02-28 2007-09-07 Lg Electronics Inc. Digital broadcasting system and method of processing data
US9131164B2 (en) * 2006-04-04 2015-09-08 Qualcomm Incorporated Preprocessor method and apparatus
WO2007126196A1 (en) 2006-04-29 2007-11-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
WO2007136166A1 (en) * 2006-05-23 2007-11-29 Lg Electronics Inc. Digital broadcasting system and method of processing data
US20070286103A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having puncture cycle based multiplexing scheme with unequal error protection (UEP)
US20070288980A1 (en) * 2006-06-08 2007-12-13 Huaning Niu System and method for digital communication having a frame format and parsing scheme with parallel convolutional encoders
US8189627B2 (en) 2006-06-28 2012-05-29 Samsung & Electronics Co., Ltd. System and method for digital communications using multiple parallel encoders
US8107552B2 (en) 2006-06-28 2012-01-31 Samsung Electronics Co., Ltd. System and method of wireless communication of uncompressed video having a fast fourier transform-based channel interleaver
US7873104B2 (en) 2006-10-12 2011-01-18 Lg Electronics Inc. Digital television transmitting system and receiving system and method of processing broadcasting data
US8194750B2 (en) 2006-10-16 2012-06-05 Samsung Electronics Co., Ltd. System and method for digital communication having a circulant bit interleaver for equal error protection (EEP) and unequal error protection (UEP)
US8111670B2 (en) * 2007-03-12 2012-02-07 Samsung Electronics Co., Ltd. System and method for processing wireless high definition video data using remainder bytes
KR101253185B1 (ko) 2007-03-26 2013-04-10 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101285887B1 (ko) 2007-03-26 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101285888B1 (ko) 2007-03-30 2013-07-11 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR20080090784A (ko) * 2007-04-06 2008-10-09 엘지전자 주식회사 전자 프로그램 정보 제어 방법 및 수신 장치
KR101456002B1 (ko) 2007-06-26 2014-11-03 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
KR101405966B1 (ko) 2007-06-26 2014-06-20 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
WO2009005326A2 (en) 2007-07-04 2009-01-08 Lg Electronics Inc. Digital broadcasting system and method of processing data
US8433973B2 (en) 2007-07-04 2013-04-30 Lg Electronics Inc. Digital broadcasting system and method of processing data
KR20090012180A (ko) * 2007-07-28 2009-02-02 엘지전자 주식회사 디지털 방송 시스템 및 데이터 처리 방법
CA2695548C (en) 2007-08-24 2013-10-15 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
WO2009028851A1 (en) * 2007-08-24 2009-03-05 Lg Electronics Inc. Digital broadcasting receiver and method for controlling the same
US7646828B2 (en) 2007-08-24 2010-01-12 Lg Electronics, Inc. Digital broadcasting system and method of processing data in digital broadcasting system
EP2191644A4 (de) 2007-08-24 2015-01-07 Lg Electronics Inc Digitalausstrahlungssystem und verfahren zum verarbeiten von daten in einem digitalausstrahlungssystem
CA2697453C (en) * 2007-08-24 2013-10-08 Lg Electronics Inc. Digital broadcasting system and method of processing data in digital broadcasting system
US10020912B2 (en) 2013-03-13 2018-07-10 Sans R&D, Llc Method and a system for a receiver design in bandwidth constrained communication systems
US9160579B1 (en) * 2014-03-26 2015-10-13 Nokia Solutions And Networks Oy Low PAPR modulation for coverage enhancement
US9942005B2 (en) * 2016-08-30 2018-04-10 International Business Machines Corporation Sequence detector
US10243591B2 (en) 2016-08-30 2019-03-26 International Business Machines Corporation Sequence detectors

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2088676B (en) * 1980-11-14 1985-09-04 Plessey Co Ltd Transmission systems
US5115438A (en) * 1988-08-04 1992-05-19 Siemens Aktiengesellschaft Method for redundancy-saving, error-correcting coding in digital radio link systems having multi-level modulation
US5282019A (en) * 1988-10-03 1994-01-25 Carlo Basile Method and apparatus for the transmission and reception of a multicarrier digital television signal
US5233629A (en) * 1991-07-26 1993-08-03 General Instrument Corporation Method and apparatus for communicating digital data using trellis coded qam
US5469452A (en) * 1991-09-27 1995-11-21 Qualcomm Incorporated Viterbi decoder bit efficient chainback memory method and decoder incorporating same
US5408502A (en) * 1992-07-13 1995-04-18 General Instrument Corporation Apparatus and method for communicating digital data using trellis coded QAM with punctured convolutional codes
US5438369A (en) * 1992-08-17 1995-08-01 Zenith Electronics Corporation Digital data interleaving system with improved error correctability for vertically correlated interference
US5418798A (en) * 1993-04-09 1995-05-23 At&T Corp. Multidimensional trellis-coded communication system
CA2124376A1 (en) * 1993-07-16 1995-01-17 William Lewis Betts Method and apparatus for encoding data for transfer over a communication channel
US5452015A (en) * 1994-02-10 1995-09-19 Philips Electronics North America Corporation Method and apparatus for combating co-channel NTSC interference for digital TV transmission
US5465273A (en) * 1994-04-20 1995-11-07 General Datacomm, Inc. Modem utilizing parity and convolutional encoder feedback
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
CA2157958C (en) * 1994-10-11 2000-01-18 Lee-Fang Wei Trellis coded modulation employing lower dimensionality convolutional encoder
US5621761A (en) * 1994-12-09 1997-04-15 General Instrument Corporation Of Delaware Rotationally invariant trellis coding incorporating transparent binary convolutional codes

Also Published As

Publication number Publication date
CN1119394A (zh) 1996-03-27
US5508752A (en) 1996-04-16
CN1207907C (zh) 2005-06-22
EP0677965A3 (de) 1999-07-28
EP0677965B1 (de) 2003-10-22
EP0677965A2 (de) 1995-10-18
CN1638452A (zh) 2005-07-13
USRE36980E (en) 2000-12-05
DE69531973D1 (de) 2003-11-27
CN100340105C (zh) 2007-09-26
CN1112807C (zh) 2003-06-25
CN1431825A (zh) 2003-07-23

Similar Documents

Publication Publication Date Title
DE69531973T2 (de) Partial-Response-Trellis-Dekodierer
DE2630084C2 (de) Zeit-Diversity-Datenübertragungssystem und Datenübertragungsverfahren
DE69424119T2 (de) Verfahren und anordnung fur die ubertragung, den empfang, die kodierung und dekodierung punktierter faltungskoden
DE60202765T2 (de) Zweistufiger entzerrer für trelliskodierte systeme
DE69531234T2 (de) Signalsender, signalempfänger und verfahren zum senden/empfangen von signalen
DE60218206T2 (de) Einrichtung und verfahren zur beschränkung des wertes von filterkoeffizienten im rückwärtsfilter eines entscheidungrückgekoppelten entzerrers
DE69429045T2 (de) Digitales Nachrichtensystem mit Symbolmultiplexern
DE3854292T2 (de) Decoder.
DE69423159T2 (de) Kombinierter Entzerrer/Demultiplexer
DE2241457C3 (de) Verfahren zur digitalen Kodierung eines analogen Signals
DE2820229C2 (de) Dekoder für Abonnement-Fernsehen
DE4344811B4 (de) Faltungscodierer und gittercodierte Modulationsvorrichtung mit einem Faltungscodierer
DE3382745T2 (de) Fernsehsignalentschlüsselungsgerät.
CH661398A5 (de) Verfahren und anordnung zum codieren und verfahren und anordnung zum decodieren von videosignalen in einem gebuehrenpflichtigen fernsehsystem.
DE10308959B4 (de) Teletextdatenabtrennungsvorrichtung
EP0618697B1 (de) Verfahren zur Korrektur von Phasen- und Amplitudenfehlern in COFDM Signalen
DE69933787T2 (de) Verfahren und Vorrichtung zur Dekodierung eines Steuersignals unter Verwendung Pseudo-Signalen
DE2114250B2 (de) Verfahren zur automatischen Einstellung eines Transversalfilters zur Impulsentzerrung
DE69428055T2 (de) Vorrichtung zur formatierung von einem digitalen datenstrompacket für die übertragung von fernsehinformationen
DE4444601C1 (de) Verfahren und Vorrichtung zur empfängerseitigen RDS-Phasensynchronisation
DE69511868T2 (de) Transportprozessorsschnittstelle für digitales fernsehsystem
DE2842308A1 (de) Empfaenger mit einem digitaltuner
EP0869649B1 (de) Modulation mit mehrfacher Auflösung
EP0373708B1 (de) Anordnung zum Uebertragen und Signalquelle zum Abgeben digitaler Bildsignale
DE3140825C2 (de)

Legal Events

Date Code Title Description
8364 No opposition during term of opposition