DE2755822B2 - Einrichtung zur Prozessdatenverarbeitung - Google Patents
Einrichtung zur ProzessdatenverarbeitungInfo
- Publication number
- DE2755822B2 DE2755822B2 DE2755822A DE2755822A DE2755822B2 DE 2755822 B2 DE2755822 B2 DE 2755822B2 DE 2755822 A DE2755822 A DE 2755822A DE 2755822 A DE2755822 A DE 2755822A DE 2755822 B2 DE2755822 B2 DE 2755822B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- addresses
- data
- bus
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Programmable Controllers (AREA)
- Executing Machine-Instructions (AREA)
- Control By Computers (AREA)
Description
Bei der Erfindung wird ausgegangen von einer Einrichtung zur Prozeßdatenverarbeitung nach dem
Oberbegriff des Anspruchs 1.
Mit diesem Oberbegriff nimmt die Erfindung auf einen Stand der Technik von programmierbaren
Datenverarbeitungseinrichtungen Bezug, wie er in Control Engineering, August 1977, S. 38 und 39
beschrieben ist. Dort wird eine einfache 1-Bit-Datenverarbeitungsanlage
beschrieben, bei der in Boolscher Algebra Verknüpfungen binärer Werte in programmierter
Reihenfolge möglich sind. Bei der Prozeßdatenverarbeitung treten aber nicht nur Binärsignale sondern
auch binärkodierte Daten aus Analogquellen auf, die auszuwerten sind.
Von daher liegt der Erfindung die Aufgabe zugrunde, eine Einrichtung zur Prozeßdatenverarbeitung der im
Oberbegriff des Anspruchs 1 angegebenen Art zu schaffen, die sowohl Binär- als auch mehrstellige
Digitalsignale, die am Analogquellen abgeleitet sind, auswerten kann und einfach zu programmieren ist.
Die Aufgabe wir in Verbindung mit den Merkmalen des Oberbegriffs gemäß dem kennzeichnenden Teil des
Anspruchs 1 gelöst.
Ein Vorteil der Erfindung besteht darin, daß komplizierte Funktionsblöcke mit einem Programmschritt
programmierbar sind. Ein- und Ausgangssignale können blockweise und zeitlich unabhängig vom
Rechenprogramm über einen Datenbus übertragen werden. Damit ist gewährleistet, daß mehrere Rechner
an einem Bus arbeiten können. Mittels programmierbarer Festwertspeicher als Zuordner können die eingelesenen
Busadressen umgesetzt bzw. transformiert werden, so daß die Programmierung der Einrichtung
erleichtert wird. Die Programmierung wird somit unabhängig von der Adressierung auf dem Datenbus.
Bei einer solchen Struktur der Prozeßdatenverarbeitungscinrichtung
lassen sich die einzelnen Funktionselemente leicht und übersichtlich entsprechend der
gewünschten Funktion zusammenstellen, wobei Operatoradresse und zugeordnete Operanden- und Ergebnisadressen
zu einem Datenwort vereint sind. Es lassen sich z. B. Funktionselemente bilden, die einem Summierglied,
einem Schaltglied ■ oder auch komplexeren Gebilden, wie Reglern u. dgl., entsprechen. Die Verknüpfungsprogrammierung
zur Bildung von — aus Funktionselementen zusammengestellten — höheren
Funktionseinheiten kann dann ohne Schwierigkeit vom Anwender vorgenommen werden, wobei lediglich noch
die mit der Schnittstelle auszutauschenden Adressen und Daten für die Ein- und Ausspeicherung festzulegen
sind.
Die Erfindung wird weiter anhand der in den Zeichnungen veranschaulichten Ausführungsbeispiele
erläutert. Hierin zeigt
F i g. 1 das Prinzipschaltbild eines Mikrocomputers mit der zugehörigen Schnittstelle und
F i g. 2 das Prinzipschaltbild eines durch Programmspeicher gebildeten Reglers als Ausführungsbeispiel
einer Funktionseinheit.
Der in Fig. 1 dargestellte Mikrocomputer MC ist an
einen lokalen Bus, einen sogenannten Etagenbus, EBUS angeschlossen, der die Schnittstelle für den Informationsaustausch
mit einem übergeordneten System bildet. Der lokale Bus umfaßt mehradrige Leitungen für den
Adreßbus Ea, für den Datenbus Eda für binärcodierte Daten aus Analogquellen und den Datenbus Edb für
Binärdaten. Ein nicht dargestellter Buskoordinator beaufschlagt die Adressleitung Ea zyklisch mit dem
Gesamtbestand der verwendeten Adressen, während die Zuordnung zu den betreffenden Daten durch
synchrone Zuschaltung von Sendern bzw. Empfängern an die Datenleitungen Eda bzw. Edb gegeben ist. Unter
Adressen werden im vorliegenden Zusammenhang alle Kenndaten für bestimmte Informationen verstanden,
also z. B. Speicherplatzadressen zur Kennzeichnung von Speicherplätzen, Datenadressen zur Kennzeichnung
von Daten, worunter hier im allgemeinen Operanden, Parameter und Ergebnisse von Verknüpfungsoperationen
zu verstehen sind, aber auch Operatoradressen zur Kennzeichnung von logischen oder arithmetischen
Operationen.
Unter den zyklisch ablaufenden Adressen ist diejenige Gruppe, die für die Übertragung von Daten in den
lokalen Bus vorgesehen ist, durch besondere Voradressen oder Adressbestandteile gekennzeichnet. Diese
werden von einem an Ea angeschlossenen Eingabe-Ausgabe-Umschalter
E4Sdetektiert und zur Lesesteuerung von Arbeitsspeichern RAM\ und RAM2 verwendet. Für
den übrigen Teil der Adressen sind die Speicher im Schreibbetrieb, übernehmen also die den jeweils
vorhandenen Adressen entsprechenden Daten aus den Datenbussen Eda, Edb. Die auf Ea vorhandenen
Adressen werden, für Analogdaten und Binärdaten gesondert, durch Zuordner in Form von programmierbaren
Festspeichern EPROM^ und EPROM2 detektiert
und — im allgemeinen nach Umcodierung — zur
Kennzeichnung der gleichzeitig vorhandenen Daten an die Arbeitsspeicher RAMu RAM2 gegeben, und zwar
zur Kennzeichnung der Daten durch ihre Speicherplatzanordnung oder auch durch Einschreiben in Verbin- r>
dung mit diesen Daten für die weitere Kennzeichnung.
Der Datenaustausch zwischen dem Mikrocomputer und dem lokalen Bus erfolgt in zwei gesonderten
Zyklen, nämlich ein erster für die Übernahme vom Datenbus und ein späterer für die Übergabe in den
Datenbus. Cer Verkehr mit dem lokalen Bus EBUS
erfolgt in der dargestellten Lage der verschiedenen adress- bzw. datenseitigen Umschalter der Speicher
RAMu RAM2, wobei Auslesen bzw. Einschreiben an den
entsprechenden Steuereingängen WT? der Speicher in r>
Abhängigkeit vom Eingabe-Ausgabe-Umschalter EAS erfolgt. Im. Arbeitsintervall des Mikrocomputers befinden
sich die Umschalter in der bezüglich der dargestellten entgegengesetzten Lage, so daß die
Speicher RAM\ und RAM2 mit einem inte, nen Adressbus
IBUSa und einem internen Datenbus IBUSd verbunden sind. Gleichzeitig sind die Steuereingänge
WR der Datenspeicher durch einen zusätzlichen Umschalter US von FAS auf einen entsprechenden
Anschluß der Zentralverarbeitungseinheit CPU umgeschaltet, so daß der Schreib- und Leseverkehr innerhalb
des Computers erfolgen kann. Die taktgerechte Steuerung der verschiedenen Umschalter erfolgt
synchron mit den Buszyklen durch einen Taktzeitgeber TZ.
An die internen Busse IBUSa und IBUSd sind neben der Zentralverarbeitungseinheit CPU ein Arbeitsspeicher
RAMi, ein Unterprogrammspeicher PROM sowie
ein Verknüpfungsprogrammspeicher EPROMz angeschlossen.
Wie im einzelnen nicht näher auszuführen ist, r> erfolgt die Datenverarbeitung innerhalb des Arbeitsintervalls durch Abruf von durch ihre Adressen
gekennzeichneten Daten aus den Datenspeichern, Verknüpfung gemäß den in PROM und EPROMi
gespeicherten befehlen sowie unter Zwischenspeicherung u. dgl. im Arbeitsspeicher RAMj.
Im Arbeitsintervall des Mikrocomputers werden die Speicherplätze des Verknüpfungsprogrammspeichers
EPROMi in vorgegebener Reihenfolge, z. B. in der natürlichen Reihenfolge der Speicherplatzadressen,
vom internen Adressbus IBUSa aufgerufen und geben die entsprechenden Kenndaten für Operatoren, Operanden,
gegebenenfalls Parameter und Ergebnisse, d. h. also die Operator- und Datenadressen im vorliegenden
Sinne, an den internen Datenbus IbUSd. Der Arbeitszy- 5r
klus des Computers ist also nach Ablauf und Inhalt durch die aufgerufene Speicheradressfolge und durch
die zugehörigen Operator- und Datenadressen in Verbindung mit den in den Arbeitsspeichern RAM\,
RAM2 enthaltenen Daten selbst bestimmt. Demgemäß werden im Verknüpfungsprogrammspeicher Speicherplatzfolgen
von jeweils aufeinanderfolgend aufgerufenen Speicherplätzen gebildet und je einem Funktionselement zugeordnet, das durch seinen Operator bzw. die
Operatoradresse gekennzeichnet ist Es kann sich also z. B. um Summierelemente, Differenzier- oder Integrierelenaente
handeln, die jeweils einem einzigen Operator mit im allgemeinen mehreren Operanden und einem
Ergebnis entsprechen. Durch Zusammenstellen einer solchen Speicherplatzfolge und Zuordnung der einzelnen
Speicherplätze zu den gewünschten Kennzeichen bzw. Adressen, die von der Zentralverarbeitungseinheii
verstanden werden können, lassen sie!, also beliebige
Funktionselemente verwirklichen. Weiterhin ergibt der Gesamtabiauf der verschiedenen Funktionselement-Speicherplatzfolgen
eine kombinierte Funktionseinheit entsprechend einer komplexen Schaltung. Auf diese
Weise lassen sich z. B. Funktionseinheiten wie Regler und dergleichen verwirklichen.
In Fig. 2 ist die Programmstruktur eines Reglers als
Ausführungsbeispiel wiedergegeben. Es liegen innerhalb dieser Einheit sechs Funktionselemente vor, die
jeweils durch ihren Operator bzw. die Operatoradresse gekennzeichnet sind nämlich ein erstes Summierglied
Ri, ein ersies Parameterglied P2, ein Integrator R3.
ein zweites Parameterglied PA, ein Multiplikator R 5
und ein zweites Summierglied R 6. Die vorgenannten Symbole stehen für entsprechende Operatoradressen
octe r -kennzeichen, die jeweils im Speicherplatz 1 1 bzw.
21 bzw. 31 bzw. 41 bzw. 51 bzw. 61 des Verknüpfungsprogrammspeichers EPROMi stehen und durch Aufruf
der betreffenden Speicherplatzadresse ausgelesen werden. Die einzelnen Funktionselemente sind ferner je
einer Speicherplatzfolge zugeordnet, wobei der Operator· Adressspeicherplatz immer der erste in dieser Folge
ist und durch seinen Aufruf die gesamte Folge aktiviert wird. So umfaßt die dem Funktionselement R1
(Operator) zugeordnete Speicherplatzfolge die Speicherplatzadressen 11 bis 15, wobei in 12 und 13 die
Eingangsoperandenadressen DIi und DX2. in 14 eine
rückgekoppelte Ergebnisadresse ES und in 15 die Ergebnisadresse EX der Einheit stehen. In den der
Operatoradresse nachgeordneten Speicherplätzen können also z. B. Ergebnisadressen anderer Elemente oder
auch sonstige, schon innerhalb der gesamten Einheit vorgesehene Operanden- oder Parameteradressen
stellen. Auf diese Weise spiegelt die Struktur der festen Speicherplatzzuordnung zu den Adressen auch die
Struktur der gesamten Funktionseinheit wieder.
Die Belegung und Zuordnung der weiteren Speicherplätze
ergibt sich ohne weiteres aus Fi g. 2, wobei die Opierandenadressen mit D, die Parameteradressen mit P
und! die Ergebnisadressen mit E — jeweils gefolgt von
der Nummer des Funktionselementes — bezeichnet sind. Vor der betreffenden Operator- bzw. Datenadresse
ist jeweils die Speicherplatzadresse angegeben, die sich in die Adressfolge des Funktionselementes einfügt.
Die Verwirklichung der Funktionsverknüpfung mittels eines programmierbaren Speichers hat den Vorteil
der leichten Handhabbarkeit und gegebenenfalls auch der Korrigierbarkeit. Grundsätzlich kommt jedoch auch
eine Verwirklichung durch sonstige Zuordner wie Halbleiternetzwerke oder dergl. in Betracht.
Hierzu 2 Blatt Zeichnungen
Claims (3)
1. Einrichtung zur Prozeßdatenverarbeitung mit einer Zentralverarbeitungseinheit, mit einem Arbeitsspeicher
und mit einem Verknüpfungspro- ί grammspeicher, dessen Inhalt Funktionselemente
und deren Zusammenschaltung definiert und dessen Speicherplätze in fester Reihenfolge abfragbar sind,
dadurch gekennzeichnet, daß die Speicherplätze eines zweiten Arbeitsspeichers (RAMi, RAM2) von einem Taktzeitgeber (TZ)
für ein erstes Intervall mit einem ersten Datenbus (Eda, Edb) in Abhängigkeit der von Zuordnern
(EPROMi, EPROM2, Umschalter £45; dekodierten
zyklisch ablaufenden Adressen eines ersten r> Adressbusses (Ea) und für ein zweites Intervall mit
einem zweiten Datenbus (IBUSd) in Abhängigkeit der Adressen auf einem zweiten Adressbus (IBUSa)
verbindbar sind, und daß der zweite Datenbus (IBUSd) und der zweite Adressbus (IBUSa) mit der 2»
Zentralverarbeitungseinheit (CPU) am ersten Arbeitsspeicher (RAM3) und dem auf jeweils auf einen
ersten Speicherplatz eine Funktion und auf folgenden Speicherplätzen die Adressen der Operanden im
zweiten Arbeitsspeicher (RAMi, RAM2) bestim- 2t
menden Verknüpfungsprogrammspeicher (EPROM 3) verbunden sind.
2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß der Verknüpfungsprogrammspeicher
(EPR0M3) als programmierbarer Festspeicher «ι ausgebildet ist.
3. Einrichtung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß ein mit dem zweiten
Datenbus (IBUSd) und dem zweiten Adressbus (IBUSa)'m Wirkverbindung stehender Festwertspeieher
(PROM) zur Speicherung von Unterprogrammen vorgesehen ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CH1219077A CH627295A5 (en) | 1977-10-06 | 1977-10-06 | Device for process data processing by means of at least one microcomputer which is connected to a higher-level information processing system |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2755822A1 DE2755822A1 (de) | 1979-04-19 |
DE2755822B2 true DE2755822B2 (de) | 1981-06-25 |
DE2755822C3 DE2755822C3 (de) | 1987-05-07 |
Family
ID=4380733
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2759612A Expired DE2759612C2 (de) | 1977-10-06 | 1977-12-15 | |
DE2755822A Granted DE2755822B2 (de) | 1977-10-06 | 1977-12-15 | Einrichtung zur Prozessdatenverarbeitung |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2759612A Expired DE2759612C2 (de) | 1977-10-06 | 1977-12-15 |
Country Status (4)
Country | Link |
---|---|
CH (1) | CH627295A5 (de) |
DE (2) | DE2759612C2 (de) |
FR (1) | FR2405514B1 (de) |
SE (1) | SE438566B (de) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3353157A (en) | 1964-09-28 | 1967-11-14 | Ibm | Generator for variable and repetitive sequences of digital words |
BE789457A (fr) | 1971-10-08 | 1973-01-15 | Zellweger S A Fabrique D App E | Procede et dispositif pour former des suites d'impulsions determinees, notamment pour installations de telecommande |
-
1977
- 1977-10-06 CH CH1219077A patent/CH627295A5/de not_active IP Right Cessation
- 1977-12-15 DE DE2759612A patent/DE2759612C2/de not_active Expired
- 1977-12-15 DE DE2755822A patent/DE2755822B2/de active Granted
-
1978
- 1978-10-05 FR FR7828473A patent/FR2405514B1/fr not_active Expired
- 1978-10-05 SE SE7810456A patent/SE438566B/sv not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
DE2755822C3 (de) | 1987-05-07 |
SE7810456L (sv) | 1979-04-07 |
DE2759612C2 (de) | 1988-11-17 |
FR2405514A1 (fr) | 1979-05-04 |
CH627295A5 (en) | 1981-12-31 |
DE2755822A1 (de) | 1979-04-19 |
FR2405514B1 (fr) | 1986-06-20 |
SE438566B (sv) | 1985-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2364408C3 (de) | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers | |
DE2455803C2 (de) | Mehrprozessor-Datenverarbeitungsanlage | |
EP0951682B1 (de) | IO- UND SPEICHERBUSSYSTEM FÜR DFPs SOWIE BAUSTEINE MIT ZWEI- ODER MEHRDIMENSIONALEN PROGRAMMIERBAREN ZELLSTRUKTUREN | |
DE2053260A1 (de) | Datenspeichersystem | |
DE1774296B2 (de) | Restruktuierbare Steuereinheit für elektronische Digitalrechner | |
DE3606650A1 (de) | Hardware logik-simulator | |
DE2054830C3 (de) | Informationsverarbeitungsanlage mit Mitteln zum Zugriff zu Speicher-Datenfeldern variabler Länge | |
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE2522343C3 (de) | Anordnung zur Steuerung Von Verfahrensabläufen | |
DE2755822B2 (de) | Einrichtung zur Prozessdatenverarbeitung | |
DE3101270C2 (de) | Rechneranordnung zur Wortverarbeitung mit einer Einrichtung zur Funktionserweiterung | |
DE2024584B2 (de) | Steuereinrichtung für eine allgemeine Datenverarbeitungseinrichtung | |
DE3149926A1 (de) | Programmierbare vergleichsschaltung | |
DE1805623B2 (de) | Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner | |
DE2233164B2 (de) | Schaltungsanordnung zur uebertragung von aufeinanderfolgenden bitstellen zwischen zwei registern | |
DE2747800C3 (de) | Schaltungsanordnung zum Austauschen von Bits in einem Datenwort | |
DE3607241A1 (de) | Rechner | |
DE2756948A1 (de) | Schaltungsanordnung zur fehlersymtomverdichtung | |
DE1449581B2 (de) | Vorrichtung zum auslesen eines rechenmaschinen grosspeichers | |
DE1449567C3 (de) | Digitales Datenverarbeitungssystem | |
EP0854427A1 (de) | Selbstkonfigurierendes modulares Elektroniksystem, insbesondere Computersystem | |
DE3116471C2 (de) | ||
DE3603319C2 (de) | ||
DE2430466C3 (de) | Speichersystem | |
DE4028979C2 (de) | Einrichtung zur Diagnose von nicht rücklesbaren Ports in Mikrocomputern |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAM | Search report available | ||
OAP | Request for examination filed | ||
OC | Search report available | ||
OD | Request for examination | ||
OI | Miscellaneous see part 1 | ||
OI | Miscellaneous see part 1 | ||
8263 | Opposition against grant of a patent | ||
8228 | New agent |
Free format text: LUECK, G., DIPL.-ING. DR.RER.NAT., PAT.-ANW., 7891 KUESSABERG |
|
AH | Division in |
Ref country code: DE Ref document number: 2759612 Format of ref document f/p: P |
|
C3 | Grant after two publication steps (3rd publication) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: BBC BROWN BOVERI AG, BADEN, AARGAU, CH |
|
8328 | Change in the person/name/address of the agent |
Free format text: DERZEIT KEIN VERTRETER BESTELLT |
|
AH | Division in |
Ref country code: DE Ref document number: 2759612 Format of ref document f/p: P |
|
8339 | Ceased/non-payment of the annual fee |