SE438566B - Anordning for processdatabearbetning - Google Patents

Description

40 15 °o °5 50 lm 7810456-9 . nen. Programmeringen av dessa minnen i motsvarighet till det aktuella logiska programmet är enligt teknikens nuvarande ståndpunkt ett relativt komplicerat och kostsamt arbete som användaren ej har något att göra med och för vilket specia- lister måste anlitas. Ändamålet med uppfinningen är att åstadkomma en sådan anordning för prooessdatabearbetning som utmärker sig genom enkel programmerbarhet för logiska program. Lösningen av denna uppgift är kännetecknad genom de i krav fl angivna känneteoknen.

" Vid en sådan struktur av mikrodatorn kan de enskilda funktionselementen lätt och översiktligt sammanställas i motsvarighet till den önskade funktionen, vilkas typer är identifierade genom operationsadressen och deras komponenter genom fast tilldelade operand- och resultatadresser. Man kan exempelvis bilda funktionselement, som motsvarar en summe- ringskrets, en kopplingskrets eller även mera komplevq forma- tioner som exempelvis regulatorer eller dylikt. Den logiska programmeringen för att bilda av funktionselement sammansatta högre funktionsenheter kan sedan utan svårighet utföras av användaren, varvid man endast behöver Fastställa de udresser och data, vilka behöver utbytas vid gränssnittet för inskriv- ningen och utläsningen.

Uppfinningen har dessutom som uppgift att möjliggöra en lätt och översiktlig pnrameterinställning, som är nödvändig för praktiskt taget alla processer. Lösningen är känneteck- nad genom de i krav 4 angivna kännetecknen. Enligt detta kan parametrarna bekvämt identifieras genom mer eller mindre lång manövrering eller även fjärrstyrning av räknarna för adress- generatorn och för detageneratorn och ändras beträffande de- ras datavärde. Härvid är det lämpligt att använda upp- och nedräknare.

Uppfinningen förklaras närmare härnedan med hjälp av några utföringsexempel under hänvisning till bifogad ritning på vilken fig. 1 är ett blockschema över en mikrodator med tillhörande gränssnitt och fig. 2 är ett blookschema över en av programminnen bildad regulator som utföringsexempel för en funktionsenhet.

Den i fig. 1 visade mikrodatorn MC är ansluten till en lokal buss, en s.k. etagebuss EBUS, som bildar gränssnittet '10 15 m 95 40 7810456-9 för informationsutbytet med ett överordnat system. Den lokala bussen omfattar vardera en flertràdig ledning Ea för adresser, Eda för binärkodade data från analoga källor och Edb för binär- idata. En icke visad busskoordinator påverkar adressledningen Ea cykliskt med hela beståndet av de använda adresserna, medan tilldelningen till respektive data är given genom synkron an- slutning av sändare resp. mottagare till dataledningarna Eda resp. Edb. Under adresser avses i föreliggande sammanhang samtliga idenfieringsdata för bestämda informationer, exempel- vis minnespositionsadresser för att identifiera minneslägen, dataadresser för att identifiera data, varigenom här i allmän- het avses operander, parametrar och resultat från de logiska operationerna men även operatoradresser för att identifiera logiska eller aritmetiska operationer.

Under de cykliskt avlöpande adresserna är den grupp som är avsedd för överföring av data till den lokala bussen iden- tifierad genom särskilda föradresser eller adressbeståndsde- lar. Dessa detekteras genom en till Ea ansluten inmatnings- utmatnings omkopplare EAS och användes för lässtyrning av data- minnena RAM¶ och RAMQ. För den övriga delen av adresserna är minnena i skrivfunktion d v s de övertar data, som motsvarar de just förhandenvarande adresserna från ledningarna Eda,Edb.

De pà Ea förhandenvarande adresserna detekteras, skilda för analoga data och binära data genom programmerbara fasta min- nen EPROM¿ och EPROM2 och, i allmänhet efter omkodning, matas till minnena RAM1, RAM? för att idenfiera de samtidigt för- handenvarande data, närmare bestämt för att identifiera data genom deras minnespositiontillhörigbet eller även genom in- skrivning i samband med dessa data för den fortsatta identi- fieringen.

Datautbytet mellan mikrodatorn och den lokala bussen sker i två separata cykler nämligen en första för övertagan- det från bussen och en senare för överlämnandet till bussen.

Kommunikationen med den lokala bussen EBUS sker i det visade läget av minnenas RAM4, RAMÛ olika omkopplare pà adress- resp. datasidan, varvid utlösning resp. inskrivning till mínnenas motsvarande styringångar WR sker i beroende av inmatnings- utmatningsomkopplaren EAS. I mikrodatorns arbetsintervall befinner sig omkopplarna i det i förhållande till det visade motsatta läget, så att minnena RAMÅ och RAM, är förbundna med WO '15 ao 50 55 40 7810456-9 en intern adressbuss IBUSa och en intern databuss IBUSd. Sam- ¶_tidigt är dataminnenas styringångar genom en ytterligare om- kopplare US omkopplade från EAS till en motsvarande anslut- ning av centralenheten CPU, så att skriv- och lästrafiken kan ske inom datorn. Styrningen av de olika omkopplarna i rätt takt sker synkront med busscyklerna genom en takttidgivare TZ.

Till de interna bussarna IBUSa och IBUSd är utom central- enheten CPU ansluten ett subprogramminne PROM samt ett minne EPROM5 för det logiska programmet, Såsom det kommer att för- klaras närmare, sker databearbetningen inom arbetsintervallet genom att anropa de genom sina adresser identifierade data från dataminnena genom att bilda logiskt samband mellan i PROM och EPROM5 lagrade order samt under mellanlagring och dylikt i arbetsminnet RAM5.

I mikrodatorns arbetsintervall anropas det logiska min- nets EPROM3 minnespositioner från den interna databussen IBUSa i förutbestämd ordningsföljd, exempelvis i naturlig ordnings- följd av minnespositionsadresserna och dessa avger de motsva- rande uppgifterna för operatorer, operander eventuellt para- metrar och resultat d v s även operator- och dataadresser till den interna databussen IBUSd. Datorns arbetscykel är alltså bestämd genom förloppet och innehållet genom den an- ropade minnesadressekvensen och genom de tillhörande operator- och dataadresserna i förbindelse med de i dataminnena RAM¿, ' RAM, befintliga data. Enligt detta bildas 1 logikprogram- minnet minnesnositionssekvenser av efter varandra följande anropade minnespositioner och tilldelas vardera ett funktions- element som är identifierat genom sin operator resp. operator- adressen. Det kan således vara fråga om exempelvis summerings- element, differentierings- eller integreringselement, vilka vardera motsvarar en enda operator med i allmänhet flera ope- rander och ett resultat. Genom sammanställning av en sådan minnespositionssekvens och tilldelande av de enskilda minnes- positionerna till de önskade identifieringsdeta resp. adres- sernn,vilka kan uppfattas av centralenheten, kan således god- tyckliga funktionselement förverkligas. Dessutom ger hela för- loppet av de olika funktionselement-minnespositionssekvenserna en kombinerad funktionsenhet i motsvarighet till en komplex koppling. På detta sätt kan exempelvis funktionsenheter för- verkligas som regulatorer och dylikt. 10 '15 50- as. .,_.--.,._._-_...._..___.___.. _._.__._..._-. _ ___... -., n. ,_ 7810456-9 Fig. 2 visar programstrukturen för en regulator som utföringsexempel. Inom denna enhet föreligger sex funktions- element, vilka är identifierade genom sin operator resp. ope- ratoradressen, nämligen en första summeringskrets R4, en första parameterkrets P2, en integrator RB, en andra para- meterkrets P4, en multiplikator R5 och en andra summerings- krets R6. Nämnda symboler står för motsvarande operatoradres- ser eller identiteter, vilka står i minnespositionen 41 resp. 21 resp. 51 resp. 41 resp. 51 resp. 61 i logikprogramminnet EPROM5 och utläses genom anrop av respektive minnespositions- adress. De enskilda funktionselementen år dessutom till- ordnade vardera en minnespositionssekvens, varvid operator- adressminnespositionen alltid är den första i denna sekvens och genom sitt anrop aktiverar hela sekvensen. Så omfattar minnespositionssekvensen, som tillhör funktionselementet R1 (operatorn) minnespositionsadresserna 11-15, varvid i posi- tionerna 12 och 15 står ingàngsoperandadresserna D14 och D12 i 14, en återkopplad resultatadress E6 och i 45 enhetens re- sultatadress E4. I de efter operatoradressen anordnade min- nespositíonerna kan exempelvis stå resultatadresser för övriga element eller även övriga_redan inom hela enheten anordnade operand- eller parameteradresser. På detta sätt återspeglar strukturen för den fasta minnespositionstillhörig- heten till adresserna även nela funktionsenhetens struktur.

Beläggningen och tilldelningen av de ytterligare minnes- positionerna framgår utan vidare av fig. 2, varvid operand- adresserna betecknas med D, parameteradresserna med P och re- sultatadresserna med E, följda av funktionselementets nummer.

Före respektive operator resp. dataadress är angiven en minnes- positionsadress som infogar sig i funktionselementet adress- sekvens.

Funktionslogikens förverkligande medelst ett programmer- bart minne har fördelen att den blir lätt hanterbar och even- tuellt även kan korrigeras. I princip kommer emellertid även ett utförande genom speciella tilldelningsanordningar som halvledarnät eller dylikt i fråga.

Claims (3)

1. lO 15 20 25 7810456-9 s 6 Patentkrav l. Anordning för processdatabearbetning med en centralenhet, ett arbetsminne och ett programminne, vars innehåll definierar funktionselement och deras samman- koppling och vars minnespositioner kan tillfrågas i en fast ordningsföljd, k ä n n e t e c k n a d av att minnesplatserna i ett andra arbetsminne (RAM1,RAM2) kan av en takttidgivare (TZ) för ett första intervall för- bindas med en första databuss (Eda,Edb) i beroende av de av tilldelningsanordningar (EPROM1,EPROM2, omkopplare EAS) avkodade cykliskt löpande adresser hos en första adressbuss (Ea) och för ett andra intervall förbindas med en andra databuss (IBUSd) i beroende av adresserna på en andra adressbuss (IBUSa) och att den andra data- bussen (IBUSd) och den andra adressbussen (IBUSa) är förbundna med centralenheten (CPU) vid det första arbets- minnet (RAM3) och med programminnet (EPROM3) som på en första minnesplats bestämmer en funktion och på de följande minnesplatserna adresserna för operanderna i det andra arbetsminnet (RAM1,RAM2).
2. 2. Anordning enligt krav 1, k ä n n e t e c k n a d av att programminnet (EPROM3) är utformat som programmer- bart fast minne.
3. 3. Anordning enligt krav l eller 2, k ä n n e - t_e c k n a d av att ett med den andra databussen (IBUSd) och den andra adressbussen (IBUSa) i förbindelse stående fastvärdesminne (FROM) är anordnat för lagring av subprogram- _men.