SE440831B - Anordning for omvandling av virtuella adresser till reella adresser for databehandlingssystem med realtidsbearbetning - Google Patents

Anordning for omvandling av virtuella adresser till reella adresser for databehandlingssystem med realtidsbearbetning

Info

Publication number
SE440831B
SE440831B SE7906180A SE7906180A SE440831B SE 440831 B SE440831 B SE 440831B SE 7906180 A SE7906180 A SE 7906180A SE 7906180 A SE7906180 A SE 7906180A SE 440831 B SE440831 B SE 440831B
Authority
SE
Sweden
Prior art keywords
circuit
signal
output
primary memory
validity
Prior art date
Application number
SE7906180A
Other languages
English (en)
Other versions
SE7906180L (sv
Inventor
J M Allain
D Courtel
J-L Joubert
J-P Vidonne
Original Assignee
Materiel Telephonique
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Materiel Telephonique filed Critical Materiel Telephonique
Publication of SE7906180L publication Critical patent/SE7906180L/sv
Publication of SE440831B publication Critical patent/SE440831B/sv

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02Addressing or allocation; Relocation
    • G06F12/06Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615Address space extension
    • G06F12/0623Address space extension for memory modules

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)
  • Executing Machine-Instructions (AREA)

Description

æ9fe§1>ms+fl . _ Segmentering gör det nödvändigt att konsultera segmenteti- kett-tabellen för varje åtkomstoperation i primärminnet, emedan den virtuella adressen, vilken är den enda av programmeraren kän- da adressen, endast anger adressdifferensen, d v s den relativa adressen, i segmentet. För erhållande av den absoluta adressen är det nödvändigt att addera denna adressdifferens till segmen- tets bas- eller startadress, vilken ges av segmentetikett-tabellen.
Denna basadress, som består av ett givet binärt tal, är konven- tionellt förbunden med en åtkomstkod och data, som anger segmen- tets storlek, för bildande av en segmentetikett. Det är databe- handlingssystemets operativsystem, som styr segmentetikett- tabellen, d v s placeringen av segmenten i primärminnet.
Grupperingen av segment i funktionsmängder leder till kon- sultation av ett funktionsmängdnummerregister före varje åtkomst- operation i segmentetikett-tabellen, eftersom det är fördelaktigt att använda ändringsinstruktioner för funktionsmängden för uppda- itering av funktionsmängdnummerregistret i stället för att ange detta nummer i alla instruktioner för samma funktionsmängd. Det- ta ökar databehandlingssystemets effektiva adresseringskapacitet.
Vid kända databehandlingssystem med multiprogramkörning, vilka använder segmentering och uppdelning av program i funktions- mängder, anropas ett övervakningsprogram för varje funktionsmängd- ändring för uppdatering av basregistren.
En nackdel med den programstyrda uppdateríngsmetoden är den relativt långa exekveringstiden. Nackdelen med denna metod ökar sålunda med antalet funktionsmängdändringar, vilket är speciellt stort i databehandlingssystem, som användes i elektroniska tele- fonväxlar.
I de kända systemen uppdaterar vidare övervakningsprogram- met alla centralenhetens basregister vid varje funktionsmängd- ändring. Denna metod ökar onödígt övervakningsprogrammets exekve- ringstid. Speciellt vid databehandlingssystem i telefonväxlar är det mycket ovanligt, att alla segmenten i samma funktionsmängd behandlas, innan funktíonsmängden ändras. Ändamålet med uppfinningen är att undanröja de ovan beskriv- na nackdelarna. Detta uppnås enligt uppfinningen genom att anord- ningen ges de i kraven angivna kännetecknen. 179061' 69-0 En utföringsform av anordningen enligt uppfinningen skall nu närmare beskrivas nedan med hänvisning till de bifogade rit- ningarna.
Fig. 1 är ett blockschema över adressomvandlingsanordningen och dennas omgivning.
Pig. 2 är ett detaljerat kopplingsschema för validitets- indikeringstabellen.
Pig. 3 är ett detaljerat kopplingsschema för primärminnets åtkomstorderkrets. .
Pig. 1 visar, att adressomvandlingsanordningen står i för- bindelse med centralenheten 2 och det primära minnet 3. Adressom- vandlingsanordningen 1 innefattar basregister H, vilka är i stånd att lagra en del av segmentetiketterna för den löpande funktions- mängden; en adderare 5 för bildande av den reella adressen, d v s primärminnesadressen för normal åtkomst för exekvering av en inst- ruktion; och ett register 6 för bildande av den förberedande ad- ressen, d v s primärminnesadressen för förberedande åtkomst till segmentetikett-tabellen 7, vilken är placerad i primärminnet.
I enlighet med uppfinningen innefattar adressomvandlings- anordningen 1 en anordning 8 för uppdatering av basregistren, vilken i sig innefattar en tabell 9, som anger validiteten med avseende på den löpande funktionsmängden för de segmentetiketter, som innehàlles i basregistren, och en åtkomstorderkrets 10 för primärminnet, vilken beordrar antingen normal åtkomst eller för- beredande åtkomst till segmentetikett-tabellen åtföljd av normal åtkomst beroende på om den segmentetikett, som definieras i den löpande instruktionen, finnes i basregistren eller ej. ÅWfiól-'í-*O ' u Den virtuella adressen åstadkommes av ett register 11 för virtuell adress, vilket är anordnat i centralenheten. Detta re- gister innehåller det löpande segmentets nummer (bitarna S0-Su) och adressdifferensen i detta segment (bitarna NL0-NLQ). Instruk- tionsoperationskoden (bitarna OP0-OP7) åstadkommes av ett instruk- tionsregister 11', vilket är anordnat i centralenheten. Den löpan- de funktionsmängdens nummer (bitarna En-EB) åstadkommas av ett register 12, vilket är anordnat i centralenheten. Segmentetikett- tabellens startadress (bitarna BO-B6) åstadkommes av en stackvisa- re 13, vilken är anordnad i centralenheten.
Termen "löpande" avser alla operationer, som utföres efter laddningen av instruktionen i instruktionsregistret. Adderaren 5 bildar den reella adressen (bitarna AR9-AR ) av den segmenteti- kett (bitarna B50-BS19 adressdifferensen i segmentet (bitarna NL 31 ), som åstadkommes av basregistren, och 0-NL9), som åstadkom- mes av registret 11. Registret 6 bildar den förberedande adres- sen (bitarna AP13-AP31) genom hopslagning av segmenttalet, funk- tíonsmängdtalet och segmentetikett-tabellens startadress. Central- enheten innefattar även en krets 14 för avkodning av ändrings- instruktioner för funktionsmängden, vilken matas med operations- koden. I Det antal bitar, som utvalts för kodning av de olika signa- lerna, är endast ett exempel för att illustrera uppfinningen.
Detta tal kan modifieras godtyckligt inom ramen för uppfinninge- tanken. 7 Den ovan beskrivna anordningens funktion skall nu beskri- vas med avseende på de olika instruktionstyperna.
Om instruktionens operationskod anger, att instruktionen icke är en ändringsinstruktion för funktionsmängden, sänder cent- ralenheten en signal DM med begäran om åtkomst till primärminnet till centralenhetens åtkomstorderkrets 10. Orderkretsen 10 kont- rollerar först om den löpande segmentetiketten finnes i basre- gistren genom att tillföra det löpande segmentnumret till ingång- en på validitetsindikeringstabellen, vilken sedan sänder en va- liditetssígnal VDS för segmentetiketten till orderkretsen 10.
Om signalen VDS anger, att den löpande segmentetiketion finnes i basregistren, d v s om denna etikett får validitets- indikering, beordras normal åtkomst genom tillförsel av det lö- pande segmetnnumret till ingången på basregistren, vilka sedan överför etikettbasvärdet till addcraren 5. Orderkrctsvn 10, vil- mentetiketten 7906180-0 ken tillföres den reella adressen och den förberedande adressenl väljer ut den reella adressen och sänder en minnesåtkomsttrigger- signal DCM till primärminnet. Eftersom prímärminnesadressen (bi- tarna AM9-AM31) är lika med den reella adressen, kan de data, som är inlästa i primärmínnet (bitarna DOM0-DOM31) uttagas av central- enheten. För detta ändamål omvandlas minnessvarssignalen RM, som sändes av primärminnet till orderkretsen 10, av orderkretsen 10 till en datavaliditetssignal DV för centralenheten.
Om å andra sidan signalen VQS anger, att den löpande seg- icke finnes i basregistren, beordras förberedande åtkomst till segmentetikett-tabellen. För detta ändamål utväljer orderkretsen 10 den förberedande adressen och sänder en minnes- åtkomsttriggersignal DCM till primärminnet. Eftersom primärmin- nesadressen är lika med den förberedande adressen, inhíberar or- derkretsen 10 utsändningen av signalen DV till centralenheten och möjliggör skrivning av bitarna DOM0-DOM31 i basregistren ge- nom tillförsel till basregistren av en skrivordersignal ERB. Or- derkretsen 10 sänder sedan en skrivordersignal EIV till validi- tetsindikeringstabellen för ändring av tillståndet i validitets- indikatorn för det löpande segmentets etikett. Reelladressåt- komst kan sedan beordras och operationen utföres såsom ovan be- skrivits.
Om instruktionens operationskod anger, att instruktionen är en ändringsinstruktíon för funktionsmämgden, ändrar operations- kodavkodaren tillstânden i alla validitetsindikatorerna i tabel- len 9 medelst en signal ETIV, och även innehållet i funktions- mängdnummerregistret 12 ändras.
I det i fig. 1 visade exemplet kodas segmentnumret med hjälp av 5 bitar (So-Su). Det maximala antalet n av segment per funk- tionsmängd är då 32.
Den i fig. 2 visade validitetsindikeringstabellen innehål- ler då 32 indikeringsvippor BIO-BI31 av D-typ.
Läskretsen för validitetsindikeringstabellen består av en läsmultiplexor 15, vilken har 32 ingångar, som är förbundna med ut- gångar Q på indikeringsvipporna, och vilken styres av det löpan- de segmentets nummer (bitarna S0~Su). Utgängssignalen VDS från multiplexorn 15 är lika med den signal, som är tillgänglig på den indikeringsvippa, vars nummer sammanfaller med segmentnumret.
Ingångarna D på de n indikeringsvipporna hülles i det lo- giska 1-tillståndet. i V-Éflfiïlaßïfirfl ' e Inikeringsvippans skrivkrets består av en koincidenskrets, som har 32 och-grindar P0-P31, vilka var och en har en ingång som matas med skrivordersignalen EIV för validitetsindikerings- tabellen, en annan ingång som är ansluten till en av utgångarna på segmentnummeravkodaren 16, och en utgång som är ansluten till klockingången CK på en av indikeringsvipporna. Avkodaren 16 har en ingång, som hålles i det logiska 1-tillståndet och styres av bitarna S0-Su. Ingången CL för drivning av de 32 indikeringsvip- porna till noll matas med signalen ETIV, som erhålles på utgång- en från avkodningskretsen för funktionsmängdändringsinstruktionenl Efter en åtkomstbegäran DM till primärminnet testar order- kretsen 10 signalen VDS. Om signalen VDS är en logisk 1, anger detta, att det löpande segmentets etikett finnes i basregistren, vilket tillåter normal åtkomst. Om signalen VDS är en logisk 0, beordrar orderkretsen 10 förberedande åtkomst till segmentetikett- tabellen och sänder sedan, när etiketten är införd i basregist- ren, en logisk 1~signal EIV till validitetsindikeringstabellen.
Denna signal EIV aktiverar sedan tillsammans med avkodaren 15 den indikeringsvippa, vars nummer svarar mot det löpande segmen- tets nummer, varigenom denna vippas utgång Q ändras till den lo- giska nivån 1.
Av fig.3 framgår, att primårminnets åtkomstorderkrets in- nefattar en multiplexor 17 för adressering av primärminnet, en sekvenseringsanordning som består av en första fördröjningsled- ning 18 och en andra fördröjningsledning 19, en krets 20 för de- tektering av segmentetikettens validitet, en krets 21 som styr multiplexorn 17, en skrivorderkrets 22 för basregistren, en skriv- orderkrets 23 för validitetsindikeringstabellen, en åtkomsttríg- gerkrets 24 för primårminnet och en krets 25, som ger validite- ten för de data, vilka läses i primärminnet.
Den första fördröjningsledningen 18 har en ingång 26, vil- ken utgör den första ingångsklämman för sekvenseringsanordningen och vilken tillföres primärminnets åtkomstbegäransignal DM; en utgång 27, vilken utgör den första utgångsklämman för sckvun v- I“i.r1¿g:;<1I1c>1*cJr1:i11;1«r1| cJc*I1 \/ i JJ\c'|1 (1 l:;l r'.|r~ <*|1 I ¿3r*:;l .1 ull ;¿{1|1;¿:::; í;§x1.| I 'l'1 från uekvenserlngsanordningen; en utgång 78, vilken utgör dvn andra utgångsklämman på sekvenseringsanordningen och vilken alst- rar en andra utgångssignal T2 från sekvenseringsanordningen; och en utgång 29, vilken utgör den tredje utgångsklämman för sekven- 7906180-0 seringsanordningen och vilken alstrar en tredje utgângssignal T3 från sekvenseringsanordningen.
Den andra fördröjningsledningen 19 har en ingång 30, vil- ken utgör den andra ingångsklämman för sekvenseríngsanordningen och vilken tillföres primärminnets kvíttenssignal RM; en utgång 31, vilken utgör den fjärde utgângsklämman för sekvenseringsan- ordningen och vilken alstrar en fjärde utgångssignal Tu från sek- venseringsanordningen; en utgång 32, vilken utgör den femte ut- gångsklämman för sekvenseringsanordningen och vilken alstrar en femte utgångssignal T5 från sekvenseringsanordningeng en utgång 33, vilken utgör den sjätte utgångsklämman för sekvenseringsan- ordningen och vilken alstrar en sjätte utgångssignal TG från sek- venseringsanordningen.
Validitetdetekteringskretsen 20 består av en validitetsde- tekteringsvippa 34 av JK-typ, vars ingång J tillföres signalen VDS vilken inverterats av inverteraren 35, vars ingång K hålles i det logiska 0-tillståndet, vars 0-drivande ingång CL tillföres den femte utgångssignalen TS från sekvenseringsanordningen, vars klockingång CK tillföres den första utgångssignalen T1 fråisekven- seringsanordningen, och vars utgång Q avger validitetsdetekte- ringssignalen DTV.
Multiplexorns 17 ingångssignaler består av den reella adres- sen (bitarna AR9-AR31), som alstras av adderaren 5, och den för- beredande adressen (bitarna AP13-AP31), som alstras av registret 6. Vid beordring medelst signalen SAD, som alstras av kretsen 21, åstadkommer multiplexorn 17 primärminnesadressen (bitarna AM9- AM 31 ta och-grind, som tillföres signalen DTV och den tredje utgångs- ). Primärminnets adresseríngsorderkrets 21 består av en förs- signalen T3 från sekvenseringsanordningen.
Skrivorderkretsen 22 för basregistren består av en andra och-grind, vilken tillföres signalen DTV och den fjärde utgångs- signalen TH från sekvenseringsanordningen.
Skrivorderkretsen 23 för validitetsindikeringstabellen be- står av en tredje och-grind, vilken tillföres signalen DTV och den femte utgångssignalen T5 från sekvenseringsanordníngen. Åtkomsttriggerkretsen ZH för primärminnet består av en triggande vippa 36 av D-typ, vars ingång D hålles i det logiska 1-tillståndet, vars klockingâng CK tillföres utgångssignalen från en första eller-grind 37 som tillföres den andra och den sjätte utgångssignalen från sekvenseringsanordningen, vars 0- Eäñåfl 89* 0 drivande ingång CL tillföres utgångssignalen från en andra eller- grind 38 som tillföres signalen DTV och den femte utgångssigna- len T5 från sekvenseringsanordningen, och vars utgång Q alstrar åtkomsttriggersignalen DCM för primärminnet.
Kretsen 25, som ger validiteten för de data, vilka läses i primärminnet, består av en fjärde och-grind 39, vilken tillfö- res signalen RM, som mottages på sekvenseringsanordningens andra ingångsklämma, och signalen DTV, som inverteras av en invertera- re H0. _ Såsom svar på en första ingångspuls till sekvenseríngsanord- ningen, d v s på en begäran om åtkomst till primärminnet från centralenheten, ger signalerna T1, T2 och T3 en första, en andra respektive en tredje utgångssignal från sekvenseringsanordningen, vilka är fördröjda i förhållande till varandra och i förhållande till den första ingångspulsen till sekvenseringsanordningen med ett intervall, som bestämmes av den första fördröjningsledningen 18. Den första utgångspulsen från sekvenseringsanordningen akti- verar validitetsdetekteringsvippan 3U.
Om det löpande segmentets etikett icke finnes i basregist- ren, d v s om signalen VDS är en logisk U, ändras signalen DTV till en logisk 1. Triggervippan 36 för åtkomst till minnet akti- veras vid den andra utgångspulsen från sekvenseringsanordningen och denna vippa åstadkommer då förberedande åtkomst till segment- etikett-tabellen med en förberedande adress, som alstras av mul- tiplexorn 17 vid den tredje utgångspulsen från sekvenseringsan- ordningen. Efter exekveringen av den förberedande åtkomsten ut- gör minnets kvittenssignal RM en puls, vilken bildar den andra ingångssignalen till sekvenseringsanordningen. Emedan signalen DTV är en logisk 1, spärrar validitetskretsen 25 utsändandet av signalen DV till centralenheten. Såsom svar på denna andra in- gångspuls ger signalerna Tu, T5 och T6 en fjärde, en femte res- pektive en sjätte utgângspuls från sekvenseringsanordningen, vilka är fördröjda i förhållande till varandra och i förhållande till den andra ingângspulsen med ett intervall, som bestämmas av den andra fördröjningsledningen 19. Signalen ERB aktiveras på den fjärde utgångspulsen från sekvenseringsanordningen och denna signal beordrar inskrivning av etiketten i basregistren.
Signalen BIV aktiveras på den femte utgångspulsen från sekven- 7906"180-0 seringsanordningen och denna signal beordrar ändring av etikett- validitetsindikatorn till en logisk 1. Samtidigt ändras signalen DTV tillbaka till en logisk 0 på den femte utgångspulsen från sekvenseringsanordningen. Triggervippan 36 aktiveras åter på den sjätte utgångspulsen från sekvenseringsanordningen, och denna vippa åstadkommer normal åtkomst till primärminnet med den reel- la adress, som åstadkommes av multiplexorn 17. Efter exekveringen av den reella adressen ger signalen RM en puls. Emedan signalen DTV är en logisk 0, möjliggör validitetskretsen 25 sändningen av signalen DV till centralenheten. K Om det löpande segmentets etikett finnes i basregistren, .d v s om signalen VDS är en logisk 1, förblir signalen DTV en logisk 0 vid den första utgångspulsen från sekvenseringsanord- ningen. Triggervippan 36 aktiveras vid den andra utgângspulsen från sekvenseringsanordningen, och denna vippa åstadkommer där- igenom normal åtkomst med den reella adress, som alstras av mul- tiplexorn 17. Emedan signalen DTV är en logisk O vid exekvering av normal åtkomst, möjliggör validitetskretsen 25 sändningen av signalen DV till centralenheten.
Det inses sålunda, att basregistren uppdateras automatiskt, d v s utan att programmeraren behöver bekymra sig därom, efter- som uppdateringsanordningen för basregistren helt består av fast kopplad logik. Vidare inses att denna uppdatering utföres på be- gäran medelst validitetsindikeringstabellen, d v s i mån av be- hov i stället för systematiskt, eftersom etiketterna för de seg- ment, som icke användes i samma funktionsmängd, icke laddas i basregistren. Den databehandlingshastighet, som erhålles medelst en basregisteruppdateringsanordning av denna typ, är sålunda vä- sentligt högre än den som uppnås med användande av ett övervak- ningsprogram.
Automatisk uppdatering på begäran kan även åstadkommas med användande av samma princip medelst mikroprogrammerad automation i stället för medelst fast kopplad automation. Även om uppfinningens principer ovan beskrivits i samband med ett praktiskt exempcl,¿h\det uppenbart att detta exempel icke är avsett att begränsa ramen för uppfinningstanken. ..._...___._.. »V - V.__.~7

Claims (10)

79Û618Ü~Ü Patentkrav
1. Anordning för omvandling av virtuella adresser till reella adresser för databehandlingssystem med realtidsbearbetning, i vilka programmen är uppdelade i funktionsmängder och varje funktionsmängd själv är uppdelad i segment, varvid adressom- vandlingen utföres medelst ett funktionsmängdnummerregister (12), varvid anordningen innefattar ett segmentetikett-tabell- minne (7), som är anordnat i databehandlingssystemets primär- minne (3), basregister (H), som är anordnade i databehandlings- systemets centralenhet (2) och är i stånd att lagra de segment- etiketter som avser en funktionsmängd samt en adderare (5) för bildande av den reella adressen med utgångspunkt från segmenters bas, vilken ges av det löpande segmentets etikett, och adress- differensen inom segmentet, vilken ges av den virtuella adres- sen för den löpande instruktionen, k ä n n e t e c k n a d av en anordning (8) för uppdatering av basregistren, vilken består av en tabell (9), som indikerar validiteten med avseende på den löpande funktionsmängden för de segmentetiketter, som innehålles i basregistren (4), och en âtkomstorderkrets (10) för primärminnet för beordran av antingen normal åtkomst för exekvering av en instruktion eller preliminär åtkomst till seg- mentetikett-tabellminnet (7) åtföljd av normal åtkomst beroen- de på huruvida det löpande segmentets etikett finnes i basre- gistren (H) eller ej. U
2. Anordning enligt krav 1, vid vilken centralenheten (2) har en krets (14) för avkodning av ändringsinstruktioner för funktions- mängden, k ä n n e t e c k n a d av att validitetsindikerings- tabellen (9) består av n indikeringsvippor (BIO-BI31) av D-typ; där n är det maximala antalet segment per funktionsmängd, varvid varje indikeringsvippa har en drivande ingång (CL), som tillföres utgångssignalen (ETIV) från avkodningskretsen (14), och D-ingången hâllen i det logiska 1-tillståndet, varjämte dessa vippor har en läskrets, som består av en läsmultiplexor (15) med n ingångar, vil- ken är ansluten till utgångarna (Q) på indikeringsvipporna och styres av det löpande segmentets tal, och en skrivkrets, som be- står av en'krets (P0-P ), vilken detekterar koincidenu mellan en skrivordersignal (EIV) för validitetsindikeringstabellen, vilken alstras av primärminnets âtkomstorderkrets (1Û),och utgångssigna- ~ 7906? 80-0 ll len från en nummeravkodare (15) för det löpande segmentet.
3. Anordning enligt krav 1 och 2, k ä n n e t e c k n a d av att primärminnets åtkomstorderkrets (10) innefattar en multi- plexor (17) för adressering av primärminnet, vars ingångssignaler (AR, AP) alstras av adderaren (5) och av en krets (5) för bildan- de av den förberedande adressen och vars utgängssígnal (AM) utgör primärminnesadressen; en sekvenseringsanordning (18,19), vilken är i stånd att alstra ett givet pulståg såsom svar på en begäran (DM) om åtkomst till primärminnet från centralenheten och ett svar (RM) från primärminnet till centralenheten; en krets (20) för detektering av segmentetikettens validitet, vilken aktiveras av sekvenseringsanordningen och styres av validitetsindikerings- tabellen (9); en styrkrets (21) för den primärminnet adresseran- de multiplexorn; en skrivorderkrets (22) för basregistren; en skrivorderkrets (23) för validitetsindikeringstabellen; en åtkomst- triggerkrets (24) för primärminnet och en krets (25), som ger validiteten för de data, vilka läses i primärminnet, vilka kretsar båda aktiveras av sekvenseringsanorningen och styres av validitets- detekteringskretsen. H.
Anordning enligt krav 3, k ä n n e t e c k n a d av att sek- venseringsanordningen består av en företa íördröjningsledning (lv), vilken är i stånd att på en första, en andra och en tredje utgångs- klämma (27-29) alstra första, andra och tredje sekvensutgàngspul- ser (T1-TS), vilka är fördröjda i förhållande till varandra och i förhållande till en första ingångspuls (DM) till sekvenseringsan- ordningen, vilken mottages på en första ingångsklämma (26) på sek- venseringsanordningen och är alstrad av en begäran om åtkomst till primärminnet från centralenheten, och av en andra fördröjningsled- ning (19), vilken är i stånd att på en fjärde, en femte och en sjät- te utgângsklämma (31-33) på sekvenseringsanordningen alstra fjär- de, femte och sjätte sekvensutgångspulser (Tu-Th), vilka är för- dröjda i förhàllande till varandra och i förhållande till en andra ingångspuls (RM) till sekvenseringsanordningen, vilken mottages pa en andra ingângsklämma (30) på sekvenseringsanordningen och är alstrad av en kvittenssignal från primärminnet, vilken är avsedl för centralenheten. a vragaßnlanr-.o l i
5. Anordning enligt krav 2, 3 och U, k ä n n e t e c k n a d av att validitetsdetekteringskretsen (20) för segmentetiketten består av en detekteringsvippa (3R) av JK-typ, vilken aktiveras av den första utgångspulsen (T1) från sekvenseringsanordningen och har sin ingång J ansluten till utgången på validitetsindike- ringstabellens läsmultiplexor (15), sin K-ingång hållen i det logiska 0-tillståndet och sin 0-drivande ingång ansluten till den femte utgångsklämman (32) på sekvenseringsanordningen.
6. Anordning enligt krav 3, H och 5, k ä n n e t e c k n a d av att multiplexorstyrkretsen (21) består av en första och-grind, vilken tillföres den signal (DTV), som erhålles på dctektcringsvíppans (3H) utgång Q, och den signal (T3), som erhålles på den tredje ut- gångsklämman (29) på sekvenseringsanordningen.
7. Anordning enligt krav 3, H och 5, k ä n n e t e c k n a d av att skrivorderkretsen (22) för basregistren består av en andra och-grind, vilken tillföres den signal, som erhålles på detekte- ringsvippans (3U) utgång Q, och den signal (Tu), som erhålles på den fjärde utgångsklämman (31) på sekvenseringsanordningen.
8. Anordning enligt krav 3, 4 och 5, k ä n n e t e c k n a d av att validitetsindikeringstabellens skrivorderkrets (23) består av en tredje och-grind, vilken tillföres den signal, som erhålles på detekteringsvippans (34) utgång Q, och den signal (TS), som er- hålles på den femte utgångsklämman (32) på sckvonseringsanord- ningen.
9. Anordning enligt krav 3, 4 och 5, k ä n n e t e c k n a d av att primärminnets åtkomsttriggerkrets (24) består av en trigger- vippa (36) av D-typ, vilken aktiveras av utgångssignalen från en första eller-grind (37), vilken tillföres de signaler (T2, T6), som erhålles på den andra och den sjätte utgångsklämman (28,33) på sekvenseringsanordningen, vars ingång D hålles i det logiska 1-tillståndet och vars 0-drivande ingång är ansluten till utgången på en andra eller-grind (38), vilken tillföres den signal (DTV), som erhålles på detekteringsvippans (SH) utgång Q, och den signal (T5), som erhålles på den femte utgångsklänmmn (32) på sekvense- ringsanordningen. _
10. Anordning enligt krav 3, H och 5, k ä n n e t e c k n a d av att validitetskretsen (25) består av en fjärde øch-grind (39), som tíllföres den signal (RM), som erhålles pä den andra jngángsklämmen (BH) pä sekvenseringsanordningen och den signal, som erhålles på ui- gången Ü på detekteringsvippan.
SE7906180A 1978-07-19 1979-07-18 Anordning for omvandling av virtuella adresser till reella adresser for databehandlingssystem med realtidsbearbetning SE440831B (sv)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7821403A FR2431732A1 (fr) 1978-07-19 1978-07-19 Dispositif de conversion d'adresse virtuelle en adresse reelle

Publications (2)

Publication Number Publication Date
SE7906180L SE7906180L (sv) 1980-01-20
SE440831B true SE440831B (sv) 1985-08-19

Family

ID=9210908

Family Applications (1)

Application Number Title Priority Date Filing Date
SE7906180A SE440831B (sv) 1978-07-19 1979-07-18 Anordning for omvandling av virtuella adresser till reella adresser for databehandlingssystem med realtidsbearbetning

Country Status (14)

Country Link
US (1) US4319322A (sv)
AU (1) AU4902179A (sv)
BE (1) BE877784A (sv)
BR (1) BR7904557A (sv)
CA (1) CA1127317A (sv)
DE (1) DE2929280A1 (sv)
ES (1) ES482579A1 (sv)
FR (1) FR2431732A1 (sv)
GB (1) GB2027549B (sv)
GR (1) GR69254B (sv)
IT (1) IT1235756B (sv)
SE (1) SE440831B (sv)
SU (1) SU1162377A3 (sv)
TR (1) TR20120A (sv)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4432053A (en) * 1981-06-29 1984-02-14 Burroughs Corporation Address generating apparatus and method
JPS59128670A (ja) * 1983-01-12 1984-07-24 Hitachi Ltd ベクトル処理装置
US4654789A (en) * 1984-04-04 1987-03-31 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility
US4677548A (en) * 1984-09-26 1987-06-30 Honeywell Information Systems Inc. LSI microprocessor chip with backward pin compatibility and forward expandable functionality
US4777589A (en) * 1985-06-28 1988-10-11 Hewlett-Packard Company Direct input/output in a virtual memory system
AU597363B2 (en) * 1987-05-22 1990-05-31 Honeywell Bull Inc. Present bit recycle and detect logic for a memory management unit
JPH01112450A (ja) * 1987-10-27 1989-05-01 Sharp Corp メモリ管理ユニット
EP0333215B1 (en) * 1988-03-18 1994-08-31 Wang Laboratories Inc. Distributed reference and change table for a virtual memory system
JPH0293952A (ja) * 1988-09-30 1990-04-04 Hitachi Ltd 仮想計算機システム
FR2722319B1 (fr) * 1994-07-08 1996-08-14 Thomson Csf Dispositif de visualisation couleurs
JP2820048B2 (ja) * 1995-01-18 1998-11-05 日本電気株式会社 画像処理システムとその記憶装置およびそのアクセス方法
FR2751398B1 (fr) * 1996-07-16 1998-08-28 Thomson Csf Dispositif d'eclairage et application a l'eclairage d'un ecran transmissif
EP1293905A1 (en) * 2001-09-17 2003-03-19 STMicroelectronics S.r.l. A pointer circuit
US20140059283A1 (en) * 2012-08-23 2014-02-27 Advanced Micro Devices, Inc. Controlling a memory array

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL6806735A (sv) * 1968-05-11 1969-11-13
US3588829A (en) 1968-11-14 1971-06-28 Ibm Integrated memory system with block transfer to a buffer store
US3815101A (en) * 1972-11-08 1974-06-04 Sperry Rand Corp Processor state and storage limits register auto-switch
JPS51115737A (en) * 1975-03-24 1976-10-12 Hitachi Ltd Adress conversion versus control system
GB1515376A (en) * 1975-07-09 1978-06-21 Int Computers Ltd Data storage systems
US4042911A (en) * 1976-04-30 1977-08-16 International Business Machines Corporation Outer and asynchronous storage extension system
US4084225A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator
US4084226A (en) * 1976-09-24 1978-04-11 Sperry Rand Corporation Virtual address translator

Also Published As

Publication number Publication date
GB2027549A (en) 1980-02-20
GB2027549B (en) 1982-06-30
DE2929280A1 (de) 1980-01-31
BE877784A (fr) 1979-11-16
CA1127317A (fr) 1982-07-06
ES482579A1 (es) 1980-04-01
SE7906180L (sv) 1980-01-20
US4319322A (en) 1982-03-09
IT7924363A0 (it) 1979-07-16
AU4902179A (en) 1980-01-24
FR2431732A1 (fr) 1980-02-15
FR2431732B1 (sv) 1982-01-08
SU1162377A3 (ru) 1985-06-15
IT1235756B (it) 1992-09-28
GR69254B (sv) 1982-05-11
BR7904557A (pt) 1980-04-08
TR20120A (tr) 1980-09-01

Similar Documents

Publication Publication Date Title
US3209330A (en) Data processing apparatus including an alpha-numeric shift register
SE440831B (sv) Anordning for omvandling av virtuella adresser till reella adresser for databehandlingssystem med realtidsbearbetning
US3312951A (en) Multiple computer system with program interrupt
US4028683A (en) Memory patching circuit with counter
US3470542A (en) Modular system design
US3217298A (en) Electronic digital computing machines
US3553651A (en) Memory storage system
CH422394A (de) Verfahren zur Programmunterbrechung programmgesteuerter, elektronischer Rechenanlagen
US3560933A (en) Microprogram control apparatus
US3665417A (en) Flexible computer accessed telemetry
US3408630A (en) Digital computer having high speed branch operation
US4631668A (en) Storage system using comparison and merger of encached data and update data at buffer to cache to maintain data integrity
US4142246A (en) Sequence controller with dynamically changeable program
US3348211A (en) Return address system for a data processor
US3566366A (en) Selective execution circuit for program controlled data processors
US3248702A (en) Electronic digital computing machines
US3569685A (en) Precision controlled arithmetic processing system
US3509541A (en) Program testing system
US3266024A (en) Synchronizing apparatus
US3353162A (en) Communication line priority servicing apparatus
US3283307A (en) Detection of erroneous data processing transfers
US4356547A (en) Device for processing telephone signals, including a processor and a preprocessor sharing a common memory
US3644900A (en) Data-processing device
US3417374A (en) Computer-controlled data transferring buffer
US3774166A (en) Short-range data processing transfers

Legal Events

Date Code Title Description
NUG Patent has lapsed

Ref document number: 7906180-0

Effective date: 19930204

Format of ref document f/p: F