DE2751533A1

DE2751533A1 - Digitaler korrelator, insbesondere zum korrelieren der von zwei photoelektrischen detektoranordnungen gelieferten digitalsignale

Info

Publication number: DE2751533A1
Application number: DE19772751533
Authority: DE
Inventors: Ivars P Breikss
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1976-11-19
Filing date: 1977-11-18
Publication date: 1978-05-24
Also published as: GB1556084A; JPS5365028A; CA1104259A; JPS5743946B2; US4151511A

Description

Gegenstand der Hauptanmeldung sind ein Verfahren sowie eine Anordnung zur Messung der Entfernung eines Objekts mittels optischer Abbildung des Objekts auf zwei jeweils mehrere Detektoren aufweisenden Detektoranordnungen. Die Detektorausgangssignale werden digitalisiert und dann mit Hilfe eines digitalen Korrelators miteinander verglichen, um festzustellen, um welchen Betrag die Abbildung auf der einen Detektoranordnung gegenüber der Abbildung des Objekts auf der anderen Detaktoranordnung verschoben ist. Der Betrag dieser Verschiebung ist ein Maß für die Entfernung des Objekts. Zweckmäßig wird dabei die Anzahl der Detektorelemente gezählt, um die die beiden Abbildungen gegeneinander versetzt sind.

Die vorliegende Zusatzerfindung befaßt sich mit der Ausgestaltung eines zum Korrelieren der digitalisierten Ausgangssignale der beiden Detektoranordnungen geeigneten digitalen Korrelators. Sie ist jedoch nicht nur für den in der Hauptanmeldung beschriebenen Anwendungsfall, sondern darüberhinaus generell zum Korrelieren zweier Digitalworte geeignet.

Digitale Korrelatoren sind in verschiedenen Ausführungsformen bekannt. Beispiele hierfür zeigen die US-PS 36 46 333, 36 70 151, 37 17 756, 37 25 689, 38 81 101 sowie 39 42 022.

Aufgabe der Erfindung ist es, einenmöglichst einfach und preisgünstig aus wenigen Baugruppen aufgebauten digitalen Korrelator zu schaffen, der schnell und zuverlässig arbeitet, geringen Stromverbrauch hat und auf Grund dessen und seiner geringen Abmessungen auch in tragbaren Geräten, wie Entfernungsmessern, Kameras und dergl. eingesetzt werden kann. Diese Aufgabe wird gelöst durch die im Anspruch 1 gekennzeichnete Erfindung. Vorteilhafte Weiterbildungen ergeben sich aus den Unteransprüchen. Der neue Korrelator kann weitgehend in integrierter Schaltkreistechnik hergestellt werden, so daß er nur wenig Platz beansprucht und äußerst zuverlässig ist. Darüberhinaus läßt er sich kostengünstig herstellen, so daß seiner

809821/0912

Anwendung In optischen Geräten, Insbesondere Film- und Standblldkameras,auch In dieser Hinsicht nichts im Wege steht.

Die Erfindung wird nachfolgend anhand eines in den Zeichnungen wiedergegebenen Ausführungsbeispiels beschrieben. Darin zeigt

Fig. 1 das Blockschaltbild eines digitalen Korrelators und

Fig. 2 eine weitere Ausführungsform der darin verwendeten Vergleichseinrichtung, welche sich durch eine noch verbesserte Genauigkeit auszeichnet.

Der in Fig. 1 wiedergegebene digitale Korrelator vergleicht wiederholt ein erstes Digitalwort A mit einem zweiten Digitalwort B und erzeugt ein Ausgangssignal, welches die Zahl"n" angibt, entsprechend der Anzahl Bits, um die das zweite Digitalwort B gegenüber dem ersten Digitalwort A verschoben wurde. Im gezeigten Ausführungsbeispiel haben beide Digitalworte die gleiche Länge von je 128 Bits. Die spezielle Ausgestaltung des Korrelators kann sich in Abhängigkeit von der Wortlänge ändern. Die beiden Digitalworte werden anfänglich in zwei Schieberegister 10a und 10b eingegeben. Jedem Schieberegister sind Logikschaltkreise zugeordnet, um nach dem anfänglichen Laden des Schieberegisters diese in einen Umlaufzustand zu versetzen. Zu diesen Logikschaltkreisen gehören die UND-Gatter 12a, 12b, 14a und 14b, die Inverter 16a und 16b sowie die ODER-Gatter 18a und 18b.

Die beiden Digitalworte gelangen zu den UND-Gattern 14a bzw 14b. Diese erhalten ferner von der Steuerlogik 20 ein Steuersignal, während ihre Ausgangssignale den Eingängen der ODER-Gatter 18a bzw.18b zugeleitet werden. Das Steuersignal aus der Steuerlogik 20 wird in den Invertern 16a und 16b umgepolt und gelangt dann als Eingangssignal an die UND-Gatter 12a und 12b. Diese erhalten als weiteres Eingangssignal das Ausgangssignal des zugehörigen Schieberegisters 10a bzw. 10b. Die Ausgänge der beiden UND-Gatter 12a und 12b sind jeweils mit dem anderen Eingang der beiden ODER-Gatter 18a und 18b verbunden.

809821/0912

Im Betrieb werden die UND-Gatter 14a und 14b durch ein "1"-Signal der Steuerlogik 20 vorbereitet, so daß die Digitalworte in die Schieberegister 10a und 10b einlaufen können. Das Signal "1" sperrt die UND-Gatter 12a und 12b, so daß die gegenwärtig in den Schieberegistern gespeicherte Information nicht erneut eingegeben werden kann. Nachdem die Digitalworte in die beiden Schieberegister eingelaufen sind, schaltet das Steuersignal der Steuerlogik 20 auf "0" um, wodurch die UND-Gatter 12a und 12b aktiviert und stattdessen die UND-Gatter 14a und 14b gesperrt werden. Nunmehr befinden sich die Schieberegister im Umlaufzustand, in welchem jeweils das am Ausgang des Schieberegisters auftretende Signal über die Gatter 12 und 18 erneut zum Eingang des Schieberegisters gelangt.

Der Inhalt der Schieberegister 10a und 10b wird im Rhythmus zweier Taktsignale CLK A und CLK B₁ die von der Steuerlogik 20 kommen, schrittweise weitergeschaltet und damit in Umlauf gesetzt. Der Taktgeber 22 liefert das Taktsignal für die Steuerlogik 20. Jedes mal wenn ein Signal "1" an den Ausgängen beider Schieberegister 10a und 10b gleichzeitig erscheint, erzeugt das UND-Gatter 24 beim Auftreten des Taktimpulses einen Ausgangsimpuls. Diese Äusgangsimpulse des UND-Gatters 24 werden im Binärzähler 26 gezählt. Die Anzahl der Taktimpulse CLK A und CLK B entspricht genau der Anzahl von Bits in den Schieberegister 10a und 10b. Bei Beendigung eines vollständigen Umlaufs des Schieberegisterinhalts wird der im Binärzähler 26 angefallene Zählstand in den Speicher 28, einen Speicher mit wahlfreiem Zugriff, übertragen und zwar in einen Speicherplatz, der durch den Zustand des Adressenzählers vorgegeben ist. Vor dem Ingangsetzen der Korrelationsfolge wird der Adressenzähler 30 gelöscht. Damit erscheint die Anfangsspeicheradresse und die erste Speichereingabe an der niedrigsten Adresse. Die Anzahl der in einem bestimmten Speicherplatz des Speichers 28 gespeicherten Zählstände ist ein Maß für die Ähnlichkeit zwischen den während eines Vergleichszyklus verglichenen Bits des ersten und des zweiten Digitalwortes.

809821/0912

Bei Beendigung des ersten Umlaufs des Inhalts der Speicherregister 10a und 10b, d.h. am Ende des ersten Vergleichszyklus wird ein zusätzlicher Taktimpuls am Takteingang des Schieberegisters 10b erzeugt. Dieser verschiebt den Inhalt dieses Registers gegenüber demjenigen des anderen Schieberegisters 10a um ein Bit. Gleichzeitig wird der Adressenzähler 30 um einen Schritt fortgeschaltet. Der Zähler 26 wird gelöscht,und ein zweiter Vergleichszyklus der beiden Registerinhalte beginnt. Erneut werden die Ausgangsimpulse des Gatters 24 im Zähler 26 gezählt. Diese Folge hält an, bis die Anzahl der Verschiebungsschritte gleich dem Maximalwert von "n" ist. Jedesmal am Ende eines Vergleichszyklus wird der Zählstand des Zählers 26 in den Speicher 28 eingegeben und zwar an der nächst höheren Adresse, die durch Fortschaltung des Adressenzählers 30 um jeweils einen Schritt für jeden Vergleichszyklus angegeben wird.

Die beste Korrelation entspricht der Adresse des während der Vergleichszyklen im Speicher 28 gespeicherten höchsten Zählstandes. Als letzter Schritt wird diese Adresse wie folgt bestimmt:

Der AdressenzMhler 30 wird auf die höchste Adresse eingestellt entsprechend einem Zählstand "1" an allen Positionen des Adressenzählers 30. Diese Adresse wird in die Verriegelungsschaltung 32 eingegeben. Stattdessen könnte die in der Verriegelungsschaltung 32 zu speichernde Zahl auch von einer anderen Quelle als dem Adressenzähler 30 bereitgestellt werden. Es ist lediglich erforderlich, daß die in der Verriegelungsschaltung 32 anfänglich gespeicherte Zahl dem höchstmöglichen im Speicher 28 gespeicherten Zählstand entspricht, d.h. dem Zählstand, bei dem alle Stellen den Wert "1" haben. Die in der Verriegelungsschaltung32 gespeicherte Zahl muß jedesmal um Eins verringert werden, wenn bei einer vollständigen Absuchung des Speichers 28 keine Obereinstimmung gefunden wurde. Der Adressenzähler 30 stellt eine geeignete Einrichtung zur Vorgabe der Zahl und zu deren Schrittweiser Verringerung dar.

809821/0912

Nachdem der höchste Zählstand in der Verriegelungsschaltung 32 gespeichert ist, wird der Adressenzähler 30 schrittweise nacheinander auf Null zurückgeschaltet. Alle Speicherplätze im Speicher 28 werden nacheinander adressiert und ihr Inhalt wird vom Vergleicher 34 mit dem Inhalt der Verriegelungseinrichtung 32 verglichen. Wenn irgendein Speicherplatz im Speicher 28 an allen Stellen der Wert "1" aufweist, erzeugt der Vergleicher 34 ein Ausgangssignal am Ausgang C, welches anzeigt, daß eine Übereinstimmung gefunden wurde. Zu dieser Zeit wird der Korrelationsvorgang unterbrochen, indem das Ausgangssignal C des Vergleichers 34 an die Steuerlogik 20 zurückgeführt wird. Die zu dieser Zeit in der betreffenden Adresse des Adresszählers 30 gespeicherte Adresse wird in die Verriegelungsschaltung 32 eingegeben. Diese Adresse entspricht der Zahl "n". Sie steht dann am Ausgang D der Verriegelungsschaltung 32 zur Verfügung.

Wird keine Übereinstimmung mit dem höchsten Zählstand gefunden, so wird der Adressenzähler 30 von seinem vorherigen höchsten Zählstand um einen Schritt zurückgeschaltet und dieser Zählstand in die Verriegelungsschaltung 32 eingegeben. Dieses Erniedrigen der Adresse und Vergleichen der Speicherinhalte des Speichers 28 und der Verriegelungseinrichtung 32 wird solange fortgeführt, bis eine Übereinstimmung gefunden ist. Zu dieser Zeit wird der Korrelationsvorgang abgeschlossen und der Vergleicher 34 liefert ein Ausgangssignal C, welches das Auffinden einer Übereinstimmung anzeigt. Die Speicheradresse, welche beim Auftreten der Übereinstimmung vorliegt, ist die Zahl "n". Die Steuerlogik 20 veranlaßt, daß die Adresse in die Verriegelungsschaltung 32 eingegeben wird, sobald die Steuerlogik 20 vom Ausgang C des Vergleichers ein Übereinstimmungssignal erhält. Das Ausgangssignal D der Verriegelungsschaltung 32 gibt die Zahl "n" wieder.

Hg. 2 zeigt eine abgewandelte Ausführungsform der Vergleichseinrichtung am Ausgang der beiden Schieberegister 10a und 10b des !Correlators gemäß Fig. t Wie oben erwähnt, bilden in Fig. 1 das

809821/0912

UND-Gatter 24 und der Zähler 26 die Vergleichseinrichtung, welche die einzelnen Bits des ersten und des zweiten Digitalworts miteinander vergleichen. Ein Aurgangssignal wird nur dann gespeichert, wenn die miteinander verglichenen Bits beider Digitalworte den Wert "1" haben. In der in Fig. 2 gezeigten Ausführungsform hingegen entsteht ein Ausgangssignal in jedem Fall, wenn die beiden miteinander verglichenen Bits übereinstimmen, d.h. unabhängig davon, ob beide Bits den Wert "1" oder beide Bits den Wert "0" haben. Die Ausgangssignale werden wie auch beim zuvor erläuterten Ausführungsbeispiel vom Zähler 26 gezählt. Die Ausführungsform gemäß Fig. 2 enthält neben dem UND-Gatter 24 und dem Binärzähler 26 zusätzlich einen Inverter 36, ein NAND-Gatter 38 und ein ODER-Gatter 40.

Wie in Fig. 1 werden die Ausgangssignale der beiden Schieberegister 10a und 10b zusammen mit dem Taktimpuls der Steuerlogik 20 den Eingängen des UND-Gatters 24 zugeleitet. Dieses liefert ein Ausgangssignal "1" nur dann, wenn alle drei Eingangssignale den Wert "1" haben. Zusätzlich gelangen jedoch die Ausgangssignale der Schieberegister 10a und 10b an die Eingänge des NAND-Gatters 38 und zwar zusammen mit einem durch den Inverter 36 umgepolten Taktimpuls. Der Ausgang des NAND-Gatters 38 nimmt somit den Wert "1" an, wenn alle drei Eingangssignale "0" sind. Die Ausgänge der beiden Gatter 24 und 38 sind mit den Eingängen des ODER-Gatter 40 verbunden, so daß dieses ein Ausgangssignal liefert, sofern entweder das UND-Gatter 24 oder das NAND-Gatter 38 ein Ausgangssignal "1" abgibt. Der gesamte Zählstand im Zähler 26 stellt somit die Anzahl der gefundenen Übereinstimmungen zwischen den miteinander verglichen Bits der beiden Digitalworte dar, wobei beide Bits entweder den Wert "1" oder den Wert "0" haben.

Wie man sieht, führt der digitale Korrelator gemäß der Erfindung mit relativ wenigen Bauelementen eine Korrelation zweier Digitalworte durch/ er kann nicht nur in digitalen Entfernungsmeß- und Fokussiereinrichtungen,sondern auch für eine Vielzahl anderer Zwecke vorteilhaft eingesetzt werden, beispielsweise für Laufzeitentfernungsmesser, die mit pseudcstochast 1 sehen Impulsfolgen arbeiten.

809821/0912

Claims

HONEYWELL INC. V/. November 1977

Honeywell Plaza 4004 029 Ge

Minneapolis, Minn., USA

Digitaler Korrelator, insbesondere zum Korrelieren der von zwei photoelektrischen Detektorancrdnungen gelieferten Digitalsignale

Zusatz zu: P 27 25 617.3

Patentansprüche:

Digitaler Korrelator, insbesondere zum Korrelieren der von zwei photoelektrischen Detektoranordnungen einer Entfernungsmeßanordnung gemäß P 27 25 617.3 gelieferten zwei Digitalworte, gekennzeichnet durch

a) eine nacheinandere mehrere Vergleichszyklen durchführende Vergleichseinrichtung (24;38,40), wobei in jedem Vergleichszyklus einzelne Bits der beiden Digitalworte miteiander verglichen werden;

b) eine Speichereinrichtung (26,28) zum Speichern der Vergleichs-· ergebnisse in verschiedenen Speicherplätzen;

c) eine Steuereinrichtung (20) zum Verschieben der Bits des zweiten Digitalwortes gegenüber dem ersten Digitalwort, um auf diese Weise während jedes Vergleichszyklus das zweite Digitalwort um eine unterschiedliche Anzahl von Bits gegenüber dem ersten Digitalwort zu versetzen;

d) eine Suchanordnung (28,30,32,34) zum Absuchen der gespeicherten Ergebnisse, um den Speicherplatz desjenigen Ergebnisses aufzufinden, welches die größte Ähnlichkeit zwischen den Bit-Folgen der beiden Digitalworte zeigt, wobei dieser Speicherplatz die Anzahl der Bits angibt, um die bei der größten Ähnlichkeit das erste Digitalwort gegenüber dem zweiten Digitalwort versetzt ist.

809821 /0912

ORIGINAL INSPECTED
2. Korrelator nach Anspruch 1, dadurch gekennzeichnet, daß die Vergleichseinrichtung ein UND-Gatter (24» aufweist, dem die Bits der beiden Digitalworte zugeführt werden und welches einen Ausgangsimpuls liefert, sobal die Bits beider Digitalworte den Wert "1" haben ι und daß ein Zähler (26) für die während eines Vergleichszyklus erzeugten Ausgangsimpulse vorgesehen ist.
3. Korrelator nach Anspruch 2, dadurch gekennzeichnet, daß die Vergleicheeinrichtung ferner ein NAND-Gatter (38) aufweist! dem ebenfalls die Bits der beiden Digitalworte zugeführt werden und welches einen Auegangsimpuls liefert, sobald die Bits beider Digitalworte den Wert "0" habenι und dafi ein ODER-Gatter (40) mit je einen Eingang an den Auegang des UND-Gatters (24) und dea NAND-Gatter« 38 angeschlossen und »it seinem Ausgang mit einem Eingang des Zähler· (26) verbunden ist.
4. Korrelator nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß die Speichereinrichtung (26, 28) einen Speicher (28) mit wahlweisem Zugriff (RAM) enthält.
5. Korrelator nach einem der Ansprüche 1 bis 4, gekennzeichnet durch eine Sucheinrichtung umfassend

e) eine Verriegelungseinrichtung (32) zum Speicher von Zahlen;

f) einen Vergleicher (34) zum Vergleichen der in der Verriegelungseinrichtung (32) gespeicherten Zahl mit den im Speicher (28) gespeicherten Ergebnissen;

g) eine Rückschalteinrichtung (30) , welche die Zahl in der Verriegelungseinrichtung verkleinert, falls keines der im Speicher gespeicherten Ergebnisse gleich der in der Verriegelungseinrichtung gespeicherten Zahl ist;

h) eine Ausgangsschaltung, welche ein Ausgangssignal aus demjenigen Speicherplatz für gespeicherte Vergleichsergebnisse liefert, das mit der in der Verriegelungseinrichtung gespeicherten Zahl übereinstimmt.

809821 /0912
6. Korrelator nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dafi beide Digitalworte die gleiche Lunge haben.
7. Korrelator nach einen der Ansprüche 1 bis 6» dadurch gekennzeichnet, daß der Vergleicheeinrichtung (24; 36,40) je ein Speicher (1Oa, 10b) für die beiden Digitalworte vorgeschaltet ist und die Steuereinrichtung (20) nach jedem Vergleichezyklus die Bits des zweiten Digitalworts gegenüber denjenigen des ersten Digitalworts verschiebt.
8. Korrelator nach Anspruch 7, dadurch gekennzeichnet, daß die beiden Speicher als Umlaufschieberegister (10a, 10b) auegebildet sind.
9. Korrelator nach Anspruch 8, dadurch gekennzeichnet, daß die Steuereinrichtung (20) nach jedem Umlauf die Bits im zweiten Schieberegister(10b) gegenüber denjenigen im ersten Schieberegister (10a) um ein Bit verschiebt.
10. Verfahren zum Korrelieren zweier Digitalworte, dadurch gekennzeichnet,

daß beide Digitalworte gespeichert und einzelne Bits des ersten und des zweiten Digitalworte miteinander verglichen werden; daß die Vergleichsergebnisse gespeichert werden; daß nach jedem Vergleich das zweite Digitalwort um ein Bit gegenüber dem ersten Digitalwort verschoben und der Vergleich wiederholt sowie das Ergebnis jedes Vergleichs gespeichert wird; daß die gespeicherten Ergebnisse nach dem die größte Ähnlichkeit durch den beiden Digitalworten aufweisenden Vergleichsergebnis abgesucht werden;

und daß die Anzahl der Ein-Bit-Verschiebungen des zweiten Digitalworts festgestellt wird, die zur größten Ähnlichkeit geführt haben.

809821/0912